CN106847742A - 阵列基板的制作方法及阵列基板 - Google Patents
阵列基板的制作方法及阵列基板 Download PDFInfo
- Publication number
- CN106847742A CN106847742A CN201710047874.6A CN201710047874A CN106847742A CN 106847742 A CN106847742 A CN 106847742A CN 201710047874 A CN201710047874 A CN 201710047874A CN 106847742 A CN106847742 A CN 106847742A
- Authority
- CN
- China
- Prior art keywords
- planarization layer
- array base
- base palte
- layer
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 238000004380 ashing Methods 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 37
- 230000003647 oxidation Effects 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- 238000002161 passivation Methods 0.000 claims description 59
- 239000010409 thin film Substances 0.000 claims description 21
- 239000010936 titanium Substances 0.000 claims description 20
- 229910052719 titanium Inorganic materials 0.000 claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- 238000003384 imaging method Methods 0.000 claims description 11
- 229910015844 BCl3 Inorganic materials 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 8
- 150000004706 metal oxides Chemical class 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 216
- 239000007789 gas Substances 0.000 description 20
- 229910004205 SiNX Inorganic materials 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 238000000926 separation method Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000012774 insulation material Substances 0.000 description 7
- 239000004925 Acrylic resin Substances 0.000 description 6
- 229920000178 Acrylic resin Polymers 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920006122 polyamide resin Polymers 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004925 denaturation Methods 0.000 description 2
- 230000036425 denaturation Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000001182 laser chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920002554 vinyl polymer Polymers 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 125000005605 benzo group Chemical group 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 125000000383 tetramethylene group Chemical group [H]C([H])([*:1])C([H])([H])C([H])([H])C([H])([H])[*:2] 0.000 description 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical group [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种阵列基板的制作方法及阵列基板，在阵列基板的制作方法中，通过采用O2和氧化抑制剂对含有第二过孔图案的平坦化层进行灰化处理，去除黄光曝光及显影工艺后残留的平坦化层材质，较好地避免了源极或漏极表面的金属部分在灰化处理过程中被氧化成金属氧化物的情况出现，从而能够较好地避免源极或漏极与阳极电极的搭接电阻偏大，导致含有上述方法制作的阵列基板的屏幕在使用时出现发热、色彩显示不均及功耗高等不良问题。
Description
技术领域
本发明涉及平板显示技术领域，特别是涉及一种阵列基板的制作方法及阵列基板。
背景技术
随着平板显示的发展，高分辨率，低能耗的面板需求不断被提出。其中AMOLED(有源矩阵有机发光二极管)面板因其色域广、对比度高、分辨率高、轻薄、功耗低、响应速度快及具有柔韧性等LCD(液晶显示屏)难以做到的优点，得到了市场和行业内的高度关注
AMOLED面板的阵列基板包括LTPS TFT(低温多晶硅薄膜晶体管)、钝化层、平坦化层和阳极等，LTPS TFT包括具有高迁移率的多晶硅半导体层和源/漏极，源/漏极与多晶硅半导体层连接，AMOLED阳极通过钝化层过孔和平坦化层灰化实现与源/漏极的搭接，通过向多晶硅半导体层和源/漏极提供电流，进而驱动AMOLED的阳极。然而，在传统的制作阵列基板的过程中，通常采用氧气对平坦化层进行灰化，由于源/漏极的表面材质为金属，在灰化过程中，氧气的存在导致源/漏极表面的金属部分被氧化成金属氧化物，从而导致源/漏极与AMOLED的阳极的搭接电阻偏大，进而导致含有上述方法制作的阵列基板的屏幕在使用时出现发热、色彩显示不均及功耗高等不良问题，其中，搭接电阻为源/漏极与AMOLED的阳极接触时产生的电阻。
发明内容
基于此，有必要提供针对采用传统方法制得的阵列基板中源/漏极与AMOLED的阳极的搭接电阻偏大，进而导致含有上述方法制作的屏幕在使用时出现发热、色彩显示不均及功耗高等技术问题，提供一种阵列基板的制作方法及采用上述阵列基板的制作方法获得的阵列基板。
一种阵列基板的制作方法，包括：在包括源极和漏极的薄膜晶体管上形成具有第一过孔的钝化层，所述第一过孔用于暴露所述源极或所述漏极；在所述钝化层上形成平坦化层；对所述平坦化层进行黄光曝光显影处理，得到含有第二过孔图案的平坦化层；采用O2和氧化抑制剂对所述含有第二过孔图案的平坦化层进行灰化处理，得到含有第二过孔的平坦化层，所述第二过孔与所述第一过孔对齐；在所述含有第二过孔的平坦化层上形成阳极电极，所述阳极电极依次穿过所述第二过孔及所述第一过孔并与所述源极或所述漏极连接。
在其中一个实施例中，所述氧化抑制剂包括N2。
在其中一个实施例中，所述氧化抑制剂包括Cl2、Br2和BCl3中的至少一种。
在其中一个实施例中，所述采用O2和氧化抑制剂对所述含有第二过孔图案的平坦化层进行灰化处理，包括如下步骤：
采用O2对所述含有第二过孔图案的平坦化层进行第一次灰化处理；
采用氧化抑制剂对完成第一次灰化处理的所述含有第二过孔图案的平坦化层进行第二次灰化处理。
在其中一个实施例中，所述平坦化层的材质为有机绝缘材料。
在其中一个实施例中，所述平坦化层的厚度为1.5μm～3.5μm。
在其中一个实施例中，所述对所述平坦化层进行黄光曝光显影处理，得到含有第二过孔图案的平坦化层之后，所述采用O2和氧化抑制剂对所述含有第二过孔图案的平坦化层进行灰化处理，得到含有第二过孔的平坦化层之前，还包括如下步骤：
在200℃～400℃温度范围内，对所述含有第二过孔图案的平坦化层进行高温静置。
在其中一个实施例中，所述源极和所述漏极均包括相互叠置的钛层/铝层/钛层。
在其中一个实施例中，所述源极和所述漏极的材质均为钛。
一种阵列基板，采用如上述任意一项所述阵列基板的制作方法制作得到。
上述阵列基板的制作方法及其阵列基板，在阵列基板的制作方法中，通过采用O2和氧化抑制剂对含有第二过孔图案的平坦化层进行灰化处理，去除黄光曝光及显影工艺后残留的平坦化层材质，较好地避免了源极或漏极表面的金属部分在灰化处理过程中被氧化成金属氧化物的情况出现，从而能够较好地避免源极或漏极与阳极电极的搭接电阻偏大，导致含有上述方法制作的阵列基板的屏幕在使用时出现发热、色彩显示不均及功耗高等不良问题。
附图说明
图1为一实施例的阵列基板的制作方法的流程示意图；
图2为一实施例的阵列基板的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
例如，一种阵列基板的制作方法，包括：在包括源极和漏极的薄膜晶体管上形成具有第一过孔的钝化层，第一过孔用于暴露源极或漏极；在钝化层上形成平坦化层；对平坦化层进行黄光曝光显影处理，得到含有第二过孔图案的平坦化层；采用O2和氧化抑制剂对含有第二过孔图案的平坦化层进行灰化处理，得到含有第二过孔的平坦化层，第二过孔与第一过孔对齐；在含有第二过孔的的平坦化层上形成阳极电极，阳极电极依次穿过第二过孔及第一过孔与源极或漏极连接。
下面结合附图描述根据本发明实施例的阵列基板的制作方法。
如图1所示，一实施例的阵列基板的制作方法包括如下步骤：
S110，在包括源极和漏极的薄膜晶体管上形成具有第一过孔的钝化层。
在本实施例中，S110具体包括如下步骤：
步骤A，在包括源极和漏极的薄膜晶体管上沉积钝化层，钝化层用于保护薄膜晶体管，避免薄膜晶体管在后续工艺中被污染；
步骤B，通过黄光制程、干刻制程对钝化层进行处理，在钝化层上形成第一过孔，得到具有第一过孔的钝化层，第一过孔用于暴露源极或漏极，换言之，第一过孔的位置对应于源极的位置或漏极的位置。
例如，在步骤A中，采用LPCVD(低压力化学气相沉积法)在包括源极和漏极的薄膜晶体管上沉积钝化层，需要说明的是，相较于CVD(化学气相沉积法)，LPCVD由于传质速率较快，能够实现大面积快速沉积钝化层的目的。又如，在步骤A中，采用LCVD(激光化学气相沉积法)在包括源极和漏极的薄膜晶体管上沉积钝化层，需要说明的是，相较于CVD(化学气相沉积法)，在LCVD中，激光参与化学气相沉积，使得钝化膜的纯度、强度及韧性得到了很好的提高。又如，在步骤A中，采用PECVD(等离子体增强化学气相沉积)在包括源极和漏极的薄膜晶体管上沉积钝化层，需要说明的是，相较于CVD(化学气相沉积法)，采用PECVD获得的钝化膜，膜层厚度更加均匀，且工艺的重复性好。
例如，在步骤B中，采用黄光曝光显影的黄光制程对钝化层进行图案化处理，获得含有第一过孔图案的钝化层，随后，对含有第一过孔图案的钝化层进行干刻，获得含有第一过孔的钝化层。又如，采用RIE(反应离子刻蚀)对含有第一过孔图案的钝化层进行干刻。又如，采用ICP(电感耦合等离子体刻蚀)对含有第一过孔图案的钝化层进行干刻。又如，采用PE(等离子体刻蚀)对含有第一过孔图案的钝化层进行干刻。又如，干刻的工艺参数如下：采用的气体为能够刻蚀钝化层材质的气体和O2，刻蚀钝化层材质的气流量为100sccm～500sccm，O2的气流量为100sccm～500sccm，射频功率为2000W～6000W，刻蚀时间为30s～120s。又如，能够刻蚀钝化层材质的气体包括CF4、SF6及CF4和SF6的混合气体。
其中，源极和漏极的材质均为钛。源极和漏极也可以均包括相互叠置的钛层/铝层/钛层。此外，需要说明的是，包括源极和漏极的薄膜晶体管为目前市场上现有的薄膜晶体管。
S120：在钝化层上形成平坦化层。
例如，在钝化层背向薄膜晶体管的一面涂布一层平坦化层，平坦化层用于减少阵列基板在远离薄膜晶体管的侧面的凹凸，使得阵列基板在远离薄膜晶体管的侧面变得平坦，利于后续步骤中在阵列基板上设置阳极电极。又如，涂布的方法包括狭缝涂布、旋涂和丝印中的任意一种，在此不进行限制。
S130：对平坦化层进行黄光曝光显影处理，得到含有第二过孔图案的平坦化层。
例如，利用掩膜板对平坦化层进行黄光曝光，使得平坦化层对应于第一过孔的位置变性，通过显影将变性部分的平坦化层去除掉，得到含有第二过孔图案的平坦化层。例如，所述第二过孔图案包括第二过孔的形状，且第二过孔图案的位置与第一过孔的位置对齐，换言之，第二过孔图案的位置对应于第一过孔的位置。
S140：采用O2和氧化抑制剂对含有第二过孔图案的平坦化层进行灰化处理，得到含有第二过孔的平坦化层，其中，第二过孔与第一过孔对齐。例如，第二过孔与第一过孔为相同的圆柱体形状，两个圆柱体具有相重合的轴线。
例如，采用O2和氧化抑制剂对含有第二过孔图案的平坦化层进行灰化处理，去除黄光曝光及显影工艺后残留的平坦化层材质，得到含有第二过孔的平坦化层，第二过孔与第一过孔对齐，使得源极或漏极能够通过第一过孔及第二过孔露置于外，进而使得后续步骤中形成的阳极电极能够通过第二过孔及第一过孔与源极或漏极接触。又如，采用O2和氧化抑制剂对含有第二过孔图案的平坦化层进行灰化处理，包括如下步骤：采用O2对含有第二过孔图案的平坦化层进行第一次灰化处理；采用氧化抑制剂对完成第一次灰化处理的含有第二过孔图案的平坦化层进行第二次灰化处理。
需要说明的是，传统工艺中，由于平坦化层为有机绝缘材质，通常采用O2对含有第二过孔图案的平坦化层进行灰化处理，去除黄光曝光及显影工艺后残留的平坦化层材质，反应原理为CxHy+O2→CO+CO2+H2O。由于源极和漏极的表面材质均为金属，在灰化过程中，容易导致源极和漏极的表面被氧化，进而增大后续步骤中形成的阳极电极与源极或漏极的搭接电阻的情况出现。
为了解决上述问题，采用O2和氧化抑制剂对含有第二过孔图案的平坦化层进行灰化处理，去除黄光曝光及显影工艺后残留的平坦化层材质。
例如，氧化抑制剂为N2，亦即采用O2和N2的混合气体对含有第二过孔图案的平坦化层进行灰化处理，去除黄光曝光及显影工艺后残留的平坦化层材质。需要说明的是，源极和漏极均为由钛形成的单层结构，也可以均包括相互叠置的钛层/铝层/钛层，平坦化层为有机绝缘材质，在灰化处理的过程中，N2对有机绝缘材质和源极或漏极表面的金属钛层具有很好的选择性，更易于与源极或漏极表面的金属钛层发生反应，生成具有良好导电及导热性能的金属氮化物TiN，而O2更易于与有机绝缘材质发生反应，来去除黄光曝光及显影工艺后残留的有机绝缘材质，即平坦化层材质。这样，不仅能够较好地避免源极和漏极的表面被氧化，进而增大后续步骤中形成的阳极电极与源极或漏极的搭接电阻的情况出现，反而能够在灰化过程中形成具有良好导电及导热性能的金属氮化物TiN，进一步减小后续步骤中形成的阳极电极与源极或漏极的搭接电阻。其中，N2与金属钛的反应原理为Ti3++N3-→TiN。
又如，采用O2和N2的混合气体对含有第二过孔图案的平坦化层进行灰化处理，具体包括如下步骤：通入O2对含有第二过孔图案的平坦化层进行灰化处理；在预设时间后，通入N2，继续对含有第二过孔图案的平坦化层进行灰化处理。
可以理解，对平坦化层进行黄光曝光显影操作后，在第二过孔的相应位置，存在残留较多平坦化层材质，源极或漏极未完全暴露的情况。这样，首先通入O2对含有第二过孔图案的平坦化层进行灰化处理，一方面，O2的浓度很高，能够提高灰化处理的效率，另一方面，亦不会导致源极或漏极的表面被氧化。其次，在预设时间后，通入N2，N2与剩余的O2混合，继续对含有第二过孔图案的平坦化层进行灰化处理，避免源极或漏极的表面被氧化的情况出现。这样，既能够提高灰化的处理效率，又能够避免源极或漏极的表面被氧化的情况出现。需要说明的是，在此仅提供了上述具体步骤适用的一种情况，并不构成对上述具体步骤适用情况的限制。
又如，采用O2和N2的混合气体对含有第二过孔图案的平坦化层进行灰化处理，具体包括如下步骤：同时通入O2和N2的混合气体对含有第二过孔图案的平坦化层进行灰化处理。
可以理解，对平坦化层进行黄光曝光显影操作后，在第二过孔的相应位置，存在残留较少平坦化层材质，源极或漏暴露在外的情况，此时，采用同时通入O2和N2的混合气体的方法，在能够去除黄光曝光及显影工艺后残留的有机绝缘材质的前提下，又能够较好地避免源极或漏极的表面被氧化的情况出现。需要说明的是，在此仅提供了上述具体步骤适用的一种情况，并不构成对上述具体步骤适用情况的限制。
又如，采用RIE(反应离子刻蚀)、ICP(电感耦合等离子体刻蚀)及PE(等离子体刻蚀)中的任意一种灰化方式对含有第二过孔图案的平坦化层进行灰化处理，灰化的工艺参数如下：N2的气流量为100sccm～500sccm，O2的气流量为100sccm～500sccm，射频功率/衬底偏压为(100W～2000W)/(0W～500W)，压强为1Pa～3.99Pa，灰化时间为15s～120s。
S150：在含有第二过孔的平坦化层上形成阳极电极，阳极电极依次穿过第二过孔及第一过孔并与源极或漏极连接。即，阳极电极依次穿过第二过孔及第一过孔，并且阳极电极与源极或漏极连接。例如，阳极电极依次穿过第二过孔及第一过孔，并且阳极电极与源极或漏极搭接。
例如，在含有第二过孔的平坦化层上形成阳极层，对阳极层进行黄光曝光显影及湿刻，形成阳极电极。
上述阵列基板的制作方法中，采用O2和氧化抑制剂对含有第二过孔图案的平坦化层进行灰化处理，去除黄光曝光及显影工艺后残留的平坦化层材质，较好地避免了源极或漏极表面的金属部分在灰化处理过程中被氧化成金属氧化物的情况出现，从而能够较好地避免源极或漏极与阳极电极的搭接电阻偏大，而导致含有上述方法制作的阵列基板的屏幕在使用时出现发热、色彩显示不均及功耗高等不良问题。
在一实施例中，例如，氧化抑制剂为能够刻蚀源极或漏极表面形成的金属氧化物的气体。
具体地，采用O2和能够刻蚀源极或漏极表面形成的金属氧化物的气体对含有第二过孔图案的平坦化层进行灰化处理，具体包括如下步骤：通入O2对含有第二过孔图案的平坦化层进行灰化处理；向完成灰化处理的平坦化层通入能够刻蚀源极或漏极表面形成的金属氧化物的气体，进行刻蚀处理。
可以理解，源极和漏极可以均为由钛形成的单层结构，也可以均包括相互叠置的钛层/铝层/钛层，平坦化层为有机绝缘材质，通过O2对含有第二过孔图案的平坦化层进行灰化处理，将第二过孔中残余的有机绝缘材质完全处理后，易于将源极或漏极表面的钛层部分氧化，生成TiO2。之后，向完成灰化处理的平坦化层通入能够刻蚀源极或漏极表面形成的TiO2的气体，进行刻蚀处理，能够去除源极或漏极表面形成的TiO2，进而较好地避免了源极或漏极的表面被氧化后增大后续步骤中形成的阳极电极与源极或漏极的搭接电阻的情况出现。
又如，氧化抑制剂包括Cl2。又如，氧化抑制剂包括Br2。又如，氧化抑制剂包括BCl3。又如，氧化抑制剂包括Cl2和Br2形成的混合气体。又如，氧化抑制剂包括Cl2和BCl3形成的混合气体。又如，氧化抑制剂包括Br2和BCl3形成的混合气体。又如，氧化抑制剂包括Cl2、Br2和BCl3形成的混合气体。根据不同的工艺需求及制作条件，可以选择不同组合的氧化抑制剂组分。
又如，采用RIE(反应离子刻蚀)、ICP(电感耦合等离子体刻蚀)及PE(等离子体刻蚀)中的任意一种灰化方式对含有第二过孔图案的平坦化层进行灰化处理，灰化的工艺参数如下：能够刻蚀源极或漏极表面形成的金属氧化物的气体的气流量为100sccm～500sccm，O2的气流量为100sccm～500sccm，射频功率/衬底偏压为(100W～2000W)/(0W～500W)，压强为1Pa～3.99Pa，灰化时间为15s～120s。
进一步地，在本实施例中，采用O2和能够刻蚀源极或漏极表面形成的金属氧化物的气体对含有第二过孔图案的平坦化层进行灰化处理，一方面能够较好地避免源极或漏极的表面被氧化后增大后续步骤中形成的阳极电极与源极或漏极的搭接电阻的情况出现，另一方面，即适用于在第二过孔的相应位置存在残留较多平坦化层材质的情况，亦适用于在第二过孔的相应位置存在残留较少平坦化层材质的情况，换言之，无需考虑在第二过孔的相应位置平坦化层材质的残留情况，工艺简单且容易固定，利于工厂的大规程生产。
在一实施例中，为了实现薄膜晶体管与阵列基板上后续形成的阳极电极互相绝缘，例如，钝化层的材质为无机绝缘材料。又如，钝化层的材质为SiOx或SiNx，又如，钝化层的材质为SiOx和SiNx的混合物。这样，能够实现薄膜晶体管与阵列基板上后续形成的阳极电极互相绝缘。进一步地，为了增强钝化层的绝缘性能，例如，钝化层包括依次叠置的SiOx层和SiNx层，又如，钝化层包括依次叠置的SiOx层、SiNx层和SiOx层，又如，钝化层包括依次叠置的SiNx层、SiOx层和SiNx层，这样，通过将钝化层设置为依次叠置的多层结构，同时综合SiOx和SiNx两种绝缘材质的良好绝缘性能，能够进一步增强钝化层的绝缘性能。
在一实施例中，例如，钝化层的厚度为200nm～500nm，又如，钝化层的厚度为210nm～350nm，又如，钝化层的厚度为300nm～450nm，又如，钝化层的厚度为200nm，又如，钝化层的厚度为500nm。需要说明的是，当钝化层的厚度过薄，低于200nm时，不能对薄膜晶体管起到很好的保护作用，亦不能起到很好的绝缘性能；当钝化层的厚度过厚，高于500nm时，不利于后续步骤中形成的阳极电极与源极或漏极进行连接，亦提高了生产成本，当钝化层的厚度为200nm～500nm，既能够对薄膜晶体管起到较好的保护作用，发挥较好的绝缘性能，又能够利于后续步骤中形成的阳极电极与源极或漏极进行连接，还能够较好地控制成本。
在一实施例中，例如，平坦化层的材质为有机绝缘材料。又如，平坦化层的材质为耐热性的有机绝缘材料。又如，平坦化层的材质为丙烯酸类树脂。又如，平坦化层的材质为聚酰亚胺。又如，平坦化层的材质为苯并环丁烯类树脂。又如，平坦化层的材质为聚酰胺树脂。又如，平坦化层的材质为环氧树脂。进一步地，为了提高平坦化层的绝缘耐热性能，亦能够提高平坦化层表面的平坦度，例如，平坦化层为相互叠置的聚酰亚胺层和丙烯酸类树脂层的叠层结构，又如，平坦化层为相互叠置的苯并环丁烯类树脂层和丙烯酸类树脂层的叠层结构，又如，平坦化层为相互叠置的聚酰胺树脂层和丙烯酸类树脂层的叠层结构，又如，平坦化层为相互叠置的环氧树脂层和丙烯酸类树脂层的叠层结构，根据不同的实际生产条件及不同型号阵列基板的工艺需求，平坦化层可以为聚酰亚胺层、丙烯酸类树脂层、苯并环丁烯类树脂层、聚酰胺树脂层及环氧树脂层任意两种或多种膜层构成的叠层结构。
在一实施例中，例如，平坦化层的厚度为1.5μm～3.5μm。又如，平坦化层的厚度为1.7μm～2.5μm。又如，平坦化层的厚度为2.0μm～3.0μm。又如，平坦化层的厚度为1.5μm、2μm或3μm。又如，平坦化层的厚度为3.5μm。需要说明的是，平坦化层的厚度过低，例如低于1.5μm时，不利于抚平阵列基板在远离薄膜晶体管的侧面的凹凸状况，平坦化层的厚度过高，例如高于3.5μm时，不利于后续步骤中形成的阳极电极与源极或漏极连接，亦会增加阵列基板的制作成本，当平坦化层的厚度为1.5μm～3.5μm，既有利于抚平阵列基板在远离薄膜晶体管的侧面的凹凸，又有利于后续步骤中形成的阳极电极与源极或漏极连接，还不会增加阵列基板的制作成本。
在一实施例中，例如，在对平坦化层进行黄光曝光显影处理，得到含有第二过孔的平坦化层，得到含有第二过孔的平坦化层之后，在采用O2和氧化抑制剂对含有第二过孔图案的平坦化层进行灰化处理之前，还包括如下步骤：
在200℃～400℃温度范围内，对所述含有第二过孔的平坦化层进行高温静置，使得平坦化层进一步硬化固形。
在一实施例中，为了对阳极电极进行保护，例如，在含有第二过孔的平坦化层上形成阳极电极之后，还包括如下步骤：
在阳极电极的表面形成钝化隔离层，钝化隔离层用于保护阳极电极，避免阳极电极被污染的情况出现。
又如，钝化隔离层的材质为无机绝缘材料。又如，钝化隔离层的材质为SiOx或SiNx，又如，钝化隔离层的材质为SiOx和SiNx的混合物。这样，能够实现薄膜晶体管与阵列基板上后续形成的阳极电极互相绝缘。进一步地，为了增强钝化隔离层的绝缘性能，例如，钝化隔离层包括依次叠置的SiOx层和SiNx层，又如，钝化隔离层包括依次叠置的SiOx层、SiNx层和SiOx层，又如，钝化隔离层包括依次叠置的SiNx层、SiOx层和SiNx层，这样，通过将钝化隔离层设置为依次叠置的多层结构，同时综合SiOx和SiNx两种绝缘材质的良好绝缘性能，能够进一步增强钝化隔离层的绝缘性能。
在一实施例中，例如，阳极电极的材质为氧化铟锌、氧化铟锡、氧化铟镓锌、氧化铟锡锌、氧化锡锌、氧化锌镓及氧化铟镓中的任意一种或多种。
本发明还包括一种阵列基板，阵列基板采用上述任意一实施例的制作方法制作得到。请参阅图2，阵列基板10包括薄膜晶体管110、钝化层120、平坦化层130及阳极电极140，钝化层120帖覆于薄膜晶体管110上，平坦化层130帖覆于钝化层120上。薄膜晶体管110包括多晶硅半导体层111和源/漏极112，源/漏极112与多晶硅半导体层111相接触。钝化层120上设置有第一过孔121，平坦化层上设置有第二过孔131，第一过孔121与第二过孔131对齐，且第一过孔121与第二过孔131用于暴露源/漏极112，亦即源/漏极112与第一过孔121与第二过孔131对齐。阳极电极140依次穿设第二过孔131和第一过孔121，且与源/漏极112接触，亦即与源/漏极112连接。其中，薄膜晶体管110可以为现有市场中常见的用于AMOLED的薄膜晶体管。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在包括源极和漏极的薄膜晶体管上形成具有第一过孔的钝化层，所述第一过孔用于暴露所述源极或所述漏极；
在所述钝化层上形成平坦化层；
对所述平坦化层进行黄光曝光显影处理，得到含有第二过孔图案的平坦化层；
采用O2和氧化抑制剂对所述含有第二过孔图案的平坦化层进行灰化处理，得到含有第二过孔的平坦化层，所述第二过孔与所述第一过孔对齐；
在所述含有第二过孔的平坦化层上形成阳极电极，所述阳极电极依次穿过所述第二过孔及所述第一过孔并与所述源极或所述漏极连接。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述氧化抑制剂包括N2。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述氧化抑制剂包括Cl2、Br2和BCl3中的至少一种。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述采用O2和氧化抑制剂对所述含有第二过孔图案的平坦化层进行灰化处理，包括如下步骤：
采用O2对所述含有第二过孔图案的平坦化层进行第一次灰化处理；
采用氧化抑制剂对完成第一次灰化处理的所述含有第二过孔图案的平坦化层进行第二次灰化处理。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述平坦化层的材质为有机绝缘材料。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述平坦化层的厚度为1.5μm～3.5μm。
7.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述对所述平坦化层进行黄光曝光显影处理，得到含有第二过孔图案的平坦化层之后，所述采用O2和氧化抑制剂对所述含有第二过孔图案的平坦化层进行灰化处理，得到含有第二过孔的平坦化层之前，还包括如下步骤：
在200℃～400℃温度范围内，对所述含有第二过孔图案的平坦化层进行高温静置。
8.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述源极和所述漏极均包括相互叠置的钛层/铝层/钛层。
9.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述源极和所述漏极的材质均为钛。
10.一种阵列基板，其特征在于，采用如权利要求1至9中任意一项所述阵列基板的制作方法制作得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710047874.6A CN106847742A (zh) | 2017-01-22 | 2017-01-22 | 阵列基板的制作方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710047874.6A CN106847742A (zh) | 2017-01-22 | 2017-01-22 | 阵列基板的制作方法及阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106847742A true CN106847742A (zh) | 2017-06-13 |
Family
ID=59120366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710047874.6A Pending CN106847742A (zh) | 2017-01-22 | 2017-01-22 | 阵列基板的制作方法及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847742A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108183108A (zh) * | 2017-12-28 | 2018-06-19 | 信利（惠州）智能显示有限公司 | 一种阵列基板的制作方法及阵列基板和显示装置 |
| WO2021102661A1 (zh) * | 2019-11-26 | 2021-06-03 | 重庆康佳光电技术研究院有限公司 | 一种光阻剥离液的隔离结构、tft阵列及其制备方法 |
| WO2022188519A1 (zh) * | 2021-03-09 | 2022-09-15 | 滁州惠科光电科技有限公司 | 阵列基板的制造方法和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110062436A1 (en) * | 2009-09-16 | 2011-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| CN102232243A (zh) * | 2008-11-21 | 2011-11-02 | 艾克塞利斯科技公司 | 前端制程等离子体介导的灰化方法及设备 |
| CN103972094A (zh) * | 2013-01-30 | 2014-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105702623A (zh) * | 2016-02-02 | 2016-06-22 | 武汉华星光电技术有限公司 | Tft阵列基板的制作方法 |
-
2017
- 2017-01-22 CN CN201710047874.6A patent/CN106847742A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102232243A (zh) * | 2008-11-21 | 2011-11-02 | 艾克塞利斯科技公司 | 前端制程等离子体介导的灰化方法及设备 |
| US20110062436A1 (en) * | 2009-09-16 | 2011-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| CN103972094A (zh) * | 2013-01-30 | 2014-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105702623A (zh) * | 2016-02-02 | 2016-06-22 | 武汉华星光电技术有限公司 | Tft阵列基板的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108183108A (zh) * | 2017-12-28 | 2018-06-19 | 信利（惠州）智能显示有限公司 | 一种阵列基板的制作方法及阵列基板和显示装置 |
| WO2021102661A1 (zh) * | 2019-11-26 | 2021-06-03 | 重庆康佳光电技术研究院有限公司 | 一种光阻剥离液的隔离结构、tft阵列及其制备方法 |
| WO2022188519A1 (zh) * | 2021-03-09 | 2022-09-15 | 滁州惠科光电科技有限公司 | 阵列基板的制造方法和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104102059B (zh) | Tft阵列基板及其制造方法 | |
| CN104218041B (zh) | 阵列基板及制备方法和显示装置 | |
| US8324033B2 (en) | TFT array substrate and manufacturing method thereof | |
| CN107957813B (zh) | 一种柔性触控显示屏及其制作方法 | |
| CN100454558C (zh) | 一种tft矩阵结构及其制造方法 | |
| CN107919380A (zh) | 一种柔性触控显示屏的制作方法 | |
| CN103035853B (zh) | 制造有机发光设备的方法 | |
| CN106847742A (zh) | 阵列基板的制作方法及阵列基板 | |
| TW201222676A (en) | Thin film transistors and methods for manufacturing the same | |
| CN105321980B (zh) | 有机发光装置及该装置的制造方法 | |
| CN103715138B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN110164873A (zh) | 阵列基板的制作方法、阵列基板、显示面板及显示装置 | |
| CN104091761B (zh) | 一种图案化薄膜的制备方法、显示基板及显示装置 | |
| TW200939337A (en) | Substrate processing method | |
| CN103500730B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN106784014A (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| CN104538563B (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| WO2014005404A1 (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
| JP2008294402A (ja) | 酸化物薄膜トランジスタ素子の製造方法 | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN108183108A (zh) | 一种阵列基板的制作方法及阵列基板和显示装置 | |
| CN107393932A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法 | |
| CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
| TW200919092A (en) | Process for forming pattern | |
| TW201420812A (zh) | 刻蝕劑組合物、金屬圖案的形成方法和陣列基板的製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170613 |
|
| RJ01 | Rejection of invention patent application after publication |