CN103972094A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN103972094A CN103972094A CN201310037709.4A CN201310037709A CN103972094A CN 103972094 A CN103972094 A CN 103972094A CN 201310037709 A CN201310037709 A CN 201310037709A CN 103972094 A CN103972094 A CN 103972094A
- Authority
- CN
- China
- Prior art keywords
- layer
- formation method
- ashing processing
- polysilicon layer
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004380 ashing Methods 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 100
- 239000002346 layers by function Substances 0.000 claims description 72
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 69
- 230000015572 biosynthetic process Effects 0.000 claims description 45
- 229910052757 nitrogen Inorganic materials 0.000 claims description 31
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 29
- 239000001257 hydrogen Substances 0.000 claims description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims description 28
- 239000003595 mist Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000009616 inductively coupled plasma Methods 0.000 claims description 5
- 239000002243 precursor Substances 0.000 claims description 5
- 239000000376 reactant Substances 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 2
- -1 phosphonium ion Chemical class 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 229920000642 polymer Polymers 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 239000000377 silicon dioxide Substances 0.000 description 10
- 239000004215 Carbon black (E152) Substances 0.000 description 8
- 229930195733 hydrocarbon Natural products 0.000 description 8
- 150000002430 hydrocarbons Chemical class 0.000 description 8
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- 150000004678 hydrides Chemical class 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 239000002912 waste gas Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
Abstract
一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成多晶硅层，并对所述多晶硅层进行离子注入；刻蚀所述多晶硅层，形成功能层；依次进行灰化处理和湿法清洗。本发明所形成半导体结构的性能较佳。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
金属氧化物半导体（Metal-Oxide-Semiconductor，MOS）晶体管已成为集成电路中常用的半导体结构。所述MOS晶体管主要包括：P型金属氧化物半导体（PMOS）晶体管和N型金属氧化物半导体（NMOS）晶体管。
现有工艺在形成MOS晶体管时主要包括如下步骤：首先，在半导体衬底上由下至上依次形成氧化硅层和多晶硅层；接着，对所述多晶硅层进行离子注入，以调节所形成MOS晶体管的阈值电压；再接着，在所述多晶硅层上形成掩膜层，所述掩膜层的位置和形状分别与后续形成的栅极结构的位置和形状对应；再接着，以所述掩膜层为掩模，刻蚀所述多晶硅层和氧化层，形成包括栅介质层和位于栅介质层上栅极的栅极结构；再接着，去除所述掩膜层，并通过湿法清洗去除刻蚀工艺残留的聚合物；然后，形成覆盖所述栅极结构侧壁的侧墙；最后，以所述栅极结构及其侧壁上的侧墙为掩模，对所述半导体衬底进行离子注入，形成源区和漏区。
然而，在湿法清洗之后，对所形成栅极结构以及栅极结构两侧的半导体衬底表面进行检查时发现，现有通过湿法清洗工艺去除刻蚀工艺残留的聚合物（如光刻胶、多晶硅颗粒等）时效果不佳，导致所形成MOS晶体管易发生漏电，所形成MOS晶体管的性能较差。
更多MOS晶体管的形成方法请参考公开号为CN101452853A的中国专利申请。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高所形成半导体结构的性能。
为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成多晶硅层，并对所述多晶硅层进行离子注入；
刻蚀所述多晶硅层，形成功能层；
依次进行灰化处理和湿法清洗。
可选的，进行所述灰化处理的气体为氮气和氢气的混合气体或者氧气。
可选的，进行所述灰化处理的气体为氮气。
可选的，进行灰化处理包括：先进行第一灰化处理，再进行第二灰化处理；所述第一灰化处理的气体为氧气，所述第二灰化处理的气体为氮气和氢气的混合气体。
与现有技术相比，本发明技术方案具有以下优点：
在形成功能层之后，先进行灰化处理，使残留于半导体衬底和功能层表面的聚合物与灰化处理中的气体发生反应，形成气体或能够被后续湿法清洗中清洗溶液去除的化合物，或者通过灰化处理中气体等离子体轰击，降低或消除聚合物与半导体衬底和功能层表面之间的结合力，然后进行湿法清洗，去除剩余的聚合物和/或灰化工艺形成的化合物，提高了湿法清洗的清洗效果，避免残留于半导体衬底或者功能层表面的聚合物对后续半导体结构的形成工艺造成影响，最终提高所形成半导体结构的性能。
作为一个优选实施例，在形成功能层之后，采用氮气进行灰化处理，通过氮气等离子体对残留于半导体衬底和功能层表面的聚合物进行轰击，降低或消除聚合物与半导体衬底和功能层表面的结合力，然后进行湿法清洗，进一步去除残留于半导体衬底和功能层表面的聚合物，提高了半导体衬底以及功能层表面的清洁度。而且，由于氮气与多晶硅反应速率较慢，在采用氮气进行灰化处理时，氮气等离子体与功能层中少量的硅原子发生反应形成氮化硅，后续湿法清洗工艺无法去除氮化硅，不会造成功能层中硅原子流失，避免了所形成功能层顶部发生横向收缩，进而避免了因后续形成插塞的设置位置不准确而导致的半导体器结构失效，提高了所形成半导体结构的性能。
作为另一个优选实施例，在形成功能层之后，先采用温度小于或者等于100摄氏度的氧气进行第一灰化处理，使半导体衬底和功能层表面的硅原子以及残留于半导体衬底和功能层表面的聚合物（包括多晶硅颗粒和光刻胶）与氧气等离子体发生反应，形成覆盖半导体衬底和功能层表面的氧化硅以及气态碳氢化合物，再采用氮气和氢气的混合气体进行第二灰化处理，使未被氧化硅覆盖的聚合物继续与氢气等离子体和氮气等离子体反应，生成附着于氧化硅上的氮化硅、气态的碳氢化合物和气态的硅的氢化物。由于气态的碳氢化合物和气态的硅的氢化物可随灰化处理的废气排出，而氮化硅在后续湿法清洗过程中随氧化硅的去除而脱离半导体衬底和功能层表面，提高了所形成半导体结构表面的清洁度。
进一步的，在采用氮气和氢气的混合气体进行第二灰化处理时，混合气体中氢气所占的质量百分比为5%~80%，第二灰化处理的温度为275摄氏度至400摄氏度，由于混合气体中氢气的含量较高以及第二灰化处理的温度较高，提高了第二灰化处理速率，在保证灰化处理效果的同时，缩短了第二灰化处理的时间。
附图说明
图1为本发明半导体结构的形成方法第一实施方式的流程示意图；
图2~图4为本发明半导体结构的形成方法一个实施例的示意图；
图5为本发明半导体结构的形成方法第二实施方式的流程示意图；
图6为本发明半导体结构的形成方法第三实施方式的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，在栅极结构形成之后，通过湿法清洗去除残留于栅极结构及其两侧半导体衬底表面的聚合物时，清洗效果不佳，导致所形成MOS晶体管易发生漏电，所形成MOS晶体管的性能较差。
针对上述缺陷，本发明提供了一种半导体结构的形成方法，在对形成于半导体衬底上多晶硅层进行离子注入之后，对多晶硅层进行刻蚀，形成功能层，然后进行灰化处理，使刻蚀中残留于半导体衬底和功能层表面的聚合物与灰化处理中的气体等离子体发生反应，形成气体或者能够被后续湿法清洗中清洗溶液去除的化合物，或者通过灰化处理中气体等离子体的轰击，降低或消除聚合物与半导体衬底和功能层表面之间的结合力，然后通过湿法清洗去除剩余的聚合物和/或灰化工艺形成的化合物。本发明半导体结构的形成方法的湿法清洗效果好，可避免残留于半导体衬底和功能层表面的聚合物对半导体结构的性能造成影响。
下面结合附图进行详细说明。
参考图1，为本发明半导体结构的形成方法第一实施方式的流程示意图，包括：
步骤S11，提供半导体衬底；
步骤S12，在所述半导体衬底上形成多晶硅层，并对所述多晶硅层进行离子注入；
步骤S13，刻蚀所述多晶硅层，形成功能层；
步骤S14，采用氮气和氢气的混合气体或者氧气进行灰化处理；
步骤S15，进行湿法清洗。
参考图2~图4，以形成NMOS晶体管的栅极为例（即功能层为NMOS晶体管的栅极），通过具体实施例对本发明半导体结构的形成方法的第一实施方式做进一步说明。
参考图2，提供半导体衬底100。
所述半导体衬底100的材料可为硅、锗或者绝缘体上硅（Silicon-On-Insulator，SOI），或者本领域技术人员公知的其他半导体材料衬底，本发明对此不做限制。本实施例中，所述半导体衬底100的材料为硅。
继续参考图2，在所述半导体衬底100上形成多晶硅层102a，并对所述多晶硅层102a进行离子注入。
本实施例中，对所述多晶硅层102a进行离子注入的离子为磷离子或者砷离子等。通过对多晶硅层102a进行离子注入，提高后续形成的NMOS晶体管栅极中电子的迁移率，进而降低NMOS晶体管的阈值电压。
参考图3，在图2中所述多晶硅层102a上形成掩膜层104。
本实施例中，所述掩膜层104的位置和形状分别与后续形成的功能层的位置和形状对应。
所述掩膜层104可为单层结构，所述掩膜层104的材料可为光刻胶。
所述掩膜层104还可为多层结构，形成所述掩膜层104包括：在所述多晶硅层102a上由下至上依次形成图形膜层、介质层抗反射层和光刻胶层。所述图形膜层的材料可为无定形碳，形成所述图形膜层的方法为化学气相沉积；所述介质层抗反射层的材料可为氮化硅或者氮氧化硅，形成所述介质层抗反射层的方法为化学气相沉积。当掩膜层104为多层结构时，在后续刻蚀形成功能层时，先以光刻胶层为掩模对多晶硅层102a进行刻蚀，在光刻胶层被消耗完之后，由介质层抗反射层做掩模，继续对多晶硅层102a进行刻蚀，在介质层抗反射层被消耗完之后，由图形膜层做掩模，继续对多晶硅层102a进行刻蚀，直至形成功能层。由于图形膜层较厚，使功能层能够在图形膜层被消耗完之前形成。
本实施例中，所述掩膜层104的材料为光刻胶。
参考图4，以图3中所述掩膜层104为掩模，刻蚀所述多晶硅层102a，至暴露出半导体衬底100，形成功能层102b。
本实施例中，刻蚀所述多晶硅层102a的方法可为干法刻蚀，刻蚀所述多晶硅层102a的设备可为感应耦合等离子体刻蚀设备，其具体刻蚀工艺为本领域技术人员所熟知，在此不再赘述。
需要说明的是，在对图2中所述多晶硅层102a进行离子注入时，由于掺杂离子由多晶硅层102a上表面向多晶硅层102a顶部、中部和底部注入，多晶硅层102a顶部中离子浓度较高，在刻蚀多晶硅层102a时，刻蚀工艺对多晶硅层102a顶部的刻蚀速率大于对多晶硅层102a中间和底部的刻蚀速率，导致所形成功能层102b顶部沿半导体衬底100上表面平行方向上的尺寸小于对应功能层102b中间和底部的尺寸，功能层102b顶部发生一定的横向收缩（necking），但该横向收缩量较小，对半导体结构的后续形成工艺以及最终形成半导体结构的性能影响可忽略不计。
本实施例中，所述功能层102b为NMOS晶体管的栅极，但本发明不限于此。
继续参考图4，通过灰化工艺去除图3中所述掩膜层104。
继续参考图4，对半导体衬底100和功能层102b进行灰化处理。
本实施例中，进行灰化处理的气体为氮气和氢气的混合气体或者氧气，灰化处理的温度为室温。进行灰化处理的设备与刻蚀所述多晶硅层102a的设备不同，刻蚀所述多晶硅层102a的设备可为下游微波等离子体反应器。
当通过氧气进行灰化处理时，氧气的流量为100sccm~1000sccm。此时，氧气与半导体衬底100和功能层102b表面的硅原子以及残留于半导体衬底100和功能层102b表面的聚合物（如掩膜层或者多晶硅颗粒等）发生反应，形成氧化硅和气态的碳氧化合物。
当通过氮气和氢气的混合气体进行灰化处理时，混合气体中氢气所占的质量百分比为4%，混合气体的流量为100sccm~1000sccm。此时，氢气与刻蚀残留的聚合物发生反应，形成气态的碳氢化合物或者气态的硅的氢化物；氮气除用于稀释氢气，降低灰化处理的速率外，还对残留于半导体衬底100和功能层102b表面的聚合物进行轰击，降低或消除聚合物与半导体衬底100和功能层102b表面之间的结合力，以及部分氮气等离子体还与半导体衬底100和功能层102b表面的硅原子发生反应，形成少量的氮化硅。
继续参考图4，进行湿法清洗。
本实施例中，所述湿法清洗的溶液为氢氟酸溶液。
对于采用氧气进行灰化处理的半导体结构，灰化处理形成的氧化硅与湿法清洗中氢氟酸溶液发生反应，然后随清洗后的氢氟酸溶液脱离半导体衬底100和功能层102b的表面，提高了半导体衬底100和功能层102b表面的清洁度。
对于采用氮气和氢气的混合气体进行灰化处理半导体结构，湿法清洗能够使残留的聚合物随清洗后的氢氟酸溶液一起脱离半导体衬底100和功能层102b表面，提高半导体衬底100和功能层102b表面的清洁度。而且，尽管湿法清洗中氟化氢溶液不与灰化处理形成的氮化硅发生反应，但由于灰化处理的温度较低，所形成氮化硅较少，其对半导体结构的性能造成的影响可以忽略不计。
需要说明的是，第一实施方式虽然提高了湿法清洗的效果，但是，当采用氧气进行灰化处理时，所形成的氧化硅在后续清洗工艺被去除，造成功能层102b表面硅原子流失，使功能层102b顶部的横向收缩加剧，在后续形成与功能层102b连接的插塞时，增大了刻蚀工艺的对准难度，所形成半导体结构易因插塞设置位置不准确而失效，所形成半导体结构的成品率低。当采用氢气质量百分比为4%的氮气和氢气的混合气体进行灰化处理时，所形成气态的硅的氢化物随着灰化处理后的废气排出灰化处理的设备，导致功能层102b表面硅原子流失，使功能层102b的横向收缩加剧，影响了后续插塞的形成以及半导体结构的成品率。而且，在采用氮气和氢气的混合气体进行灰化处理时，氢气等离子体在轰击半导体衬底100和功能层102b表面的过程中易导致半导体衬底100中共价键失去电子，在半导体衬底100中形成空穴，进而对所形成NMOS晶体管的可靠性造成影响。
参考图5，为本发明第二实施方式的流程示意图，包括：
步骤S21，提供半导体衬底；
步骤S22，在所述半导体衬底上形成多晶硅层，并对所述多晶硅层进行离子注入；
步骤S23，刻蚀所述多晶硅层，形成功能层；
步骤S24，采用氮气进行灰化处理；
步骤S25，进行湿法清洗。
本实施方式中所形成各阶段半导体结构的示意图可参考图2~图4。
本实施方式中，刻蚀所述多晶硅层102a可在感应耦合等离子体刻蚀设备中进行，进行灰化处理与刻蚀所述多晶硅层102a在同一设备中进行，以节约工艺步骤，缩短形成半导体结构的时间。所述灰化处理的温度为室温，压强为100mTorr~1000mTorr，射频电源的功率为100W~5000W，氮气的流量为100sccm~1000sccm，灰化处理的时间为10s~600s。
与第一实施方式不同的是，本实施方式中，在图4中功能层102b形成之后，采用氮气进行灰化处理，通过氮气等离子体对残留于半导体衬底100和功能层102b表面的聚合物进行轰击，降低或消除聚合物与半导体衬底100和功能层102b表面的结合力，然后进行湿法清洗，进一步使残留于半导体衬底100和功能层102b表面的聚合物随湿法清洗溶液被去除，提高半导体衬底100和功能层102b表面的清洁度。
进一步的，本实施方式在室温条件下采用氮气进行灰化处理时，氮气等离子体与硅原子的反应速率较慢，半导体衬底100和功能层102b中少量的硅原子与氮气等离子体反应形成氮化硅，但由于后续湿法清洗工艺不会去除氮化硅，不会造成功能层102b中硅原子流失，避免所形成功能层102b的顶部发生横向收缩，进而避免了因后续形成插塞的设置位置不准确而导致的半导体结构失效，提高了所形成半导体结构的性能。
需要说明的是，在湿法清洗之后，功能层102b表面还残留少量氮化硅，但其对所形成半导体结构的性能影响可忽略不计。
参考图6，为本发明第三实施方式的流程示意图，包括：
步骤S31，提供半导体衬底；
步骤S32，在所述半导体衬底上形成多晶硅层，并对所述多晶硅层进行离子注入；
步骤S33，刻蚀所述多晶硅层，形成功能层；
步骤S34，采用氧气进行第一灰化处理；
步骤S35，采用氮气和氢气的混合气体进行第二灰化处理；
步骤S36，进行湿法清洗。
本实施方式中所形成各阶段半导体结构的示意图仍可参考图2~图4。
本实施方式中，刻蚀所述多晶硅层102a可在感应耦合等离子体刻蚀设备中进行，进行灰化处理与刻蚀所述多晶硅层102a在不同的设备中进行，如所述灰化处理可在下游微波等离子体反应器中进行。所述第一灰化处理的温度小于或者等于100℃，压强为100mTorr~500mTorr，射频电源的功率为100W~5000W，氧气的流量为10sccm~500sccm，第一灰化处理的时间为10s~600s。所述第二灰化处理的温度为275℃~400℃，压强为100mTorr~500mTorr，射频电源的功率为100W~5000W，氮气和氢气的混合气体中氢气所占的质量百分比为5%~80%，混合气体的流量为50sccm~500sccm，第二灰化处理的时间为10s~600s。
与第一实施方式不同的是，本实施方式中，在图4中功能层102b形成之后，进行两步灰化处理。在采用温度小于或者等于100摄氏度的氧气进行第一灰化处理时，半导体衬底100和功能层102b表面的硅原子以及残留于半导体衬底100和功能层102b表面的聚合物与氧气缓慢发生反应，形成覆盖半导体衬底100和功能层102b表面的氧化硅以及气态的碳氧化合物。在采用氮气和氢气的混合气体进行第二灰化处理时，第一灰化处理形成的氧化硅能够阻止氢气等离子体和氮气等离子体与半导体衬底100和功能层102b中的硅原子继续发生反应，使氢气等离子体和氮气等离子体仅与残留于半导体衬底100和功能层102b表面的聚合物发生反应，生成附着于氧化硅上的氮化硅、气态的碳氢化合物和气态的硅的氢化物。所形成的碳氢化合物和硅的氢化物随灰化处理的废气排出，而氮化硅在后续湿法清洗过程中随氧化硅的去除而脱离半导体衬底100和功能层102b表面，在提高所形成半导体结构表面清洁度的同时，避免在第二灰化处理中消耗半导体衬底100和功能层102b中的硅原子，进而避免功能层102b顶部的横向收缩加剧。另外，第一灰化处理形成的氧化层还能阻止氢气等离子体对半导体衬底100的轰击，避免在半导体衬底100内形成空穴，提高了所形成NMOS晶体管的可靠性。
较佳的，在采用氮气和氢气的混合气体进行第二灰化处理时，混合气体中氢气所占的质量百分比为5%~80%，第二灰化处理的温度为275摄氏度至400摄氏度，相对于第一实施方式，混合气体中氢气的含量较高，第二灰化处理的温度较高，提高了第二灰化处理速率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成多晶硅层，并对所述多晶硅层进行离子注入；
刻蚀所述多晶硅层，形成功能层；
依次进行灰化处理和湿法清洗。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，进行所述灰化处理的气体为氮气和氢气的混合气体或者氧气。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，进行所述灰化处理的气体为氮气。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述灰化处理的压强为100mTorr~1000mTorr，射频电源的功率为100W~5000W，氮气的流量为100sccm~1000sccm，时间为10s~600s。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，刻蚀所述多晶硅层和进行灰化处理在同一设备中进行。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，刻蚀所述多晶硅层的设备为感应耦合等离子体刻蚀设备。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，进行灰化处理包括：先进行第一灰化处理，再进行第二灰化处理；所述第一灰化处理的气体为氧气，所述第二灰化处理的气体为氮气和氢气的混合气体。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，刻蚀所述多晶硅层和进行灰化处理在不同的设备中进行。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀所述多晶硅层的设备为感应耦合等离子体刻蚀设备，进行灰化处理的设备为下游微波等离子体反应器。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一灰化处理的温度小于或者等于100℃，压强为100mTorr~500mTorr，射频电源的功率为100W~5000W，氧气的流量为10sccm~500sccm，时间为10s~600s。
11.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二灰化处理的温度为275℃~400℃，压强为100mTorr~500mTorr，射频电源的功率为100W~5000W，时间为10s~600s。
12.如权利要求7所述的半导体结构的形成方法，其特征在于，当采用氮气和氢气的混合气体进行第二灰化处理时，所述氮气和氢气的混合气体中氢气所占的质量百分比为5%~80%，混合气体的流量为50sccm~500sccm。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述湿法清洗的溶液为氢氟酸溶液。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述多晶硅层进行离子注入的离子为磷离子或者砷离子。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述功能层包括：
在所述多晶硅层上形成掩膜层；
以所述掩膜层为掩模，刻蚀所述多晶硅层，至暴露出半导体衬底，形成功能层；
去除所述掩膜层。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述掩膜层为单层结构，所述掩膜层的材料为光刻胶。
17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述掩膜层为多层结构，形成所述掩膜层包括：在所述多晶硅层上由下至上依次形成图形膜层、介质层抗反射层和光刻胶层。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述图形膜层的材料为无定形碳，所述介质层抗反射层的材料为氮化硅或者氮氧化硅。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述功能层为栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310037709.4A CN103972094B (zh) | 2013-01-30 | 2013-01-30 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310037709.4A CN103972094B (zh) | 2013-01-30 | 2013-01-30 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972094A true CN103972094A (zh) | 2014-08-06 |
| CN103972094B CN103972094B (zh) | 2017-02-22 |
Family
ID=51241458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310037709.4A Active CN103972094B (zh) | 2013-01-30 | 2013-01-30 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972094B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514023A (zh) * | 2014-09-22 | 2016-04-20 | 上海和辉光电有限公司 | 一种接触孔界面处理方法 |
| CN106486365A (zh) * | 2015-08-26 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106847742A (zh) * | 2017-01-22 | 2017-06-13 | 信利（惠州）智能显示有限公司 | 阵列基板的制作方法及阵列基板 |
| CN107665823A (zh) * | 2016-07-28 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040104411A1 (en) * | 2000-07-07 | 2004-06-03 | Olivier Joubert | Method for producing a gate for a cmos transistor structure having a channel of reduced length |
| CN101063821A (zh) * | 2006-04-30 | 2007-10-31 | 中芯国际集成电路制造(上海)有限公司 | 去除刻蚀残留物的方法 |
| CN101140873A (zh) * | 2006-09-04 | 2008-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件栅极的制造方法 |
| CN101207027A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极形成方法 |
| CN101572217A (zh) * | 2008-04-28 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 刻蚀后的灰化方法及刻蚀结构的形成方法 |
| CN102142367A (zh) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 集成电路的制造方法 |
-
2013
- 2013-01-30 CN CN201310037709.4A patent/CN103972094B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040104411A1 (en) * | 2000-07-07 | 2004-06-03 | Olivier Joubert | Method for producing a gate for a cmos transistor structure having a channel of reduced length |
| CN101063821A (zh) * | 2006-04-30 | 2007-10-31 | 中芯国际集成电路制造(上海)有限公司 | 去除刻蚀残留物的方法 |
| CN101140873A (zh) * | 2006-09-04 | 2008-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件栅极的制造方法 |
| CN101207027A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极形成方法 |
| CN101572217A (zh) * | 2008-04-28 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 刻蚀后的灰化方法及刻蚀结构的形成方法 |
| CN102142367A (zh) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 集成电路的制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514023A (zh) * | 2014-09-22 | 2016-04-20 | 上海和辉光电有限公司 | 一种接触孔界面处理方法 |
| CN105514023B (zh) * | 2014-09-22 | 2018-07-24 | 上海和辉光电有限公司 | 一种接触孔界面处理方法 |
| CN106486365A (zh) * | 2015-08-26 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107665823A (zh) * | 2016-07-28 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
| CN106847742A (zh) * | 2017-01-22 | 2017-06-13 | 信利（惠州）智能显示有限公司 | 阵列基板的制作方法及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972094B (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8716136B1 (en) | Method of forming a semiconductor structure including a wet etch process for removing silicon nitride | |
| US20130137251A1 (en) | Uniform Shallow Trench Isolation Regions and the Method of Forming the Same | |
| CN104810368A (zh) | Cmos晶体管及其形成方法 | |
| CN104425267A (zh) | 晶体管的形成方法 | |
| JP2021504973A (ja) | 単一プラズマ室における、フィン電界効果トランジスタ形成のための原子層堆積及びエッチング | |
| CN106935635B (zh) | 半导体结构的形成方法 | |
| CN101393862A (zh) | 栅极侧壁层的制造方法及半导体器件的制造方法 | |
| CN103972094A (zh) | 半导体结构的形成方法 | |
| KR102287682B1 (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
| CN105226022A (zh) | 半导体结构的形成方法 | |
| CN104465486B (zh) | 半导体器件的形成方法 | |
| CN105097457A (zh) | 半导体器件的形成方法 | |
| CN107978514B (zh) | 晶体管及其形成方法 | |
| CN103137559B (zh) | 伪多晶硅的移除方法及cmos金属栅极的制作方法 | |
| CN105097518A (zh) | 鳍式场效应管的形成方法 | |
| CN102931233B (zh) | Nmos晶体管及其形成方法 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN105529265A (zh) | Mos晶体管的制作方法及mos晶体管 | |
| CN101894799A (zh) | 提高nmos晶体管电子迁移率的方法 | |
| CN102487016B (zh) | 晶体管制作方法 | |
| CN102270572A (zh) | 侧墙及mos晶体管的形成方法 | |
| US8741726B2 (en) | Reacted layer for improving thickness uniformity of strained structures | |
| US9570582B1 (en) | Method of removing dummy gate dielectric layer | |
| CN105609469A (zh) | 半导体器件的形成方法 | |
| CN102479711B (zh) | Pmos晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |