KR102287682B1 - 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 - Google Patents

웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 Download PDF

Info

Publication number
KR102287682B1
KR102287682B1 KR1020197008822A KR20197008822A KR102287682B1 KR 102287682 B1 KR102287682 B1 KR 102287682B1 KR 1020197008822 A KR1020197008822 A KR 1020197008822A KR 20197008822 A KR20197008822 A KR 20197008822A KR 102287682 B1 KR102287682 B1 KR 102287682B1
Authority
KR
South Korea
Prior art keywords
harp
silicon dioxide
sti
integrated circuit
manufacturing process
Prior art date
Application number
KR1020197008822A
Other languages
English (en)
Other versions
KR20190041518A (ko
Inventor
전궈 마
Original Assignee
베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. filed Critical 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Publication of KR20190041518A publication Critical patent/KR20190041518A/ko
Application granted granted Critical
Publication of KR102287682B1 publication Critical patent/KR102287682B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H01L27/11524—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

웨이퍼 상의 이산화규소를 제거하는 방법 및 제조 공정에 있어서, 상기 방법은, 공정 챔버에 탈수된 불화수소 기체(hydrogen fluoride gas)와 탈수된 에탄올 기체(alcohol gas)를 투입하는 단계(201); 상기 탈수된 불화수소 기체와 탈수된 에탈올 기체를 혼합하여, 기체 형태의 식각제를 생성하는 단계(202); 상기 식각제를 상기 공정 챔버 내의 웨이퍼와 반응시키고, 상기 공정 챔버 내부가 고압 상태를 유지하도록 하여 식각 선택비를 높이는 단계(203); 및 상기 반응물(반응 생성물)을 상기 공정 챔버 내부로부터 추출하는 단계(204);를 포함한다. 상기 웨이퍼의 이산화규소를 제거하는 방법은 기체 형태의 식각제를 고압력 하에서 이산화규소와 직접 반응시키고, 반응 후 반응물을 추출하는 것으로, 이산화규소를 고선택비, 고효율로 제거하는 것을 실현한다.

Description

웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
본 발명은 집적회로 제조공정 분야에 관한 것으로, 보다 구체적으로는, 집적회로 제조공정에서 응용하는 웨이퍼 상의 이산화규소를 제거하는 방법 및 상기 방법을 이용하는 집적회로 제조공정에 관한 것이다.
집적회로 제조공정 분야에서, 현재는 통상적으로 실리카계 재료를 사용하여 집적회로를 제작하고 있으며, 규소(또는 다결정 규소)를 공기 중에 방치하는 경우, 그 표면이 자연 산화되어, 도 1a에서 도시하는 바와 같은 한층의 치밀한 구조의 이산화규소(SiO2)층을 형성하게 된다. 예를 들면, 규화물(Silicide) 공정에서, 니켈-백금(NiPt) 박막은 실리카계 재료의 기판과 직접 접촉하게 되고, 기판 표면에 한층의 SiO2가 존재하게 되면, 저항률을 증가시키게 되어, 부품 성능에 영향을 끼치게 된다. 따라서, 후속 공정 수행 전, 우선 이와 같은 SiO2층을 제거하여야 하고, 이와 같은 SiO2층을 제거함과 동시에 반드시 기타 박막/구조가 제거되지 않거나 또는 손상되지 않도록 보호하여야 한다. 도 1a에서 도시하는 바와 같이, 스페이서(Spacer, 질화규소(Si3N4)재료로 제작)의 선폭 크기는, 누전(leakage)이 증가되는 등과 같이, 부품 성능에 영향을 끼치게 된다. 따라서, SiO2층을 제거하는 동시에 스페이서(Spacer, Si3N4)가 최대한 제거되지 않도록 유지하여야 한다.
도 1b에서 도시하는 바와 같이, 종래 공정은 흔히 습식 식각, 플라즈마 건식 식각 등 방법을 사용하여 SiO2를 제거하는데, 이와 같은 방법들은 Si3N4에 대한 식각 선택비가 낮고, 스페이서가 지나치게 많이 제거되므로, 스페이서의 크기가 줄어들고, 누전을 증가시키며, 부품 성능에 영향을 끼치게 된다.
따라서, 집적회로 공정에서 응용하는 웨이퍼 상의 이산화규소를 고선택비, 고효율로 제거하는 방법에 대한 개발이 필요하다.
본 발명의 배경기술 부분에서 공개하는 정보는 단지 본 발명의 일반 배경기술에 대한 이해를 높이기 위한 것을 취지로 하는 것이므로, 상기 정보가 이미 본 분야 기술자에게 있어서 공지의 종래기술로 인정되거나 또는 그 어떠한 형식으로 암시되는 것으로 간주해서는 아니된다.
본 발명은 집적회로 제조공정에서 웨이퍼 상의 이산화규소를 제거하는 방법을 제안하는 것으로, 기체 형태의 식각제를 고압력 하에서 이산화규소와 직접 반응시키고, 반응시킨 후 반응물을 추출함으로써, 이산화규소를 고선택비, 고효율로 제거하는 것을 실현한다.
본 발명의 일측면에 따르면, 웨이퍼의 이산화규소 제거 방법을 제안하는 것으로, 공정 챔버 내부로 탈수된 불화수소 기체 및 탈수된 에탄올 기체를 투입하고; 상기 탈수된 불화수소 기체 및 탈수된 에탄올 기체를 혼합하여, 기체 형태의 식각제를 생성하도록 하며; 상기 식각제와 상기 공정 챔버 내부의 웨이퍼를 반응시켜, 상기 공정 챔버 내부가 고압 상태를 유지하도록 하여, 식각 선택비를 향상시키며; 및 상기 반응물을 상기 공정 챔버로부터 추출하는 것;을 포함한다.
상기 공정 챔버 내부의 압력은 30Torr~300Torr이다.
상기 공정 챔버 내부의 압력은 200Torr이다.
상기 공정 챔버 내부의 온도는 20℃~80℃이다.
상기 공정 챔버 내부의 온도는 40℃이다.
상기 불화수소 기체의 유량은 100sccm~500sccm이고, 상기 에탄올 기체의 유량은 100sccm~1000sccm이다.
상기 불화수소 기체의 유량은 150sccm~225sccm이고, 상기 에탄올 기체의 유량은 200sccm~450sccm이다.
상기 불화수소 기체와 상기 에탄올 기체의 유량비는 0.8~1.2:1이다.
상기 불화수소 기체와 상기 에탄올 기체의 유량비는 1:1이다.
상기 에탄올 기체는 C1~C8 일가 알코올 중의 적어도 일종이다.
상기 에탄올 기체는 메틸 알코올, 에틸 알코올 및 이소프로필 알코올 중의 적어도 일종이다.
다른 한 측면에서, 본 발명은 또한 집적회로 제조 공정을 제공하는 것으로, 본 발명 상술한 임의의 한 방안에 따른 웨이퍼의 이산화규소를 제거하는 방법을 포함한다.
상기 제조 공정은, HARP를 이용하여 쉘로우 트렌치 절연막을 충진하는 윤곽 조정을 하는 서브 공정을 포함한다. 상기 서브 공정은, 우선 CVD 공정을 이용하여 소정 두께의 HARP를 침적시키고 난 후, 상기 웨이퍼의 이산화규소를 제거하는 방법을 이용하여 STI에 대하여 식각을 진행하여 그 개구가 커지도록 하며, 공정이 끝날 때까지 상기 침적 및 식각 작업을 중복하여 수행한다.
상기 제조 공정은, STI의 하드 마스크층 상의 SiO2 자연 산화막을 제거하는 서브 공정을 포함하고, 상기 STI의 하드 마스크층은 Si3N4이다. 상기 서브 공정은, 상기 웨이퍼의 이산화규소를 제거하는 방법을 이용하여 STI의 하드 마스크층의 표면 상의 SiO2 자연 산화막에 대하여 식각을 진행하고, 상기 SiO2 자연 산화막의 STI HARP에 대한 식각 선택비를 제어함으로써, 상기 SiO2 자연 산화막을 신속하게 제거하며, STI HARP가 과도하게 식각되는 것을 방지한다.
상기 제조 공정은, 패드 산화막을 제거하는 서브 공정을 포함하고, 상기 패드 산화막은 가열 방식을 통해 기판 표면에 산화 형성되는 SiO2층인 것으로, STI의 하드 마스크층 Si3N4의 버퍼층이다. 상기 서브 공정은, 상기 웨이퍼의 이산화규소를 제거하는 방법을 이용하여 상기 패드 산화막에 대하여 식각을 진행하고, 상기 패드 산화막의 STI HARP에 대한 식각 선택비를 제어함으로써, 상기 패드 산화막을 보다 신속하게 제거하며, STI HARP가 과도하게 식각되는 것을 방지한다.
상기 제조 공정은, 실리콘-게르마늄 침적 전에 기판 상의 SiO2 자연 산화막을 제거하는 서브 공정을 포함한다. 상기 서브 공정은, 상기 웨이퍼의 이산화규소를 제거하는 방법을 이용하여 상기 실리콘 기판 상의 SiO2 자연 산화막에 대하여 식각을 진행하고, 상기 SiO2 자연 산화막의 다결정 규소에 대한 식각 선택비를 제어함으로써, 상기 SiO2 자연 산화막을 보다 신속하게 제거하며, Si 기판이 과도하게 손상되는 것을 방지한다.
상기 제조 공정은, 규화물 침적 전에 기판 표면 및 다결정 규소 게이트 표면의 SiO2 자연 산화막을 제거하는 서브 공정을 포함한다. 상기 서브 공정은, 상기 웨이퍼의 이산화규소를 제거하는 방법을 이용하여 상기 기판 표면 및 다결정 규소 게이트 표면의 SiO2 자연 산화막에 대하여 식각을 진행하고, 상기 SiO2 자연 산화막의 다결정 규소에 대한 식각 선택비를 제어함으로써, 상기 SiO2 자연 산화막을 보다 신속하게 제거하며, Si 기판이 과도하게 손상되는 것을 방지한다.
상기 제조 공정은 2D NAND 메모리 제조과정에서의 STI 리세스 서브 공정을 포함하고, 상기 NAND 메모리는 패턴 밀집영역 내에 위치하는 플로팅 게이트 및 패턴 밀집영역 STI HARP 및 패턴 희석영역 내에 위치하는 제어 스위치 게이트 및 패턴 희석영역 STI HARP를 포함하며, 상기 플로팅 게이트 및 상기 제어 스위치 게이트는 다결정 규소이고, 상기 패턴 밀집영역 STI HARP 및 상기 패턴 희석영역 STI HARP는 이산화규소이다. 상기 서브 공정은, 상기 웨이퍼의 이산화규소를 제거하는 방법을 이용하여 상기 패턴 밀집영역 STI HARP 및 상기 패턴 희석영역 STI HARP에 대하여 식각을 진행하고, 상기 STI HARP의 상기 플로팅 게이트 또는 상기 제어 스위치 게이트에 대한 식각 선택비를 제어함으로써, 상기 STI HARP를 신속하게 제거하며, 상기 플로팅 게이트 및 상기 제어 스위치 게이트가 과도하게 손상되는 것을 방지한다.
본 발명에서 제공하는 방법은 기체상 식각공정을 사용하여 웨이퍼 상의 이산화규소를 제거하는 것으로, 이는 종래기술에서 사용하는 습식 식각 공정 또는 플라즈마 건식 식각 공정과 비교하면, 본 발명은 화학 반응을 통해 SiO2를 제거하는 것으로, 상기 제거 공정에서는 고체형 반응물이 존재하지 않기 때문에, 반응물은 펌프에 의해 용이하게 추출될 수 있어, 챔버 내부의 청결을 유지할 수 있고, 반응물로 인한 입자 오염을 줄이거나 또는 제거할 수 있다. 뿐만 아니라, 본 발명에서 제공하는 방법은 고체형 반응물이 존재하지 않기 때문에, 종래기술과 같이, 반드시 고온 가열을 통해 고체형 반응물을 기체화 또는 액체화한 후, 다시 배출해야 할 필요가 없게 된다. 따라서, 본 발명에서 제공하는 방법은 고온 가열이 필요하지 않게 되고, 이 때문에, 가열 단계에 대응하여 설치하는 냉각 단계를 설치할 필요도 없게 되므로, 반응 과정이 간단하게 된다. 이는 공정 효율을 향상하고, 공정 생산능력을 향상시킬 수 있을 뿐만 아니라, 고온 단계 및 냉각 단계에 해당되는 공정 코스트 비용도 줄일 수 있다.
구체적으로, 본 발명에서 제공하는 방법은 고압 공정(예를 들면, 50Torr~300Torr)을 채택하며, SiO2의 Si3N4(또는 다결정 규소, HARP등)에 대한 식각 선택비를 높일 수 있게 되므로, 웨이퍼 상의 이산화규소의 제거율을 향상시킬 수 있을 뿐만 아니라, 기판에 대한 손상도 줄일 수 있다.
유사한 것으로, 본 발명에서 제공하는 집적회로 제조공정은 본 발명이 제공하는 방법으로 웨이퍼 상의 이산화규소를 제거하므로, 종래 기술에서 사용하는 습식 식각 또는 플라즈마 건식 식각으로 이산화규소를 제거하는 집적회로 공정에 비교하면, 본 발명이 제공하는 집적회로 제조공정은 마찬가지로 웨이퍼 상의 이산화규소의 제거율을 향상시킬 수 있고, 기판에 대한 손상을 줄일 수 있으며, 또한, 챔버 내부의 청결을 유지할 수 있어, 반응물로 인한 입자 오염을 줄이거나 또는 제거할 수 있으며, 동시에, 반응 과정이 간단하고, 공정 효율과 공정 생산능력이 높으며, 코스트 비용이 낮은 등의 특징을 구비한다.
본 발명의 방법은 기타 특징과 장점을 구비하며, 이와 같은 특징과 장점은 본 문장에 병합되는 도면 및 후술하는 구체적인 실시방식으로부터 자명한 것이거나 본 문장에 병합되는 도면 및 후술하는 구체적인 실시방식에서 상세히 설명할 것이므로, 이와 같은 도면 및 구체적인 실시방식은 본 발명의 특정 원리를 해석하는데 공동으로 사용된다.
도면을 결합하여, 본 발명에서 예시하는 실시방식에 대하여 보다 구체적으로 설명하고자 한다. 본 발명의 상술한 또는 기타 목적, 특징 및 장점은 보다 명확해질 것이며, 본 발명에서 예시하는 실시방식에서, 동일한 도면부호는 통상적으로 동일한 부품을 가리킨다.
도 1a는 자연 산화막을 갖는 집적회로 부품에 대한 사시도이다.
도 1b는 종래기술 방법에 따라 이산화규소를 제거한 효과에 대한 사시도이다.
도 2는 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법의 단계에 대한 흐름도이다.
도 3은 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법의 효과에 대한 사시도이다.
도 4a, 도 4b 및 도 4c는 종래기술에 따른 HARP 쉘로우 트렌치 절연막 충진 윤곽 조정에 대한 각각의 사시도이다.
도 5a, 도 5b, 도 5c 및 도 5d는 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법의 HARP 쉘로우 트렌치 절연막 충진 윤곽 조정 과정에서 일으키는 역할에 대한 각각의 사시도이다.
도 6a 및 도 6b는 자연 산화막을 갖는 부품과 본 발명의 방법에 따라 자연 산화막이 제거된 후의 부품에 대한 각각의 사시도이다.
도 7a 및 도 7b는 패드 산화막을 갖는 부품과 본 발명의 방법에 따라 패드 산화막이 제거된 후의 부품에 대한 각각의 사시도이다.
도 8a 및 도 8b는 자연 산화막을 갖는 부품과 본 발명의 방법에 따라 자연 산화막이 제거된 후의 부품에 대한 각각의 사시도이다.
도 9a 및 도 9b는 산화물 리세스를 갖는 집적회로 부품과 본 발명의 방법에 따라 이산화규소가 제거된 후의 부품의 효과에 대한 각각의 사시도이다.
이하, 도면을 참조하여 본 발명을 보다 구체적으로 설명하고자 한다. 비록 도면에서 본 발명의 바람직한 실시방식을 도시하였지만, 본 발명은 여러 가지 방식으로 실현 가능한 것으로, 여기에서 서술하는 실시방식에 의해 한정되지 않는 것으로 이해하여야 할 것이다. 반대로, 이와 같은 실시방식들을 제공하는 것은, 본 발명이 보다 투철하고 완전하도록 하기 위한 것이며, 또한 본 발명의 범위를 본 분야 기술자에게 완전하게 전달 가능하도록 하기 위한 것이다.
도 2는 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법에 대한 단계 흐름도이다.
본 실시방식에서, 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법은, 공정 챔버에 탈수된 불화수소 기체와 탈수된 에탄올 기체를 투입하는 단계(201); 상기 탈수된 불화수소 기체와 탈수된 에탈올 기체를 혼합하여, 기체 형태의 식각제를 생성하는 단계(202); 상기 식각제와 상기 공정 챔버 내의 웨이퍼 표면 상의 이산화규소와 같은 제거 대상물을 반응시키고, 상기 공정 챔버 내부가 고압 상태를 유지하도록 하여 식각 선택비를 높이는 단계(203); 및 반응물(반응 생성물)을 상기 공정 챔버 내부로부터 추출하는 단계(204);를 포함한다.
상기 실시방식은, 기체 형태의 식각제를 고압력 하에서 이산화규소와 직접 반응시키고, 반응 후에 반응물을 추출하는 것을 통해서, 이산화규소를 고선택비, 고효율로 제거하는 것을 실현한다.
이하, 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법에 대한 구체적인 단계를 상세히 설명하고자 한다.
일례로, 웨이퍼 표면 상의 제거 대상물은 이산화규소인 것으로, 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법은, 공정 챔버에 탈수된 불화수소 기체와 탈수된 에탄올 기체를 투입하는 단계(201); 상기 탈수된 불화수소 기체와 탈수된 에탈올 기체를 혼합하여, 기체 형태의 식각제를 생성하는 단계(202); 상기 식각제와 상기 공정 챔버 내의 웨이퍼 표면 상의 이산화규소를 반응시키고, 상기 공정 챔버 내부가 고압 상태를 유지하도록 하여 식각 선택비를 높이는 단계(203); 및 상기 반응물을 상기 공정 챔버 내부로부터 추출하는 단계(204);를 포함할 수 있다.
바람직하게는, 상기 반응 조건은, 공정 챔버 내부의 압력은 30Torr~300Torr이고, 공정 챔버 내부의 온도는 20℃~80℃임을 포함할 수 있다. 보다 바람직하게는, 공정 챔버 내부의 압력은 200Torr이고, 공정 챔버 내부의 온도는 40℃임을 포함할 수 있다. 실험 결과, 공정 챔버 내부의 압력이 30Torr~300Torr 범위에서 볼륨이 높을 수록 기체 형태의 식각제(반응 기체)가 더욱 쉽게 웨이퍼 표면 상에 응결되어 SiO2와 반응하는 것을 발견하였으며, 이와 같은 상황 하에서, SiO2의 제거 속도는 대폭 향상되고, 동시에 Si3N4의 제거 속도는 거의 증가되지 않는 것으로, 이는 SiO2의 Si3N4(또는 다결정 규소, HARP 등)에 대한 제거 선택비(즉, 식각 선택비)를 대폭 향상시키게 된다.
바람직하게는, 상기 불화수소 기체의 유량은 100sccm~500sccm일 수 있는 것으로, 상기 에탄올 기체의 유량은 100sccm~1000sccm일 수 있다. 보다 바람직하게는, 상기 불화수소 기체의 유량은 150sccm~225sccm이고, 상기 에탄올 기체의 유량은 200sccm~450sccm이다.
바람직하게는, 상기 불화수소 기체와 상기 에탄올 기체의 유량비는 0.8~1.2:1일 수 있다. 예를 들면, 상기 불화수소 기체와 상기 에탄올 기체의 유량비는 0.8:1, 1:1 또는 1.2:1일 수 있다. 보다 바람직하게는, 상기 불화수소 기체와 상기 에탄올 기체의 유량비는 1:1이다. 불화수소 기체와 에탄올 기체의 유량을 근접시키면, 이산화규소를 제거하는 균일성을 향상시킬 수 있다.
바람직하게는, 상기 에탄올 기체는 C1 내지 C8 중의 일가 알코올 중의 적어도 일종일 수 있다. 보다 바람직하게는, 상기 에탄올 기체는 메틸 알코올(CH3OH), 에틸 알코올(C2H5OH) 및 이소프로필 알코올(IPA) 중의 적어도 일종이다.
상기 에탄올 기체가 기체화된 메틸 알코올인 상황 하에서, 상기 식각제는 HF2 -와 CH3OH2 + 이고; 상기 반응물은 4불화규소, 메틸 알코올 및 물이다. 구체적으로, 메틸 알코올(CH3OH)을 사용하는 경우, 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법의 반응식은 다음과 같이 표시될 수 있다.
HF + CH3OH → HF2 - + CH3OH2 + (1)
HF2 - + CH3OH2 + + SiO2→ SiF4 + CH3OH + H2O (2)
탈수된 HF 기체와 탈수된 CH3OH 기체를 사용하여 챔버 내부에서 혼합시켜, 기체 형태의 식각제 HF2 -와 CH3OH2 +를 생성할 수 있고, 공정 시 챔버 내부의 압력은 200Torr으로 설정할 수 있으며, 챔버 내부의 온도는 40℃이며, HF2 -와 CH3OH2 + 혼합을 SiO2에 반응시켜, SiF4, CH3OH 및 H2O을 생성시킨다. CH3OH은 매우 강력한 흡수성을 갖고 있으므로, 웨이퍼 상에 잔류하는 H2O를 줄일 수 있으며, 동시에 SiF4, CH3OH 및 H2O 등의 반응물은 모두 반응 후 펌프를 이용하여 추출할 수 있다.
실제 응용에서, 본 발명의 웨이퍼 상의 이산화규소를 제거하는 방법에서 사용하는 공정 챔버는 다음 순서의 공정과 함께 하나의 진공 플랫폼에서 공정을 통합할 수 있으며, 이렇게 하면, 웨이퍼 표면 상의 SiO2를 제거한 후 진공 환경을 파괘하지 않는 상황 하에서 다음 순서의 공정을 진행할 수 있게 되므로, 웨이퍼가 다음 순서의 공정 시작 전에 다시 한번 비진공 환경에 처하게 됨으로써 다시 한번 산화되어, 다음 순서의 공정에 영향을 끼치는 것을 방지할 수 있다. 규화물(Silicide) 공정에서 니켈-백금(NiPt) 침적 전; 실리콘-게르마늄 침적 전;을 예로 들수 있다.
본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법의 장점은 다음과 같다.
1. 선택비가 높다. 본 발명은 고압 고정을 통해 선택비를 높이는 것으로, 실험 결과, 고압 공정(예를 들면, 공정 압력은 200Torr)을 사용 시, 기체 형태의 식각제는 웨이퍼 표면에 보다 용이하게 응결되어 SiO2와 반응하는데, 이때, SiO2 제거 속도는 대폭으로 증가되는 동시에, Si3N4의 제거 속도는 거의 증가되지 않는 것으로, 이로써, SiO2의 제거 속도를 증가하는 동시에, 기판에 대한 손상은 줄이게 되는 것을 발견하였다. 다시 말해서, 본 발명에서 제공하는 방법은 SiO2의 Si3N4(또는 다결정, HARP 등)에 대한 제거 선택비를 대폭 증가시켰다.
2. 플라즈마를 사용하지 않고, 기타 부산물이 쉽게 형성되지 않으므로, 기판에 대한 손상이 없고, 오염 입자를 줄이며, 챔버 내부의 청결함을 유지하는 동시에, 설비 코스트 비용을 줄일 수도 있다.
3. 화학반응을 통해 SiO2를 제거하므로, 고체형 반응물이 존재하지 않기 때문에, 반응물은 펌프에 의해 추출될 수 있다. 도 5a 내지 도 5b는 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법의 효과에 대한 다른 하나의 효과도이다. 도 5a에서 도시하는 바와 같이, 반응물 확산이 잘 되므로, 밀집 영역의 작은 홀 안의 SiO2 및 희박 영역의 SiO2에 대한 제거율은 일치하여, 기체형의 SiF4와 같은 반응물이 펌프에 의해 쉽게 추출되기 때문에, 작은 홀이 막히는 현상을 초래하지 않으며, 세정 효과도 훌륭하고, 작은 홀에 대한 세정 효과도 높으며, 제거 균일성도 높다. 뿐만 아니라, 본 실시예에서 제공하는 방법은 또한 패드 산화막 제거(pad oxide removal)를 개선할 수 있고, STI(Shallow Trench Isolation, 쉘로우 트렌치 분리) 리세스(recess) 식각의 부하 작용도 개선할 수 있으므로, 크고 작은 홀의 리세스에 대한 딥 에칭이 일치하고, STI 높이가 일치하도록 한다. 이외, CH3OH 및 H2O 역시 매우 용이하게 추출되어, 챔버 벽에 응결되지 않게 되고, 입자가 적다.
4. 본 발명 실시예에서 제공하는 웨이퍼 상의 이산화규소를 제거하는 방법은, 공정 온도가 20℃~80℃과 같이 비교적 낮으므로, 고온 가열이 필요 없고, 따라서 고온 가열 단계와 서로 대응되게 설치하여야 하는 냉각 단계를 더 이상 설치할 필요가 없게 되므로, 반응 과정이 간단하고, 원스텝으로 반응을 완성할 수 있게 된다. 이렇게 하면, 공정 효율을 높이고, 생산 능력을 향상시킬 수 있을 뿐만 아니라, 또한 적어도 가열 단계와 냉각 단계에서 발생하는 코스트 비용을 절감할 수 있다.
응용 예시
본 발명은 다른 한편으로는, 집적회로 제조 공정을 제공할 수 있으며, 상기 제조 공정은 상술한 바의 웨이퍼 상의 이산화규소를 제거하는 방법을 포함한다.
본 발명에서 제공하는 집적회로 제조 공정은, 본 발명의 상술한 실시예에서 제공하는 방법을 사용하여 웨이퍼 상의 이산화규소를 제거하므로, 종래기술에서 사용하는 습식 식각 또는 플라즈마 건식 식각으로 이산화규소를 제거하는 집적회로 제조 공정과 비교하면, 본 발명에서 제공하는 집적회로 제조 공정은 마찬가지로 웨이퍼 상의 이산화규소의 제거효율을 높일 수 있고, 기판에 대한 손상을 줄일 수 있으며, 또한 챔버 내부의 청결을 유지할 수 있고, 반응물로 인해 초래되는 입자오염을 줄이거나 심지어 제거할 수 있으며, 동시에, 반응과정이 간단하고, 공정효율 및 공정 생산능력이 높으며, 코스트 비용이 낮다는 등의 특징을 구비한다.
본 발명 실시방식에 대한 방안 및 그 효과를 보다 쉽게 이해하도록 하기 위하여, 이하 몇 가지 구체적인 응용 예시를 제시한다. 상기 예시들은 단지 본 발명을 용이하게 이해하도록 하기 위한 것이며, 그 어떠한 구체적인 내용도 그 어떠한 방식으로 본 발명을 한정하는 것이 아닌 것을 본 분야 기술자들은 이해하여야 할 것이다.
예시 1: HARP를 이용하여 쉘로우 트렌치 절연막을 충진하는 윤곽 조정(STI HAPR deposition gap fill profile modified):
도 4a, 도 4b 및 도 4c는 종래기술에 따른 HARP(High Aspect Ratio Process, 고 종횡비 공정)을 이용하여 쉘로우 트렌치 절연막을 충진하는 윤곽 조정에 대한 각각의 사시도인 것으로, 그 중, 도 4a는 STI 식각 이후의 부품이고, 도 4b는 STI HARP 침적 과정에서의 부품이며, 도 4c는 STI HARP 침적 이후 빈 공간(void)이 생성된 부품이다. 도 4a, 4b 및 4c에서 도시하는 바와 같이, STI HAPR 침적은 CVD 방식을 사용하여 침적을 하는 것이므로, 28nm STI의 종회비가 크고, 동시에 STI 식각의 윤곽이 좋지 않기 때문에, STI HARP 침적 시에 빈 공간(void)이 매우 쉽게 생성된다. 뿐만 아니라, 도 4a, 4b 및 4c에서 사용하는 종래기술은 고체형의 반응물을 생성하고, 또한 작은 홀에 대한 세정 효율이 낮으며, 생산 능력이 낮다.
본 예시 1의 집적회로 제조 공정은, HARP를 이용하여 쉘로우 트렌지 절연막을 충진하는 윤곽 조정을 하는 서브 고정을 포함한다. 상기 서브 공정은, 우선 CVD 공정을 이용하여 소정 두께의 HARP를 침적시키고 난 후, 상기 웨이퍼 상의 이산화규소를 제거하는 방법을 사용하여 STI에 대하여 식각을 진행하여 개구가 커지도록 하여, 공정이 끝날 때까지, 상술한 침적 및 식각 작업을 중복하여 수행한다.
구체적으로, 도 5a, 도 5b, 도 5c 및 도 5d는 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법의 HARP 쉘로우 트렌치 절연막 충진 윤곽 조정 과정에서 일으키는 역할에 대한 각각의 사시도이다. 그 중, 도 5a는 STI 식각 이후의 부품이고, 도 5b는 STI HARP 침적 과정에서의 부품이며, 도 5c는 본 발명의 웨이퍼 상의 이산화규소를 제거하는 방법을 이용하여 STI 개구를 조정한 부품이며, 도 5d는 STI HARP 침적 이후의 부품이다.
상기 실시예에서, 본 발명에 따른 웨이퍼 상의 이산화규소를 제거하는 방법의 단계는 다음과 같다. 탈수된 불화수소 기체와 탈수된 메틸 알코올을 혼합하여, 기체 형태의 식각제 HF2 - 및 CH3OH2 + 을 생성하고; 다음은, 식각제를 공정 챔버로 투입하여, 상기 공정 챔버 내의 웨이퍼 표면 상의 SiO2와 접촉하여 반응시켜서, SiF4, CH3OH 및 H2O를 생성하고, 그 중, 공정 챔버의 공정 조건은, 챔버 내부의 압력은 200Torr로 설정하고, 챔버 내부의 온도는 40℃로 유지하는 것이며; 반응 완성 후, 펌프를 이용하여 SiF4, CH3OH 및 H2O를 추출한다.
도 5a, 도 5b, 도 5c 및 도 5d에서 도시하는 바와 같이, 본 발명 실시예에서 제공하는 집적회로 제조 공정은, CVD 공정을 이용하여 소정 두께의 HARP를 침적(한 층의 SiO2를 침적)시킨 후, STI를 한번 식각해서, 개구가 커지도록 하여야 하는데, 이렇게 해야만, 빈 공간이 생기는 것을 막을 수 있다. 본 발명의 방법을 사용하여 SiO2를 제거하면, 비고체형의 반응물이 펌프에 의해 용이하게 추출되므로, 챔버 내부의 청결을 유지할 수 있고, 반응물로 인해 초래되는 오염 입자를 줄이거나 심지어 제거할 수 있으며, 본 실시예에서 제공하는 방법은 고온 가열이 필요 없고, 반응 과정이 간단하므로, 공정 효율과 공정 생산 능력이 높으며, 코스트 비용이 낮다는 특징을 구비하고; 보다 구체적으로, 본 발명에서 제공하는 방법의 공정 압력은 200Torr이고, 공정 온도는 40℃이며, 이로써, SiO2의 HARP 등에 대한 식각 선택비를 높일 수 있고, 이렇게 하면, 웨이퍼 상의 이산화규소 제거율을 높이는 동시에 기판에 대한 손상도 줄일 수 있으므로, 개구의 윤곽을 제어할 수 있게 되어, CVD HARP 공극(孔隙)의 충진 능력을 증가시킨다.
예시 2: STI Si 3 N 4 자연 산화막 제거:
본 예시 2의 집적회로 제조 공정은, STI의 하드 마스크층 상의 SiO2 자연 산화막을 제거하는 서브 공정을 포함하는 것으로, 상기 STI의 하드 마스크층은 Si3N4이다. 상기 서브 공정은, 본 발명에서 제공하는 웨이퍼 상의 이산화규소를 제거하는 방법을 사용하여 STI의 하드 마스크층 표면 상의 SiO2 자연 산화막에 대하여 식각을 수행하며, SiO2 자연 산화막의 STI HARP에 대응하는 식각 선택비를 제어함으로써, SiO2 자연 산화막을 보다 신속하게 제거하고, STI HARP를 지나치게 식각하는 것을 방지한다.
구체적으로, 도 6a 및 도 6b는 각각 자연 산화막을 갖는 부품과 본 발명의 방법에 따라 자연 산화막이 제거된 후의 부품에 대한 사시도이다.
도 6a에서 도시한 바와 같이, 집적회로 제조 공정은 Si3N4를 STI의 하드 마스크층(Hard Mask)으로 사용하여, 상기 하드 마스크층을 제거 시 H3PO4 습식을 사용하여 제거하여야 한다. 하지만, 상기 하드 마스크층을 갖는 웨이퍼는 공기 중에 일정 시간 방치되면 Si3N4 층의 표면에 자연 산화된 한 층의 치밀한 SiO2층이 생성하게 되는데, Si3N4를 제거하기 전 우선 이와 같은 SiO2 자연 산화층을 제거하여야 한다. 만약 상기 하드 마스크층을 제거 시 사용하는 H3PO4 습식을 사용하여 SiO2를 제거한다면, SiO2의 제거 속도는 매우 느려지게 된다. 이 외, 도 6a의 STI HARP는 CVD 방식으로 침적된 SiO2층인 것으로, 상기 SiO2층의 치밀성은 매우 낮으므로 매우 쉽게 제거되는데, 이와 같은 상황 하에서, Si3N4층 표면 상의 자연 산화막 SiO2층을 제거 시, STI HARP의 제거량을 잘 제어해야 하는 것으로, 즉, Si3N4 표면 상의 SiO2 자연 산화막의 STI HARP에 대한 식각 선택비를 잘 제어하여, STI의 단차 높이(즉, STI의 기판 표면보다 높은 고도)를 보장하여야 한다. 왜냐하면, STI의 단차 높이는 부품의 전기적 성능에 영향을 주게 되므로, 너무 높아서도 안되고, 너무 낮아서도 안된다.
이를 위해서는, 본 발명의 방법을 사용하여 Si3N4 표면 상의 이와 같은 SiO2 자연 산화막을 제거할 필요가 있다. 도 6b는 상기 방법을 사용하여 Si3N4 표면 상의 SiO2 산화막을 제거한 후의 부품 모습이다. 본 예시에서 사용하는, 본 발명에서 제공하는 이산화규소 제거 방법에 대한 처리 단계는 예시 1과 유사하므로, 이에 대한 설명은 생략한다.
본 발명의 방법에 따라 고압 공정을 사용하면, Si3N4 표면 상의 SiO2 자연 산화막의 STI HARP에 대한 식각 선택비를 향상시킬 수 있으므로, 이로써 Si3N4 표면 상의 SiO2 자연 산화막을 신속하게 제거할 수 있으며 동시에 STI HARP를 과도하게 식각하는 것도 방지할 수 있게 되므로, STI의 단차 높이를 훌륭하게 제어할 수 있으며; 뿐만 아니라, 본 발명의 방법에 따라, Si3N4 표면 상의 SiO2 자연 산화막을 제거 시, 고체형 반응물이 생성되지 않으므로, 작은 홀이 반응물에 의해 막히는 현상이 나타나는 문제를 방지할 수 있어, 이로써 작은 홀의 낮은 세정 효율을 향상시킬 수 있고, 생산 능력을 향상시킬 수 있다.
예시 3: 집적회로 패드 산화막 제거(IC Pad oxide remove):
본 예시 3의 집적회로 제조 공정은, 패드 산화막을 제거하는 서브 공정을 포함하는 것으로, 그 중, 패드 산화막은 가열 방식을 사용하여 기판 표면에 산화 형성되는 SiO2층인 것으로, 이는 STI의 하드 마스크층 Si3N4의 버퍼층이다. 상기 서브 공정은, 본 발명에서 제공하는 웨이퍼 상의 이산화규소를 제거하는 방법을 사용하여 상기 패드 산화막에 대하여 식각을 수행하고, 패드 산화막의 STI HARP에 대한 식각 선택비를 제어함으로써, 패드 산화막을 보다 신속하게 제거하고, STI HARP를 과도하게 식각하는 것을 방지한다.
구체적으로, 도 7a 및 도 7b는 패드 산화막을 갖는 부품과 본 발명의 방법에 따라 패드 산화막이 제거된 후의 부품에 대한 각각의 사시도이다.
도 7a에 도시한 바와 같이, 패드 산화막(Pad oxide)은 STI의 하드 마스크층 Si3N4의 버퍼층이고, 스틸 파이프 방식으로 기판 표면 상에 열산화되어 형성되는 한 층의 SiO2층이며, 그 두게는 서로 다른 공정에 따라 결정(예를 들면, 28nm공정, 상기 SiO2층의 두께는 대략 50A)될 수 있다. 상기 SiO2 패드 산화막은 후속 공정 진행 전 제거되어야 한다. 이 외, 도 7a의 STI HARP는 CVD방식으로 침적된 SiO2층인 것으로, 이와 같은 SiO2층의 치밀성이 매우 낮아, 이와 같은 상황에서는 패드 산화막을 제거 시, STI HARP의 제거량을 잘 제어하여야 하는 것으로, 즉, 패드 산화막의 STI HARP에 대한 식각 선택비를 잘 제어하여, 패드 산화막을 보다 신속하게 제거할 수 있도록 하여야 하고, 동시에 STI HARP이 과도하게 식각되는 것을 방지할 수 있게 되어, STI의 단차 높이를 보장할 수 있도록 하여야 한다.
이를 위해서, 본 발명의 방법을 사용하여 패드 산화막을 제거해야 하며, 도 7b가 바로 상기 방법으로 패드 산화막을 제거한 후의 부품 모습을 도시한 사시도이다. 본 예시에서 사용하는, 본 발명에서 제공하는 이산화규소 제거 방법에 대한 처리 단계는 예시 1과 유사하므로, 이에 대한 설명은 생략한다.
본 발명의 방법에 따라 고압 공정을 사용하면, 패드 산화막의 STI HARP에 대한 식각 선택비를 향상시킬 수 있으므로, 이로써 패드 산화막을 신속하게 제거할 수 있으며 동시에 STI HARP를 과도하게 식각하는 것도 방지할 수 있게 되므로, STI의 단차 높이를 제어할 수 있으며; 뿐만 아니라, 본 발명의 방법에 따라, 패드 산화막을 제거 시, 고체형 반응물이 생성되지 않으므로, 공정 효율 및 공정 생산능력을 향상시킬 수 있고, 동시에 습식 식각을 사용함으로 인해 함몰(divot)이 발생되며, 이로 인해 전기적 성능에 영향을 끼치게 되는 등의 문제를 방지할 수 있게 된다.
예시 4: 실리콘-게르마늄(SiGe) 침적 전 자연 산화막 제거:
본 예시 4의 집적회로 제조 공정은, 실리콘-게르마늄 침적 전에 실리콘 기판 상의 SiO2 자연 산화막을 제거하는 서브 공정을 포함한다. 상기 서브 공정은, 본 발명에서 제공하는 웨이퍼 상의 이산화규소를 제거하는 방법을 사용하여 실리콘 기판 상의 SiO2 자연 산화막을 식각하고, SiO2 자연 산화막의 다결정 실리콘에 대한 식각 선택비를 제어함으로써, SiO2 자연 산화막을 신속하게 제거하고, Si 기판에 대한 과도한 손상을 방지한다.
구체적으로, 도 8a 및 도 8b는 자연 산화막을 갖는 부품과 본 발명의 방법에 따라 자연 산화막이 제거된 후의 부품에 대한 각각의 사시도이다.
도 8a에서 도시한 바와 같이, 후속의 SiGe 침적을 위해 Si 기판을 사전 식각한 후, 식각 영역 내부의 Si 기판은 공기 중에 노출되어 자연 산화하게 되며, 이 자연 산화막은 부품의 전기적 성능이 실효되도록 하는 등의 문제를 초래하게 된다. 따라서, 반드시 SiGe 침적 전에 이 자연 산화막을 깨끗이 제거하여야 하고, 또한 이 SiO2 층을 제거 시 Si 기판에 손상을 입혀서는 안된다. 다시 말해서, 이 SiO2 자연 산화막의 다결정 규소(즉, Si기판)에 대한 식각 선택비를 잘 제어하여야 한다.
이를 위해서, 본 발명의 방법을 사용하여 SiO2 자연 산화막을 제거해야 하는데, 도 8b가 바로 상기 방법으로 SiO2 자연 산화막을 제거한 후의 부품 모습을 도시한 사시도이다. 본 예시에서 사용하는, 본 발명에서 제공하는 이산화규소 제거 방법에 대한 처리 단계는 예시 1과 유사하므로, 이에 대한 설명은 생략한다.
본 발명의 방법에 따라 고압 공정을 사용하면, SiO2 자연 산화막의 다결정 규소에 대한 식각 선택비를 향상시킬 수 있으므로, 이로써 SiO2 자연 산화막을 신속하게 제거할 수 있으며 동시에 게이트 및 Si 기판에 대한 손상을 줄일 수 있다. 뿐만 아니라, 본 발명의 방법에 따라, SiO2 자연 산화막을 제거 시, 고체형 반응물이 생성되지 않으므로, 종래기술에서 존재하는 고체형 반응물이 생성되고, 이와 같은 고체형 반응물의 고온 승화 과정에서 Si기판이 다시 한번 산화되는 문제를 방지할 수 있다. 따라서, 집적회로 제조 공정에서 본 발명에서 제공하는 이산화규소를 제거하는 방법을 사용하게 되면, 공정 효율 및 공정 생산능력을 향상시킬 수 있을 뿐만 아니라, 부품 성능도 향상시킬 수 있다.
예시 5: 규화물(Silicide) 침적 전 자연 산화막 제거:
본 예시 5의 집적회로 제조 공정은, 규화물 침적 전에 기판 표면 및 다결정 규소 게이트 표면 상의 SiO2 자연 산화막을 제거하는 서브 공정을 포함한다. 상기 서브 공정은, 본 발명에서 제공하는 웨이퍼 상의 이산화규소를 제거하는 방법을 사용하여 기판 표면 및 다결정 규소 게이트 표면 상의 SiO2 자연 산화막을 식각하고, SiO2 자연 산화막의 다결정 실리콘에 대한 식각 선택비를 제어함으로써, SiO2 자연 산화막을 신속하게 제거하고, Si 기판에 대한 과도한 손상을 방지한다.
구체적으로, 도 1a 및 도 3은 각각 자연 산화막을 갖는 부품과 본 발명의 방법에 따라 이산화규소가 제거된 후의 부품에 대한 사시도이다.
도 1a에서 도시한 바와 같이, 웨이퍼를 공기 중에 방치해 두면, Si 기판 표면과 다결정 규소 게이트 표면은 자연 산화되어 한층의 치밀한 SiO2 층이 생성되는데, 접촉 전극(contact)과 기판 사이의 접촉 저항이 지나치게 크게 되는 것을 방지하기 위하여, Ni 또는 NiPt(5~10%)(후속 공정에서 NiPt 규화물을 형성하게 됨) 침적 전에, SiO2 자연 산화막을 제거해야 하고, 상기 제거 과정에서 Si 기판을 손상해서는 안된다. 이 외, 다결정 규소 게이트 양측에는 절연 분리막으로 사용되는 Si3N4가 존재하므로, SiO2 자연 산화막을 제거하는 과정에서 Si3N4을 손상해서도 안된다.
이를 위해서, 본 발명의 방법을 사용하여 SiO2 자연 산화막을 제거해야 하는데, 도 3이 바로 상기 방법으로 SiO2 자연 산화막을 제거한 후의 부품 모습을 도시한 사시도이다. 본 예시에서 사용하는, 본 발명에서 제공하는 이산화규소 제거 방법에 대한 처리 단계는 예시 1과 유사하므로, 이에 대한 설명은 생략한다.
본 발명의 방법에 따라 고압 공정을 사용하면, SiO2 자연 산화막의 Si3N4 및 Si 기판에 대한 식각 선택비를 향상시킬 수 있으므로, 이로써 Si 기판 표면과 다결정 규소 게이트 표면의 SiO2 자연 산화막을 신속하게 제거할 수 있으며, 동시에 다결정 규소 및 Si 기판에 대한 손상을 줄일 수 있으므로, 절연 분리막의 크기가 줄어들고, 누전율이 증가되는 등의 문제를 방지할 수 있다. 뿐만 아니라, 본 발명의 방법에 따라, SiO2 자연 산화막을 제거 시, 고체형 반응물이 생성되지 않으므로, 종래기술에서 존재하는 고체형 반응물이 생성됨으로 인해 초래되는 홀 바닥부의 SiO2에 대한 제거율이 낮은 문제를 방지할 수 있으며, 또한 이와 같은 고체형 반응물의 고온 승화 과정에서 Si기판이 다시 한번 산화되는 문제를 방지할 수 있다. 따라서, 집적회로 제조 공정에서 본 발명에서 제공하는 이산화규소를 제거하는 방법을 사용하게 되면, 공정 효율 및 공정 생산능력을 향상시킬 수 있을 뿐만 아니라, 부품 성능도 향상시킬 수 있다.
예시 6: STI HARP 산화 리세스 식각(STI HARP oxide recess etch):
본 예시 6의 집적회로 제조 공정은, 2D NAND 메모리 제조 과정에서의 STI 리세스 서브 공정을 포함하는 것으로, 상기 NAND 메모리는, 패턴 밀집 영역 내에 위치하는 플로팅 게이트 및 패턴 밀집 영역 STI HARP 및 패턴 희석 영역 내에 위치하는 제어 스위치 게이트 및 패턴 희석 영역 STI HARP를 포함하는 것으로, 상기 플로팅 게이트 및 상기 제어 스위치 게이트는 다결정 규소이고, 상기 패턴 밀집 영역 STI HARP 및 상기 패턴 희석 영역 STI HARP는 이산화규소이다. 상기 서브 공정은, 본 발명에서 제공하는 웨이퍼 상의 이산화규소를 제거하는 방법을 사용하여 상기 패턴 밀집 영역 STI HARP 및 상기 패턴 희석 영역 STI HARP을 식각하고, STA HARP의 플로팅 게이트 또는 제어 스위치 게이트에 대한 식각 선택비를 제어함으로써, STA HARP를 신속하게 제거하고, 플로팅 게이트 및 제어 스위치 게이트가 과도하게 손상되는 것을 방지한다.
구체적으로, 도 9a 및 도 9b는 산화물 리세스를 갖는 집적회로 부품과 본 발명의 방법에 따라 이산화규소가 제거된 후의 부품의 효과에 대한 각각의 사시도이다.
도 9a에서 도시하는 바와 같이, 본 예시에서의 STI 리세스 공정은 2D NAND 제조 과정에서의 공정이고, NAND는 메모리 부품이다. 도 9a에서, 좌측의 패턴 밀집영역은 부품의 메모리 영역인 것으로, 플로팅 게이트(즉, 패턴 밀집 영역 내의 짙은 색의 기둥인 것으로, 다결정 규소) 및 패턴 밀집영역 STI HARP(즉, 패턴 밀집영역 내의 옅은 색의 기둥인 것으로, 이산화규소)을 포함하고; 우측의 패턴 희석 영역은 제어 영역인 것으로, 소스/드레인 전극에 대한 선택적 제어 스위치 게이트(즉, 패턴 희석영역 내의 짙은 색의 기둥인 것으로, 다결정 규소, 이하 "제어 스위치 게이트"라 함) 및 패턴 희석 영역 STI HARP(패턴 희석 영역 내의 옅은 색의 기둥인 것으로, 이산화규소)를 포함한다. STI 리세스 공정 과정에서, 패턴 밀집영역과 패턴 희석영역의 STI HARP에 대한 제거량은 일치하여야 한다.
이를 위해서, 본 발명의 방법을 사용하여 STI HARP을 제거해야 하는데, 도 9b가 바로 상기 방법으로 이산화규소(STI HARP)를 제거한 후의 부품 모습을 도시한 사시도이다. 본 예시에서 사용하는, 본 발명에서 제공하는 이산화규소 제거 방법에 대한 처리 단계는 예시 1과 유사하므로, 이에 대한 설명은 생략한다.
본 발명의 방법에 따라 고압 공정을 사용하면, STI HARP의 플로팅 게이트 또는 소스/드레인 전극에 대한 선택적 제어 스위치 게이트에 대한 식각 선택비를 향상시킬 수 있는 것으로, 즉, SiO2의 다결정 규소에 대한 식각 선택비를 향상시킬 수 있으므로, 이로써 SiO2를 신속하게 제거할 수 있으며 동시에 다결정 규소에 대한 손상을 줄일 수 있다. 뿐만 아니라, 본 발명의 방법에 따라, SiO2 자연 산화막을 제거 시, 고체형 반응물이 생성되지 않으므로, 종래기술에서 통상적으로 존재하는 문제가 나타나지 않는 것으로, 즉, 고체형 반응물이 생성됨으로 인해, 작은 홀이 쉽게 막히고 세정이 용이하지 않으며, 또한 고체형 반응물의 고온 승화 과정에서 다결정 규소가 또 다시 산화되는 문제를 방지할 수 있다. 따라서, 집적회로 제조 공정에서 본 발명에서 제공하는 이산화규소를 제거하는 방법을 사용하게 되면, 공정 효율 및 공정 생산능력을 향상시킬 수 있을 뿐만 아니라, 부품 성능도 향상시킬 수 있다.
상술한 본 발명의 실시방식에 대한 기재는 단지 본 발명의 실시방식의 유익한 효과를 예시적으로 설명하기 위한 것이며, 본 발명의 실시방식이 상기 제시한 어떠한 예시에 의해 한정되지 않는 것으로, 본 분야 기술자는 이해하여야 할 것이다.
이상, 본 발명의 각각의 실시방식에 대하여 기재하였으며, 상술한 설명은 예시적인 것으로, 완결한 것은 아니며, 개시된 각각의 실시방식에 의해 한정되는 것도 아니다. 상기 설명한 각 실시방식의 범위 및 사상을 벗어나지 않는 범위에서, 본 분야 기술자에게 있어서 수많은 수정 및 변경은 모두 자명한 것이다. 본 문장에서 사용한 용어에 대한 선택은, 각 실시방식의 원리, 실제 응용 또는 시장에서의 기술적 개진을 가장 잘 이해하도록 하기 위한 것을 취지로 한 것이며, 또는 본 분야 기타 통상의 기술을 가진 자가 본 문장에서 개시하는 각 실시방식을 이해할 수 있도록 하기 위한 것이다.

Claims (18)

  1. 집적회로 제조 공정에 있어서,
    진공 환경 내 웨이퍼 상의 이산화규소 제거 방법; 및
    2D NAND 메모리 제조과정에서의 STI 리세스 서브 공정을 포함하며,
    상기 이산화규소 제거 방법은,
    공정 챔버 내부로 탈수(脫水)된 불화수소 기체 및 탈수된 에탄올 기체를 투입하고;
    상기 탈수된 불화수소 기체 및 탈수된 에탄올 기체를 혼합하여, 기체 형태의 식각제가 생성되도록 하고;
    상기 식각제와 상기 공정 챔버 내부의 웨이퍼를 반응시켜, 상기 공정 챔버 내부가 30Torr~300Torr의 압력 상태를 유지하도록 하여, 식각 선택비를 향상시키고;
    반응시킨 후, 비고체 반응물을 포함하는 반응물을 상기 공정 챔버로부터 추출하며; 및
    상기 진공 환경 내에서 후속 공정을 수행하는 것을 포함하고,
    상기 NAND 메모리는 패턴 밀집영역 내에 위치하는 플로팅 게이트 및 패턴 밀집영역 STI HARP 및 패턴 희석영역 내에 위치하는 제어 스위치 게이트 및 패턴 희석영역 STI HARP를 포함하며, 상기 플로팅 게이트 및 상기 제어 스위치 게이트는 다결정 규소이고, 상기 패턴 밀집영역 STI HARP 및 상기 패턴 희석영역 STI HARP는 이산화규소이며,
    상기 서브 공정은, 상기 웨이퍼의 이산화규소를 제거하는 방법을 이용하여 상기 패턴 밀집영역 STI HARP 및 상기 패턴 희석영역 STI HARP에 대하여 식각을 진행하고, 상기 STI HARP의 상기 플로팅 게이트 또는 상기 제어 스위치 게이트에 대한 식각 선택비를 제어함으로써, 상기 STI HARP를 신속하게 제거하며, 상기 플로팅 게이트 및 상기 제어 스위치 게이트가 과도하게 손상되는 것을 방지하는 것을 특징으로 하는, 집적회로 제조 공정.
  2. 삭제
  3. 제1항에 있어서,
    상기 공정 챔버 내부의 압력은 200Torr인 것을 특징으로 하는, 집적회로 제조 공정.
  4. 제1항에 있어서,
    상기 공정 챔버 내부의 온도는 20℃~80℃인 것을 특징으로 하는, 집적회로 제조 공정.
  5. 제4항에 있어서,
    상기 공정 챔버 내부의 온도는 40℃인 것을 특징으로 하는, 집적회로 제조 공정.
  6. 제1항에 있어서,
    상기 불화수소 기체의 유량은 100sccm~500sccm이고, 상기 에탄올 기체의 유량은 100sccm~1000sccm인 것을 특징으로 하는, 집적회로 제조 공정.
  7. 제6항에 있어서,
    상기 불화수소 기체의 유량은 150sccm~225sccm이고, 상기 에탄올 기체의 유량은 200sccm~450sccm인 것을 특징으로 하는, 집적회로 제조 공정.
  8. 제1항에 있어서,
    상기 불화수소 기체와 상기 에탄올 기체의 유량비는 0.8~1.2:1인 것을 특징으로 하는, 집적회로 제조 공정.
  9. 제6항에 있어서,
    상기 불화수소 기체와 상기 에탄올 기체의 유량비는 1:1인 것을 특징으로 하는, 집적회로 제조 공정.
  10. 제1항에 있어서,
    상기 에탄올 기체는 C1~C8 일가 알코올 중의 적어도 일종인 것을 특징으로 하는, 집적회로 제조 공정.
  11. 제10항에 있어서,
    상기 에탄올 기체는 메틸 알코올, 에틸 알코올 및 이소프로필 알코올 중의 적어도 일종인 것을 특징으로 하는, 집적회로 제조 공정.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020197008822A 2016-10-08 2017-10-09 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 KR102287682B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610879096.2 2016-10-08
CN201610879096.2A CN107919277A (zh) 2016-10-08 2016-10-08 去除晶片上的二氧化硅的方法及制造工艺
PCT/CN2017/105369 WO2018064984A1 (zh) 2016-10-08 2017-10-09 去除晶片上的二氧化硅的方法及集成电路制造工艺

Publications (2)

Publication Number Publication Date
KR20190041518A KR20190041518A (ko) 2019-04-22
KR102287682B1 true KR102287682B1 (ko) 2021-08-09

Family

ID=61831314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008822A KR102287682B1 (ko) 2016-10-08 2017-10-09 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정

Country Status (7)

Country Link
US (1) US10937661B2 (ko)
JP (1) JP6896849B2 (ko)
KR (1) KR102287682B1 (ko)
CN (2) CN107919277A (ko)
SG (1) SG11201902965XA (ko)
TW (1) TWI652368B (ko)
WO (1) WO2018064984A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
JP7204348B2 (ja) * 2018-06-08 2023-01-16 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN112534550A (zh) * 2018-09-13 2021-03-19 中央硝子株式会社 硅氧化物的蚀刻方法和蚀刻装置
CN110942987A (zh) * 2018-09-21 2020-03-31 长鑫存储技术有限公司 一种半导体结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127648A1 (en) * 2007-11-15 2009-05-21 Neng-Kuo Chen Hybrid Gap-fill Approach for STI Formation

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5022961B1 (en) * 1989-07-26 1997-05-27 Dainippon Screen Mfg Method for removing a film on a silicon layer surface
JP2632262B2 (ja) * 1991-08-20 1997-07-23 大日本スクリーン製造株式会社 シリコンウエハ上のコンタクトホール内の自然酸化膜の除去方法
US5228206A (en) * 1992-01-15 1993-07-20 Submicron Systems, Inc. Cluster tool dry cleaning system
JPH06145262A (ja) * 1992-09-03 1994-05-24 Rohm & Haas Co 多段階ポリマーを含有する耐水性組成物
US5922624A (en) * 1993-05-13 1999-07-13 Imec Vzw Method for semiconductor processing using mixtures of HF and carboxylic acid
US5439553A (en) * 1994-03-30 1995-08-08 Penn State Research Foundation Controlled etching of oxides via gas phase reactions
US5814562A (en) * 1995-08-14 1998-09-29 Lucent Technologies Inc. Process for semiconductor device fabrication
AUPO850597A0 (en) * 1997-08-11 1997-09-04 Silverbrook Research Pty Ltd Image processing method and apparatus (art01a)
KR100639841B1 (ko) * 1998-07-23 2006-10-27 서페이스 테크놀로지 시스템스 피엘씨 이방성 에칭 장치 및 방법
US20020025684A1 (en) * 2000-04-07 2002-02-28 Butterbaugh Jeffrey W. Gaseous process for surface preparation
KR100381011B1 (ko) * 2000-11-13 2003-04-26 한국전자통신연구원 멤즈소자 제조용 미세구조체를 고착없이 띄우는 방법
KR100450679B1 (ko) * 2002-07-25 2004-10-01 삼성전자주식회사 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법
KR101037690B1 (ko) * 2004-01-09 2011-05-30 주식회사 하이닉스반도체 반도체소자의 제조방법
US7217658B1 (en) * 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
JP2006167849A (ja) * 2004-12-15 2006-06-29 Denso Corp マイクロ構造体の製造方法
US7365016B2 (en) * 2004-12-27 2008-04-29 Dalsa Semiconductor Inc. Anhydrous HF release of process for MEMS devices
US7482247B1 (en) * 2004-12-30 2009-01-27 Novellus Systems, Inc. Conformal nanolaminate dielectric deposition and etch bag gap fill process
KR100752642B1 (ko) * 2005-02-02 2007-08-29 삼성전자주식회사 반도체소자의 커패시터 제조방법
WO2008088300A2 (en) * 2005-03-08 2008-07-24 Primaxx, Inc. Selective etching of oxides from substrates
US8927390B2 (en) * 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
JP5859262B2 (ja) * 2011-09-29 2016-02-10 東京エレクトロン株式会社 堆積物除去方法
JP6113581B2 (ja) * 2013-06-12 2017-04-12 株式会社東芝 圧力センサ、音響マイク、血圧センサ及びタッチパネル
JP6223761B2 (ja) * 2013-09-20 2017-11-01 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサおよびタッチパネル
CN103928387A (zh) * 2014-04-28 2014-07-16 上海集成电路研发中心有限公司 浅沟槽隔离结构的填充方法、半导体器件的制备方法
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
DE102016200506B4 (de) * 2016-01-17 2024-05-02 Robert Bosch Gmbh Ätzvorrichtung und Ätzverfahren
US11107699B2 (en) * 2016-10-08 2021-08-31 Beijing Naura Microelectronics Equipment Co., Ltd. Semiconductor manufacturing process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127648A1 (en) * 2007-11-15 2009-05-21 Neng-Kuo Chen Hybrid Gap-fill Approach for STI Formation

Also Published As

Publication number Publication date
WO2018064984A1 (zh) 2018-04-12
US10937661B2 (en) 2021-03-02
US20190244828A1 (en) 2019-08-08
KR20190041518A (ko) 2019-04-22
JP2019530983A (ja) 2019-10-24
JP6896849B2 (ja) 2021-06-30
CN107919277A (zh) 2018-04-17
TW201814079A (zh) 2018-04-16
SG11201902965XA (en) 2019-05-30
CN113506731A (zh) 2021-10-15
TWI652368B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
KR102287682B1 (ko) 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
CN104008994B (zh) 半导体装置的制造方法
CN100541718C (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
KR100799121B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN105097533A (zh) 半导体结构的形成方法
TW200839866A (en) Methods for recess etching
CN108574005B (zh) 半导体器件及其形成方法
CN105261566A (zh) 半导体结构的形成方法
CN110648915B (zh) 半导体器件及其形成方法
CN109872953B (zh) 半导体器件及其形成方法
CN104465486B (zh) 半导体器件的形成方法
CN105097536A (zh) 半导体结构的形成方法
CN105826364B (zh) 晶体管及其形成方法
CN107591323B (zh) 隔离结构的形成方法
CN103531476B (zh) 半导体器件制造方法
CN103531454B (zh) 半导体器件制造方法
CN112117192A (zh) 半导体结构的形成方法
JP2005136097A (ja) 半導体装置の製造方法
CN110034069B (zh) 半导体结构及其形成方法
CN101290866A (zh) 凹槽蚀刻方法
CN107731685B (zh) 半导体结构的形成方法
CN107731919B (zh) 半导体结构及其形成方法
CN105990140A (zh) 晶体管的形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant