TWI652368B - 去除晶片上的二氧化矽的方法及積體電路製造製程 - Google Patents

去除晶片上的二氧化矽的方法及積體電路製造製程 Download PDF

Info

Publication number
TWI652368B
TWI652368B TW106134821A TW106134821A TWI652368B TW I652368 B TWI652368 B TW I652368B TW 106134821 A TW106134821 A TW 106134821A TW 106134821 A TW106134821 A TW 106134821A TW I652368 B TWI652368 B TW I652368B
Authority
TW
Taiwan
Prior art keywords
silicon dioxide
sti
sio
wafer
harp
Prior art date
Application number
TW106134821A
Other languages
English (en)
Other versions
TW201814079A (zh
Inventor
馬振國
張軍
吳鑫
Original Assignee
北京北方華創微電子裝備有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京北方華創微電子裝備有限公司 filed Critical 北京北方華創微電子裝備有限公司
Publication of TW201814079A publication Critical patent/TW201814079A/zh
Application granted granted Critical
Publication of TWI652368B publication Critical patent/TWI652368B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本發明揭露了一種去除晶片上的二氧化矽的方法及製造製程。該方法可包括：向製程腔室內通入脫水的氟化氫氣體和脫水的醇類氣體；使該脫水的氟化氫氣體和脫水的醇類氣體混合，產生氣態的蝕刻劑；使該蝕刻劑與該製程腔室內的晶片反應，並使該製程腔室內保持高壓狀態以提高蝕刻選擇比；以及將該反應產生物從該製程腔室內抽出。根據本發明的去除晶片上的二氧化矽的方法通過使氣態的蝕刻劑在高壓力下與二氧化矽直接反應，並在反應後將反應產物抽出，實現高選擇比、高效率地去除二氧化矽。

Description

去除晶片上的二氧化矽的方法及積體電路製造製程
本發明涉及積體電路製造製程領域，更具體地，涉及一種應用於積體電路製造製程中去除晶片上的二氧化矽的方法以及應用該方法的積體電路製造製程。
在積體電路製造製程領域，目前通常使用矽基材料製造積體電路，矽（或者多晶矽）放置在空氣中時表面會自然氧化形成一層緻密的二氧化矽（SiO2 ）層，如第1a圖所示。在有些製程中，例如，在金屬矽化物（Silicide）製程中，金屬鎳鉑（NiPt）薄膜要與矽基材料的基底直接接觸，如果基底表面有一層SiO2 ，則會增加電阻率，影響裝置性能，因此，製造後續製程前需要去除這層SiO2 。而在去除這層SiO2 的同時，必須保護其他薄膜/結構不能被去除或者損傷，如第1a圖所示，隔離層（Spacer，由氮化矽（Si3 N4 ）材料製成）的線寬尺寸會影響裝置電性，如漏電（leakage）增加等。因此，需要在去除SiO2 的同時儘量保持隔離層（Spacer，Si3 N4 ）不被去除。
如第1b圖所示，現有製程多採用濕法蝕刻、電漿乾式蝕刻等方法去除SiO2 ，其對Si3 N4 的蝕刻選擇比低，對隔離層去除過多，造成隔離層尺寸縮小，從而增大漏電，影響裝置性能。
因此，有必要開發一種應用於積體電路製造製程中的高選擇比、高效率的去除晶片上的二氧化矽的方法。
揭露於本發明先前技術部分的資訊僅僅旨在加深對本發明的一般先前技術的理解，而不應當被視為承認或以任何形式暗示該資訊構成已為本領域技術人員所公知的先前技術。
本發明提出了一種應用於積體電路製造製程中去除晶片上的二氧化矽的方法，其通過使氣態的蝕刻劑在高壓力下與二氧化矽直接反應，並在反應後將反應產物抽出，實現高選擇比、高效率地去除二氧化矽。
根據本發明的一方面，提出了一種去除晶片上的二氧化矽的方法，包括：向製程腔室內通入脫水的氟化氫氣體和脫水的醇類氣體；使該脫水的氟化氫氣體和脫水的醇類氣體混合，產生氣態的蝕刻劑；使該蝕刻劑與該製程腔室內的晶片反應，並使該製程腔室內保持高壓狀態，以提高蝕刻選擇比；以及將該反應產生物從該製程腔室內抽出。
其中，該製程腔室內的壓力為30Torr至300Torr。
其中，該製程腔室內的壓力為200Torr。
其中，該製程腔室內的溫度為20℃至80℃。
其中，該製程腔室內的溫度為40℃。
其中，該氟化氫氣體的流量為100sccm至500sccm，該醇類氣體的流量為100sccm至1000sccm。
其中，該氟化氫氣體的流量為150sccm至225sccm，該醇類氣體的流量為200sccm至450sccm。
其中，該氟化氫氣體與所述醇類氣體的流量比為0.8至1.2:1。
其中，該氟化氫氣體與所述醇類氣體的流量比為1:1。
其中，該醇類氣體為C1 至C8 一元醇氣體中的至少一種。
其中，該醇類氣體為甲醇、乙醇和異丙醇中的至少一種。
作為另一方面，本發明還提供一種積體電路製造製程，其包括本發明上述任一方案所述的去除晶片上的二氧化矽的方法。
其中，該製造製程包括利用HARP填充淺溝道絕緣層的輪廓調整的子製程。在該子製程中，首先利用CVD製程沉積一定厚度的HARP，而後採用該去除晶片上的二氧化矽的方法對STI進行蝕刻而使開口變大，重複執行上述沉積和蝕刻操作，直至製程結束。
其中，該製造製程包括去除STI的硬式罩幕層上的SiO2 自然氧化層的子製程，該STI的硬式罩幕層為Si3 N4 。在該子製程中，利用該去除晶片上的二氧化矽的方法對STI的硬式罩幕層表面上的SiO2 自然氧化層進行蝕刻，並控制該SiO2 自然氧化層相對於STI HARP的蝕刻選擇比，以便快速去除該SiO2 自然氧化層，且避免過度蝕刻STI HARP。
其中，該製造製程包括去除襯墊氧化層的子製程，該襯墊氧化層為採用加熱方式在基底表面氧化形成SiO2 層，其為STI的硬式罩幕層Si3 N4 的緩衝層。在該子製程中，利用該去除晶片上的二氧化矽的方法對該襯墊氧化層進行蝕刻，並控制該襯墊氧化層相對於STI HARP的蝕刻選擇比，以便快速去除該襯墊氧化層，且避免過度蝕刻STI HARP。
其中，該製造製程包括沉積鍺矽之前去除矽基底上的SiO2 自然氧化層的子製程。在該子製程中，利用該去除晶片上的二氧化矽的方法對該矽基底上的SiO2 自然氧化層進行蝕刻，並控制該SiO2 自然氧化層相對於多晶矽的蝕刻選擇比，以便快速去除該SiO2 自然氧化層，且避免過度損傷Si基底。
其中，該製造製程包括沉積矽化物之前去除基底表面和多晶矽閘極表面的SiO2 自然氧化層的子製程。在該子製程中，利用該去除晶片上的二氧化矽的方法對所述基底表面和多晶矽閘極表面的SiO2 自然氧化層進行蝕刻，並控制該SiO2 自然氧化層相對於多晶矽的蝕刻選擇比，以便快速去除該SiO2 自然氧化層，且避免過度損傷Si基底。
其中，該製造製程包括2D NAND記憶體製造過程中的STI凹槽子製程，該NAND記憶體包括位於圖形密集區域內的浮置閘極和圖形密集區域STI HARP以及位於圖形稀疏區域內的控制開關閘極和圖形稀疏區域STI HARP，該浮置閘極和該控制開關閘極為多晶矽，該圖形密集區域STI HARP和該圖形稀疏區域STI HARP為二氧化矽。在該子製程中，利用該去除晶片上的二氧化矽的方法對該圖形密集區域STI HARP和該圖形稀疏區域STI HARP進行蝕刻，並控制該STI HARP相對於該浮置閘極或者相對於該控制開關閘極的蝕刻選擇比，以便快速去除該STI HARP，且避免過度損傷該浮置閘極和該控制開關閘極。
根據本發明的去除晶片上的二氧化矽的方法及積體電路製造製程的優點在於： 本發明提供的方法採用氣相蝕刻製程去除晶片上的二氧化矽，相比於先前技術中的濕法蝕刻製程或電漿乾式蝕刻製程，本發明是通過化學反應去除SiO2 ，在該去除製程中無固態反應產生物，因此，反應產生物可以容易地被幫浦抽出，從而可以保持腔室內的潔淨，減少甚至消除反應產生物所造成的顆粒污染。而且，由於本發明提供的方法無固態反應產生物，因此無需像先前技術那樣必須通過高溫加熱將固態反應產生物汽化或液化後再將其排出，因此本發明提供的方法無需高溫加熱，為此也就無需對應於加熱步驟而設置冷卻步驟，因而反應過程簡單，這樣既能夠提高製程效率、提高製程產能，又能夠省卻高溫步驟和冷卻步驟所對應的製程成本。
進一步地，本發明提供的方法採用高壓製程（例如50Torr至300Torr），能夠提高SiO2 對Si3 N4 （或多晶矽、HARP等）的蝕刻選擇比，這樣既能夠提高晶片上的二氧化矽的去除效率，又能夠降低對基底的損傷。
類似地，本發明提供的積體電路製造製程中採用本發明所提供方法去除晶片上的二氧化矽，因而相比於先前技術中採用濕法蝕刻或電漿乾式蝕刻去除二氧化矽的積體電路製造製程，本發明提供的積體電路製造製程同樣能夠提高晶片上的二氧化矽的去除效率，降低對基底的損傷，並且能夠保持腔室內的潔淨，減少甚至消除反應產生物所造成的顆粒污染，同時還具有反應過程簡單、製程效率和製程產能高、成本低等特點。
本發明的方法具有其它的特性和優點，這些特性和優點從併入本文中的附圖和隨後的具體實施方式中將是顯而易見的，或者將在併入本文中的附圖和隨後的具體實施方式中進行詳細陳述，這些附圖和具體實施方式共同用於解釋本發明的特定原理。
下面將參照附圖更詳細地描述本發明。雖然附圖中顯示了本發明的較佳實施方式，然而應該理解，可以以各種形式實現本發明而不應被這裡闡述的實施方式所限制。相反，提供這些實施方式是為了使本發明更加透徹和完整，並且能夠將本發明的範圍完整地傳達給本領域的技術人員。
第2圖示出了根據本發明的去除晶片上的二氧化矽的方法的步驟的流程圖。
在該實施方式中，根據本發明的去除晶片上的二氧化矽的方法包括：步驟201，向製程腔室內通入脫水的氟化氫氣體和脫水的醇類氣體；步驟202，使該脫水的氟化氫氣體和脫水的醇類氣體混合，產生氣態的蝕刻劑；步驟203，使該蝕刻劑與該製程腔室內的晶片的表面上的諸如二氧化矽的待去除物反應，並使該製程腔室內保持高壓狀態以提高蝕刻選擇比；以及步驟204，將該反應產生物從該製程腔室內抽出。
該實施方式通過使氣態的蝕刻劑在高壓力下與二氧化矽直接反應，並在反應後將反應產物抽出，實現高選擇比、高效率地去除二氧化矽。
下麵詳細說明根據本發明的去除晶片上的二氧化矽的方法的具體步驟。
在一示例中，晶片表面上的待去除物為二氧化矽，根據本發明的去除晶片上的二氧化矽的方法可以包括：步驟201，向製程腔室內通入脫水的氟化氫氣體和脫水的醇類氣體；步驟202，使該脫水的氟化氫氣體和脫水的醇類氣體混合，產生氣態的蝕刻劑；步驟203，使該蝕刻劑與該製程腔室內的晶片的表面上的二氧化矽發生反應，並使該製程腔室內保持高壓狀態以提高蝕刻選擇比；以及步驟204，將該反應產生物從該製程腔室內抽出。
較佳地，該反應的條件可以包括：製程腔室內的壓力為30Torr至300Torr，製程腔室內的溫度為20℃至80℃。進一步較佳地，該反應的條件包括：製程腔室內的壓力為200Torr，製程腔室內的溫度為40℃。實驗發現，製程腔室內的壓力在30Torr至300Torr的範圍內取值越高，氣態蝕刻劑（反應氣體）越容易凝結在晶片表面並與SiO2 發生反應，這種情況下，SiO2 去除速率大大增加，而同時Si3 N4 的去除速率幾乎不增加，這樣就大大增加SiO2 對Si3 N4 （或多晶矽、HARP等）的去除選擇比（即，蝕刻選擇比）。
較佳地，該氟化氫氣體的流量可以為100sccm至500sccm，該醇類氣體的流量為100sccm至1000sccm。進一步較佳地，該氟化氫氣體的流量為150sccm至225sccm，該醇類氣體的流量為200sccm至450sccm。
較佳地，該氟化氫氣體與該醇類氣體的流量比可以為0.8至1.2:1。例如，該氟化氫氣體與該醇類氣體的流量比可以為0.8:1、1:1或1.2:1。進一步較佳地，該氟化氫氣體與該醇類氣體的流量比為1:1。使氟化氫氣體與醇類氣體的流量接近，可以提高去除二氧化矽的均勻性。
較佳地，該醇類氣體可以為C1至C8一元醇氣體中的至少一種。進一步較佳地，該醇類氣體為甲醇(CH3OH)、乙醇(C2H5OH)和異丙醇(IPA)中的至少一種。
在該醇類氣體為氣化的甲醇的情況下；該蝕刻劑為HF2 -和CH3OH2 +；該反應產物為四氟化矽、甲醇以及水。具體地，在採用甲醇(CH3OH)時，根據本發明的去除晶片上的二氧化矽的方法的反應式可以表示為：HF+CH3OH HF2 -+CH3OH2 + (1)
HF2 -+CH3OH2 ++SiO2 SiF4+CH3OH+H2O (2)
可以使用經過脫水的HF氣體和脫水的CH3OH氣體在腔室內部混合，產生氣態的蝕刻劑HF2 -和CH3OH2 +，製程時腔室內的壓力可以設定為200Torr，腔室內的溫度為40℃，HF2 -和CH3OH2 +混合與SiO2反應產生SiF4、CH3OH和H2O。CH3OH有很強的吸水性，能夠減少H2O在晶片表面的殘留，同時SiF4、CH3OH和H2O等反應產生物都可以在反應後用幫浦抽出。
在實際應用中，本發明的去除晶片上的二氧化矽的方法所採用的製程腔室可以與下一道製程整合在一真空平臺，這樣，在去除晶片表面SiO2後可在不破壞真空環境的情況下進行下一道製程，防止晶片在進行一下道製程前因再次處於非真空環境中而被再次氧化，並影響下一道製程。例如，矽化(Silicide)製程中鉑鎳(NiPt)沉積前；鍺矽(SiGe)沉積前。
根據本發明的去除晶片上的二氧化矽的方法的優點在於：
1、選擇比高。本發明通過高壓製程來提高選擇比，實驗發現採用高壓製程(例如，製程壓力為200Torr)時氣態蝕刻劑更容易凝結在晶片表面並與SiO2發生反應，這時SiO2去除速率大大增加，而同時Si3N4的去除速率幾乎不增加，從而在增大SiO2去除速率的同時，減小對基底的損傷。也就是說，本發明提供的方法大大增加SiO2相對於Si3N4(或多晶矽、HARP等)的去除選擇比。
2、不使用電漿，不容易形成其他副產物，這樣既不會損傷基底、減少顆粒污染、保持腔室內乾淨；同時又能夠降低裝置成本。
3、通過化學反應去除SiO2，因而無固態反應產生物，由此反應產生物可以被幫浦抽出。第5a圖至第5b圖示出了根據本發明的去除晶片上的二氧化矽的方法的另一效果的示意圖。如第5圖所示，由於反應產生物擴散好，所以對於密集區域的小孔洞中的SiO2和稀疏區域的SiO2去除量一致，反應產生物如氣態SiF4，易被幫浦抽出，不會造成小孔洞堵塞，清洗效果好，對小孔洞清洗效果高，去除均勻性高。而且，本實施例提供的方法還可以改善襯墊氧化層移除(pad oxide removal)和STI(Shallow Trench Isolation，淺溝槽隔離)凹槽(recess)蝕刻的負載作用，使大、小的孔洞凹槽深蝕刻一致、STI高度一致。另外CH3OH和H2O也很容易被抽走，不會凝結在腔室壁，顆粒少。
4、本發明實施例提供的去除晶片上的二氧化矽的方法，製程溫度較低，例如20℃至80℃，因此無需高溫加熱，相應地也就無需再設置與高溫加熱步驟相對應的冷卻步驟，因而反應過程簡單，一步即可完成反應，這樣，不僅能夠提高製程效率、提高產能，又能夠節約至少是由加熱步驟和冷卻步驟所產生的成本。
應用示例
根據本發明的另一方面，還可以提供一種積體電路製造製程，該製造製程包括如上所述的去除晶片上的二氧化矽的方法。
本發明提供的積體電路製造製程，由於其採用本發明上述實施例提供的方法去除晶片上的二氧化矽，因而相比於先前技術中採用濕法蝕刻或電漿乾式蝕刻去除二氧化矽的積體電路製造製程，本發明提供的積體電路製造製程同樣能夠提高晶片上的二氧化矽的去除效率，降低對基底的損傷，並且能夠 保持腔室內的潔淨，減少甚至消除反應產生物所造成的顆粒污染，同時還具有反應過程簡單、製程效率和製程產能高、成本低等特點。
為便於理解本發明實施方式的方案及其效果，以下給出幾個具體應用示例。本領域技術人員應理解，該示例僅為了便於理解本發明，其任何具體細節並非意在以任何方式限制本發明。
示例1：利用HARP填充淺溝道絕緣層的輪廓調整(STI HAPR deposition gap fill profile modified)：
第4a圖、第4b圖和第4c圖分別示出了根據先前技術的利用HARP(High Aspect Ratio Process，高深寬比製程)填充淺溝道絕緣層的輪廓調整的示意圖，其中，第4a圖為STI蝕刻之後的裝置，第4b圖為STI HARP沉積過程中的裝置，第4c圖為STI HARP沉積後產生空洞(void)的裝置。如第4a圖、第4b圖和第4c圖所示，STIHAPR沉積是使用CVD方式沉積，由於28nm STI深寬比大，同時STI蝕刻的輪廓不好，造成STI HARP沉積時很容易產生空洞(void)，而且第4a圖、第4b圖和第4c圖所用先前技術產生固態反應產生物，並且小孔洞清洗效率低，產能低。
本示例1中的積體電路製造製程包括利用HARP填充淺溝道絕緣層的輪廓調整的子製程。在該子製程中，首先利用CVD製程沉積一定厚度的HARP，而後採用該去除晶片上的二氧化矽的方法對STI進行蝕刻而使開口變大，重複執行上述沉積和蝕刻操作，直至製程結束。
具體地，第5a圖、第5b圖、第5c圖和第5d圖分別示出了根據本發明的去除晶片上的二氧化矽的方法在HARP填充淺溝道絕緣層的輪廓調整過程中的作用的示意圖，其中，第5a圖為STI蝕刻之後的裝置，第5b圖為STI HARP沉積過程中的裝置，第5c圖為採用本發明的去除晶片上的二氧化矽的方法進行STI開口調整的裝置，第5d圖為STI HARP沉積後的裝置。
在該示例中，根據本發明的去除晶片上的二氧化矽的方法的步驟為：將脫水的氟化氫氣體和脫水的甲醇混合，產生氣態的蝕刻劑HF2 -和CH3OH2 +；然後，將蝕刻劑通入製程腔室中，與該製程腔室內的晶片表面上的SiO2接觸進行反應，產生SiF4、CH3OH和H2O，其中，製程腔室中製程條件為：腔室內的壓力設定為200Torr，腔室內的溫度保持在40℃；反應完成後，用幫浦抽出SiF4、CH3OH和H2O。
如第5a圖、第5b圖、第5c圖和第5d圖所示，本發明實施例提供的積體電路製造製程中，採用CVD製程沉積一定厚度的HARP(沉積一層SiO2)後就要蝕刻一下STI，讓開口變大，這樣才能不產生空洞。採用本發明的方法去除SiO2，非固態的反應產生物易於被幫浦抽出，從而可以保持腔室內的潔淨，減少甚至消除反應產生物所造成的顆粒污染，本實施例提供的方法無需高溫加熱，反應過程簡單，從而具有製程效率和製程產能高，成本低的特點；進一步地，本發明提供的方法製程壓力為200Torr、製程溫度為40℃，由此能夠提高SiO2對HARP等的蝕刻選擇比，這樣既能提高晶片上的二氧化矽的去除效率，又能降低對基底的損傷，從而能夠控制開口的輪廓，增加CVD HARP孔隙的填充能力。
示例2：STI Si3N4自然氧化層去除：
本示例2中的積體電路製造製程包括去除STI的硬式罩幕層上的SiO2自然氧化層的子製程，該STI的硬式罩幕層為Si3N4。在該子製程中，利用本發明提供的去除晶片上的二氧化矽的方法對STI的硬式罩幕層表面上的SiO2自然氧化層進行蝕刻，並控制SiO2自然氧化層相對於STI HARP的蝕刻選擇比，以便快速去除SiO2自然氧化層，且避免過度蝕刻STI HARP。
具體地，第6a圖和第6b圖分別示出了具有自然氧化層的裝置和根據本發明的方法去除自然氧化層後的裝置的示意圖。
如第6a圖所示，積體電路製造製程使用Si3N4作為STI的硬式罩幕(Hard Mask)層，在去除該硬式罩幕層時需使用H3PO4濕法去除。然而，帶有該硬式罩幕層的晶片在空氣中放置一段時間後會在Si3N4層的表面自然氧化產生一層緻密的SiO2層，在去除Si3N4之前要先去除這層SiO2自然氧化層。若使用去除該硬式罩幕層時所採用的H3PO4濕法來去除SiO2，則SiO2的去除速率非常慢。另外，第6a圖中的STI HARP是使用CVD方式沉積的SiO2層，該SiO2層的緻密性很低，非常容易被去除，這種情況下，在去除Si3N4層表面上的自然氧化層SiO2層時，需要控制好STI HARP的去除量，即控制好Si3N4表面上的SiO2自然氧化層相對於STI HARP的蝕刻選擇比，以保證STI的臺階高度(即，STI高出基底表面的高度)，因為STI的臺階高度會影響裝置的電性性能，因此其既不能過高，也不能過低。
為此，就需要採用本發明的方法去除Si3N4表面上的這層SiO2自然氧化層，第6b圖即為採用該方法去除Si3N4表面上的SiO2氧化層後的裝置形貌。在該示例中，所採用的本發明提供的二氧化矽去除方法的處理步驟類似於示例1,在此不再贅述。
根據本發明的方法採用高壓製程，可以提高Si3N4表面上的SiO2自然氧化層相對於STI HARP的蝕刻選擇比，從而能夠快速地去除Si3N4表面上的SiO2自然氧化層，同時又能夠避免過度蝕刻STI HARP，由此能夠很好地控制STI的臺階高度；而且，根據本發明的方法，去除Si3N4表面上的SiO2自然氧化層時，不產生固態反應產生物，因此可以避免出現反應產生物堵塞小孔洞的問題，從而能夠提高小孔洞的清洗效率低，提高產能。
示例3：積體電路襯墊氧化層去除(IC Pad oxide remove)：
本示例3中的積體電路製造製程包括去除襯墊氧化層的子製程，其中，襯墊氧化層為採用加熱方式在基底表面氧化形成SiO2層，其為STI的硬式罩幕層 Si3N4的緩衝層。在該子製程中，利用本發明提供的去除晶片上的二氧化矽的方法對上述襯墊氧化層進行蝕刻，並控制襯墊氧化層相對於STI HARP的蝕刻選擇比，以便快速去除襯墊氧化層，且避免過度蝕刻STI HARP。
具體地，第7a圖和第7b圖分別示出了具有襯墊氧化層的裝置和根據本發明的方法去除襯墊氧化層後的裝置的示意圖。
如第7a圖所示，襯墊氧化層(Pad oxide)作為STI的硬式罩幕層Si3N4的緩衝層，是使用爐管方式在基底表面熱氧化而成的一層SiO2層，其厚度可根據不同的製程確定(例如，28nm製程，該SiO2層的厚度約為50A)。該SiO2襯墊氧化層在後續製程前需要去除。另外，第7a圖中的STI HARP是使用CVD方式沉積的SiO2層，該SiO2層的緻密性很低，這種情況下，就需要在去除襯墊氧化層時，控制好STI HARP的去除量，即控制好襯墊氧化層相對於STI HARP的蝕刻選擇比，以便能夠快速去除襯墊氧化層，同時又能夠避免過度蝕刻STI HARP，從而保證STI的臺階高度。
為此，就需要採用本發明的方法去除襯墊氧化層，第7b圖即為採用該方法去除襯墊氧化層後的裝置的形貌示意圖。在該示例中，所採用的本發明提供的二氧化矽去除方法的處理步驟類似於示例1，在此不再贅述。
根據本發明的方法採用高壓製程，可以提高襯墊氧化層相對於STI HARP的蝕刻選擇比，從而能夠快速地去除襯墊氧化層，同時又能夠避免過度蝕刻STI HARP，以便控制STI的臺階高度；而且，根據本發明的方法，去除襯墊氧化層時，不產生固態反應產生物，因此能夠提高製程效率及製程產能，同時避免因採用濕法蝕刻而產生凹陷(divot)並影響電性能等問題。
示例4：沉積鍺矽(SiGe)之前去除自然氧化層：
本示例4中的積體電路製造製程包括沉積鍺矽之前去除矽基底上的SiO2自然氧化層的子製程。在該子製程中，利用本發明提供的去除晶片上的二氧化矽 的方法對矽基底上的SiO2自然氧化層進行蝕刻，並控制SiO2自然氧化層相對於多晶矽的蝕刻選擇比，以便快速去除SiO2自然氧化層，且避免過度損傷Si基底。
具體地，第8a圖和第8b圖分別示出了具有自然氧化層的裝置和根據本發明的方法去除自然氧化層後的裝置的示意圖。
如第8a圖所示，在Si基底上為後續的SiGe沉積進行預蝕刻後，蝕刻區域內部的Si基底會暴露在空氣中而發生自然氧化，這層自然氧化層會造成裝置的電性能失效等問題，所以必須在沉積SiGe之前將這層自然氧化層去除乾淨，且在去除這層SiO2時不能損傷Si基底，也就是說，要控制好這層SiO2自然氧化層相對於多晶矽(即，Si基底)的蝕刻選擇比。
為此，就需要採用本發明的方法去除這層SiO2自然氧化層，第8b圖即為採用該方法去除SiO2自然氧化層後的裝置的形貌示意圖。在該示例中，所採用的本發明提供的二氧化矽去除方法的處理步驟類似於示例1，在此不再贅述。
根據本發明的方法採用高壓製程，可以提高SiO2自然氧化層相對於多晶矽的蝕刻選擇比，從而能夠快速地去除SiO2自然氧化層，同時又能夠減小對閘極和Si基底的損傷。而且，根據本發明的方法，去除SiO2自然氧化層時，不產生固態反應產生物，從而可以避免先前技術中產生固態反應產生物且在該固態反應產生物高溫昇華過程中Si基底又會再次遭受氧化的問題，因此，積體電路製造製程應用本發明提供的去除二氧化矽的方法，既可以提高製程效率和製程產能，又能夠提高裝置性能。
示例5：沉積矽化物(Silicide)之前去除自然氧化層：
本示例5中的積體電路製造製程包括沉積矽化物之前去除基底表面和多晶矽閘極表面的SiO2自然氧化層的子製程。在該子製程中，利用本發明提供的去除晶片上的二氧化矽的方法對基底表面和多晶矽閘極表面的SiO2自然氧化層進 行蝕刻，並控制SiO2自然氧化層相對於多晶矽的蝕刻選擇比，以便快速去除SiO2自然氧化層，且避免過度損傷Si基底。
具體地，第1a圖和第3圖分別示出了具有自然氧化層的裝置和根據本發明的方法去除二氧化矽後的裝置的形貌示意圖。
如第1a圖所示，晶片放置在空氣中時，Si基底表面和多晶矽閘極表面會自然氧化產生一層緻密的SiO2層，為了避免接觸電極(contact)與基底之間的接觸電阻過大，需要在沉積Ni或NiPt(5%至10%)(在後續製程中會形成NiPt矽化物)之前將SiO2自然氧化層去除掉，然而在該去除過程中不能損傷Si基底。此外，多晶矽閘極兩側有用作絕緣隔離片的Si3N4，在去除SiO2自然氧化層的過程中也不能損傷Si3N4。
為此，就需要採用本發明的方法去除這層SiO2自然氧化層，第3圖即為採用該方法去除SiO2自然氧化層後的裝置的形貌示意圖。在該示例中，所採用的本發明提供的二氧化矽去除方法的處理步驟類似於示例1，在此不再贅述。
根據本發明的方法採用高壓製程，可以提高SiO2自然氧化層相對於Si3N4和Si基底的蝕刻選擇比，從而能夠快速地去除Si基底表面和多晶矽閘極表面的SiO2自然氧化層，同時又能夠減小對多晶矽閘極和Si基底的損傷，避免產生絕緣隔離片尺寸縮小、電漏率增大等問題。而且，根據本發明的方法，去除SiO2自然氧化層時，不產生固態反應產生物，從而可以避免先前技術中因存在固態反應產生物而導致的孔洞底部的SiO2去除效率低，且在該固態反應產生物高溫昇華過程中Si基底又會再次遭受氧化的問題。因此，積體電路製造製程應用本發明提供的去除二氧化矽的方法，既可以提高製程效率和製程產能，又能夠提高裝置性能。
示例6：STI HARP氧化凹槽蝕刻(STI HARP oxide recess etch)：
本示例6所示的積體電路製造製程包括2D NAND記憶體製造過程中的STI凹槽子製程，該NAND記憶體包括位於圖形密集區域內的浮置閘極和圖形密集區域STI HARP以及位於圖形稀疏區域內的控制開關閘極和圖形稀疏區域STI HARP，該浮置閘極和該控制開關閘極為多晶矽，該圖形密集區域STI HARP和該圖形稀疏區域STI HARP為二氧化矽。在該子製程中，利用本發明提供的去除晶片上的二氧化矽的方法對該圖形密集區域STI HARP和該圖形稀疏區域STI HARP進行蝕刻，並控制STI HARP相對於浮置閘極或者相對於控制開關閘極的蝕刻選擇比，以便快速去除STI HARP，且避免過度損傷浮置閘極和控制開關閘極。
具體地，第9a圖和第9b圖分別示出了具有氧化物凹槽的積體電路裝置和根據本發明的方法去除二氧化矽後的裝置的效果的示意圖。
如第9a圖所示，本示例中的STI凹槽製程是2D NAND製造過程中的製程，NAND是記憶體件。在第9a圖中，左側的圖形密集區域為裝置的儲存區域，包括浮置閘極（即，圖形密集區域內的深色條柱，其為多晶矽）和圖形密集區域STI HARP（即，圖形密集區域內的淺色條柱，其為二氧化矽）；右側的圖形稀疏區域為控制區域，包括源極/汲極的選擇性控制開關閘極（即，圖形稀疏區域內的深色條柱，其為多晶矽，以下簡稱“控制開關閘極”）和圖形稀疏區域STI HARP（圖形稀疏區域內的淺色條柱，為二氧化矽）。在STI凹槽製程過程中，圖形密集區域和圖形稀疏區域的STI HARP的去除量需要一致。
為此，就需要採用本發明的方法去除STI HARP，第9b圖即為採用該方法去除二氧化矽（STI HARP）後的裝置的形貌示意圖。在該示例中，所採用的本發明提供的二氧化矽去除方法的處理步驟類似於示例1，在此不再贅述。
根據本發明的方法採用高壓製程，可以提高STI HARP相對於浮置閘極或者相對於源極/汲極的選擇性控制開關閘極的蝕刻選擇比，即，SiO2 相對於多晶矽的蝕刻選擇比，從而能夠快速地去除SiO2 ，同時又能夠減小對多晶矽的損傷。而且，根據本發明的方法，去除SiO2 層時，不產生固態反應產生物，從而不會出現先前技術中常見的問題：即，因產生固態反應產生物而導致小孔洞易於堵塞且不易清洗，而且在固態反應產生物高溫昇華過程中多晶矽又會再次遭受氧化的問題。因此，積體電路製造製程應用本發明提供的去除二氧化矽的方法，既可以提高製程效率和製程產能，又能夠提高裝置性能。
本領域技術人員應理解，上面對本發明的實施方式的描述的目的僅為了示例性地說明本發明的實施方式的有益效果，並不意在將本發明的實施方式限制於所給出的任何示例。
以上已經描述了本發明的各實施方式，上述說明是示例性的，並非窮盡性的，並且也不限於所披露的各實施方式。在不偏離所說明的各實施方式的範圍和精神的情況下，對於本技術領域的普通技術人員來說許多修改和變更都是顯而易見的。本文中所用術語的選擇，旨在最好地解釋各實施方式的原理、實際應用或對市場中的技術的改進，或者使本技術領域的其它普通技術人員能理解本文披露的各實施方式。
201、202、203、204‧‧‧步驟
通過結合附圖對本發明示例性實施方式進行更詳細的描述，本發明的上述以及其它目的、特徵和優勢將變得更加明顯，其中，在本發明示例性實施方式中，相同的參考標號通常代表相同部件。 第1a圖示出了具有自然氧化層的積體電路裝置的示意圖。 第1b圖示出了根據先前技術的方法去除二氧化矽的效果的示意圖。 第2圖示出了根據本發明的去除晶片上的二氧化矽的方法的步驟的流程圖。 第3圖示出了根據本發明的去除晶片上的二氧化矽的方法的效果的示意圖。 第4a圖、第4b圖和第4c圖分別示出了根據先前技術的HARP填充淺溝道絕緣層輪廓調整的示意圖。 第5a圖、第5b圖、第5c圖和第5d圖分別示出了根據本發明的去除晶片上的二氧化矽的方法在HARP填充淺溝道絕緣層輪廓調整過程中的作用的示意圖。 第6a圖和第6b圖分別示出了具有自然氧化層的裝置和根據本發明的方法去除自然氧化層後的裝置的示意圖。 第7a圖和第7b圖分別示出了具有襯墊氧化層的裝置和根據本發明的方法去除襯墊氧化層後的裝置的示意圖。 第8a圖和第8b圖分別示出了具有自然氧化層的裝置和根據本發明的方法去除自然氧化層後的裝置的示意圖。 第9a圖和第9b圖分別示出了具有氧化物凹槽的積體電路裝置和根據本發明的方法去除二氧化矽後的裝置的效果的示意圖。

Claims (17)

  1. 一種去除晶片上的二氧化矽的方法，其特徵在於，包括：向一製程腔室內通入一脫水的氟化氫氣體和一脫水的醇類氣體；使該脫水的氟化氫氣體和脫水的醇類氣體混合，產生一氣態的蝕刻劑；使該蝕刻劑與該製程腔室內的一晶片反應，並使該製程腔室內的壓力為30Torr~300Torr，以提高二氧化矽對氮化矽、或二氧化矽對多晶矽的蝕刻選擇比；以及將該反應產生物從該製程腔室內抽出。
  2. 根據申請專利範圍第1項所述的去除晶片上的二氧化矽的方法，其中，該製程腔室內的壓力為200Torr。
  3. 根據申請專利範圍第1項所述的去除晶片上的二氧化矽的方法，其中，該製程腔室內的溫度為20℃至80℃。
  4. 根據申請專利範圍第3項所述的去除晶片上的二氧化矽的方法，其中，該製程腔室內的溫度為40℃。
  5. 根據申請專利範圍第1項所述的去除晶片上的二氧化矽的方法，其中，該氟化氫氣體的流量為100sccm至500sccm，該醇類氣體的流量為100sccm至1000sccm。
  6. 根據申請專利範圍第5項所述的去除晶片上的二氧化矽的方法，其中，該氟化氫氣體的流量為150sccm至225sccm，該醇類氣體的流量為200sccm至4.50sccm。
  7. 根據申請專利範圍第1項所述的去除晶片上的二氧化矽的方法，其中，該氟化氫氣體與該醇類氣體的流量比為0.8至1.2：1。
  8. 根據申請專利範圍第7項所述的去除晶片上的二氧化矽的方法，其中，該氟化氫氣體與該醇類氣體的流量比為1：1。
  9. 根據申請專利範圍第1項所述的去除晶片上的二氧化矽的方法，其中，該醇類氣體為C1至C8一元醇氣體中的至少一種。
  10. 根據申請專利範圍第9項所述的去除晶片上的二氧化矽的方法，其中，該醇類氣體為一甲醇、一乙醇和一異丙醇中的至少一種。
  11. 一種積體電路製造製程，其中，包括根據申請專利範圍第1項至第10項中任一項所述的去除晶片上的二氧化矽的方法。
  12. 根據申請專利範圍第11項所述的積體電路製造製程，其中，該製造製程包括利用一高深寬比製程(High Aspect Ratio Process,HARP)填充一淺溝道絕緣層的輪廓調整的一子製程，在該子製程中，首先利用一CVD製程沉積一定厚度的HARP，而後採用該去除晶片上的二氧化矽的方法對一淺溝槽隔離(Shallow Trench Isolation,STI)進行蝕刻而使開口變大，重複執行上述沉積和蝕刻操作，直至製程結束。
  13. 根據申請專利範圍第11項所述的積體電路製造製程，其中，該製造製程包括去除一STI的硬式罩幕層上的一SiO2自然氧化層的子製程，該STI的硬式罩幕層為Si3N4，在該子製程中，利用該去除晶片上的二氧化矽的方法對該STI的硬式罩幕層的表面上的該SiO2自然氧化層進行蝕刻，並控制該SiO2自然氧化層相對於一STI HARP的蝕刻選擇比，以便快速去除該SiO2自然氧化層，且避免過度蝕刻該STI HARP。
  14. 根據申請專利範圍第11項所述的積體電路製造製程，其中，該製造製程包括去除一襯墊氧化層的一子製程，該襯墊氧化層為採用加熱方式在基底表面氧化形成一SiO2層，其為一STI的硬式罩幕層Si3N4的緩衝層，在該子製程中，利用該去除晶片上的二氧化矽的方法對該襯墊氧化層進行蝕刻，並控制該襯墊氧化層相對於STI HARP的蝕刻選擇比，以便快速去除該襯墊氧化層，且避免過度蝕刻STI HARP。
  15. 根據申請專利範圍第11項所述的積體電路製造製程，其中，該製造製程包括沉積鍺矽之前去除一矽基底上的一SiO2自然氧化層的子製程，在該子製程中，利用該去除晶片上的二氧化矽的方法對該矽基底上的SiO2自然氧化層進行蝕刻，並控制該SiO2自然氧化層相對於多晶矽的蝕刻選擇比，以便快速去除該SiO2自然氧化層，且避免過度損傷Si基底。
  16. 根據申請專利範圍第11項所述的積體電路製造製程，其中，該製造製程包括沉積矽化物之前去除一基底表面和多晶矽閘極表面的一SiO2自然氧化層的子製程，在該子製程中，利用該去除晶片上的二氧化矽的方法對該基底表面和多晶矽閘極表面的SiO2自然氧化層進行蝕刻，並控制該SiO2自然氧化層相對於多晶矽的蝕刻選擇比，以便快速去除該SiO2自然氧化層，且避免過度損傷Si基底。
  17. 根據申請專利範圍第11項所述的積體電路製造製程，其中，該製造製程包括一2D記憶體(NAND)之製造過程中的一STI凹槽子製程，該2D記憶體(NAND)包括位於一圖形密集區域內的一浮置閘極和一圖形密集區域STI HARP以及位於一圖形稀疏區域內的一控制開關閘極和一圖形稀疏區域STI HARP，該浮置閘極和該控制開關閘極為多晶矽，該圖形密集區域STI HARP和該圖形稀疏區域STI HARP為二氧化矽，在該子製程中，利用該去除晶片上的二氧化矽的方法對該圖形密集區域STI HARP和該圖形稀疏區域STI HARP進行蝕刻，並控制該STI HARP相對於該浮置閘極或者相對於該控制開關閘極的蝕刻選擇比，以便快速去除該STI HARP，且避免過度損傷該浮置閘極和該控制開關閘極。
TW106134821A 2016-10-08 2017-10-11 去除晶片上的二氧化矽的方法及積體電路製造製程 TWI652368B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201610879096.2 2016-10-08
CN201610879096.2A CN107919277A (zh) 2016-10-08 2016-10-08 去除晶片上的二氧化硅的方法及制造工艺

Publications (2)

Publication Number Publication Date
TW201814079A TW201814079A (zh) 2018-04-16
TWI652368B true TWI652368B (zh) 2019-03-01

Family

ID=61831314

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106134821A TWI652368B (zh) 2016-10-08 2017-10-11 去除晶片上的二氧化矽的方法及積體電路製造製程

Country Status (7)

Country Link
US (1) US10937661B2 (zh)
JP (1) JP6896849B2 (zh)
KR (1) KR102287682B1 (zh)
CN (2) CN107919277A (zh)
SG (1) SG11201902965XA (zh)
TW (1) TWI652368B (zh)
WO (1) WO2018064984A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
JP7204348B2 (ja) * 2018-06-08 2023-01-16 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN112534550A (zh) * 2018-09-13 2021-03-19 中央硝子株式会社 硅氧化物的蚀刻方法和蚀刻装置
CN110942987A (zh) * 2018-09-21 2020-03-31 长鑫存储技术有限公司 一种半导体结构的形成方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5022961B1 (en) * 1989-07-26 1997-05-27 Dainippon Screen Mfg Method for removing a film on a silicon layer surface
JP2632262B2 (ja) * 1991-08-20 1997-07-23 大日本スクリーン製造株式会社 シリコンウエハ上のコンタクトホール内の自然酸化膜の除去方法
US5228206A (en) * 1992-01-15 1993-07-20 Submicron Systems, Inc. Cluster tool dry cleaning system
JPH06145262A (ja) * 1992-09-03 1994-05-24 Rohm & Haas Co 多段階ポリマーを含有する耐水性組成物
US5922624A (en) * 1993-05-13 1999-07-13 Imec Vzw Method for semiconductor processing using mixtures of HF and carboxylic acid
US5439553A (en) * 1994-03-30 1995-08-08 Penn State Research Foundation Controlled etching of oxides via gas phase reactions
US5814562A (en) * 1995-08-14 1998-09-29 Lucent Technologies Inc. Process for semiconductor device fabrication
AUPO850597A0 (en) * 1997-08-11 1997-09-04 Silverbrook Research Pty Ltd Image processing method and apparatus (art01a)
KR100639841B1 (ko) * 1998-07-23 2006-10-27 서페이스 테크놀로지 시스템스 피엘씨 이방성 에칭 장치 및 방법
US20020025684A1 (en) * 2000-04-07 2002-02-28 Butterbaugh Jeffrey W. Gaseous process for surface preparation
KR100381011B1 (ko) * 2000-11-13 2003-04-26 한국전자통신연구원 멤즈소자 제조용 미세구조체를 고착없이 띄우는 방법
KR100450679B1 (ko) * 2002-07-25 2004-10-01 삼성전자주식회사 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법
KR101037690B1 (ko) * 2004-01-09 2011-05-30 주식회사 하이닉스반도체 반도체소자의 제조방법
US7217658B1 (en) * 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
JP2006167849A (ja) * 2004-12-15 2006-06-29 Denso Corp マイクロ構造体の製造方法
US7365016B2 (en) * 2004-12-27 2008-04-29 Dalsa Semiconductor Inc. Anhydrous HF release of process for MEMS devices
US7482247B1 (en) * 2004-12-30 2009-01-27 Novellus Systems, Inc. Conformal nanolaminate dielectric deposition and etch bag gap fill process
KR100752642B1 (ko) * 2005-02-02 2007-08-29 삼성전자주식회사 반도체소자의 커패시터 제조방법
WO2008088300A2 (en) * 2005-03-08 2008-07-24 Primaxx, Inc. Selective etching of oxides from substrates
US20090127648A1 (en) * 2007-11-15 2009-05-21 Neng-Kuo Chen Hybrid Gap-fill Approach for STI Formation
US8927390B2 (en) * 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
JP5859262B2 (ja) * 2011-09-29 2016-02-10 東京エレクトロン株式会社 堆積物除去方法
JP6113581B2 (ja) * 2013-06-12 2017-04-12 株式会社東芝 圧力センサ、音響マイク、血圧センサ及びタッチパネル
JP6223761B2 (ja) * 2013-09-20 2017-11-01 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサおよびタッチパネル
CN103928387A (zh) * 2014-04-28 2014-07-16 上海集成电路研发中心有限公司 浅沟槽隔离结构的填充方法、半导体器件的制备方法
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
DE102016200506B4 (de) * 2016-01-17 2024-05-02 Robert Bosch Gmbh Ätzvorrichtung und Ätzverfahren
US11107699B2 (en) * 2016-10-08 2021-08-31 Beijing Naura Microelectronics Equipment Co., Ltd. Semiconductor manufacturing process

Also Published As

Publication number Publication date
WO2018064984A1 (zh) 2018-04-12
US10937661B2 (en) 2021-03-02
US20190244828A1 (en) 2019-08-08
KR20190041518A (ko) 2019-04-22
JP2019530983A (ja) 2019-10-24
JP6896849B2 (ja) 2021-06-30
CN107919277A (zh) 2018-04-17
KR102287682B1 (ko) 2021-08-09
TW201814079A (zh) 2018-04-16
SG11201902965XA (en) 2019-05-30
CN113506731A (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
TWI652368B (zh) 去除晶片上的二氧化矽的方法及積體電路製造製程
TWI326896B (en) Amorphous carbon etch stop layer for contact hole etch process
KR100674971B1 (ko) Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법
KR100799121B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20070089058A (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
CN104347421A (zh) 鳍式场效应管的形成方法
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
CN106486365B (zh) 半导体器件的形成方法
CN105719972B (zh) 半导体结构的形成方法
CN106328694B (zh) 半导体结构的形成方法
CN105261566A (zh) 半导体结构的形成方法
CN104425264A (zh) 半导体结构的形成方法
CN109148296B (zh) 半导体结构及其形成方法
CN110648915A (zh) 半导体器件及其形成方法
CN105097536A (zh) 半导体结构的形成方法
TWI579919B (zh) 製造半導體元件的乾蝕刻氣體和方法
CN105826364B (zh) 晶体管及其形成方法
CN108573862B (zh) 半导体结构及其形成方法
CN107591323B (zh) 隔离结构的形成方法
CN103531476B (zh) 半导体器件制造方法
CN111489972B (zh) 半导体结构及其形成方法
CN107978525B (zh) 半导体结构及其形成方法
CN105655288A (zh) 半导体结构的形成方法
CN104701242A (zh) 接触孔的刻蚀方法
CN110034069B (zh) 半导体结构及其形成方法