CN107591323B - 隔离结构的形成方法 - Google Patents

Abstract

一种隔离结构的形成方法，包括：提供基底，基底包括衬底以及凸出于衬底的鳍部；在相邻鳍部之间的衬底上形成初始隔离层，初始隔离层覆盖鳍部；去除第一厚度的初始隔离层形成过渡隔离层；在凸出于过渡隔离层的鳍部侧壁上形成阻挡层；以阻挡层为掩膜对过渡隔离层进行离子掺杂工艺，掺杂离子为刻蚀抑制离子；去除阻挡层；去除阻挡层后，去除第二厚度的过渡隔离层形成隔离结构。本发明在凸出于过渡隔离层的鳍部侧壁上形成阻挡层后，以阻挡层为掩膜对过渡隔离层进行离子掺杂工艺，掺杂离子为刻蚀抑制离子，避免凸出于过渡隔离层的鳍部和过渡隔离层的拐角处，隔离结构具有足部，从而使隔离结构的顶部形貌趋于平面，进而优化半导体器件的电学性能。

Description

隔离结构的形成方法

技术领域

本发明涉及半导体领域，尤其涉及一种隔离结构的形成方法。

背景技术

随着集成电路高密度的发展趋势，构成电路的器件更紧密地放置在芯片中以适应芯片的可用空间。相应地，半导体衬底单位面积上有源器件的密度不断增加，因此器件之间的有效绝缘隔离变得更加重要。

浅沟槽隔离(Shallow Trench Isolation，STI)技术具有良好的隔离效果(例如：工艺隔离效果和电性隔离效果)，浅沟槽隔离技术还具有减少占用晶圆表面的面积、增加器件的集成度等优点。因此，随着集成电路尺寸的减小，器件有源区之间的隔离现主要采用浅沟槽隔离结构。

但是，现有技术隔离结构的形成工艺容易导致半导体器件的电学性能下降。

发明内容

本发明解决的问题是提供一种隔离结构的形成方法，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种隔离结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；在相邻所述鳍部之间的衬底上形成初始隔离层，所述初始隔离层覆盖所述鳍部；去除第一厚度的初始隔离层，形成过渡隔离层；在凸出于所述过渡隔离层的鳍部侧壁上形成阻挡层；以所述阻挡层为掩膜，对所述过渡隔离层进行离子掺杂工艺，掺杂离子为刻蚀抑制离子；去除所述阻挡层；去除所述阻挡层后，去除第二厚度的过渡隔离层，形成隔离结构。

可选的，所述阻挡层的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。

可选的，所述阻挡层的厚度为

至

可选的，形成所述阻挡层的步骤包括：形成保形覆盖所述鳍部的阻挡膜，所述阻挡膜还覆盖所述过渡隔离层表面；采用无掩膜刻蚀工艺，去除所述鳍部顶部以及过渡隔离层上的阻挡膜，在凸出于所述过渡隔离层的鳍部侧壁上形成阻挡层。

可选的，采用原子层沉积工艺形成所述阻挡膜。

可选的，所述阻挡膜的材料为氮化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入含硅和氮的前驱体，工艺温度为400摄氏度至600摄氏度，压强为1毫托至10毫托，前驱体的气体总流量为1500sccm至4000sccm，沉积次数为15次至100次。

可选的，所述刻蚀抑制离子采用与隔离结构材料所含元素相对应的离子。

可选的，所述隔离结构的材料为氧化硅，所述刻蚀抑制离子包括O离子或Si离子。

可选的，所述隔离结构的材料为氮化硅，所述刻蚀抑制离子包括Si离子或N离子。

可选的，所述隔离结构的材料为氮氧化硅，所述刻蚀抑制离子包括O离子、Si离子或N离子。

可选的，所述离子掺杂工艺的步骤包括：注入的离子能量为1Kev至30Kev，注入的离子剂量为1E13原子每平方厘米至1E17原子每平方厘米，注入角度为0度至20度。

可选的，所述第一厚度的值为

至

所述第二厚度的值为

至

可选的，采用干法刻蚀工艺去除第一厚度的初始隔离层，所述干法刻蚀工艺为SiCoNi刻蚀工艺。

可选的，所述SiCoNi刻蚀工艺的步骤包括：以三氟化氮和氨气作为反应气体以生成刻蚀气体；通过所述刻蚀气体去除第一厚度的初始隔离层，形成副产物；进行退火工艺，将所述副产物升华分解为气态产物；通过抽气方式去除所述气态产物。

可选的，所述SiCoNi刻蚀工艺的工艺参数包括：三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为100sccm至1000sccm，腔室压强为1Torr至50Torr，工艺时间为10S至500S，所述退火工艺的温度为100℃至200℃。

可选的，采用湿法刻蚀工艺去除第二厚度的过渡隔离层，所述湿法刻蚀工艺所采用的溶液为氢氟酸，工艺时间为5秒至500秒，所述氢氟酸的体积浓度比为1:2000至1:100。

可选的，对所述过渡隔离层进行离子掺杂工艺后，去除所述阻挡层之前，所述形成方法还包括：对所述过渡隔离层进行退火处理。

可选的，所述退火处理为激光退火、尖峰退火或快速热退火工艺。

可选的，所述退火工艺为尖峰退火工艺；所述尖峰退火工艺的工艺参数包括：退火温度为950摄氏度至1050摄氏度，压强为一个标准大气压。

可选的，采用湿法刻蚀工艺去除所述阻挡层；所述阻挡层的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在去除第一厚度的初始隔离层，形成过渡隔离层后，在凸出于所述过渡隔离层的鳍部侧壁上形成阻挡层；后续以所述阻挡层为掩膜，对所述过渡隔离层进行离子掺杂工艺，其中掺杂离子为刻蚀抑制离子；因此，未被所述阻挡层覆盖的部分过渡隔离层内掺杂有所述刻蚀抑制离子，靠近所述鳍部的部分过渡隔离层因被所述阻挡层覆盖而未掺杂有所述刻蚀抑制离子。在去除第一厚度的初始隔离层的过程中，由于相比远离鳍部的初始隔离层，对靠近所述鳍部的初始隔离层的去除速率较小，因此在凸出于所述过渡隔离层的鳍部和所述过渡隔离层的拐角处，所述过渡隔离层的厚度较厚，即相邻所述鳍部之间的过渡隔离层的顶部形貌为凹面；而后续去除第二厚度的过渡隔离层以形成隔离结构的过程中，对掺杂有所述刻蚀抑制离子的过渡隔离层的去除速率，小于对未掺杂有刻蚀抑制离子的过渡隔离层的去除速率，也就是说，对所述拐角处的过渡隔离层的去除速率较快，因此可以对所述凹面形貌进行补偿，使隔离结构的顶部形貌趋于平面，从而可以提高所述隔离结构的形成质量，进而优化半导体器件的电学性能。

可选方案中，所述刻蚀抑制离子采用与隔离结构材料所含元素相对应的离子；因此，对所述过渡隔离层进行离子掺杂工艺后，所述过渡隔离层未引入杂质离子，从而可以避免对所述过渡隔离层的质量造成不良影响。

可选方案中，对所述过渡隔离层进行离子掺杂工艺后，去除所述阻挡层之前，所述形成方法还包括：对所述过渡隔离层进行退火处理。所述退火处理用于促进所述刻蚀抑制离子更均匀地再扩散，从而提高所述刻蚀抑制离子用于降低刻蚀速率的效果。

附图说明

图1至图3是一种隔离结构的形成方法中各步骤对应结构示意图；

图4至图10是本发明隔离结构的形成方法一实施例中各步骤对应结构示意图；

图11是本发明过渡隔离层的去除量和过渡隔离层的刻蚀时间相关的变化曲线图。

具体实施方式

由背景技术可知，现有技术隔离结构的形成工艺对半导体器件的电学性能具有不良影响。图1至图3是一种隔离结构的形成方法中各步骤对应结构示意图。结合所述形成方法，分析其原因在于：

形成隔离结构102(如图3所示)的工艺步骤主要包括：提供初始衬底(图未示)；在所述初始衬底上形成图形化的硬掩膜层200(如图1所示)；以所述图形化的硬掩膜层200为掩膜，刻蚀所述初始衬底，形成衬底100(如图1所示)以及凸出于所述衬底100的鳍部110(如图1所示)；在相邻所述鳍部110之间的衬底100上形成初始隔离层101(如图2所示)，所述初始隔离层101的顶部与所述硬掩膜层200的顶部齐平；去除部分厚度的初始隔离层101，形成隔离结构102；去除所述硬掩膜层200。

在去除部分厚度初始隔离层101的工艺过程中，相比远离所述鳍部110的初始隔离层101，对靠近所述鳍部110的初始隔离层101的去除速率较小；因此形成隔离结构102后，在凸出于所述隔离结构102的鳍部110和所述隔离结构102的拐角处(如图3中的区域A所示)，所述隔离结构102容易具有足部(footing)，即所述拐角处的隔离结构102厚度较厚，相邻所述鳍部110之间的隔离结构102顶部形貌为凹面；从而容易导致短沟道效应的恶化，进而导致半导体器件的电学性能下降。

为了解决所述技术问题，本发明提供一种隔离结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；在相邻所述鳍部之间的衬底上形成初始隔离层，所述初始隔离层覆盖所述鳍部；去除第一厚度的初始隔离层，形成过渡隔离层；在凸出于所述过渡隔离层的鳍部侧壁上形成阻挡层；以所述阻挡层为掩膜，对所述过渡隔离层进行离子掺杂工艺，掺杂离子为刻蚀抑制离子；去除所述阻挡层；去除所述阻挡层后，去除第二厚度的过渡隔离层，形成隔离结构。

本发明在去除第一厚度的初始隔离层，形成过渡隔离层后，在凸出于所述过渡隔离层的鳍部侧壁上形成阻挡层；后续以所述阻挡层为掩膜，对所述过渡隔离层进行离子掺杂工艺，其中掺杂离子为刻蚀抑制离子；因此，未被所述阻挡层覆盖的部分过渡隔离层内掺杂有所述刻蚀抑制离子，靠近所述鳍部的部分过渡隔离层因被所述阻挡层覆盖而未掺杂有所述刻蚀抑制离子。在去除第一厚度的初始隔离层的过程中，由于相比远离鳍部的初始隔离层，对靠近所述鳍部的初始隔离层的去除速率较小，因此在凸出于所述过渡隔离层的鳍部和所述过渡隔离层的拐角处，所述过渡隔离层的厚度较厚，即相邻所述鳍部之间的过渡隔离层的顶部形貌为凹面；而后续去除第二厚度的过渡隔离层以形成隔离结构的过程中，对掺杂有所述刻蚀抑制离子的过渡隔离层的去除速率，小于对未掺杂有刻蚀抑制离子的过渡隔离层的去除速率，也就是说，对所述拐角处的过渡隔离层的去除速率较快，因此可以对所述凹面形貌进行补偿，使隔离结构的顶部形貌趋于平面，从而可以提高所述隔离结构的形成质量，进而优化半导体器件的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图10是本发明隔离结构的形成方法一实施例中各步骤对应结构示意图。

参考图4，提供基底，所述基底包括衬底300以及凸出于所述衬底300的鳍部310。

所述衬底300为后续形成半导体器件提供工艺平台。

本实施例中，所述衬底300为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。

所述鳍部310的材料与所述衬底300的材料相同。本实施例中，所述鳍部310的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。

具体地，形成所述衬底300和鳍部310的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层400；以所述硬掩膜层400为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底300，位于所述衬底300表面的凸起作为鳍部310。

本实施例中，形成所述硬掩膜层400的工艺步骤包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜，在初始衬底表面形成硬掩膜层400；去除所述图形化的光刻胶层。在其他实施例中，所述硬掩膜层的形成工艺还能够包括：自对准双重图形化(SADP，Self-aligned DoublePatterned)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned)工艺。所述双重图形化工艺包括LELE(Litho-Etch-Litho-Etch)工艺或LLE(Litho-Litho-Etch)工艺。

本实施例中，形成所述衬底300和鳍部310后，保留位于所述鳍部310顶部的硬掩膜层400。所述硬掩膜层400的材料为氮化硅，后续在进行平坦化处理工艺时，所述硬掩膜层400顶部表面用于定义平坦化处理工艺的停止位置，起到保护鳍部310顶部的作用。

本实施例中，所述鳍部310的侧壁与所述衬底300表面相垂直，即所述鳍部310的顶部尺寸等于底部尺寸。在其他实施例中，所述鳍部的顶部尺寸还可以小于底部尺寸。

需要说明的是，形成所述衬底300和鳍部310之后，所述形成方法还包括：在所述鳍部310表面形成衬垫氧化层(图未示)，用于修复所述鳍部310。

本实施例中，形成所述衬垫氧化层的工艺为氧化处理工艺。

由于所述鳍部310为通过刻蚀初始衬底后形成，所述鳍部310通常具有凸出的棱角且表面具有缺陷。在氧化处理过程中，由于所述鳍部310凸出的棱角部分的比表面更大，更容易被氧化，后续去除所述衬垫氧化层之后，不仅所述鳍部310表面的缺陷层被去除，且凸出棱角部分也被去除，从而可以使所述鳍部310的表面光滑、晶格质量得到改善，避免鳍部310顶角尖端放电问题，有利于改善鳍式场效应管的性能。

所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。需要说明的是，所述氧化处理还会对所述衬底300表面进行氧化，使得形成的衬垫氧化层还位于所述衬底300表面。

本实施例中，采用ISSG(原位水汽生成，In-situ Stream Generation)氧化工艺对所述衬底300和鳍部310进行氧化处理，形成所述衬垫氧化层；由于所述衬底300和鳍部310的材料为硅，相应形成的衬垫氧化层的材料为氧化硅。

参考图5，在所述鳍部310之间的衬底300上形成初始隔离层301，所述初始隔离层301覆盖所述鳍部310。

所述初始隔离层301为后续形成隔离结构提供基础。

所述初始隔离层301为绝缘材料。本实施例中，所述初始隔离层301的材料为氧化硅。在其他实施例中，所述初始隔离层的材料还可以为氮化硅或氮氧化硅。

具体地，形成所述初始隔离层301的步骤包括：在相邻所述鳍部310之间的衬底300上形成前驱隔离膜，所述前驱隔离膜顶部高于所述鳍部310顶部；对所述前驱隔离膜进行退火工艺，将所述前驱隔离膜转化为隔离膜；采用平坦化工艺，去除高于所述硬掩膜层400顶部的隔离膜，形成初始隔离层301，所述初始隔离层301顶部与所述硬掩膜层400顶部齐平。

本实施例中，采用流动性化学气相沉积工艺(FCVD，Flowable Chemical VaporDeposition)形成所述前驱隔离膜，使得后续形成的隔离膜在所述衬底300和鳍部310之间的拐角处的填充效果较好。

在另一实施例中，还可以采用高纵宽比化学气相沉积工艺，形成所述前驱隔离膜。

参考图6，去除第一厚度的初始隔离层301(如图5所示)，形成过渡隔离层302。

所述过渡隔离层302为后续形成保护层提供工艺平台，还用于为后续形成隔离结构提供工艺基础。

本实施例中，所述初始隔离层301的材料为氧化硅；相应的，所述过渡隔离层302的材料为氧化硅。

本实施例中，采用干法刻蚀工艺去除第一厚度的初始隔离层301，所述干法刻蚀工艺为SiCoNi刻蚀工艺。在另一实施例中，还可以采用湿法刻蚀工艺去除第一厚度的初始隔离层，所述湿法刻蚀工艺采用的刻蚀溶液为稀释氢氟酸。

SiCoNi刻蚀工艺对所述初始隔离层301的去除速率大于对所述鳍部110的去除速率，因此，在去除所述第一厚度的初始隔离层301的同时，可以减小对所述鳍部110的损耗；且SiCoNi刻蚀工艺有利于改善刻蚀工艺对图形密集区和图形稀疏区的负载效应，从而提高各区域所述过渡隔离层302的厚度均一性。

具体地，所述SiCoNi刻蚀工艺的步骤包括：以三氟化氮和氨气作为反应气体以生成刻蚀气体；通过所述刻蚀气体去除第一厚度的初始隔离层301，形成副产物；进行退火工艺，将所述副产物升华分解为气态产物；通过抽气方式去除所述气态产物。

需要说明的是，在所述SiCoNi刻蚀工艺中，所述刻蚀气体与所述初始隔离层301反应形成副产物，以去除部分厚度的所述初始隔离层301。相比远离所述鳍部310的初始隔离层301，所述刻蚀气体与靠近所述鳍部310的初始隔离层301的反应速度较慢；相应的，对靠近所述鳍部310的初始隔离层301的去除速率较小；因此形成所述过渡隔离层302后，在凸出于所述过渡隔离层302的鳍部310和所述过渡隔离层302的拐角处(如图6中的区域B所示)，所述过渡隔离层302容易具有足部(footing)，即所述拐角处的过渡隔离层302的厚度较厚，相邻所述鳍部310之间的过渡隔离层302顶部形貌为凹面。

还需要说明的是，所述第一厚度的值不宜过小，也不宜过大。如果所述第一厚度的值过小，容易导致所述过渡隔离层302的足部(footing)不明显，后续将对所述拐角处以外区域的过渡隔离层302掺杂刻蚀抑制离子，在去除部分厚度的过渡隔离层302以形成隔离结构的过程中，对所述拐角处以外区域的过渡隔离层302的去除速率，小于对所述拐角处过渡隔离层302的去除速率，因此所述隔离结构顶部形貌容易出现凸面的现象，从而对所述隔离结构的形成质量造成不良影响；如果所述第一厚度的值过大，容易导致所述拐角处过渡隔离层302的足部过于明显，后续去除部分厚度的过渡隔离层302以形成隔离结构后，容易导致所述隔离结构依旧具有足部，从而对所述隔离结构的形成质量造成不良影响。为此，本实施例中，所述第一厚度的值为

至

相应的，为了将所述第一厚度的值控制在合理范围内，将所述SiCoNi刻蚀工艺的工艺参数控制在合理范围内。具体地，所述SiCoNi刻蚀工艺的工艺参数包括：三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为100sccm至1000sccm，腔室压强为1Torr至50Torr，工艺时间为10S至500S。

还需要说明的是，所述退火工艺的温度不宜过高，也不宜过低。当所述退火工艺的温度过低时，难以将所述含氟副产物升华分解为气态产物，从而容易造成含氟副产物的残留；而残留的氟位于所述鳍部310表面时，容易降低硅沟道的界面质量、降低器件的载流子迁移率和可靠性性能，进而容易降低半导体器件的电学性能；当所述退火工艺的温度过高时，容易对所述鳍部310内已有的掺杂离子分布造成不良影响，从而容易对半导体器件的电学性能造成不良影响。为此，本实施例中，将所述退火工艺的温度设定为100℃至200℃。

参考图7，在凸出于所述过渡隔离层302的鳍部310侧壁上形成阻挡层500。

所述阻挡层500覆盖所述拐角处(如图6中的区域B所示)的过渡隔离层302，用于在后续掺杂工艺中，保护所述拐角处的过渡隔离层302，避免所述拐角处的过渡隔离层302受到掺杂工艺的影响。

所述阻挡层500对掺杂离子具有较好的阻挡效果。本实施例中，所述阻挡层500的材料为氮化硅。在其他实施例中，所述阻挡层的材料还可以为碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。

需要说明的是，所述阻挡层500的厚度不宜过薄，也不宜过厚。如果所述阻挡层500的厚度过薄，在后续掺杂工艺中，对所述拐角处的过渡隔离层302的保护效果较差，容易导致对离子掺杂不期望区域的过渡隔离层302进行掺杂工艺；相邻所述鳍部310的间隔较小，即形成所述阻挡层500的工艺窗口较小，如果所述阻挡层500的厚度过厚，所述阻挡层500在所述鳍部310之间的填孔(gap-filling)能力较差，从而容导致所述阻挡层500出现孔缺陷，进而降低所述阻挡层500对所述拐角处过渡隔离层302的保护效果。为此，本实施例中，所述阻挡层500的厚度为

至

具体地，形成阻挡层500的步骤包括：形成保形覆盖所述鳍部310的阻挡膜，所述阻挡膜还覆盖所述过渡隔离层302顶部；采用无掩膜刻蚀工艺，去除所述鳍部310顶部以及过渡隔离层302上的阻挡膜，在凸出于所述过渡隔离层302的鳍部310侧壁上形成所述阻挡层500。

需要说明的是，本实施例中，所述鳍部310顶部形成有硬掩膜层400；相应的，所述阻挡膜还保形覆盖所述硬掩膜层400；在所述无掩膜刻蚀工艺中，去除所述硬掩膜层400顶部的阻挡膜；所述阻挡层500还形成于所述硬掩膜层400侧壁。

本实施例中，采用原子层沉积工艺形成所述阻挡膜。具体地，所述阻挡膜的材料为氮化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入为含硅和氮的前驱体，工艺温度为400摄氏度至600摄氏度，压强为1毫托至10毫托，前驱体的气体总流量为1500sccm至4000sccm，沉积次数为15次至100次。

其中，当工艺温度低于400摄氏度时，容易导致每次沉积工艺的沉积速度过慢，从而导致所述阻挡膜的厚度较薄，或者需要增加工艺时间以达到目标厚度值，从而降低所述阻挡膜的形成效率；当所述工艺温度高于600摄氏度时，容易导致所述前驱体的热分解，从而引入类似化学气相沉积的现象，进而影响所述阻挡膜的纯度和台阶覆盖性，最终降低所述阻挡膜的形成质量。

基于所述设定的工艺温度，将腔室压强、气体总流量和沉积次数设定在合理范围值内，从而保证所述阻挡膜的高纯度和良好台阶覆盖性，并使形成的阻挡膜满足目标厚度值，进而提高所述阻挡膜的形成质量。

参考图8，以所述阻挡层500为掩膜，对所述过渡隔离层302进行离子掺杂工艺510，掺杂离子为刻蚀抑制离子。

所述刻蚀抑制离子用于在后续去除部分厚度的过渡隔离层302的工艺过程中，降低对所述过渡隔离层302的去除速率。

需要说明的是，所述离子掺杂工艺510以所述阻挡层500为掩膜，所述阻挡层500覆盖所述拐角处(如图6中的区域B所示)的过渡隔离层302，因此，所述拐角处的过渡隔离层302未受到所述离子掺杂工艺510的影响。也就是说，所述拐角处以外区域的过渡隔离层302内掺杂有所述刻蚀抑制离子，所述拐角处的过渡隔离层302内未掺杂有所述刻蚀抑制离子，相应的，所述拐角处过渡隔离层302材料，与所述拐角处以外区域的过渡隔离层302材料中的各原子百分含量不相同；后续去除部分厚度的过渡隔离层302以形成隔离结构时，对所述拐角处以外区域的过渡隔离层302的刻蚀速率，小于对所述拐角处过渡隔离层302的刻蚀速率，因此可以对所述过渡隔离层302的凹面形貌进行补偿，改善或去除足部(footing)现象，使隔离结构的顶部形貌趋于平面。

还需要说明的是，为了避免向所述过渡隔离层302内引入杂质离子，所述刻蚀抑制离子采用与所述过渡隔离层302材料所含元素相对应的离子。本实施例中，所述过渡隔离层302的材料为氧化硅，所述刻蚀抑制离子为Si离子。在另一实施例中，所述过渡隔离层的材料为氧化硅，所述刻蚀抑制离子还可以为O离子。在其他实施例中，所述过渡隔离层的材料为氮化硅时，所述刻蚀抑制离子包括Si离子或N离子；所述过渡隔离层的材料为氮氧化硅，所述刻蚀抑制离子包括O离子、Si离子或N离子。

需要说明的是，所述离子掺杂工艺510的离子注入角度不宜过大，否则容易导致所述刻蚀抑制离子被注入进所述鳍部310或所述拐角处的过渡隔离层302内。为此，本实施例中，所述离子掺杂工艺510的离子注入角度为0度至20度。

还需要说明的是，所述离子掺杂工艺510的注入的离子能量不宜过小，也不宜过大。如果注入的离子能量过小，容易导致受到所述刻蚀抑制离子影响的过渡隔离层302的厚度过小，形成隔离结构后，对所述过渡隔离层302的凹面形貌的补偿效果不明显，容易导致形成的隔离结构在所述拐角处(如图6中的区域B所示)具有足部；如果注入的离子能量过大，容易导致受到所述刻蚀抑制离子影响的过渡隔离层302的厚度过大，形成隔离结构后，对所述过渡隔离层302的凹面形貌的补偿效果过于明显，反而容易导致所述拐角处的隔离结构厚度，小于所述拐角处以外区域的隔离结构厚度，即所述隔离结构的顶部形貌为凸面，从而对所述隔离结构的形成质量造成不良影响。为此，本实施例中，注入的离子能量为1Kev至30Kev。

还需要说明的是，注入的离子剂量不宜过小，也不宜过大。如果注入的离子剂量过小，所述刻蚀抑制离子对减小所述拐角处以外区域过渡隔离层302的刻蚀速率的效果不明显，形成隔离结构后，对所述过渡隔离层302的凹面形貌的补偿效果不明显，容易导致形成的隔离结构在所述拐角处具有足部；如果注入的离子剂量过大，在形成隔离结构时，容易导致对所述拐角处以外区域的过渡隔离层302的刻蚀速率过小，反而容易导致所述拐角处的隔离结构厚度，小于所述拐角处以外区域的隔离结构厚度，即所述隔离结构的顶部形貌为凸面，从而对所述隔离结构的形成质量造成不良影响。为此，本实施例中，注入的离子剂量为1E13原子每平方厘米至1E17原子每平方厘米。

还需要说明的是，对所述过渡隔离层302进行离子掺杂工艺510后，所述形成方法还包括：对所述过渡隔离层302进行退火处理。

所述退火处理用于促进所述刻蚀抑制离子更均匀地再扩散，从而提高所述刻蚀抑制离子用于降低刻蚀速率的效果。

可以采用激光退火、尖峰退火或快速热退火工艺进行所述退火处理。本实施例中，所述退火处理为尖峰退火工艺。

具体地，所述尖峰退火工艺的工艺参数包括：退火温度为950摄氏度至1050摄氏度，压强为一个标准大气压。

参考图9，去除所述阻挡层500(如图8所示)。

本实施例中，采用湿法刻蚀工艺去除所述阻挡层500。具体地，所述阻挡层500的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。

在其他实施例中，还可以采用干法刻蚀工艺、或湿法刻蚀工艺和干法刻蚀工艺的混合工艺，去除所述阻挡层。

参考图10，去除所述阻挡层500后(如图8所示)，去除第二厚度的过渡隔离层302(如图9所示)，形成隔离结构303。

所述隔离结构303作为半导体结构的隔离结构，用于对相邻器件起到隔离作用。本实施例中，所述隔离结构303的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。

需要说明的是，所述隔离结构303的厚度与所述鳍部310的高度之比大于等于1/4小于或等于1/2。本实施例中，所述隔离结构303的厚度与所述鳍部310的高度之比为1/2。相应的，为了形成满足目标厚度值的隔离结构303，所述第二厚度的值为

至

本实施例中，采用湿法刻蚀工艺去除所述第二厚度的过渡隔离层302，所述湿法刻蚀工艺采用的溶液为氢氟酸。在另一实施例中，还可以采用干法刻蚀工艺去除第二厚度的过渡隔离层。

需要说明的是，为了使所述第二厚度的值满足工艺目标值，将所述湿法刻蚀工艺的工艺参数控制在合理范围内。本实施例中，所述湿法刻蚀工艺的工艺时间为5秒至500秒，所述氢氟酸的体积浓度比为1:2000至1:100。

结合参考图11，示出了所述过渡隔离层302(如图9所示)的去除量和所述过渡隔离层302的刻蚀时间相关的变化曲线图，横坐标表示所述过渡隔离层302的刻蚀时间，纵坐标表示所述过渡隔离层302的去除量。图11中曲线610表示未掺杂有刻蚀抑制离子的过渡隔离层302随刻蚀时间变化的去除量；曲线620和曲线630表示掺杂有刻蚀抑制离子的过渡隔离层302随刻蚀时间变化的去除量；曲线640表示掺杂有刻蚀抑制离子、且在所述离子掺杂工艺510后(如图8所示)经历退火处理的过渡隔离层302随刻蚀时间变化的去除量。

其中，曲线620和曲线630的区别在于：对所述过渡隔离层302进行离子掺杂工艺510的步骤中，对曲线620所对应的过渡隔离层302注入的离子剂量，小于对曲线630所对应的过渡隔离层302注入的离子剂量。

由此可见，对所述过渡隔离层302进行离子掺杂工艺510以掺杂刻蚀抑制离子后，有利于降低对所述过渡隔离层302的去除速率，且注入的离子剂量越大，去除速率越小；此外，所述退火处理用于促进所述刻蚀抑制离子更均匀地再扩散，从而可以显著提高所述刻蚀抑制离子用于降低刻蚀速率的效果。

本实施例中，由于未被所述阻挡层500(如图8所示)覆盖的部分过渡隔离层302(如图8所示)内掺杂有所述刻蚀抑制离子，靠近所述鳍部310的部分过渡隔离层302因被所述阻挡层500覆盖而未掺杂有所述刻蚀抑制离子，因此所述拐角处(如图6中区域B所示)的过渡隔离层302材料，与所述拐角处以外区域的过渡隔离层302材料中的各原子百分含量不相同，相应的，对所述拐角处以外区域的过渡隔离层302的去除速率，小于对所述拐角处过渡隔离层302的去除速率；在去除第一厚度的初始隔离层301的过程中，相比远离所述鳍部310的初始隔离层301，对靠近所述鳍部310的初始隔离层301的去除速率较小，因此在所述拐角处，所述过渡隔离层302的厚度较厚，即相邻所述鳍部310之间的过渡隔离层302的顶部形貌为凹面；而后续去除第二厚度的过渡隔离层302以形成隔离结构303(如图10所示)的过程中，对掺杂有所述刻蚀抑制离子的过渡隔离层302的去除速率，小于对未掺杂有刻蚀抑制离子的过渡隔离层302的去除速率，也就是说，对所述拐角处的过渡隔离层302的去除速率较快，因此可以对所述凹面形貌进行补偿，使所述隔离结构303的顶部形貌趋于平面，从而可以提高所述隔离结构303的形成质量，进而优化半导体器件的电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种隔离结构的形成方法，其特征在于，包括：

提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；

在所述鳍部表面形成衬垫氧化层，所述衬垫氧化层用于修复所述鳍部；在相邻所述鳍部之间的衬底上形成初始隔离层，所述初始隔离层覆盖所述鳍部；

去除第一厚度的初始隔离层，形成过渡隔离层；

在凸出于所述过渡隔离层的鳍部侧壁以及所述鳍部和所述过渡隔离层的拐角处的过渡隔离层上形成阻挡层，所述阻挡层的厚度为

至

以所述阻挡层为掩膜，对所述过渡隔离层进行离子掺杂工艺，掺杂离子为刻蚀抑制离子；

去除所述阻挡层；

去除所述阻挡层后，去除第二厚度的过渡隔离层，形成隔离结构；

所述形成方法还包括：去除所述衬垫氧化层。

2.如权利要求1所述的隔离结构的形成方法，其特征在于，所述阻挡层的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。

3.如权利要求1所述的隔离结构的形成方法，其特征在于，形成所述阻挡层的步骤包括：形成保形覆盖所述鳍部的阻挡膜，所述阻挡膜还覆盖所述过渡隔离层表面；

采用无掩膜刻蚀工艺，去除所述鳍部顶部以及过渡隔离层上的阻挡膜，在凸出于所述过渡隔离层的鳍部侧壁上形成阻挡层。

4.如权利要求3所述的隔离结构的形成方法，其特征在于，采用原子层沉积工艺形成所述阻挡膜。

5.如权利要求4所述的隔离结构的形成方法，其特征在于，所述阻挡膜的材料为氮化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入含硅和氮的前驱体，工艺温度为400摄氏度至600摄氏度，压强为1毫托至10毫托，前驱体的气体总流量为1500sccm至4000sccm，沉积次数为15次至100次。

6.如权利要求1所述的隔离结构的形成方法，其特征在于，所述刻蚀抑制离子采用与隔离结构材料所含元素相对应的离子。

7.如权利要求1所述的隔离结构的形成方法，其特征在于，所述隔离结构的材料为氧化硅，所述刻蚀抑制离子包括O离子或Si离子。

8.如权利要求1所述的隔离结构的形成方法，其特征在于，所述隔离结构的材料为氮化硅，所述刻蚀抑制离子包括Si离子或N离子。

9.如权利要求1所述的隔离结构的形成方法，其特征在于，所述隔离结构的材料为氮氧化硅，所述刻蚀抑制离子包括O离子、Si离子或N离子。

10.如权利要求1所述的隔离结构的形成方法，其特征在于，所述离子掺杂工艺的步骤包括：注入的离子能量为1Kev至30Kev，注入的离子剂量为1E13原子每平方厘米至1E17原子每平方厘米，注入角度为0度至20度。

11.如权利要求1所述的隔离结构的形成方法，其特征在于，所述第一厚度的值为

至

所述第二厚度的值为

至

12.如权利要求1所述的隔离结构的形成方法，其特征在于，采用干法刻蚀工艺去除第一厚度的初始隔离层，所述干法刻蚀工艺为SiCoNi刻蚀工艺。

13.如权利要求12所述的隔离结构的形成方法，其特征在于，所述SiCoNi刻蚀工艺的步骤包括：以三氟化氮和氨气作为反应气体以生成刻蚀气体；

通过所述刻蚀气体去除第一厚度的初始隔离层，形成副产物；

进行退火工艺，将所述副产物升华分解为气态产物；

通过抽气方式去除所述气态产物。

14.如权利要求13所述的隔离结构的形成方法，其特征在于，所述SiCoNi刻蚀工艺的工艺参数包括：三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为100sccm至1000sccm，腔室压强为1Torr至50Torr，工艺时间为10S至500S，所述退火工艺的温度为100℃至200℃。

15.如权利要求1所述的隔离结构的形成方法，其特征在于，采用湿法刻蚀工艺去除第二厚度的过渡隔离层，所述湿法刻蚀工艺所采用的溶液为氢氟酸，工艺时间为5秒至500秒，所述氢氟酸的体积浓度比为1:2000至1:100。

16.如权利要求1所述的隔离结构的形成方法，其特征在于，对所述过渡隔离层进行离子掺杂工艺后，去除所述阻挡层之前，所述形成方法还包括：对所述过渡隔离层进行退火处理。

17.如权利要求16所述的隔离结构的形成方法，其特征在于，所述退火处理为激光退火、尖峰退火或快速热退火工艺。

18.如权利要求17所述的隔离结构的形成方法，其特征在于，所述退火工艺为尖峰退火工艺；

所述尖峰退火工艺的工艺参数包括：退火温度为950摄氏度至1050摄氏度，压强为一个标准大气压。

19.如权利要求1所述的隔离结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述阻挡层；所述阻挡层的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。

Images