CN112928061A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112928061A
CN112928061A CN201911235501.7A CN201911235501A CN112928061A CN 112928061 A CN112928061 A CN 112928061A CN 201911235501 A CN201911235501 A CN 201911235501A CN 112928061 A CN112928061 A CN 112928061A
Authority
CN
China
Prior art keywords
barrier layer
opening
layer
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911235501.7A
Other languages
English (en)
Inventor
吴威威
孟晋辉
师兰芳
郑春生
张文广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911235501.7A priority Critical patent/CN112928061A/zh
Publication of CN112928061A publication Critical patent/CN112928061A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有介质层，介质层的材料为含氧材料；在介质层中形成开口；利用原子层沉积工艺在开口的侧壁形成阻挡层，阻挡层至少包括覆盖开口的侧壁表面的第一阻挡层，且在形成第一阻挡层的过程中，原子层沉积工艺采用含氢的改性前驱体。本发明在形成第一阻挡层的过程中，利用含氢的改性前驱体，以在开口的侧壁表面形成羟基键，羟基键比较容易吸附原子层沉积工艺所采用的反应前驱体，从而提高了阻挡层的厚度均一性，相应提高了阻挡层的性能，进而提高半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
原子层沉积(atomic layer deposition，ALD)工艺通常是在保持负压(低于大气压的压力)的沉积腔室内沉积连续的多个单原子层到基底上。该工艺包括多次子沉积步骤，所述子沉积步骤包括：将第一反应前驱体通入沉积腔室中，所述第一反应前驱体吸附在基底表面；停止向沉积腔室中通入所述第一反应前驱体，使惰性吹扫气体流经沉积腔室中，以便从沉积腔室中去除没有吸附到基底上的剩余第一反应前驱体；将第二反应前驱体通入沉积腔室中，所述第二反应前驱体与吸附在基底表面的第一反应前驱体反应；停止向沉积腔室中通入所述第二反应前驱体，使惰性吹扫气体流经沉积腔室中，以便将所述第二反应前驱体与所述第一反应前驱体反应后的副产物排出沉积腔室。
在现有的半导体制作工艺中，原子层沉积工艺主要运用在线宽较小、深宽比较大的孔洞、开口或沟槽中。随着半导体器件制作工艺的进一步发展，器件的特征尺寸越来越小，因此，孔洞、开口或沟槽的深宽比也越来越大，从而导致原子层沉积工艺的难度增大。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有介质层，所述介质层的材料为含氧材料；在所述介质层中形成开口；利用原子层沉积工艺在所述开口的侧壁形成阻挡层，所述阻挡层至少包括覆盖所述开口的侧壁表面的第一阻挡层，且在形成所述第一阻挡层的过程中，所述原子层沉积工艺采用含氢的改性前驱体。
相应的，本发明实施例还提供一种半导体结构，包括：基底；介质层，位于所述基底上，所述介质层的材料为含氧材料；开口，位于所述介质层中；阻挡层，位于所述开口的侧壁，所述阻挡层利用原子层沉积工艺所形成，所述阻挡层至少包括覆盖所述开口的侧壁表面的第一阻挡层，且在形成所述第一阻挡层的过程中，所述原子层沉积工艺采用含氢的改性前驱体。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例利用原子层沉积工艺在开口的侧壁形成阻挡层，所述阻挡层至少包括覆盖开口的侧壁表面的第一阻挡层，且在形成所述第一阻挡层的过程中，所述原子层沉积工艺采用含氢的改性前驱体；其中，介质层的材料为含氧材料，通过含氢的改性前驱体，使氢与氧能够相反应，以在所述开口的侧壁表面形成羟基(-OH)键，从而实现对开口的侧壁表面的改性，羟基键比较容易吸附原子层沉积工艺所采用的反应前驱体，从而为反应前驱体提供了良好的吸附环境，也就是说，通过含氢的改性前驱体，提高了原子层沉积所采用的反应前驱体在开口的侧壁表面的吸附能力和吸附量，而且，氢的原子质量较小，含氢的改性前驱体比较容易到达开口的底部位置处，从而提高氢原子在各深度位置处的开口侧壁的吸附量均一性，因此，综合上述两个因素，提高了位于所述开口侧壁的阻挡层的厚度均一性，从而提高阻挡层的性能，进而提高半导体结构的性能。
附图说明
图1至图2是一种半导体结构的形成方法中各步骤对应的结构示意图；
图3是采用图1至图2所示形成方法形成的阻挡层的局部区域的电镜图；
图4至图8是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图9至图10是图4至图8所示实施例中形成第一阻挡层的原理示意图；
图11是采用图4至图8所示形成方法形成的第一阻挡层的局部区域的电镜图；
图12至图18是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
随着半导体器件制作工艺的进一步发展，器件的特征尺寸越来越小，因此，孔洞、开口或沟槽的深宽比也越来越大，这增加了原子层沉积工艺的难度，从而容易导致半导体结构的性能下降。
现结合一种半导体结构的形成方法分析半导体结构的性能下降的原因。图1至图2是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，基底10上形成介质层20，介质层20中形成有开口25；利用原子层沉积工艺，形成保形覆盖开口25的侧壁和底部、以及介质层20顶部的阻挡材料层35。
作为一种示例，基底10上形成有栅极结构11，栅极结构11两侧的基底10内形成有源漏掺杂区12，介质层20覆盖源漏掺杂区12，开口25位于栅极结构11两侧且贯穿源漏掺杂区12上方的介质层20，开口25用于为后续形成接触孔插塞提供空间位置。阻挡材料层35为绝缘材料，例如为氮化硅。
参考图2，去除介质层20顶部以及开口25底部的阻挡材料层35(如图1所示)，保留开口20侧壁的剩余阻挡材料层35作为阻挡层30。
阻挡层30用于防止接触孔插塞中的导电材料扩散至介质层20中，以提高半导体结构的性能。但是，结合参考图3，图3是采用上述方法形成的阻挡层30的局部区域的电镜图，原子层沉积工艺所采用的反应前驱体比较难以到达开口25底部，这导致反应前驱体比较难吸附在靠近开口25底部位置处的开口25侧壁表面，而且随着器件特征尺寸的减小，开口25的深宽比越来越大，这进一步增大了反应前驱体到达开口25底部的难度，因此，阻挡材料层35的台阶覆盖性较差，且从开口25顶部指向底部的方向上，位于开口25侧壁的阻挡材料层35的厚度逐渐减小，从而导致阻挡层30的厚度均一性下降，进而导致阻挡层30的性能下降。例如：阻挡层30的防扩散效果变差。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有介质层，所述介质层的材料为含氧材料；在所述介质层中形成开口；利用原子层沉积工艺在所述开口的侧壁形成阻挡层，所述阻挡层至少包括覆盖所述开口的侧壁表面的第一阻挡层，且在形成所述第一阻挡层的过程中，所述原子层沉积工艺采用含氢的改性前驱体。通过含氢的改性前驱体，提高了位于开口侧壁的阻挡层的厚度均一性，从而提高阻挡层的性能，进而提高半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图8是本发明半导体结构的形成方法一实施例中各步骤对应的示意图。
参考图4，提供基底100，基底上形成有介质层200，介质层200的材料为含氧材料。
本实施例中，基底100为衬底。具体地，基底100的材料为硅。在另一些实施例中，基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，基底还能够为绝缘体上的硅基底衬底或者绝缘体上的锗衬底基底等其他类型的衬底基底。在其他实施例中，基底包括衬底以及凸出于所述衬底的鳍部。
本实施例中，基底100上形成有栅极结构110。栅极结构110下方的部分基底100用于作为沟道区域。栅极结构110可以为多晶硅栅结构，也可以为金属栅结构。具体地，栅极结构110为多晶硅栅结构，包括栅介质层111以及位于栅介质层111上的栅极层112。作为一种实施例，栅介质层111的材料为氧化硅，栅极层112的材料为多晶硅。在其他实施例中，当栅极结构为金属栅结构时，栅极结构相应包括高k栅介质层以及位于高k栅介质层上的金属栅极层。
栅极结构110两侧的基底100内形成有源漏掺杂区120，源漏掺杂区120用于作为待形成半导体结构的源区或者漏区。源漏掺杂区120中的掺杂离子类型与待形成的半导体结构对应的晶体管导电类型相同。例如：当待形成的半导体结构为P型晶体管时，源漏掺杂区120中的掺杂离子类型为P型，P型离子为B离子、Ga离子或In离子；当待形成的半导体结构为N型晶体管时，源漏掺杂区120中的掺杂离子类型为N型，N型离子为P离子、As离子或Sb离子。
作为一种示例，源漏掺杂区120通过对栅极结构110两侧的基底100进行离子注入的方式形成。在其他实施例中，源漏掺杂区也可以通过外延的方式形成，源漏掺杂区相应形成于外延层中。其中，当待形成的半导体结构为P型晶体管时，外延层的材料为Si或SiGe；当待形成的半导体结构为N型晶体管时，外延层的材料为Si、SiP或SiC。
本实施例中，介质层200覆盖源漏掺杂区120。具体地，介质层200还覆盖栅极结构110。介质层200用于为后续接触孔插塞的形成提供工艺平台，还用于对相邻晶体管起到隔离作用。介质层200可以单层结构，也可以为叠层结构。作为一种实施例，介质层200为单层结构，介质层200的材料为氧化硅。在其他实施例中，介质层的材料还可以为氮化硅或氮氧化硅等绝缘材料。
参考图5，在介质层200中形成开口205。
开口205用于为后续接触孔插塞的形成提供空间位置。因此，开口205位于栅极结构110两侧且贯穿源漏掺杂区120上方的介质层200。
本实施例中，利用各向异性的干法刻蚀工艺，刻蚀栅极结构110两侧的介质层200，形成开口205。通过选用各向异性的干法刻蚀工艺，有利于提高所述开口205的侧壁形貌质量。
需要说明的是，随着器件特征尺寸的逐渐减小，开口205的深宽比也越来越大。本实施例中，开口205的深度大于或等于20纳米，开口205的深宽比大于或等于7。例如：开口205的深宽比为7至8。
本实施例中，开口205仅位于源漏掺杂区120上方的介质层200中。在其他实施例中，开口还可以贯穿栅极结构上方的介质层。
参考图6，利用原子层沉积工艺在开口205的侧壁形成阻挡层300，阻挡层300至少包括覆盖开口205的侧壁表面的第一阻挡层310，且在形成第一阻挡层310的过程中，原子层沉积工艺采用含氢的改性前驱体。
介质层200的材料为含氧材料，通过含氢的改性前驱体，氢与氧能够相反应，以在开口205的侧壁表面形成羟基(-OH)键，实现对开口205的侧壁表面的改性，羟基键比较容易吸附原子层沉积工艺所采用的反应前驱体，从而为反应前驱体提供了良好的吸附环境；也就是说，通过含氢的改性前驱体，提高了反应前驱体在开口205的侧壁表面的吸附能力和吸附量，容易使各深度位置处的开口205侧壁表面达到接近饱和的吸附量；而且，氢的原子质量较小，含氢的改性前驱体比较容易到达开口205的底部位置处，从而提高氢原子在各深度位置处的开口205侧壁的吸附量均一性，因此，综合上述两个因素，提高了第一阻挡层310的厚度均一性，这相应提高了阻挡层300的厚度均一性，从而提高了阻挡层300的性能，进而有利于提高半导体结构的性能。
本实施例中，介质层200的材料为氧化硅，因此氢还会与硅相反应，以在开口205的侧壁表面形成硅-氢(Si-H)键，硅-氢键也比较容易吸附反应前驱体。
结合参考图11，示出了采用上述方法形成的第一阻挡层310的局部区域的电镜图。如图11所示，自所述开口205(如图6所示)顶部指向底部的方向上，位于所述开口205侧壁的阻挡层300的厚度均一性较好。
本实施例中，利用原子层沉积工艺形成阻挡层300，因此，在形成阻挡层300后，阻挡层300保形覆盖开口205的侧壁和底部以及介质层200的顶部，相应的，通过前述方法形成的第一阻挡层310的台阶覆盖性较高，在靠近开口205的底部位置处，第一阻挡层310的台阶覆盖性达到91.7％左右，从而提高了阻挡层300的台阶覆盖性。
本实施例中，所述原子层沉积工艺为等离子体增强原子层沉积(plasma-enhancedatomic layer deposition，PEALD)工艺。等离子体增强原子层沉积工艺的工艺温度较低，能够降低对半导体结构的性能的影响、减小热预算，而且，等离子体增强原子层沉积工艺的工艺可控性更高。相应的，所述原子层沉积工艺的改性前驱体和各反应前驱体通过等离子实现离化并激发，从而使改性前驱体和各反应前驱体以脉冲形式通入到沉积腔室中。
本实施例中，所述改性前驱体为氢气。在其他实施例中，所述改性前驱体还可以为氘气或氢的同位素气体。
第一阻挡层310的材料为含氮的介质材料，第一阻挡层310的材料可以包括氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。通过选用含氮的介质材料，使第一阻挡层310具有较高的致密度，从而提高阻挡层300的防扩散作用；而且，通过选用介质材料，使所述第一阻挡层310能够通过原子层沉积工艺形成。本实施例中，第一阻挡层310的材料为氮化硅。氮化硅易于通过原子层沉积工艺形成，氮化硅的工艺兼容性高，且有利于降低工艺成本、易于形成。
在形成第一阻挡层310的步骤中，原子层沉积工艺的步骤包括：进行至少一次子层沉积工艺。具体地，子层沉积工艺包括：将第一反应前驱体通入沉积腔室中，第一反应前驱体吸附在开口205的侧壁表面；第一反应前驱体吸附在开口205的侧壁表面之后，将未吸附在开口205的侧壁表面的多余的第一反应前驱体排出沉积腔室；将多余的第一反应前驱体排出沉积腔室之后，将第二反应前驱体和含氢的改性前驱体通入沉积腔室中，改性前驱体对开口205的侧壁表面进行改性，第二反应前驱体与第一反应前驱体反应；将第二反应前驱体与第一反应前驱体反应后的副产物排出沉积腔室。
通常，在第一次子层沉积工艺的过程中，将第一反应前驱体通入沉积腔室中后，第一反应前驱体在开口205的侧壁表面的吸附能力较差，因此，将未吸附在开口205的侧壁表面的多余的第一反应前驱体排出沉积腔室的步骤中，会排出大量第一反应前驱体；将第二反应前驱体和含氢的改性前驱体通入沉积腔室中后，含氢的改性前驱体对开口205的侧壁表面的改性，以在开口205的侧壁表面形成羟基键。相应的，在相继进行的第二次子层沉积工艺的过程中，将第一反应前驱体通入沉积腔室中后，羟基键对第一反应前驱体的吸附能力较高，提高了第一反应前驱体在开口205的侧壁表面的吸附能力和吸附量，从而使更多的第二反应前驱体与第一反应前驱体相反应。综上，前一次子层沉积工艺中的含氢的改性前驱体用于为相继进行的后一次子层沉积工艺提供吸附环境。
而且，如果将含氢的改性前驱体单独通入沉积腔室，则含氢的改性前驱体容易直接被排出沉积腔室，因此，将第二反应前驱体和所述含氢的改性前驱体同时通入沉积腔室中，以提高含氢的改性前驱体在沉积腔室中的稳定性，从而保证该沉积工艺的正常进行。
本实施例中，第一阻挡层310的材料为氮化硅，因此，在形成第一阻挡层310的过程中，第一反应前驱体为硅源气体，例如SiH2I2或SiH2Cl2，第二反应前驱体为氮源气体，例如N2或NH3。作为一种示例，第一反应前驱体为SiH2I2，第二反应前驱体为N2。需要说明的是，第二反应前驱体为氮源气体，从而使得第一阻挡层310表面是氮原子层，从而有利于提高第一阻挡层310的耐刻蚀度。
本实施例中，在形成第一阻挡层310的过程中，每一次的子层沉积工艺的过程中，在第二反应前驱体与第一前驱体反应之后，将清扫气体通入沉积腔室中并排出沉积腔室，从而将第二反应前驱体与第一反应前驱体反应后的副产物排出沉积腔室。清扫气体包括氮气，从而减小对下一次子层沉积工艺的影响。
子层沉积工艺的次数根据第一阻挡层310的目标厚度以及第一阻挡层310所需覆盖的面积而定，随着子层沉积工艺的次数增加，第一阻挡层310的厚度相应增加。本实施例中，进行多次子层沉积工艺后，形成满足目标厚度的第一阻挡层310。
图9和图10示出了形成第一阻挡层310的原理示意图。如图9和图10所示，在前一次子沉积工艺中，将含氢的改性前驱体通入到沉积腔室中后，改性前驱体吸附在开口205的侧壁表面和底部表面以及开口205的顶部表面，以形成羟基键或硅-氢键。相应的，在相继进行的后一次子沉积工艺中，第一反应前驱体(例如为SiH2I2)通入到沉积腔室中后，被离化为SiH-键，SiH-键与羟基键或硅-氢键相结合；将第一反应前驱体与改性前驱体相结合后的副产物排出沉积腔室后，从而在开口205的侧壁表面和底部表面以及开口205的顶部表面形成一层硅的单原子层；将改性前驱体和第二反应前驱体(例如N2)通入沉积腔室中后，氮原子与硅的单原子层发生反应，而改性前驱体继续吸附在未形成有单原子层的区域形成羟基键或硅-氢键；将第二反应前驱体与第一反应前驱体反应后的副产物排出沉积腔室之后，从而形成一层Si-N膜。其中，在后续的子沉积工艺中，改性前驱体还会吸附在Si-N膜表面，以形成N-H键，N-H键也很容易吸附第一反应前驱体并与SiH-键相结合，从而在一层Si-N膜上形成另一层Si-N膜。所以，通过进行多次子层沉积工艺，可形成多层Si-N膜，且多层Si-N膜的叠加构成第一阻挡层310。
本实施例中，在形成第一阻挡层310的过程中，原子层沉积工艺的参数包括：第一反应前驱体的气体流量为0.001sccm至1sccm，第二反应前驱体的气体流量为1sccm至1000sccm，源射频功率为500W至1000W，腔室压强为10torr至30torr，工艺温度为300℃至400℃。
第一反应前驱体的气体流量的气体流量不宜过小，也不宜过大。如果第一反应前驱体的气体流量的气体流量过小，单层Si-N膜的覆盖面积则过小，从而导致制造效率下降；在每一次子沉积工艺过程中，第一反应前驱体的吸附量具有饱和值，如果第一反应前驱体的气体流量的气体流量过大，也容易造成工艺资源和成本的浪费。为此，本实施例中，第一反应前驱体的气体流量为0.001sccm至1sccm。例如为0.01sccm、0.015sccm、0.05sccm、0.5sccm。
因此，本实施例中，根据第一反应前驱体的气体流量，第二反应前驱体的气体流量为1sccm至1000sccm，例如为10sccm、15sccm、20sccm、50sccm。
源射频功率越大，则对各反应前驱体以及改性前驱体的解离能力越强，但是，当源射频功率过大时，则会导致解离的均一性变差，从而导致第一阻挡层310的厚度均一性变差，进而影响阻挡层300的厚度均一性。为此，本实施例中，源射频功率为500W至1000W，例如为600W、700W、800W。
腔室压强越小，沉积腔室中的真空度越高，则各反应前驱体以及改性前驱体解离后，会被过早地从沉积腔室中排出，即会导致反应时间的缩短，从而导致第一阻挡层310的形成质量和厚度均一性变差，而且，本实施例采用等离子体增强原子层沉积工艺，等离子的产生需要媒介，如果压强越小，还容易出现无法产生等离子体的情况，从而影响该沉积工艺的正常进行；如果压强过大，则容易导致无法将反应前驱体、含氢的改性前驱体或副产物排出腔室。为此，本实施例中，腔室压强为10torr至30torr，例如为15torr、20torr、25torr。
提高工艺温度有利于提升解离和反应的速度，工艺温度过低时，容易导致解离或反应的速度过慢；但是，当工艺温度过高时，容易对半导体结构的性能产生不良影响，且还会导致热预算的增加。为此，本实施例中，工艺温度为300℃至400℃，例如为350℃。
相应的，根据第一反应前驱体的气体流量，合理调节改性前驱体的气体流量，以保证为第一反应前驱体的提供良好的吸附环境。改性前驱体的气体流量不宜过小，也不宜过大。如果改性前驱体的气体流量过小，则容易导致改性前驱体对开口205的侧壁表面的改性效果变差，难以保证含氢的改性前驱体能够到达开口205的底部位置处，且难以保证靠近开口205底部位置处的开口205侧壁表面具有足够的羟基键或硅-氢键，从而降低对反应前驱体的吸附效果，进而不利于提高阻挡层300的厚度均一性以及台阶覆盖性；如果改性前驱体的气体流量过大，则当改性前驱体能够使各深度位置处的开口205侧壁表面达到接近饱和的吸附量时，反而会造成工艺成本和资源的浪费。为此，本实施例中，所述改性前驱体的气体流量为1sccm至5sccm，例如为2sccm、3sccm。
本实施例中，阻挡层300为叠层结构，阻挡层300还包括保形覆盖第一阻挡层310的第二阻挡层320，第二阻挡层320和第一阻挡层310在同一沉积腔室(chamber)中依次连续形成，且第二阻挡层320的耐刻蚀度大于第一阻挡层310的耐刻蚀度。
在半导体结构的形成过程中，后续通常还包括湿法刻蚀的制程，例如会采用稀释的氢氟酸(DHF)进行湿法刻蚀。由前述内容可知，在形成第一阻挡层310的过程中，由于采用了含氢的改性前驱体，因此，第一阻挡层310中容易含有氢的杂质元素，氢的活跃性较高，这容易导致第一阻挡层310的湿法刻蚀速率(wet etch rate，WER)变高；因此，通过形成耐刻蚀度更高的第二阻挡层320，第二阻挡层320用于保护第一阻挡层310，提高阻挡层300的整体耐刻蚀度，相应降低阻挡层300的湿法刻蚀速率。
具体地，在形成第一阻挡层310后，在同一沉积腔室中，连续形成保形覆盖第一阻挡层310的第二阻挡层320，使得形成第二阻挡层320和第一阻挡层310的步骤较为连贯，阻挡层300不容易差产生缺陷，且还节省了工艺时间。其中，沉积腔室指的是沉积设备中用于实现膜层沉积的腔室。
本实施例中，采用相同的反应前驱体形成第一阻挡层310和第二阻挡层320。也就是说，在形成第一阻挡层310之后，停止向沉积腔室中通入含氢的改性前驱体即可，形成第一阻挡层310和第二阻挡层320的工艺兼容性高、工艺改动小。
以前述形成第一阻挡层310时的子层沉积工艺作为第一子层沉积工艺，在形成第二阻挡层320的步骤中，原子层沉积工艺的步骤包括：进行至少一次第二子层沉积工艺。具体地，第二子层沉积工艺的步骤包括：将第一反应前驱体通入沉积腔室中，第一反应前驱体吸附在第一阻挡层310的表面；第一反应前驱体吸附在第一阻挡层310的表面后，将未吸附在第一阻挡层310表面多余的第一反应前驱体排出沉积腔室；将多余的第一反应前驱体排出沉积腔室后，将第二反应前驱体通入沉积腔室中，第二反应前驱体与吸附在第一阻挡层310表面的第一反应前驱体反应；将第二反应前驱体与第一反应前驱体反应后的副产物排出沉积腔室。
本实施例中，在每一次的第二子层沉积工艺的过程中，在第二反应前驱体与第一反应前驱体反应后，将清扫气体通入沉积腔室中并排出沉积腔室，从而将第二反应前驱体与第一反应前驱体反应后的副产物随清扫气体排出沉积腔室。其中，清扫气体包括氮气，从而减小对下一次第二子层沉积工艺的影响。
本实施例中，末次的第一子层沉积工艺中将第二反应前驱体与第一反应前驱体反应后的副产物排出沉积腔室的步骤，与首次的第二子层沉积工艺中将第一反应前驱体通入沉积腔室中的步骤连续进行，从而依次连续形成第一阻挡层310以及保形覆盖第一阻挡层310的第二阻挡层320。
本实施例中，在形成第二阻挡层320的过程中，将第二反应前驱体与第一反应前驱体反应后的副产物排出沉积腔室之后，也就是说，在完成一次第二子层沉积工艺后，紧接着将第一反应前驱体通入沉积腔室中，直至完成所有的第二子层沉积工艺的步骤，从而形成第二阻挡层320。
需要说明的是，阻挡层300的厚度不宜过小，也不宜过大。如果阻挡层300的厚度过小，则容易降低阻挡层300用于防止接触孔插塞中的导电材料扩散至介质层200中的效果；如果阻挡层300的厚度过大，则阻挡层300所占据的空间过大，从而对接触孔插塞的形成质量和性能产生影响。为此，本实施例中，阻挡层300的厚度为3纳米至4纳米，例如为3.5纳米。
还需要说明的是，当阻挡层300包括第二阻挡层320和第一阻挡层310时，第一阻挡层310的厚度不宜过小，也不宜过大。如果第一阻挡层310的厚度过小，容易导致第一阻挡层310的厚度均一性、以及第一阻挡层310的台阶覆盖性较差，这相应会降低阻挡层300的厚度均一性和台阶覆盖性，从而降低阻挡层300的性能；如果第一阻挡层310的厚度过大，则第二阻挡层320的厚度相应过小，从而容易降低第二阻挡层320对第一阻挡层310的保护效果，不利于提高阻挡层300的湿法刻蚀速率。因此，本实施例中，第一阻挡层310的厚度为2纳米至2.5纳米，例如为2.1纳米、2.3纳米。
此外，本实施例以阻挡层300为叠层结构为例进行说明。在其他实施例中，阻挡层还可以为单层结构，即阻挡层仅包括第一阻挡层。
参考图7，所述形成方法还包括：去除位于开口205底部以及介质层200顶部的阻挡层300。
通过去除位于开口205底部以及介质层200顶部的阻挡层300，保留开口205侧壁的阻挡层300，从而为后续形成接触孔插塞准备。位于开口205侧壁的阻挡层300用于防止接触孔插塞中的导电材料扩散至介质层200中，从而提高半导体结构的性能。
本实施例中，采用无掩膜刻蚀工艺刻蚀阻挡层300，使得位于开口205侧壁的阻挡层300被保留。具体地，无掩膜刻蚀工艺为各向异性的干法刻蚀工艺。
参考图8，去除位于开口205底部以及介质层200顶部的阻挡层300之后，还包括：在开口205中形成电连接源漏掺杂区120的接触孔插塞130。
接触孔插塞130与源漏掺杂区120电连接相接触，接触孔插塞130用于实现源漏掺杂区120与其他电路的电连接。本实施例中，接触孔插塞130的材料为W，可以采用化学气相沉积、溅射或电镀的方式形成。在其他实施例中，接触孔插塞的材料还可以是Al、Cu、Ag或Au等金属材料。
图12至图18是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，不再赘述。本实施例与前述实施例的不同之处在于：如图17所示，开口505用于作为阻断槽中的顶部阻断槽。
结合参考图12和图13，图12是俯视图，图13是图12沿CC1割线的剖面图，提供基底400(如图13所示)，基底400包括多个相邻的器件单元区400a以及位于相邻器件单元区之间的隔离区400b，器件单元区400a和隔离区400b的基底400上形成有栅极结构410，栅极结构410露出的基底400上形成有介质层500，介质层500覆盖栅极结构410的侧壁。
器件单元区400a用于形成器件，隔离区400b用于定义阻断结构的形成区域，阻断结构可以为单扩散阻断(single diffusion break，SDB)隔离结构。阻断结构用于在与栅极结构410延伸方向相垂直的方向上，实现相邻器件单元区400a的隔离。对基底400、栅极结构410和介质层500的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
参考图14，去除位于隔离区400b的栅极结构410，在介质层500中形成初始开口505a。
初始开口505a用于为后续形成开口做准备。
本实施例中，通过掩膜层(例如：光刻胶层)，以露出待去除的栅极结构410，并以掩膜层作为刻蚀去除，去除露出的栅极结构410，并在去除隔离区400b的栅极结构410之后，去除掩膜层。作为一种示例，采用干法刻蚀工艺，去除位于隔离区400b的栅极结构410，从而提高初始开口505a的形貌质量。
参考图15，去除位于隔离区400b的栅极结构410后，沿平行于基底400表面的方向对初始开口505a(如图13所示)的侧壁进行横向刻蚀，使初始开口505a形成开口505。
开口505作为顶部阻断槽，开口505用于定义阻断槽的形成位置。而且，开口505用于为后续形成阻挡层提供工艺基础。
本实施例中，采用湿法刻蚀工艺对初始开口505a露出的介质层500进行横向刻蚀。湿法刻蚀工艺具有各向同性的刻蚀特性，从而能够增大初始开口505a的开口尺寸，以形成开口尺寸更大的开口505。其中，开口505的开口尺寸可以根据工艺需求设定，例如：根据后续阻断槽的深度设定开口505的开口尺寸。
参考图16，利用原子层沉积工艺在开口505的侧壁形成阻挡层600，阻挡层600至少包括覆盖开口505的侧壁表面的第一阻挡层610，且在形成第一阻挡层610的过程中，原子层沉积工艺采用含氢的改性前驱体。
后续以阻挡层600为掩膜刻蚀开口505底部的部分厚度的基底400，在基底400中形成与顶部阻断槽相连通的底部阻断槽，底部阻断槽和顶部阻断槽构成相连通的阻断槽，阻断槽呈T字型。阻挡层600用于调节底部阻断槽的开口尺寸，因此，在形成顶部阻断槽的过程中，能够通过适当增大开口505的开口尺寸的方式，使得底部阻断槽的底部开口尺寸以及阻断槽的深度能够满足工艺需求，这相应增大了形成阻断槽的工艺窗口、降低了形成阻断槽的工艺难度。例如：受到刻蚀工艺的限制，沿开口505顶部指向底部的方向上，底部阻断槽的开口尺寸会逐渐减小，因此，通过适当增大开口505的开口尺寸、并与阻挡层600相配合，从而在阻断槽的深度满足工艺需求的同时，提高阻断槽的整体形貌质量，便于后续在阻断槽中填充阻断结构的材料。而且，在刻蚀基底400的过程中，阻挡层600能够对开口505侧壁露出的介质层500起到保护作用。
本实施例中，第一阻挡层610的材料为氮化硅。
本实施例中，阻挡层600还包括保形覆盖第一阻挡层610的第二阻挡层620，第二阻挡层620和第一阻挡层610在同一沉积腔室中依次连续形成，第二阻挡层620的耐刻蚀度大于第一阻挡层610的耐刻蚀度。
需要说明的是，阻挡层600保形覆盖开口505的侧壁和底部以及介质层500的顶部，因此，在形成阻挡层600后，还包括：采用无掩膜刻蚀工艺刻蚀阻挡层600，去除位于开口505底部和介质层500顶部的阻挡层600，保留位于开口505侧壁的阻挡层600，从而为后续刻蚀基底400做准备。具体地，无掩膜刻蚀工艺为各向异性的干法刻蚀工艺。
对阻挡层600的具体描述，可参考前述实施例中的描述，在此不再赘述。
参考图17，以位于开口505侧壁的阻挡层600为掩膜，刻蚀顶部阻断槽(即开口405)底部的部分厚度的基底400，在基底400中形成与顶部阻断槽相连通的底部阻断槽405。
底部阻断槽405和顶部阻断槽构成阻断槽(未标示)，从而为后续形成阻断结构提供空间位置。
本实施例中，采用各向异性的干法刻蚀工艺刻蚀顶部阻断槽底部的部分厚度的基底400，从而提高底部阻断槽405的侧壁平整度，也易于控制底部阻断槽405的开口尺寸和深度，进而提高半导体结构的性能。其中，通过前述形成阻挡层600的方式，阻挡层600的厚度均一性较好，即阻挡层600的性能较高，使得其掩膜作用得到保障。而且，第二阻挡层620的耐刻蚀度大于第一阻挡层610的耐刻蚀度，在刻蚀基底400的过程中，对阻挡层600的损耗更小，从而进一步保证其掩膜作用。
本实施例中，形成底部阻断槽405后，保留阻挡层600。阻挡层600为介电材料，通过保留阻挡层600，省去了采用额外的工艺去除阻挡层600的步骤，从而简化了工艺步骤。
参考图18，在阻断槽(未标示)中形成阻断结构700。具体地，在顶部阻断槽(即开口505)和底部阻断槽405中形成阻断结构700。所述阻断结构700用于实现相邻器件单元区400a的电隔离。
阻断结构700的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，阻断结构700的材料为氧化硅，提高阻断结构700在阻断槽中的粘附性，降低出现位错的概率。
相应的，本发明实施例还提供一种半导体结构。结合参考图7和图8，示出了本发明半导体结构一实施例的结构示意图，图7是未示意出接触孔插塞的结构示意图。
所述半导体结构包括：基底100；介质层200，位于所述基底100上，所述介质层200的材料为含氧材料；开口205，位于所述介质层200中；阻挡层300，位于所述开口205的侧壁，所述阻挡层300利用原子层沉积工艺所形成，所述阻挡层300至少包括覆盖所述开口205的侧壁表面的第一阻挡层310，且在形成所述第一阻挡层310的过程中，所述原子层沉积工艺采用含氢的改性前驱体。
在形成第一阻挡层310的过程中，通过含氢的改性前驱体，在开口205的侧壁表面形成羟基(-OH)键，羟基键比较容易吸附原子层沉积工艺所采用的反应前驱体，这相应提高了反应前驱体在开口205的侧壁表面的吸附能力和吸附量；而且，含氢的改性前驱体比较容易到达开口205的底部位置处，从而提高氢原子在各深度位置处的开口205侧壁的吸附量均一性；综合上述两个因素，提高了第一阻挡层310的厚度均一性，这相应提高了阻挡层300的厚度均一性，从而提高了阻挡层300的性能，进而提高半导体结构的性能。
本实施例中，基底100为衬底。在其他实施例中，所述基底包括衬底以及凸出于所述衬底的鳍部。
本实施例中，基底100上形成有栅极结构110。栅极结构110可以为多晶硅栅结构，也可以为金属栅结构。本实施例中，栅极结构110为多晶硅栅结构，包括栅介质层111以及位于栅介质层111上的栅极层112。
栅极结构110两侧的基底100内形成有源漏掺杂区120。源漏掺杂区120中的掺杂离子类型与待形成的半导体结构对应的晶体管导电类型相同。
介质层200覆盖源漏掺杂区120。具体地，介质层200还覆盖栅极结构110。介质层200用于为接触孔插塞的形成提供工艺平台，还用于隔离相邻晶体管。作为一种实施例，介质层200为单层结构，介质层200的材料为氧化硅。
对基底100、栅极结构110、源漏掺杂区120和介质层200的具体描述，可参考前述实施例的相应描述，在此不再赘述。
开口205用于为接触孔插塞的形成提供空间位置。因此，开口205位于栅极结构110两侧且贯穿源漏掺杂区120上方的介质层200。随着器件特征尺寸的逐渐减小，开口205的深宽比越来越大。本实施例中，开口205的深度大于或等于20纳米，开口205的深宽比大于或等于7，例如深宽比为7至8。
还需要说明的是，本实施例中，开口205仅位于源漏掺杂区120上方的介质层200中。在其他实施例中，所述开口还可以贯穿栅极结构上方的介质层。
本实施例中，阻挡层300位于开口205的侧壁，用于防止接触孔插塞中的导电材料扩散至介质层200中，从而提高半导体结构的性能。由前述记载可知，位于开口205侧壁的阻挡层300的厚度均一性较高，从而提高其防扩散效果。
本实施例中，介质层200的材料为氧化硅，在形成第一阻挡层310的过程中，氢还会与硅相反应，在开口205的侧壁表面形成硅-氢(Si-H)键，硅-氢键也比较容易吸附反应前驱体，从而进一步提高阻挡层300的厚度均一性。
第一阻挡层310的材料为含氮的介质材料，第一阻挡层310的材料可以包括氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，第一阻挡层310的材料为氮化硅。氮化硅的工艺兼容性高，有利于降低工艺成本、易于形成。
本实施例中，阻挡层300还包括保形覆盖第一阻挡层310的第二阻挡层320，第二阻挡层320的耐刻蚀度大于第一阻挡层310的耐刻蚀度。在半导体结构的形成过程中，通常还包括湿法刻蚀的制程。由前述内容可知，在形成第一阻挡层310的过程中，原子层沉积工艺采用含氢的改性前驱体，因此，第一阻挡层310中容易含有氢的杂质元素，这容易导致第一阻挡层310的湿法刻蚀速率变高；第二阻挡层320用于保护第一阻挡层310，从而提高阻挡层300的整体耐刻蚀度，相应降低阻挡层300的湿法刻蚀速率。
本实施例中，第二阻挡层320和第一阻挡层310的材料相同，且第二阻挡层320中不含有氢的杂质元素。因此，在形成阻挡层300的过程中，可以采用相同的反应前驱体依次连续形成第一阻挡层310和第二阻挡层320。
需要说明的是，如果阻挡层300的厚度过小，则容易降低阻挡层300用于防止接触孔插塞中的导电材料扩散至介质层200中的效果；如果阻挡层300的厚度过大，则阻挡层300所占据的空间过大，从而对接触孔插塞的形成质量和性能产生影响。为此，阻挡层300的厚度为3纳米至4纳米，例如为3.5纳米。
还需要说明的是，当阻挡层300包括第二阻挡层320和第一阻挡层310时，如果第一阻挡层310的厚度过小，容易导致第一阻挡层310的厚度均一性、以及第一阻挡层310的台阶覆盖性较差，这相应会降低阻挡层300的厚度均一性和台阶覆盖性，从而降低阻挡层300的性能；如果第一阻挡层310的厚度过大，则第二阻挡层320的厚度相应过小，从而容易降低第二阻挡层320对第一阻挡层310的保护效果，不利于提高阻挡层300的湿法刻蚀速率。因此，本实施例中，第一阻挡层310的厚度为2纳米至2.5纳米，例如为2.1纳米、2.3纳米。
此外，本实施例以阻挡层300为叠层结构为例进行说明。在其他实施例中，阻挡层还可以为单层结构，即所述阻挡层仅包括所述第一阻挡层。
如图8所示，所述半导体结构还包括：接触孔插塞130，位于阻挡层300露出的开口205中，且电连接源漏掺杂区120。
接触孔插塞130与源漏掺杂区120电连接相接触，用于实现源漏掺杂区120与其他电路的电连接。本实施例中，接触孔插塞130的材料为W。在其他实施例中，所述接触孔插塞的材料还可以是Al、Cu、Ag或Au等金属材料。
本实施例所述半导体结构可以采用前述第一实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
结合参考图17和图18，示出了本发明半导体结构另一实施例的结构示意图，图17是未示意出阻断结构的结构示意图。
本实施例与前述实施例的相同之处，不再赘述。本实施例与前述实施例的不同之处在于：如图17所示，所述开口505用于作为阻断槽中的顶部阻断槽。
本实施例中，基底400包括多个相邻的器件单元区400a以及位于相邻器件单元区之间的隔离区400b，器件单元区400a的基底400上形成有栅极结构410。
隔离区400b用于定义阻断结构的形成区域，其中，阻断结构具体可以为单扩散阻断隔离结构。所述阻断结构用于在与栅极结构410延伸方向相垂直的方向上，实现相邻器件单元区400a的隔离。
对基底400、栅极结构410和介质层500的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
相应的，介质层500位于栅极结构410露出的基底400上，介质层500覆盖栅极结构410的侧壁。开口505用于定义阻断槽的位置。而且，开口505用于为阻挡层600的形成提供工艺基础。本实施例中，开口505位于隔离区400b的介质层500中，且开口505作为顶部阻断槽。
所述半导体结构还包括：底部阻断槽405，位于隔离区400b的基底400中，底部阻断槽405与顶部阻断槽相连通，且底部阻断槽405的侧壁和阻挡层600的侧壁相齐平；阻断结构700，位于顶部阻断槽和底部阻断槽405中。
顶部阻断槽和底部阻断槽405用于构成阻断槽，阻挡层600位于开口505的侧壁，阻挡层600作为形成底部阻断槽405的刻蚀掩膜，在阻挡层600的作用下，阻断槽呈T字型。其中，阻挡层600能够调节底部阻断槽405的开口尺寸，在形成开口505的过程中，能够通过适当增大开口505的开口尺寸的方式，使得底部阻断槽405的底部开口尺寸以及阻断槽的深度满足工艺需求，这相应增大了形成阻断槽的工艺窗口、降低了形成阻断槽的工艺难度。其中，第一阻挡层610的厚度均一性较高，相应的，阻挡层600的厚度均一性也较高，使得阻挡层600的掩膜作用得到保障，从而提高了半导体结构的性能。
本实施例中，第一阻挡层610的材料为氮化硅。
本实施例中，阻挡层600为叠层结构，阻挡层600还包括保形覆盖第一阻挡层610的第二阻挡层620，第二阻挡层620的耐刻蚀度大于第一阻挡层610的耐刻蚀度。因此，在刻蚀基底400的过程中，对阻挡层600的损耗也较小，以进一步保证其掩膜作用。具体地，第二阻挡层620和第一阻挡层610的材料相同。对阻挡层600的具体描述，可参考前述实施例中的描述，在此不再赘述。
如图18所示，阻断结构700位于阻断槽(未标示)中。具体地，阻断结构700位于顶部阻断槽(即开口505)和底部阻断槽405中。阻断结构700用于实现相邻器件单元区400a的电隔离。因此，阻断结构700的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，阻断结构700的材料为氧化硅，从而提高阻断结构700在阻断槽中的粘附性，降低出现位错的概率。
本实施例所述半导体结构可以采用前述第二实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有介质层，所述介质层的材料为含氧材料；
在所述介质层中形成开口；
利用原子层沉积工艺在所述开口的侧壁形成阻挡层，所述阻挡层至少包括覆盖所述开口的侧壁表面的第一阻挡层，且在形成所述第一阻挡层的过程中，所述原子层沉积工艺采用含氢的改性前驱体。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述原子层沉积工艺为等离子体增强原子层沉积工艺。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述改性前驱体包括氢气、氘气或氢的同位素气体。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述改性前驱体的气体流量为1sccm至5sccm。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，利用原子层沉积工艺在所述开口的侧壁形成阻挡层的步骤中，所述阻挡层还包括保形覆盖所述第一阻挡层的第二阻挡层，所述第一阻挡层和第二阻挡层在同一沉积腔室中依次连续形成，且所述第二阻挡层的耐刻蚀度大于所述第一阻挡层的耐刻蚀度。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，在所述原子层沉积工艺的过程中，采用相同的反应前驱体，形成所述第一阻挡层和所述第二阻挡层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一阻挡层的步骤中，所述原子层沉积工艺的步骤包括：进行至少一次子层沉积工艺；
所述子层沉积工艺包括：将第一反应前驱体通入沉积腔室中，所述第一反应前驱体吸附在所述开口的侧壁表面；所述第一反应前驱体吸附在所述开口的侧壁表面之后，将未吸附在所述开口的侧壁表面的多余的所述第一反应前驱体排出所述沉积腔室；将多余的所述第一反应前驱体排出所述沉积腔室之后，将第二反应前驱体和所述含氢的改性前驱体通入所述沉积腔室中，所述改性前驱体适于对所述开口的侧壁表面进行改性，所述第二反应前驱体与所述第一反应前驱体反应；将所述第二反应前驱体与所述第一反应前驱体反应后的副产物排出所述沉积腔室。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的材料为氮化硅，所述第一反应前驱体包括SiH2I2或SiH2Cl2，所述第二反应前驱体包括N2或NH3。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为氧化硅，所述第一阻挡层的材料为氮化硅。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，所述原子层沉积工艺的参数包括：所述第一反应前驱体的气体流量为0.001sccm至1sccm，所述第二反应前驱体的气体流量为1sccm至1000sccm，源射频功率为500W至1000W，腔室压强为10torr至30torr，工艺温度为300℃至400℃。
11.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的厚度为2纳米至2.5纳米。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂区，所述介质层覆盖所述源漏掺杂区；
在所述介质层中形成开口的步骤中，所述开口位于所述栅极结构两侧且贯穿所述源漏掺杂区上方的所述介质层；
在所述开口的侧壁形成阻挡层之后，还包括：在所述阻挡层露出的开口中形成电连接所述源漏掺杂区的接触孔插塞。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底包括多个相邻的器件单元区以及位于相邻所述器件单元区之间的隔离区，所述器件单元区和隔离区的基底上形成有栅极结构；
所述介质层位于所述栅极结构露出的所述基底上，且所述介质层覆盖所述栅极结构的侧壁；
在所述介质层中形成开口的步骤包括：去除位于所述隔离区的所述栅极结构，在所述介质层中形成初始开口；沿平行于所述基底表面的方向，对所述初始开口的侧壁进行横向刻蚀，使所述初始开口形成开口，且所述开口作为顶部阻断槽；
在所述开口的侧壁形成阻挡层之后，还包括：以所述阻挡层为掩膜，刻蚀所述顶部阻断槽底部的部分厚度的所述基底，在所述基底中形成与所述顶部阻断槽相连通的底部阻断槽；在所述顶部阻断槽和底部阻断槽中形成阻断结构。
14.一种半导体结构，其特征在于，包括：
基底；
介质层，位于所述基底上，所述介质层的材料为含氧材料；
开口，位于所述介质层中；
阻挡层，位于所述开口的侧壁，所述阻挡层利用原子层沉积工艺所形成，所述阻挡层至少包括覆盖所述开口的侧壁表面的第一阻挡层，且在形成所述第一阻挡层的过程中，所述原子层沉积工艺采用含氢的改性前驱体。
15.如权利要求14所述的半导体结构，其特征在于，所述阻挡层还包括保形覆盖所述第一阻挡层的第二阻挡层，所述第二阻挡层的耐刻蚀度大于所述第一阻挡层的耐刻蚀度。
16.如权利要求15所述的半导体结构，其特征在于，所述第二阻挡层和所述第一阻挡层的材料相同。
17.如权利要求15所述的半导体结构，其特征在于，所述第一阻挡层的厚度为2纳米至2.5纳米。
18.如权利要求14所述的半导体结构，其特征在于，所述介质层的材料为氧化硅，所述第一阻挡层的材料为氮化硅。
19.如权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括：栅极结构，位于所述基底上；源漏掺杂区，位于所述栅极结构两侧的基底内；
所述介质层覆盖所述源漏掺杂区；
所述开口位于所述栅极结构两侧且贯穿所述源漏掺杂区上方的所述介质层；
所述半导体结构还包括：接触孔插塞，位于所述第一阻挡层露出的开口中，且电连接所述源漏掺杂区。
20.如权利要求14所述的半导体结构，其特征在于，所述基底包括多个相邻的器件单元区以及位于相邻所述器件单元区之间的隔离区；
所述半导体结构还包括：栅极结构，位于所述器件单元区的基底上；
所述介质层位于所述栅极结构露出的所述基底上，且所述介质层覆盖所述栅极结构的侧壁；
所述开口位于所述隔离区的所述介质层中，且所述开口作为顶部阻断槽；
所述半导体结构还包括：底部阻断槽，位于所述隔离区的所述基底中，所述底部阻断槽与所述顶部阻断槽相连通，且所述底部阻断槽的侧壁和所述阻挡层的侧壁相齐平；阻断结构，位于所述顶部阻断槽和底部阻断槽中。
CN201911235501.7A 2019-12-05 2019-12-05 半导体结构及其形成方法 Pending CN112928061A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911235501.7A CN112928061A (zh) 2019-12-05 2019-12-05 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911235501.7A CN112928061A (zh) 2019-12-05 2019-12-05 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112928061A true CN112928061A (zh) 2021-06-08

Family

ID=76160995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911235501.7A Pending CN112928061A (zh) 2019-12-05 2019-12-05 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112928061A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373831A (zh) * 2021-12-30 2022-04-19 通威太阳能(眉山)有限公司 一种隧穿氧化层、n型双面太阳能晶硅电池及制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020072874A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 퓨즈라인 개구부 형성방법
US20060019495A1 (en) * 2004-07-20 2006-01-26 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor taimata
CN101308794A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 钨材料的原子层沉积
US20100013098A1 (en) * 2004-12-01 2010-01-21 Koninklijke Philips Electronics N.V. Method of forming an interconnect structure on an integrated circuit die
CN102472975A (zh) * 2009-06-30 2012-05-23 Asml荷兰有限公司 光谱纯度滤光片、光刻设备和用于制造光谱纯度滤光片的方法
WO2012116477A1 (zh) * 2011-03-02 2012-09-07 复旦大学 一种高密度氧化锌纳米颗粒的制备方法
CN103159955A (zh) * 2013-03-05 2013-06-19 复旦大学 一种低介电常数材料前驱体的合成方法
CN103205806A (zh) * 2012-01-11 2013-07-17 中国科学院微电子研究所 一种单晶立方形氮化碳薄膜的制备方法
US20160032452A1 (en) * 2014-08-04 2016-02-04 Veeco Ald Inc. Atomic Layer Deposition Method Using Source Precursor Transformed by Hydrogen Radical Exposure
CN105990221A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 形成金属互连的方法
CN106558531A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US20170365483A1 (en) * 2016-06-15 2017-12-21 Taiwan Semiconductor Manufacturing Company Ltd. Atomic layer deposition method for manufacturing semiconductor structure
US20180315647A1 (en) * 2017-05-01 2018-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
CN110029292A (zh) * 2019-03-11 2019-07-19 中国航发北京航空材料研究院 一种石墨烯层改性c涂层纤维增强钛基复合材料的制备方法
CN110517989A (zh) * 2018-05-21 2019-11-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020072874A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 퓨즈라인 개구부 형성방법
US20060019495A1 (en) * 2004-07-20 2006-01-26 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor taimata
US20100013098A1 (en) * 2004-12-01 2010-01-21 Koninklijke Philips Electronics N.V. Method of forming an interconnect structure on an integrated circuit die
CN101308794A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 钨材料的原子层沉积
CN102472975A (zh) * 2009-06-30 2012-05-23 Asml荷兰有限公司 光谱纯度滤光片、光刻设备和用于制造光谱纯度滤光片的方法
WO2012116477A1 (zh) * 2011-03-02 2012-09-07 复旦大学 一种高密度氧化锌纳米颗粒的制备方法
CN103205806A (zh) * 2012-01-11 2013-07-17 中国科学院微电子研究所 一种单晶立方形氮化碳薄膜的制备方法
CN103159955A (zh) * 2013-03-05 2013-06-19 复旦大学 一种低介电常数材料前驱体的合成方法
US20160032452A1 (en) * 2014-08-04 2016-02-04 Veeco Ald Inc. Atomic Layer Deposition Method Using Source Precursor Transformed by Hydrogen Radical Exposure
CN105990221A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 形成金属互连的方法
CN106558531A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US20170365483A1 (en) * 2016-06-15 2017-12-21 Taiwan Semiconductor Manufacturing Company Ltd. Atomic layer deposition method for manufacturing semiconductor structure
US20180315647A1 (en) * 2017-05-01 2018-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
CN110517989A (zh) * 2018-05-21 2019-11-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110029292A (zh) * 2019-03-11 2019-07-19 中国航发北京航空材料研究院 一种石墨烯层改性c涂层纤维增强钛基复合材料的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373831A (zh) * 2021-12-30 2022-04-19 通威太阳能(眉山)有限公司 一种隧穿氧化层、n型双面太阳能晶硅电池及制备方法
WO2023124046A1 (zh) * 2021-12-30 2023-07-06 通威太阳能(眉山)有限公司 一种隧穿氧化层、n型双面太阳能晶硅电池及制备方法

Similar Documents

Publication Publication Date Title
US9852947B1 (en) Forming sidewall spacers using isotropic etch
CN110957260A (zh) 鳍状场效晶体管的制作方法
KR101721036B1 (ko) 반도체 소자 및 그 제조 방법
US11652005B2 (en) Semiconductor device with cut metal gate and method of manufacture
CN109390235B (zh) 半导体结构及其形成方法
TWI820350B (zh) 積體電路結構及其製造方法
JP2009038103A (ja) 半導体装置の製造方法と半導体装置
CN110783195A (zh) 半导体装置的形成方法
US11901229B2 (en) Barrier-free approach for forming contact plugs
KR20180060944A (ko) 반도체 장치 및 그 제조 방법
CN111900088B (zh) 半导体器件及其形成方法
TW202040699A (zh) 半導體裝置結構的形成方法
CN107591323B (zh) 隔离结构的形成方法
CN112928061A (zh) 半导体结构及其形成方法
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
US11557514B2 (en) Semiconductor device and fabrication method thereof
CN112750767A (zh) 非共形帽盖层及其形成方法
US20240072142A1 (en) Semiconductor device and method of manufacturing the same
US7074713B2 (en) Plasma enhanced nitride layer
US11990415B2 (en) Semiconductor device and method for forming the same
CN113327979B (zh) 半导体结构的形成方法
US20230033570A1 (en) Structure and formation method of semiconductor device with contact structures
US20240136427A1 (en) Semiconductor structure with nitrided inner spacers and method for manufacturing the same
US20220216049A1 (en) Method for forming semiconductor structure
TW202410207A (zh) 半導體裝置及製造半導體裝置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination