KR100450679B1 - 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법 - Google Patents
2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법 Download PDFInfo
- Publication number
- KR100450679B1 KR100450679B1 KR10-2002-0043898A KR20020043898A KR100450679B1 KR 100450679 B1 KR100450679 B1 KR 100450679B1 KR 20020043898 A KR20020043898 A KR 20020043898A KR 100450679 B1 KR100450679 B1 KR 100450679B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- oxide film
- layer
- dry etching
- etching
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000005530 etching Methods 0.000 title claims description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 238000001039 wet etching Methods 0.000 claims abstract description 30
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000007789 gas Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 62
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 239000003054 catalyst Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 150000001732 carboxylic acid derivatives Chemical class 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 125000003158 alcohol group Chemical group 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 7
- 238000001035 drying Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001476 alcoholic effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
Abstract
습식 식각과 건식 식각 공정을 함께 사용하는 스토리지 노드 제조방법에 대하여 개시한다. 본 발명은 스토리지 노드를 내부에 포함하고 있는 실리콘 산화막을 제거할 때, 실리콘 산화막의 일부분을 BOE 또는 불화 수소 용액 등을 사용하여 습식 식각으로 제거한 후에 나머지 실리콘 산화막은 건식 식각법을 이용하여 제거한다. 건식 식각에는 무수 불화 수소, IPA 및 수증기의 혼합 기체가 매체로 사용될 수 있다. 본 발명에 의하면 스토리지 노드의 쓰러짐에 의한 쇼트(short) 현상이 생기는 것을 방지할 수 있고, 처리 속도도 빠르며 또한 공정이 단순화된다.
Description
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 보다 구체적으로는 2단계 식각 공정을 사용하는 반도체 메모리 소자의 스토리지 노드 제조방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가하면서, 소자의 크기는 작아지고 그 구조에도 많은 변화가 생겼다. 트렌치를 이용하여 소자들을 격리하는 방법이 널리 이용되고, 게이트 전극 및 콘택 등의 크기 및 구조도 변화하였다. 또한, 커패시터도 여러 가지 형태의 입체적인 구조로 변화하였는데, 집적도의 증가로 커패시터의 평면 넓이는 줄어들고 그 높이는 계속 증가하고 있다.
집적도의 증가 즉 커패시터의 크기가 작아짐에 따라 반도체 메모리 소자에 요구되는 충분한 정전용량을 확보하기 위하여 다양한 시도가 진행되고 있다. 이 중에서 가장 기본적인 시도가 커패시터의 면적을 증가시키는 것이다. 면적을 증가시키기 위하여 커패시터를 입체적으로 제조하거나 커패시터 전극의 표면에 반구형 입자막(hemispherical grains layer)을 형성하기도 한다. 또한, 이와 함께 스토리지 노드의 높이를 증가시키려는 시도도 병행되고 있다.
스토리지 노드의 높이가 증가하면서 이를 형성하기 위한 희생 산화막 예컨대 몰드 산화막의 두께가 증가하였다. 두꺼운 막을 균일하게 증착시키는 문제는 별론으로 하고, 스토리지 노드를 제조한 이후에는 이 두꺼운 막을 제거해야 한다. 스토리지 노드의 높이가 그다지 높지 않은 경우에는 별 문제가 없었으나, 스토리지 노드의 높이가 증가하면서 막의 제거와 관련하여 새로운 문제를 야기하고 있다.
도 1은 종래 기술에 따라서 반도체 메모리 소자의 스토리지 노드를 제조하는 방법을 공정 순서에 따라서 도시한 흐름도이다. 이를 간략하게 살펴보면, 우선 기판 또는 층간 절연막 상에 스토리지 노드 형성을 위하여 식각 방지막 및 몰드 산화막을 순차적으로 증착한다(S11). 다음으로, 스토리지 노드가 형성될 영역을 한정하도록 몰드 산화막을 패터닝한 후에 노출된 식각 방지막도 제거한다(S12). 다음으로, 스토리지 노드 형성 영역 및 몰드 산화막 상에 도전체막을 일정한 두께로 증착한다(S13). 그리고 도전체막 상에는 버퍼 산화막을 두껍게 증착한다(S14). 다음으로, 화학적 기계적 연마(CMP) 또는 건식 에치백(dry etchback) 등의 방법을 이용하여 버퍼 절연막 및 도전체막을 식각하여 도전체막의 노드를 분리한다(S15). 그러면 스토리지 노드가 만들어진다.
다음으로, 도전체막을 둘러싸고 있는 몰드 산화막 및 버퍼 산화막을 일괄적으로 제거한다(S16). 여기에는 통상적으로 습식 식각법을 이용하여 배치 타입(batch type)으로 공정이 진행된다. 습식 식각은 버퍼드 옥사이드에천트(Buffered Oxide Etchant : 이하 'BOE'라 한다) 또는 불화 수소 용액 등을 사용하여 행한다. 습식 식각 공정으로 실리콘 산화막을 제거한 후에는 린스(rinse) 및 드라이(dry) 공정을 실시한다(S17).
스토리지 노드의 높이가 증가하면서 종래와 같이 습식 식각법을 사용하여 두꺼운 막을 제거하는 경우에 인접한 스토리지 전극간에 브리지(bridge)가 발생하는 빈도수가 증가하게 된다. 즉 스토리지 노드가 쓰러져서 인접한 스토리지 노드에 붙어 쇼트(short)가 발생하게 된다. 스토리지 노드가 쓰러지는 원인 중의 하나는 습식 식각 및 린스 공정 중에 사용된 물이 스토리지 노드의 표면에 남아 형성된 물막이다.
도 2를 참조하여 이를 보다 구체적으로 살펴보기로 한다. 그림과 같이 두 개의 스토리지 노드(16a) 사이에 물막(20)이 형성되면 스토리지 노드에는 두 가지 힘이 작용한다. 하나는 스토리지 노드(16a)를 붙게 하려는 표면 장력(Fs)이고, 다른 하나는 표면 장력과 반대 방향으로 작용하는 전단 및 굽힘력(shear and bending force : Fe)이다.
그림과 같이 실린더형 스토리지 노드의 모양이 직육면체 구조이고, 또한 기판(10)에 단단히 부착되어 있는 강체 빔(rigid beam)과 같다고 가정하자. 그러면 전단 및 굽힘력은 다음의 수학식 1로 나타낼 수 있다.
여기서 E는 영율(Young's modules), I는 수평 단면의 관성 모멘트(Inertiamoment of horizontal cross section), H는 스토리지 노드의 높이 그리고 x는 변형 거리(Deformation distance)이다.
그리고, 표면 장력의 크기는 다음의 수학식 2로 나타낼 수 있다.
여기서 γ는 물의 표면 장력 상수(surface tension coefficient), θ는 스토리지 노드와 물의 접촉각(contact angle) 그리고 L은 스토리지 노드의 폭이다.
그런데, 평형 상태에서는 두 힘의 크기가 같으므로 상기한 두 수학식을 조합하여 정리하면 변형 거리는 다음과 같음을 알 수 있다.
상기한 수학식 3에서 변형 거리(x)는 스토리지 노드의 높이에 대하여 비례함을 알 수 있다.
그런데 다음의 수학식 4에서 정성적으로 나타낸 것과 같이 쓰러짐 현상이 발생할 가능성(확률)은 변형 거리(x)에 비례하고, 스토리지 노드 사이의 간격에는 반비례한다. 변형 거리는 스토리지 전극의 높이에 비례하므로 쓰러짐 현상이 발생할 가능성은 스토리지 노드의 높이에는 비례하고 스토리지 노드 사이의 간격에는 반비례한다. 따라서, 디자인 룰이 감소하고 커패시터의 높이가 증가할수록 쓰러짐 현상이 발생할 가능성은 더욱 증가하게 되는 것을 알 수 있다.
도 3은 스토리지 노드의 높이가 약 18000Å 정도이고 가로 방향으로의 스토리지 노드 사이의 간격이 약 700Å인 경우에 쓰러짐 현상이 발생한 것을 보여주고 있는 SEM사진이다. 사진은 스토리지 노드를 위에서 촬영한 것이다. 상기한 사진은 기존의 방법인 BOE용액을 사용하여 산화막(즉 몰드 산화막 및 버퍼 절연막)을 제거한 후, 린스 및 건조 공정을 거친 후에 촬영하였다. 사진에서 쓰러짐 현상이 발생한 부분은 원으로 표시되어 있다.
습식 식각으로 산화막을 제거한 다음에 건조 공정을 진행하면 건조기(dryer)의 종류와 성능에 따라서 쓰러짐 현상이 발생하는 빈도는 차이를 보이는 것으로 나타났다. 어떤 경우에는 쓰러짐 현상이 발생하지 않았다. 그러나, 디자인 룰이 계속적으로 감소하므로 스토리지 노드 사이의 간격은 축소되고, 스토리지 노드의 높이는 증가할 수밖에 없다. 이러한 추세를 고려하면 건조기의 성능을 향상시켜 쓰러짐 현상이 발생하는 것을 방지하는 데는 한계가 있다. 따라서, 습식 식각만을 사용하는 공정 자체를 개선할 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 인접한 스토리지 노드의 쓰러짐에 의하여 쇼트가 발생하는 것을 방지할 수 있고 아울러 효율적으로 공정을 진행할 수 있는 반도체 메모리 소자의 스토리지 노드 제조방법을 제공하는데 있다.
도 1은 종래 기술에 의한 반도체 메모리 소자의 스토리지 노드 제조방법을 보여주기 위한 흐름도이고,
도 2는 쓰러짐 현상이 발생할 확률과 스토리지 노드의 높이 및 스토리지 노드 사이의 간격과의 관계를 설명하기 위한 개략적인 도면이고,
도 3은 종래 기술에 따라 제조된 스토리지 노드에 쓰러짐 현상이 발생하여 브리지(bridge)가 생긴 것을 보여주는 SEM사진이고,
도 4는 본 발명의 제1 실시예에 의한 반도체 메모리 소자의 스토리지 노드 제조방법을 보여주기 위한 흐름도이고,
도 5는 본 발명의 제2 실시예에 의한 반도체 메모리 소자의 스토리지 노드 제조방법을 보여주기 위한 흐름도이고,
도 6a 내지 도 6e는 본 발명의 제2 실시예에 의한 반도체 메모리 소자의 스토리지 노드 제조방법을 보여주기 위하여 공정 순서에 따라 개략적으로 도시한 단면도이고.
도 7은 본 발명의 제2 실시예에 따라 제조된 스토리지 노드에 대한 SEM사진이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 식각 방지막
14 : 몰드 산화막 16 : 도전체막
16a : 스토리지 노드 18 : 버퍼 산화막
상기한 기술적 과제를 달성하기 위한 본 발명에 의한 반도체 메모리 소자의 스토리지 노드 제조방법은 기판 또는 층간 절연막 상에 스토리지 노드가 내부에 포함되어 있는 실리콘 산화막을 형성한 후에, 상기한 스토리지 노드의 일정한 깊이까지 실리콘 산화막을 습식 식각하고, 나머지 실리콘 산화막은 건식 식각하여 제거하는 단계를 포함하여 구성된다. 스토리지 노드는 폴리 실리콘 또는 금속 물질로 형성이 될 수 있다.
이와 같이 습식 식각 후에 건식 식각을 수행하면, 린스 및 건조 공정이 필요가 없어 스토리지 노드의 측벽에 잔류하는 수분이 없다. 따라서, 스토리지 노드가 쓰러지는 현상이 발생하는 것을 방지할 수 있다. 또한 건식 식각만을 사용하는 것에 비하여 처리량도 많고, 공정이 단순화되어 습식 식각만을 사용하는 경우와 비교하여 처리량이 크게 차이가 나지 않는다.
상기한 건식 식각은 휘발성이 강한 물질을 촉매로 사용하여 수행하는 것이 바람직한데, 이 촉매로는 알코올류 물질이나 카르복실산류 물질 등이 사용될 수 있다. 휘발성이 강한 물질은 불화 수소 가스의 해리를 도와주고 또한 수분 및 이에 포함된 불순물을 제거하는데 도움을 준다.
본 발명의 일 실시예에 의하면 기판 상에 실린더형 스토리지 노드를 내부에 포함하고 있는 실리콘 산화막을 형성하고, 상기한 스토리지 노드의 일정한 깊이까지는 실리콘 산화막을 BOE 또는 불화수소 용액으로 습식 식각한 뒤, 나머지 부분은 무수 불화수소, 이소프로필 알코올(isopropyl alcohol : 이하 'IPA'라 한다) 및 수증기의 혼합 기체로 건식 식각하여 제거하는 단계를 포함하여 구성된다. 여기서 습식 식각은 스토리지 노드가 쓰러지는 현상이 생기지 않을 정도까지만 수행한다. 상기한 건식 식각 단계에서는 IPA가 촉매 역할을 한다.
또한, 상기한 건식 식각은 0℃ 내지 60℃ 범위의 온도에서 실시하는 것이 바람직하며, 무수 불화 수소의 유량은 100sccm 내지 2000sccm 범위 이내이며 IPA의 유량은 50sccm 내지 200sccm 범위 이내인 것이 바람직하다.
본 발명의 다른 일 실시예에 의하면 스토리지 노드 콘택 플러그가 내부에 포함되어 있는 층간 절연막 상에 식각 방지막과 몰드 산화막을 증착하고, 이를 식각하여 스토리지 노드 형성 영역을 한정한다. 다음으로, 상기 결과물 상에 도전체막을 균일하게 증착하고 그 위에 버퍼 산화막을 증착한 뒤, 버퍼 산화막 및 도전체막을 식각하여 도전체막의 노드를 분리하여 스토리지 노드를 만든다. 다음으로, 스토리지 노드가 쓰러지는 현상이 생기지 않을 정도로 버퍼 산화막 및 몰드 산화막을 습식 식각한 뒤, 나머지 버퍼 산화막 및 몰드 산화막을 건식 식각하여 제거한다.
본 발명의 또 다른 일 실시예에 의하면 스토리지 노드 콘택 플러그가 내부에 포함되어 있는 층간 절연막 상에 식각 방지막과 몰드 산화막을 증착하고, 몰드 산화막과 식각 방지막을 식각하여 실린더형 스토리지 노드가 형성될 영역을 한정한다. 다음으로, 상기 결과물 상에 도전체막을 증착하고 그 위에 버퍼 산화막을 증착한 후에, 버퍼 산화막 및 도전체막을 식각하여 도전체막의 노드를 분리한다. 다음으로, 스토리지 노드가 쓰러지는 현상이 생기지 않을 정도로 버퍼 산화막 및 몰드 산화막을 BOE 또는 불화 수소 용액으로 습식 식각하고, 나머지 버퍼 산화막 및 몰드 산화막은 무수 불화수소, IPA 및 수증기의 혼합 기체로 건식 식각하여 제거한다.
상기한 건식 식각 공정을 실시하고 난 이후에는 식각 방지막을 어닐링(annealing)하는 공정을 더 실시할 수 있다. 건식 식각으로 인하여 식각 방지막에 손상이 생긴 경우에 불순물이 식각 방지막에 남아 있는 것을 방지하기 위함이다. 상기한 어닐링은 200℃ 내지 300℃ 범위 이내의 온도에서 실시하는 것이 바람직하다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.
(실시예 1)
도 4는 본 발명의 바람직한 실시예를 보여주기 위한 흐름도이다. 본 실시예에 의한 반도체 메모리 소자의 스토리지 노드 제조방법은 먼저 기판 상에 스토리지 노드가 내부에 포함되어 있는 실리콘 산화막을 형성한다(S41). 여기서 기판은 실리콘 웨이퍼 기판이거나 또는 내부에 소정의 소자 예컨대 스토리지 노드 콘택 플러그가 만들어져 있는 층간 절연막일 수 있다.
여기서 스토리지 노드는 스택형, 핀형 또는 실린더형 등으로 그 모양에는 제한이 없으나, 본 실시예는 실린더형 스토리지 노드와 같이 그 높이가 상당히 높고 폭이 좁아서 옆으로 쓰러지는 현상이 발생하기 쉬운 형태인 경우에 특히 유용하다.
다음으로, 습식 식각법을 이용하여 실리콘 산화막의 일부분을 제거한다(S42). 습식 식각은 BOE 또는 불화 수소 용액을 사용하여 실시한다. 이것은 종래의 습식 식각 공정과 동일한데 다만 식각하는 양에 있어서 차이가 있다. 종래에는 습식 식각으로 실리콘 산화막을 전부 제거하였으나 본 실시예에서는 일부만 제거한다. 그 깊이는 공정의 진행 속도 및 스토리지 노드의 높이 등 여러 가지 공정 조건들을 고려하여 결정한다. 통상적으로 스토리지 노드 사이에 존재하는 물막 등에 의하여 스토리지 노드가 쓰러지는 현상이 발생하지 않을 정도의 깊이까지만 실리콘 산화막을 식각하는 것이 바람직하다.
그 다음, 나머지 실리콘 산화막을 건식 식각법을 이용하여 제거한다(S43). 건식 식각은 휘발성이 강한 물질 예컨대 알코올류의 물질이나 카르복실산류의 물질을 촉매로 사용하여 실시하는 것이 바람직하다. 보다 구체적으로는 건식 식각을 실시하기 위한 매체로 무수 불화 수소(anhydrous HF), IPA 및 수증기의 혼합 기체를 사용한다. 여기서 무수 불화 수소는 실리콘 산화막을 제거하는 역할을 담당한다. 그리고 IPA는 불화 수소에 대한 솔벤트(solvent) 역할을 담당하여 불화 수소와 실리콘 산화막과의 반응을 촉진시키는 촉매 역할을 한다.
이러한 건식 식각 공정은 웨이퍼의 온도가 약 0℃ 내지 60℃ 범위인 상태에서 실시한다. 그리고 무수 불화 수소는 약 100sccm 내지 2000sccm 정도의 유량이고 IPA는 50sccm 내지 200sccm 정도의 유량이 되도록 공급한다..
상기한 건식 식각 공정 후에는 린스 및 건조 공정이 필요가 없다. 건식 식각법은 식각 부산물들을 증발시켜 방출하며, 스토리지 노드의 표면에 남아 있던 물막은 건식 식각 과정에서 거의 모두 증발하기 때문이다. 따라서, 잔류하고 있는 물막에 의해 인접한 스토리지 노드가 쓰러져 쇼트가 발생하지는 않는다. 다만, 통상적으로 매엽식으로 실시되는 건식 식각은 습식 식각에 비하여 단위 시간 당 처리량이 많지 않다는 단점이 있다. 이것이 건식 식각만으로 실리콘 산화막을 모두 제거할 수 없는 첫 번째 이유이다.
습식 식각 후에 건식 식각을 하는 본 실시예에 의하면 스토리지 노드가 쓰러지는 현상이 발생하는 것을 방지할 수 있다. 아울러, 습식 식각도 병행하고 린스 및 드라이 공정을 필요로 하지 않기 때문에 종전의 습식 식각만으로 공정을 진행하는 것과 처리량에 있어서 크게 차이가 나지 않는다.
(실시예 2)
도 5는 본 발명의 다른 실시예에 따른 반도체 메모리 소자의 스토리지 노드 제조방법을 도시하고 있는 흐름도이고, 도 6a 내지 도 6e는 도 5의 흐름도에 따른 제조 공정을 공정 순서에 따라 도시하고 있는 개략적인 단면도이다.
도 5 및 도 6a를 참조하면, 기판(10) 상에 식각 방지막(etch stopping layer, 12) 및 몰드 산화막(mould silicon oxide layer, 14)을 순차적으로 증착한다(S51). 상기한 기판(10)은 반도체 웨이퍼 기판일 수도 있고, 내부에 스토리지 노드 콘택 플러그(미도시)가 포함되어 있는 층간 절연막일 수 있다. 식각 방지막(12)은 몰드 산화막(14)을 식각할 때, 그 아래에 있는 물질이 식각되는 것을 방지하는 역할을 한다. 식각 방지막(12)으로는 실리콘 질화막과 같이 몰드 산화막(14)에 대하여 식각 선택비가 우수한 물질이 사용된다.
예를 들어, 식각 방지막(12)은 약 500Å 내지 1000Å 정도의 두께로 형성하고, 몰드 산화막(14)은 약 15000Å 내지 20000Å 정도 또는 그 이상의 높이로 형성할 수 있다. 몰드 산화막(14)의 높이는 후속공정에서 만들어질 스토리지 노드의 높이를 고려하여 결정한다.
도 5 및 도 6b를 참조하면, 포토리소그라피 및 식각 공정을 이용하여 몰드 산화막(14)과 식각 방지막(12)을 선택적으로 식각하여 스토리지 노드 형성 영역을 한정한다(S52). 스토리지 노드 형성 영역의 평면 모양은 원형, 타원형 또는 직사각형 모양일 수도 있다. 그 다음, 예컨대 실린더형의 스토리지 노드를 만들기 위하여 상기 결과물 상에 도전체막(16)을 일정한 두께로 증착한다(S53). 도전체막(16)은 스토리지 노드가 형성될 영역뿐만이 아니라 몰드 산화막(14) 상에도 형성된다. 도전체막(16)은 폴리 실리콘이나 금속 물질을 사용하며 예를 들어 약 100Å 내지 500Å 정도의 두께로 형성할 수 있다.
도 5 및 도 6c를 참조하면, 도전체막(16) 상에 버퍼 절연막으로 실리콘 산화막(18)을 두껍게 증착한다(S54). 버퍼 산화막(18)으로 도전체막(16)을 완전히 덮도록 한다. 다음으로, 화학적 기계적 연마(또는 평탄화)(Chemical Mechanical Polishing(or Planarization)) 또는 건식 에치백(dry etchback) 등의 공정을 이용하여 버퍼 산화막(18) 및 도전체막(16)의 일부를 제거한다(S55). 그러면 도전체막(16)의 노드가 분리되어서 몰드 산화막(14)과 버퍼 산화막(18) 사이에 스토리지 노드(16a)가 만들어져 있는 형태가 된다. 본 실시예는 스토리지 노드(16a)가 실린더형 경우를 도시하고 있으나, 다른 형태의 스토리지 노드에도 본 발명은 적용될 수 있다.
도 5 및 도 6d를 참조하면, 스토리지 노드(16a)의 일정한 깊이까지 실리콘 산화막 즉 몰드 산화막(14)과 버퍼 산화막(18)을 식각한다(S56). 상기한 식각 공정에는 습식 식각법이 사용된다. 예를 들면, BOE 용액이나 불화 수소 용액을 사용하여 상부에 있는 실리콘 산화막(14, 18)부터 습식 식각한다. 습식 식각은 스토리지 노드(16a) 사이에 남아 있는 물막 등에 의하여 스토리지 노드가 쓰러지는 현상이 생기지 않을 정도의 깊이까지만 실시하는 것이 바람직하다.
다음으로 도 5 및 도 6e를 참조하면, 남아 있는 실리콘 산화막(14, 18)은 건식 식각법을 사용하여 제거한다(S57). 건식 식각을 실시하는 방법은 제 1 실시예에 기술되어 있는 것과 동일하므로 여기서는 생략한다.
도 7은 스토리지 노드의 높이가 약 18000Å인 경우에 본 실시예에 따라서 몰드 산화막 및 버퍼 산화막을 제거한 후에 촬영한 SEM사진이다. 도 3의 사진과 달리 스토리지 노드가 옆으로 쓰러지는 현상이 발생하지 않은 것을 알 수 있다.
계속해서 도 5를 참조하면, 본 실시예에서는 건식 식각으로 몰드 산화막(14)과 버퍼 산화막(18)을 모두 제거한 후에 어닐링(annealing) 공정을 추가적으로 실시할 수 있다(S58). 무수 불화 수소는 식각 방지막(12)인 실리콘 질화막과 반응을한다. 상기한 반응으로 인하여 식각 방지막(12)에 손상이 생긴다. 본 실시예와 같이 습식 식각을 한 후에 건식 식각을 하게 되면 건식 식각을 진행하는 공정 시간이 그다지 길지 않다. 건식 식각 공정이 길어져 손상이 많이 생기면 어닐링 공정만으로는 손상을 치유하고 불순물을 모두 제거할 수 없는 경우가 발생할 수 있다. 이것이 건식 식각만으로 실리콘 산화막을 모두 제거할 수 없는 두 번째 이유이다.
상기한 어닐링 공정은 약 200℃ 내지 300℃ 정도의 온도에서 실시하는 것이 바람직하다.
반도체 메모리 소자의 스토리지 노드 제조 공정에서 실리콘 산화막을 제거하기 위하여 습식 식각을 한 후에 건식 식각을 하는 2단계 식각 공정을 사용하면 스토리지 노드가 쓰러지는 현상이 발생하여 인접한 스토리지 노드 간에 브리지가 생기는 것을 방지할 수 있다. 또한, 건식 식각이 추가됨으로써 건조 공정이 불필요하므로 공정도 단순화된다. 그리고, 건식 식각만을 사용할 때에 비하여 처리 속도가 빠르며, 건식 식각 과정에서 발생할 수 있는 하부막의 과도한 손상을 방지할 수 있다.
Claims (21)
- 기판 상에 스토리지 노드가 내부에 포함되어 있는 실리콘 산화막을 형성하는 단계;상기 스토리지 노드의 일정한 깊이까지 상기 실리콘 산화막을 습식 식각하는 단계; 및상기 스토리지 노드의 전부가 노출되도록 상기 실리콘 산화막의 나머지 부분을 건식 식각하여 제거하는 단계를 포함하며,상기 건식 식각은 휘발성이 강한 물질을 촉매로 사용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 삭제
- 제1항에 있어서, 상기 촉매는 알코올류 물질 또는 카르복실산류 물질인 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 기판 상에 실린더형 스토리지 노드가 내부에 포함되어 있는 실리콘 산화막을 형성하는 단계;상기 스토리지 노드의 일정한 깊이까지 상기 실리콘 산화막을 버퍼 옥사이드 에천트(Buffered Oxide Etchant : BOE) 또는 불화수소(HF) 용액을 사용하여 습식 식각하는 단계; 및상기 스토리지 노드의 전부가 노출되도록 상기 실리콘 산화막의 나머지 부분을 무수 불화수소, 이소프로필 알코올(isopropyl alcohol : IPA) 및 수증기의 혼합 기체로 건식 식각하여 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제4항에 있어서, 상기 스토리지 노드는 폴리 실리콘 또는 금속 물질로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제4항에 있어서, 상기 건식 식각 단계는 0℃ 내지 60℃ 범위의 온도에서 실시하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제4항에 있어서, 상기 무수 불화 수소의 유량은 100sccm 내지 2000sccm 범위 이내인 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제4항에 있어서, 상기 IPA의 유량은 50sccm 내지 200sccm 범위 이내인 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제1항 또는 제4항에 있어서, 상기 습식 식각은 인접한 상기 스토리지 노드가 쓰러지는 현상이 발생하지 않을 깊이까지만 수행하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 스토리지 노드 콘택 플러그를 내부에 포함하고 있는 층간 절연막 상에 식각 방지막과 몰드 산화막을 순차적으로 증착하는 단계;스토리지 노드 형성 영역을 한정하도록 상기 몰드 산화막과 식각 방지막을 순차적으로 식각하는 단계;상기 스토리지 노드 형성 영역 및 몰드 산화막 상에 도전체막을 증착하는 단계;상기 도전체막 상에 버퍼 산화막을 증착하는 단계;상기 도전체막의 노드를 분리하여 스토리지 노드를 형성하도록 상기 버퍼 산화막 및 도전체막을 식각하는 단계;상기 스토리지 노드의 일정한 깊이까지 상기 버퍼 산화막 및 몰드 산화막을 습식 식각하는 단계; 및상기 스토리지 노드의 전부가 노출되도록 상기 버퍼 산화막 및 몰드 산화막의 나머지 부분을 건식 식각하여 제거하는 단계를 포함하며,상기 건식 식각은 휘발성이 강한 물질을 촉매로 사용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 삭제
- 제10항에 있어서, 상기 촉매는 알코올류 물질 또는 카르복실산류 물질인 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 스토리지 노드 콘택 플러그를 구비한 층간 절연막 상에 식각 방지막과 몰드 산화막을 순차적으로 증착하는 단계;스토리지 노드 형성 영역을 한정하도록 상기 몰드 산화막과 식각 방지막을 순차적으로 식각하는 단계;상기 스토리지 노드 형성 영역 및 몰드 산화막 상에 도전체막을 증착하는 단계;상기 도전체막 상에 버퍼 산화막을 증착하는 단계;상기 도전체막의 노드를 분리하여 스토리지 노드를 형성하도록 상기 버퍼 산화막 및 도전체막을 식각하는 단계;상기 스토리지 노드의 일정한 깊이까지 상기 버퍼 산화막 및 몰드 산화막을 버퍼 옥사이드 에천트(BOE) 또는 불화 수소(HF) 용액으로 습식 식각하는 단계; 및상기 스토리지 노드의 전부가 노출되도록 상기 버퍼 산화막 및 몰드 산화막의 나머지 부분을 무수 불화수소, 이소프로필 알코올(IPA) 및 수증기의 혼합 기체로 건식 식각하여 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제13항에 있어서, 상기 도전체막은 폴리 실리콘 또는 금속 물질로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제14항에 있어서, 상기 스토리지 노드는 실린더형인 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제13항 또는 제15항에 있어서, 상기 건식 식각은 0℃ 내지 60℃ 범위 이내의 온도에서 수행하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제13항 또는 제15항에 있어서, 상기 무수 불화 수소의 유량은 100sccm 내지 2000sccm 범위 이내인 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제13항 또는 제15항에 있어서, 상기 IPA의 유량은 50sccm 내지 200sccm 범위 이내인 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제10항 또는 제13항에 있어서, 상기 습식 식각은 인접한 상기 스토리지 노드가 쓰러지는 현상이 발생하지 않을 깊이까지만 수행하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제10항 또는 제13항에 있어서, 상기 건식 식각 단계 이후에 상기 식각 방지막을 어닐링(annealing)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
- 제20항에 있어서, 상기 어닐링은 200℃ 내지 300℃ 범위 이내의 온도에서 실시하는 것을 특징으로 하는 반도체 메모리 소자의 스토리지 노드 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0043898A KR100450679B1 (ko) | 2002-07-25 | 2002-07-25 | 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법 |
| US10/434,052 US6903024B2 (en) | 2002-07-25 | 2003-05-08 | Method of manufacturing storage nodes of a semiconductor memory device using a two-step etching process |
| US11/061,215 US7230293B2 (en) | 2002-07-25 | 2005-02-18 | Storage nodes of a semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0043898A KR100450679B1 (ko) | 2002-07-25 | 2002-07-25 | 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040010871A KR20040010871A (ko) | 2004-02-05 |
| KR100450679B1 true KR100450679B1 (ko) | 2004-10-01 |
Family
ID=30768188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0043898A KR100450679B1 (ko) | 2002-07-25 | 2002-07-25 | 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6903024B2 (ko) |
| KR (1) | KR100450679B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050011442A1 (en) * | 2003-06-24 | 2005-01-20 | International Business Machines Corporation | Plasma processing material reclamation and reuse |
| KR100654351B1 (ko) * | 2004-11-16 | 2006-12-08 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US7197324B2 (en) * | 2005-01-31 | 2007-03-27 | Sweeney Robert J | Permission based text messaging |
| KR100752642B1 (ko) * | 2005-02-02 | 2007-08-29 | 삼성전자주식회사 | 반도체소자의 커패시터 제조방법 |
| KR100666390B1 (ko) | 2005-06-20 | 2007-01-09 | 삼성전자주식회사 | 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법 |
| US8071486B2 (en) | 2005-07-18 | 2011-12-06 | Teledyne Dalsa Semiconductor Inc. | Method for removing residues formed during the manufacture of MEMS devices |
| JP4833878B2 (ja) * | 2007-01-31 | 2011-12-07 | 東京エレクトロン株式会社 | 基板の処理方法及び基板処理装置 |
| KR100895382B1 (ko) * | 2007-12-24 | 2009-04-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100870914B1 (ko) * | 2008-06-03 | 2008-11-28 | 주식회사 테스 | 실리콘 산화막의 건식 식각 방법 |
| JP5958950B2 (ja) * | 2011-07-13 | 2016-08-02 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| CN113506731B (zh) * | 2016-10-08 | 2024-07-23 | 北京北方华创微电子装备有限公司 | 一种集成电路的制造工艺 |
| CN113078064A (zh) * | 2020-01-06 | 2021-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653434A (ja) * | 1992-04-16 | 1994-02-25 | Micron Technol Inc | 絶縁ポリシリコン・ラインド・キャビィティを製造する半導体加工法、及びキャパシタを作る方法 |
| JPH0685186A (ja) * | 1992-08-31 | 1994-03-25 | Fujitsu Ltd | 半導体装置の製造方法及び半導体製造装置 |
| KR19980020704A (ko) * | 1996-09-11 | 1998-06-25 | 문정환 | 반도체 소자의 커패시터 제조방법 |
| KR19990079780A (ko) * | 1998-04-09 | 1999-11-05 | 윤종용 | 디램 셀 커패시터 및 그의 제조 방법 |
| KR20010003056A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 반도체 메모리 소자의 제조방법 |
| KR20010037699A (ko) * | 1999-10-19 | 2001-05-15 | 박종섭 | 커패시터 형성방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
| US6248624B1 (en) * | 1997-08-27 | 2001-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a dram stacked capacitor of zig-zag configuration |
| US5763306A (en) * | 1997-10-24 | 1998-06-09 | Vanguard International Semiconductor Corporation | Method of fabricating capacitor over bit line COB structure for a very high density DRAM applications |
| KR100311050B1 (ko) * | 1999-12-14 | 2001-11-05 | 윤종용 | 커패시터의 전극 제조 방법 |
-
2002
- 2002-07-25 KR KR10-2002-0043898A patent/KR100450679B1/ko active IP Right Grant
-
2003
- 2003-05-08 US US10/434,052 patent/US6903024B2/en not_active Expired - Lifetime
-
2005
- 2005-02-18 US US11/061,215 patent/US7230293B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653434A (ja) * | 1992-04-16 | 1994-02-25 | Micron Technol Inc | 絶縁ポリシリコン・ラインド・キャビィティを製造する半導体加工法、及びキャパシタを作る方法 |
| JPH0685186A (ja) * | 1992-08-31 | 1994-03-25 | Fujitsu Ltd | 半導体装置の製造方法及び半導体製造装置 |
| KR19980020704A (ko) * | 1996-09-11 | 1998-06-25 | 문정환 | 반도체 소자의 커패시터 제조방법 |
| KR19990079780A (ko) * | 1998-04-09 | 1999-11-05 | 윤종용 | 디램 셀 커패시터 및 그의 제조 방법 |
| KR20010003056A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 반도체 메모리 소자의 제조방법 |
| KR20010037699A (ko) * | 1999-10-19 | 2001-05-15 | 박종섭 | 커패시터 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7230293B2 (en) | 2007-06-12 |
| KR20040010871A (ko) | 2004-02-05 |
| US20050142884A1 (en) | 2005-06-30 |
| US6903024B2 (en) | 2005-06-07 |
| US20040018683A1 (en) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230293B2 (en) | Storage nodes of a semiconductor memory | |
| US7741222B2 (en) | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture | |
| JP2004104098A (ja) | 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法 | |
| KR100297738B1 (ko) | 챔퍼가 형성된 금속 실리사이드층을 갖춘 반도체소자의 제조방법 | |
| KR100546363B1 (ko) | 콘케이브 형태의 스토리지 노드 전극을 갖는 반도체메모리 소자 및 그 제조방법 | |
| KR100355691B1 (ko) | Iii-v족반도체구조의 제조방법 | |
| US5960295A (en) | Method for fabricating a storage plate of a semiconductor capacitor | |
| KR20090016813A (ko) | 반도체 소자의 제조방법 | |
| KR100402249B1 (ko) | 반도체장치제조방법 | |
| KR100620458B1 (ko) | 질화 붕소막이 노출되어 있는 기판의 세정 방법 및 이를이용한 콘택홀 형성 방법 및 스페이서 형성 방법 | |
| KR100515034B1 (ko) | 트렌치 격리 제조 방법 | |
| US6238970B1 (en) | Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern | |
| US20240164088A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20120142189A1 (en) | Method for fabricating semiconductor device | |
| KR100812599B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR0165419B1 (ko) | 스페이서를 채용한 원통형 커패시터 제조방법 | |
| JPH0685186A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| KR100455735B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100866127B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20010063707A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR0168362B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR19980026142A (ko) | 커패시터의 제조방법 | |
| JPH10313104A (ja) | 半導体装置の製造方法 | |
| KR19990005479A (ko) | 반도체 장치의 전하 저장 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 16 |