KR19990005479A - 반도체 장치의 전하 저장 전극 형성 방법 - Google Patents

반도체 장치의 전하 저장 전극 형성 방법 Download PDF

Info

Publication number
KR19990005479A
KR19990005479A KR1019970029677A KR19970029677A KR19990005479A KR 19990005479 A KR19990005479 A KR 19990005479A KR 1019970029677 A KR1019970029677 A KR 1019970029677A KR 19970029677 A KR19970029677 A KR 19970029677A KR 19990005479 A KR19990005479 A KR 19990005479A
Authority
KR
South Korea
Prior art keywords
charge storage
storage electrode
polysilicon layer
forming
semiconductor device
Prior art date
Application number
KR1019970029677A
Other languages
English (en)
Inventor
박동수
최병대
김진태
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970029677A priority Critical patent/KR19990005479A/ko
Publication of KR19990005479A publication Critical patent/KR19990005479A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야.
반도체 장치 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제.
커패시터의 전하 저장 전극 형성시 전하 저장 전극이 깊은 반구형 형상을 갖도록 하여 전하 저장 전극의 면적을 증가시키고자 함.
3. 발명의 해결 방법의 요지.
반도체 장치의 전하 저장 전극 형성시, 도핑된 실리콘막과 비도핑된 실리콘막의 선택 식각비를 이용하여 다수군데 국부적으로 깊게 식각된 웨이브를 갖는 전하 저장 전극을 형성한다.
4. 발명의 중요한 용도.
반도체 장치 제조 공정 중 캐패시터 전하 저장 전극 제조 공정에 이용됨.

Description

반도체 장치의 전하 저장 전극 형성 방법
본 발명은 반도체 장치의 제조 공정에 관한 것으로서, 특히 커패시터의 용량을 증가시킬 수 있는 전하 저장 전극 형성 방법에 관한 것이다.
현추세에 따라, 집적회로 제조시 소자가 고 집적화되어 가면서 반도체 장치 제조 공정에 여러 가지 문제가 따른다. 일 예로 커패시터의 용량은 전하 저장 전극의 면적에 비례하므로, 소자가 고집적화되면서 소자가 요구하는 커패시터 용량을 확보하기가 점점 곤란해지고 있는 실정이다. 일반적으로 돌출(overhang) 부분의 외주만큼의 면적을 확보할 수 있는 실린더형 커패시터를 이용하고 있다.
도1은 종래 기술에 의한 실린더형 커패시터 전하 저장 전극을 나타내는 단면도로서, 도면 부호 11은 실리콘 기판, 12는 콘택홀 스페이서, 13은 전하 저장 전극을 각각 나타낸다.
실리콘 기판(11)위에 소자의 전기적 연결을 위한 전하 저장 전극 콘택홀을 비등방성 건식식각 공정을 통해 형성한다. 다음으로 전체 구조 상부에 폴리 실리콘층(도시되지 않음)을 형성하고 전체 구조 상부에 희생막으로 산화막을 형성하고, 포토레지스트막을 도포한 다음, 사진 식각 공정으로 전하 저장 전극을 정의하기 위한 포토레지스트 패턴을 형성한다.
다음으로 포토레지스트 패턴을 식각 장벽으로 이용해 산화막 및 폴리 실리콘층을 비등방성 건식식각하고 잔류 포토레지스트 패턴을 제거한다. 다음에 전체 구조 상부에 실린더형 커패시터 전하 저장 전극의 측벽(side wall)을 형성하기 위한 폴리 실리콘층을 형성한다.
다음으로 폴리 실리콘층을 비등방성 전면 건식식각하여, 커패시터 용량을 크게 하는 실린더형 커패시터의 측벽 폴리 실리콘을 형성한다. 다음에, 습식 식각을 통해 희생막으로 사용한 산화막을 제거하여 실린더형 커패시터의 전하 저장 전극(13)을 형성한다. 다음으로 유전막 및 플레이트 전극을 형성하여 커패시터를 형성한다. 그런데, 이와 같은 공정에 있어서 필요한 전하 저장 전극의 커패시터 용량을 얻기 위해서는 희생 산화막의 두께를 증가시켜 전하 저장 전극의 단면적을 증가시켜야 하는데, 반도체 소자가 고집적화 되면서 희생 산화막의 두께 증가에 한계가 있으므로, 원하는 커패시터 용량의 확보가 어렵다는 문제점이 있었다. 이에 이를 개선할 수 있는 진보된 전하 저장 전극의 기술 개발이 필요하게 되었다.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 반도체 장치의 전하 저장 전극 형성시, 주어진 면적 내에서 최대한으로 큰 커패시터 용량을 얻을 수 있는 전하 저장 전극 형성 방법을 제공함을 그 목적으로 한다.
도1은 종래 기술에 따른 스택 구조의 커패시터 전하 저장 전극 형성 공정의 단면도,
도 2A 내지 도2C는 본 발명의 일실시예에 따른 캐패시터의 전하 저장 전극 형성 공정의 단면도.
도면의 주요 부분에 대한 부호의 설명
21 : 소정 공정이 완료된 실리콘 기판 22 : 도핑된 폴리 실리콘층
23 : 비도핑된 폴리 실리콘층 24 : 전하 저장 전극
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 제조 방법은, 소정 공정이 완료된 웨이퍼 상에 전하 저장 전극 형성을 위한 도핑된 폴리 실리콘층을 형성하는 단계; 상기 도핑된 폴리 실리콘층 상에 비도핑된 반구형 폴리 실리콘층을 형성하는 단계; 및 상기 도핑된 폴리 실리콘층과 상기 비도핑된 반구형 폴리 실리콘층을 식각 공정하여 상기 도핑된 폴리 실리콘층이 다수군데 국부적으로 깊게 식각되도록 식각하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2A 내지 도 2C는 본 발명의 일실시예에 따른 캐패시터의 전하 저장 전극 형성 공정의 단면도를 나타낸다.
먼저, 도2A에 도시된 바와 같이, 실리콘 기판(21)상에 소정 두께를 갖는 커패시터의 전하 저장 전극 형성을 위한 폴리 실리콘층(22)을 형성한다. 여기서 형성되는 폴리 실리콘층(22)의 두께는 3000Å∼6000Å으로 형성하고, 불순물로 도핑된 폴리 실리콘층이다.
다음으로 도2B에 도시된 바와 같이, 전체 구조 상부에 비도핑된 MPS(Matastable Poly Silicon, 23)층을 얇게 증착한다. 이 비도핑된 MPS층(23)은 폴리 실리콘의 형성후 560℃ 내지 580℃의 온도의 열공정으로 형성되고, 상부에 반구형 형상을 나타내어 형성된다. 또한 비정질(amorphous) 실리콘막을 얇게 증착한 후, 500℃ 내지 580℃의 온도에서 열처리하면 그 표면이 반구형 형상을 갖는 MPS층(23)을 형성한다.
도면에 도시되지 않은 또 다른 MPS막의 형성 방법을 상세히 설명한다.
비정질 실리콘 기판을 형성한후 미세한 실리콘 입자를 비정질 실리콘 기판 전면에 골고루 증착한다. 여기서 미세한 실리콘 입자는 N2, He, Ar 등의 비활성 가스에 포함되어 있는 SiH4, Si2H6등의 가스를 이용하여 형성된다. 그리고, 미세한 실리콘 입자의 결정화를 위하여 580℃ 내지 700℃의 온도에서 제1열공정을 실시한다.
계속해서 동일한 시스템에서 0.1토르 이하의 압력에서 580℃ 내지 900℃의 온도에서 제2열공정을 진행하여 비정질 실리콘 기판 상에 균일한 MPS막을 성장시킨다. 이는 제2열공정을 진행하는 동안에 하부의 비정질 실리콘 기판이 그 상부에 형성되어 있는 미세한 실리콘 입자에 결합되면서 이루어지고, 하부의 비정질 실리콘의 결정화가 이루어지면서 이미 결정화되어 있는 미세한 실리콘 입자로 결합되면서 형성된다. 여기서 동일한 시스템에서 실시되는 제2열공정은 대기중으로 노출되면서 실리콘이 자연 산화되어 형성된 자연 산화막의 형성을 방지하기 위한 공정이다.
마지막으로 도2C에 도시된 바와 같이, 전체 구조 상부를 전면 비등방성 식각하여 깊은 반구형 형상을 갖는 커패시터의 전하 저장 전극(24)을 형성한다. 여기서 폴리 실리콘(22)과 비도핑된 MPS층(23)은 서로 다른 선택 식각비를 가지고 있어 MPS막의 반구형 모양을 이루는 부분보다 반구형 모양 골 부분에서 더 급격하게 식각이 진행되어 MPS막이 완전히 식각되면 깊은 반구형 형상을 가지게 된다.
이상에서와 같은 본 발명은 소자의 고집적화에 따른 스케일의 축소에 대응하도록, 웨이브를 갖는 전하 저장 전극을 제공하여 한정된 면적 내에서 종래 기술보다 큰 커패시터 용량을 제공할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 캐패시터의 전하 저장 전극을 형성함에 있어서, 전하 저장 전극을 하부로 깊게 형성된 반구형 형상을 갖게 됨으로 인해, 전하 저장 전극의 표면적이 증가되어, 커패시터 용량을 증가시키고 소자의 수율을 향상시켜 준다.

Claims (6)

  1. 소정 공정이 완료된 웨이퍼 상에 전하 저장 전극 형성을 위한 도핑된 폴리 실리콘층을 형성하는 단계; 상기 도핑된 폴리 실리콘층 상에 비도핑된 반구형 폴리 실리콘층을 형성하는 단계; 및 상기 도핑된 폴리 실리콘층과 상기 비도핑된 반구형 폴리 실리콘층을 식각 공정하여 상기 도핑된 폴리 실리콘층이 다수군데 국부적으로 깊게 식각되도록 식각하는 단계를 포함하여 이루어지는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 비도핑된 반구형 폴리 실리콘층을 형성하는 단계는 상기 도핑된 폴리 실리콘층상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층 상에 미세한 실리콘 입자를 형성하는 단계; 및 580℃ 내지 900℃의 온도에서 열공정 하는 단계를 포함하여 이루어지는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 식각공정은 비등방성 전면 식각으로 수행하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 도핑된 폴리 실리콘층은 3000Å∼6000Å의 두께로 형성하는 반도체 장치의 제조 방법.
  5. 제2항에 있어서, 상기 실리콘 입자는 SiH4, Si2H6을 포함하는 공정 분위기에서 형성되는 반도체 장치의 제조 방법.
  6. 제2항에 있어서, 상기 실리콘 입자를 형성하는 단계에서, 상기 비정질 실리콘층 상에 증착된 상기 실리콘 입자를 580℃ 내지 700℃의 온도에서 결정화하는 반도체 장치의 제조 방법.
KR1019970029677A 1997-06-30 1997-06-30 반도체 장치의 전하 저장 전극 형성 방법 KR19990005479A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029677A KR19990005479A (ko) 1997-06-30 1997-06-30 반도체 장치의 전하 저장 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029677A KR19990005479A (ko) 1997-06-30 1997-06-30 반도체 장치의 전하 저장 전극 형성 방법

Publications (1)

Publication Number Publication Date
KR19990005479A true KR19990005479A (ko) 1999-01-25

Family

ID=65987347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029677A KR19990005479A (ko) 1997-06-30 1997-06-30 반도체 장치의 전하 저장 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR19990005479A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653979B1 (ko) * 2000-06-30 2006-12-05 주식회사 하이닉스반도체 캐패시터의 하부전극 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653979B1 (ko) * 2000-06-30 2006-12-05 주식회사 하이닉스반도체 캐패시터의 하부전극 형성방법

Similar Documents

Publication Publication Date Title
KR0165496B1 (ko) 고집적 반도체장치의 캐패시터 제조방법
KR0154161B1 (ko) 반도체소자의 캐패시터 제조방법
JPH05217815A (ja) メモリ セル コンデンサの製造方法及びその構造
US5656529A (en) Method for manufacturing highly-integrated capacitor
US6025246A (en) Methods for fabricating microelectronic capacitor structures
US5874336A (en) Method to improve yield for capacitors formed using etchback of polysilicon hemispherical grains
US6211008B1 (en) Method for forming high-density high-capacity capacitor
US5960295A (en) Method for fabricating a storage plate of a semiconductor capacitor
US20010036730A1 (en) Method for fabricating a dram cell capacitor
KR0154195B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR19990005479A (ko) 반도체 장치의 전하 저장 전극 형성 방법
US6238970B1 (en) Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern
KR100199364B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR100226481B1 (ko) 커패시터의 제조방법
KR0168362B1 (ko) 반도체 장치의 커패시터 제조방법
KR100548598B1 (ko) 반도체소자의 캐패시터 제조방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR100419748B1 (ko) 반도체소자의제조방법
KR100400285B1 (ko) 반도체 소자의 제조방법
KR100322881B1 (ko) 반도체장치의 커패시터 제조방법
KR19980014482A (ko) 반도체 장치의 커패시터 제조방법
KR100260486B1 (ko) 반도체장치의전하저장전극형성방법
KR100273229B1 (ko) 커패시터제조방법
KR20040001227A (ko) 캐패시터 형성 방법
KR930008893B1 (ko) 메모리 셀의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested