KR19980014482A - 반도체 장치의 커패시터 제조방법 - Google Patents

반도체 장치의 커패시터 제조방법 Download PDF

Info

Publication number
KR19980014482A
KR19980014482A KR1019960033471A KR19960033471A KR19980014482A KR 19980014482 A KR19980014482 A KR 19980014482A KR 1019960033471 A KR1019960033471 A KR 1019960033471A KR 19960033471 A KR19960033471 A KR 19960033471A KR 19980014482 A KR19980014482 A KR 19980014482A
Authority
KR
South Korea
Prior art keywords
hemispherical
forming
conductive layer
pattern
usg film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960033471A
Other languages
English (en)
Other versions
KR100213210B1 (ko
Inventor
강성훈
김민
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960033471A priority Critical patent/KR100213210B1/ko
Publication of KR19980014482A publication Critical patent/KR19980014482A/ko
Application granted granted Critical
Publication of KR100213210B1 publication Critical patent/KR100213210B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

반구형의 USG(undoped silicate glass)막을 이용한 반도체 장치의 커패시터 제조방법에 관하여 개시한다. 본 발명은 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계와, 상기 콘택홀을 매몰하면서 상기 절연막상에 임의의 두께를 갖는 도전층을 형성하는 단계와, 상기 도전층 상에 반구형의 USG막을 형성하는 단계와, 상기 도전층 및 상기 반구형의 USG막을 패터닝하여 도전층 패턴 및 반구형의 USG막 패턴을 형성하는 단계와, 상기 반구형의 USG막 패턴을 마스크로 상기 도전층 패턴을 일정 깊이로 식각함으로써 돌기모양의 스토리지 전극을 형성하는 단계와, 상기 반구형의 USG막 패턴을 제거하는 단계와, 상기 스토리지 전극이 형성된 기판의 전면에 유전막 및 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법을 제공한다. 상술한 바와 같은 본 발명의 반도체 장치의 커패시터 제조방법은 반구형의 USG막을 이용하여 공정마진이 크고, 크기의 조절이 용이하며 웨이퍼 이면에 증착되지 않아 유용하게 사용될 수 있다.

Description

반도체 장치의 커패시터 제조방법
본 발명은 반도체 장치의 커패시터 제조방법에 관한 것으로, 특히 반구형의 불순물이 도핑되지 않은 실리케이트 글래스(undoped silicate glass: 이하, USG라 함)막을 이용하여 커패시턴스의 증가를 용이하게 달성할 수 있는 반도체 장치의 커패시터 제조방법에 관한 것이다.
일반적으로 DRAM 소자의 집적도가 증가함에 따라 하나의 칩에서 단위 셀이 차지하는 면적이 줄어들게 되어 커패시터의 커패시턴스의 감소를 초래하였다. 이에 따라, 커패시턴스를 증가시키기 위하여 커패시터의 하부전극을 3차원 구조로 변경하게 되었다. 그러나, 이러한 3차원 구조의 커패시터는 디자인 룰의 한계 및 공정의 복잡성 등의 문제점이 있다.
이에 따라 하부전극의 구조 개선에 의존하지 않고 하부전극을 구성하는 물질 자체의 특성을 이용하여 커패시턴스를 증가시키는 방법, 예컨대 반구모양의 그레인(Hemispherica grain)을 갖는 다결정 실리콘막(이하, HSG 다결정실리콘막이라 함)을 이용하여 하부전극의 표면적을 증가시키는 방법이 제안되었다.
도 1 내지 도 3은 종래의 HSG 다결정실리콘층을 사용한 반도체 장치의 커패시터의 제조방법을 도시한 단면도들이다.
도 1에서, 반도체기판(1)상에 절연막(2)을 형성한 후, 상기 절연막(2)을 이방성 식각하여 콘택홀을 형성한다. 상기 콘택홀은 도면에 표시하지는 아니하였지만 하부에 소오스영역 또는 드레인영역의 일부분을 노출시킨다. 이어서, 상기 콘택홀을 완전히 채우며 상기 절연막(2)상에서는 임의의 두께를 갖도록 도전층을 형성한후, 패터닝하여 도전층 패턴(이하, 하부전극이라 칭함)을 각 셀 단위로 형성한다.
도 2에서, 상기 하부전극(3)을 포함한 기판의 전면에 HSG 다결정실리콘막(4)을 형성한다. 이렇게 되면 하부전극(3)의 상면과 양측면 및 절연막(2)상에 HSG다결정실리콘이 형성된다. 상기 HSG다결정 실리콘막(4)은 미세한 반구모양의 그레인들로 이루어져 있으며, 울퉁불퉁한 표면을 갖는다.
도 3에서, 상기 HSG다결정실리콘막(4)이 형성된 기판을 전면 식각, 예컨대 에치백 하면, 특히 상기 하부 전극(3)의 양측벽부에만 HSG다결정실리콘막(4)이 남게 된다. 결국, 하부전극의 양측벽부에 형성된 HSG다결정실리콘막(4)과 하부전극(3)으로 구성된 스토리지 전극이 형성된다. 이어서, 결과물 전면에 유전체막(도시 안함)을 덮고 이 유전체막 전면에 예컨대, 다결정실리콘과 같은 도전물질을 침적하여 커패시터의 플레이트 전극(도시 안함)을 형성하여 커패시터를 완성한다.
상술한 HSG 다결정실리콘층을 이용한 커패시터 제조방법은 다음과 같은 문제점이 있다.
첫째로, 커패시터의 하부전극이 불순물로 도핑되어 있을 경우, HSG 다결정실리콘의 크기가 증가할수록 하부전극에서 밖으로 확산되는 불순물이 충분하지 않기 때문에 커패시턴스가 감소한다. 또한, 포클(POCl3) 침적이나 이온주입에 의하여 하부전극을 강제로 도핑시킬 경우는 포클에서 생긴 P2O5막을 습식식각으로 제거해야 하는 데, 이때 HSG 다결정실리콘층의 표면이 일부식각되어 커패시터의 면적증대 효과가 반감되며, 이온주입에 의한 경우는 불순물의 강제주입에 의하여 HSG 다결정실리콘층의 표면이 뭉글어지는 문제가 있다.
둘째, 하부전극의 형성 후에 HSG 다결정실리콘층을 증착할 때 하부전극들 사이에도 HSG 다결정실리콘층들이 형성되어 각 셀 단위로 하부전극을 절연시키는 효과가 없어진다. 따라서, 하부전극들 사이에 형성된 HSG 다결정실리콘층의 브리지를 끊어주기 위하여 전면식각을 실시해야 하는데, 이때 하부전극의 상부면과 측면부에 형성되어 있는 HSG 다결정실리콘층이 함께 식각되어 커패시터의 면적 증대 효과가 감소된다.
셋째로, HSG의 형성시 웨이퍼의 뒷면까지 HSG 다결정실리콘층이 형성됨으로 후속공정에서 웨이퍼의 앞면에 감광액으로 코팅시킨 후 이면에 형성된 HSG 다결정실리콘층을 습식식각으로 제거하고 다시 앞면의 감광액을 제거해야 하는 공정이 추가된다.
넷째, HSG 다결정실리콘층 형성공정의 공정마진이 적다. 설비에 따라 온도차이는 있으나 비정질실리콘에서 다결정실리콘으로 변경되는 전이온도 범위가 작다. 따라서, 전이온도 범위 마진, 예컨대 ±5℃를 벗어나면 HSG 다결정실리콘 크기와 밀도의 재현성이 없어지며 한 배치내의 웨이퍼간 및 배치간의 재현성 조절도 어려움이 있다.
따라서, 본 발명의 목적은 상술한 문제를 해결할 수 있는 반도체 장치의 커패시터 제조방법을 제공하는 데 있다.
도 1 내지 도 3은 종래의 HSG다결정실리콘막을 사용한 반도체 장치의 커패시터의 제조방법을 도시한 단면도들이다.
도 4 내지 도 7은 본 발명의 일 예에 의한 반도체 장치의 커패시터의 제조방법을 나타낸 단면도들이다.
도 8 및 도 9는 본 발명의 다른 예에 의한 반도체 장치의 커패시터의 제조방법을 나타낸 단면도이다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계와, 상기 콘택홀을 매몰하면서 상기 절연막상에 임의의 두께를 갖는 도전층을 형성하는 단계와, 상기 도전층 상에 반구형의 USG막을 형성하는 단계와, 상기 도전층 및 상기 반구형의 USG막을 패터닝하여 도전층 패턴 및 반구형의 USG막 패턴을 형성하는 단계와, 상기 반구형의 USG막 패턴을 마스크로 상기 도전층 패턴을 일정 깊이로 식각함으로써 돌기모양의 스토리지 전극을 형성하는 단계와, 상기 반구형의 USG막 패턴을 제거하는 단계와, 상기 스토리지 전극이 형성된 기판의 전면에 유전막 및 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법을 제공한다.
상기 스토리지 전극을 형성하는 단계 후에 상기 도전층 패턴의 하면에 형성된 절연막을 식각하는 단계를 더 포함할 수 있다. 또한, 상기 반구형의 USG막 패턴을 형성하는 단계 후에, 상기 반구형의 USG막 패턴을 식각하는 단계를 더 포함하여 상기 반구형으 USG막 패턴들 사이의 폭을 조절할 수 있다.
상기 반구형의 USG막은 오존 및 TEOS를 소오스로 이용한 CVD장비로 형성한다.
또한, 본 발명은 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계와,상기 콘택홀을 매몰하면서 상기 절연막상에 임의의 두께를 갖는 도전층을 형성하는 단계와, 상기 도전층을 패터닝하여 도전층 패턴을 형성하는 단계와, 상기 도전층 패턴이 형성된 기판의 전면에 반구형의 USG막을 형성하는 단계와, 상기 도전층 패턴의 측벽에 형성된 상기 반구형의 USG막을 식각하여 상기 도전층 패턴 상에 반구형의 USG막 패턴을 형성하는 단계와, 상기 USG막 패턴을 마스크로 상기 도전층 패턴을 일정 깊이로 식각함으로써 돌기모양의 스토리지 전극을 형성하는 단계와, 상기 반구형의 USG막 패턴을 제거하는 단계와, 상기 스토리지 전극이 형성된 기판의 전면에 유전체 및 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법을 제공한다.
상기 스토리지 전극을 형성하는 단계 후에 상기 도전층 패턴의 하면에 형성된 절연막을 식각하는 단계를 더 포함할 수 있다. 또한, 상기 반구형의 USG막 패턴을 형성하는 단계 후에, 상기 반구형의 USG막 패턴을 식각하는 단계를 더 포함하여 상기 반구형으 USG막 패턴들 사이의 폭을 조절할 수 있다. 상기 반구형의 USG막은 오존 및 TEOS(Tetra-Ethyl-Ortho-Silicate)를 이용한 화학기상증착(CVD)장비로 형성할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4 내지 도 7은 본 발명의 제1 실시예에 의한 반도체 장치의 커패시터의 제조방법을 나타낸 단면도들이다.
도4는 반도체 기판(11) 상에 콘택홀을 갖는 절연막(13), 도전층(15) 및 반구형의 USG막(17)을 형성하는 단계를 나타낸다.
구체적으로, 반도체 기판(11) 상에 콘택홀을 갖는 절연막(13)을 형성한다. 상기 콘택홀은 기판을 노출시켜, 후공정에 형성되는 도전층은 소오스 영역 또는 드레인 영역(도면에 도시 하지 않음)과 접속되거나, 또는 하부 구조물이 있을 경우(예를 들면 국부 배선)는 상기 하부 구조물을 노출시켜 후 공정에 형성되는 도전층과 접속된다. 이어서, 상기 콘택홀을 완전히 채우며 상기 절연막(13) 상에서 임의의 두께를 갖도록 도전층(15)을 폴리실리콘막으로 형성한다. 다음에, 상기 도전층(15) 상에 반구형의 USG막(17)을 형성한다. 상기 반구형의 USG막(17)은 오존 및 TEOS를 소오스로 이용한 CVD장비로 형성하며, 폴리실리콘과 같은 도전층 상에서 높은 증착속도를 가지며 표면 모폴로지가 불균형하게 형성된다.
도 5는 도전층 패턴(15a) 및 반구형의 USG막 패턴(17a)을 형성하는 단계를 나타낸다.
구체적으로, 상기 도전층(15) 및 상기 반구형의 USG막(17)을 패터닝하여 도전층 패턴(15a)과 상기 도전층 패턴(15a) 상에 반구형의 USG막 패턴(17a)을 형성한다. 상기 도전층 패턴(15a)은 커패시터의 하부 전극으로써, 스택(stack)형 커패시터, 트렌치(trench)형 커패시터, 스택-트렌치 병합형 커패시터, 박스(box)구조 커패시터, 실린더 커패시터 및 핀 커패시터등의 여러구조로 변형하여도 무방하다.
다음에, 필요에 따라 상기 반구형의 USG막 패턴을 식각하여 상기 반구형의 USG막 패턴들 사이의 폭을 조절한다.
도 6은 돌기모양의 스토리지 전극(15b)을 형성하는 단계를 나타낸다.
구체적으로, 상기 반구형의 USG막 패턴(17a)을 마스크로 상기 도전층 패턴(15a)을 일정 깊이로 식각함으로써 돌기모양의 스토리지 전극(15b)을 형성한다. 이어서, 상기 반구형의 USG막 패턴(17a)을 제거한다.
도 7은 절연막(13)을 제거하는 단계를 나타낸다.
구체적으로, 상기 도전층 패턴(15a)의 하면에 형성된 절연막(13)을 제거한다. 상기 절연막(13)의 제거를 통하여 스토리지 전극의 표면적을 늘릴 수 있다. 상기 절연막(13)의 제거는 필요에 따라 수행하지 않을 수 도 있다. 계속하여, 스토리지 전극(15b)이 형성된 기판(11)의 전면에 유전막(도시 안됨)을 형성한다. 상기 유전막은 ONO(산화막, 질화막 및 산화막의 3중막), NO막(질화막 및 산화막의 2중막), 질화막, 산화막, 탄탈륨 산화막 및 타이타늄 산화막 중에서 선택된 어느 하나로 형성한다. 이어서, 상기 유전막 상에 플레이트 전극(도시 안됨)을 형성하여 반도체 장치의 커패시터를 완성한다.
도 8 및 도 9는 본 발명의 제2 실시예에 의한 반도체 장치의 커패시터의 제조방법을 나타낸 단면도이다.
본 발명의 제2 실시예는 상기 USG막 패턴의 형성방법을 제외하고는 상기 제1 실시예와 동일하다. 그리고, 제2 실시예에서 상기 제1 실시예와 동일한 참조번호는 동일한 부재를 나타낸다.
도 8은 반도체 기판(11) 상에 콘택홀을 갖는 절연막(13)과 상기 콘택홀을 매립하는 도전층(15)을 형성하는 단계를 나타낸다.
구체적으로, 반도체 기판(11) 상에 콘택홀을 갖는 절연막(13)을 형성한다. 상기 콘택홀은 기판을 노출시켜, 후공정에 형성되는 도전층은 소오스 영역 또는 드레인 영역(도면에 도시 하지 않음)과 접속되거나, 또는 하부 구조물이 있을 경우(예를 들면 국부 배선)는 상기 하부 구조물을 노출시켜 후 공정에 형성되는 도전층과 접속된다. 이어서, 상기 콘택홀을 완전히 채우며 상기 절연막(13) 상에서 임의의 두께를 갖도록 도전층(15)을 형성한다.
도 9는 도전층 패턴(15a) 및 반구형의 USG막 패턴(19)을 형성하는 단계를 나타낸다.
구체적으로, 상기 도전층(15)을 패터닝하여 도전층 패턴(15a)을 형성한다. 이어서, 상기 도전층 패턴(15a)이 형성된 기판의 전면에 반구형의 USG막(19)을 형성한다. 이렇게 되면, 도전층 패턴(15a)의 측면 및 상면에 반구형의 USG막(19)이 형성된다.
다음에, 상기 도전층 패턴(15a)의 측면에 형성된 반구형의 USG막 패턴(19)을 제거한 후 상기 제1 실시예와 동일하게 도 6 및 도 7 단계를 수행하여 스토리지 전극을 형성한다. 계속하여, 제1 실시예와 동일한 방법으로 스토리지 전극이 형성된 기판의 전면에 유전막 및 플레이트 전극을 순차적으로 형성하여 반도체 장치의 커패시터를 완성한다.
상술한 바와 같은 본 발명의 반도체 장치의 커패시터 제조방법은 반구형의 USG막을 이용하여 종래의 HSG 폴리실리콘막보다 공정마진이 크고, 크기의 조절이 용이하며 웨이퍼 이면에 증착되지 않으므로 반도체 장치의 제조에 유용하게 사용될 수 있다.

Claims (9)

  1. 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계;
    상기 콘택홀을 매몰하면서 상기 절연막상에 임의의 두께를 갖는 도전층을 형성하는 단계;
    상기 도전층 상에 반구형의 USG막을 형성하는 단계;
    상기 도전층 및 상기 반구형의 USG막을 패터닝하여 도전층 패턴 및 반구형의 USG막 패턴을 형성하는 단계;
    상기 반구형의 USG막 패턴을 마스크로 상기 도전층 패턴을 일정 깊이로 식각함으로써 돌기모양의 스토리지 전극을 형성하는 단계;
    상기 반구형의 USG막 패턴을 제거하는 단계; 및
    상기 스토리지 전극이 형성된 기판의 전면에 유전막 및 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  2. 제1항에 있어서, 상기 스토리지 전극을 형성하는 단계 후에 상기 도전층 패턴의 하면에 형성된 절연막을 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  3. 제1항에 있어서, 상기 반구형의 USG막 패턴을 형성하는 단계 후에, 상기 반구형의 USG막 패턴을 식각하는 단계를 더 포함하여 상기 반구형의 USG막 패턴들 사이의 폭을 조절하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  4. 제1항에 있어서, 상기 반구형의 USG막은 오존 및 TEOS를 소오스로 이용한 CVD장비로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법
  5. 제1항에 있어서, 상기 유전막은 ONO막, NO막, 질화막, 산화막, 탄탈륨 산화막 및 타이타늄 산화막 중에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  6. 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계;
    상기 콘택홀을 매몰하면서 상기 절연막상에 임의의 두께를 갖는 도전층을 형성하는 단계;
    상기 도전층을 패터닝하여 도전층 패턴을 형성하는 단계;
    상기 도전층 패턴이 형성된 기판의 전면에 반구형의 USG막을 형성하는 단계;
    상기 도전층 패턴의 측벽에 형성된 상기 반구형의 USG막을 식각하여 상기 도전층 패턴 상에 반구형의 USG막 패턴을 형성하는 단계;
    상기 USG막 패턴을 마스크로 상기 도전층 패턴을 일정 깊이로 식각함으로써 돌기모양의 스토리지 전극을 형성하는 단계;
    상기 반구형의 USG막 패턴을 제거하는 단계; 및
    상기 스토리지 전극이 형성된 기판의 전면에 유전체 및 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  7. 제6항에 있어서, 상기 스토리지 전극을 형성하는 단계 후에 상기 도전층 패턴의 하면에 형성된 절연막을 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  8. 제6항에 있어서, 상기 반구형의 USG막 패턴을 형성하는 단계 후에, 상기 반구형의 USG막 패턴을 식각하는 단계를 더 포함하여 상기 반구형의 USG막 패턴들 사이의 폭을 조절하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  9. 제6항에 있어서, 상기 반구형의 USG막은 오존 및 TEOS를 소오스로 이용한 CVD장비로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법
KR1019960033471A 1996-08-12 1996-08-12 반도체 장치의 커패시터 제조방법 Expired - Fee Related KR100213210B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960033471A KR100213210B1 (ko) 1996-08-12 1996-08-12 반도체 장치의 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960033471A KR100213210B1 (ko) 1996-08-12 1996-08-12 반도체 장치의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR19980014482A true KR19980014482A (ko) 1998-05-25
KR100213210B1 KR100213210B1 (ko) 1999-08-02

Family

ID=19469401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033471A Expired - Fee Related KR100213210B1 (ko) 1996-08-12 1996-08-12 반도체 장치의 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100213210B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765129B1 (ko) * 2006-07-11 2007-10-12 주식회사 아토 반도체 소자의 커패시터 형성 방법
US7932102B2 (en) 2007-12-20 2011-04-26 Samsung Electronics Co., Ltd. Phase change memory and method of fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653979B1 (ko) * 2000-06-30 2006-12-05 주식회사 하이닉스반도체 캐패시터의 하부전극 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765129B1 (ko) * 2006-07-11 2007-10-12 주식회사 아토 반도체 소자의 커패시터 형성 방법
US7932102B2 (en) 2007-12-20 2011-04-26 Samsung Electronics Co., Ltd. Phase change memory and method of fabricating the same
US8164079B2 (en) 2007-12-20 2012-04-24 Samsung Electronics Co., Ltd. Phase change memory

Also Published As

Publication number Publication date
KR100213210B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
US5686337A (en) Method for fabricating stacked capacitors in a DRAM cell
JP3640763B2 (ja) 半導体メモリ素子のキャパシタの製造方法
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
US6716756B2 (en) Method for forming capacitor of semiconductor device
US6238968B1 (en) Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein
KR100259039B1 (ko) 반도체장치의커패시터제조방법
US20020008272A1 (en) Method for fabricating a DRAM cell capacitor using hemispherical grain (HSG) silicon
KR100493794B1 (ko) 반도체 장치의 제조 방법
KR100373964B1 (ko) 반도체장치제조방법
KR19990078288A (ko) 원통형 스택 전극 제조방법
KR100213210B1 (ko) 반도체 장치의 커패시터 제조방법
KR100303059B1 (ko) 디램셀커패시터의제조방법
US6238970B1 (en) Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern
US6235576B1 (en) Method for manufacturing a cylindrical capacitor
US6190993B1 (en) Method of fabricating capacitor for semiconductor device
KR100348315B1 (ko) 반도체 소자의 제조 방법
US6133085A (en) Method for making a DRAM capacitor using a rotated photolithography mask
KR100338959B1 (ko) 반도체 소자의 커패시터 하부전극 제조방법
KR100286336B1 (ko) 커패시터제조방법
KR100940112B1 (ko) 반도체소자의 아날로그 커패시터 제조방법
KR100367732B1 (ko) 커패시터 제조방법
KR19990004900A (ko) 반도체 장치의 캐패시터 제조 방법
KR20010086510A (ko) 반도체 장치의 커페시터 형성 방법
KR100252542B1 (ko) 디램셀저장전극제조방법
KR19990047012A (ko) 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20080514

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20080514

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000