CN105702623A - Tft阵列基板的制作方法 - Google Patents
Tft阵列基板的制作方法 Download PDFInfo
- Publication number
- CN105702623A CN105702623A CN201610074795.XA CN201610074795A CN105702623A CN 105702623 A CN105702623 A CN 105702623A CN 201610074795 A CN201610074795 A CN 201610074795A CN 105702623 A CN105702623 A CN 105702623A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- array substrate
- manufacture method
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 129
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000004380 ashing Methods 0.000 claims abstract description 20
- 238000000576 coating method Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 192
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 44
- 238000002161 passivation Methods 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 6
- 238000007796 conventional method Methods 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum tin-oxide Chemical compound 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种TFT阵列基板的制作方法，在源极与漏极上涂布形成平坦层后，先不做过孔处理，然后沉积并图案化公共电极层、沉积并图案化钝化保护层，在钝化保护层上形成过孔至露出平坦层后，再对平坦层进行灰化处理形成过孔以露出漏极，相比于现有的先在平坦层形成过孔后再沉积并图案化公共电极层的方法，该方法不会导致图案化公共电极层时导电材料残留于平坦层的过孔内而使平坦层过孔处出现短路的问题，另外在像素区域内在平坦层上通过采用灰化处理的干蚀刻方式形成过孔，可使形成的过孔具有较高的斜坡角度，从而一定程度可减少TFT的大小，有利于提高像素密度。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板的制作方法。
背景技术
薄膜晶体管(ThinFilmTransistor，TFT)是目前液晶显示装置(LiquidCrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(ActiveMatrixOrganicLight-EmittingDiode，AMOLED)中的主要驱动元件，直接关系平板显示装置的显示性能。
薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管的材料也具有多种，低温多晶硅(LowTemperaturePoly-silicon，LTPS)材料是其中较为优选的一种，由于低温多晶硅的原子规则排列，载流子迁移率高，对电压驱动式的液晶显示装置而言，低温多晶硅薄膜晶体管由于其具有较高的迁移率，可以使用体积较小的薄膜晶体管实现对液晶分子的偏转驱动，在很大程度上缩小了薄膜晶体管所占的体积，增加透光面积，得到更高的亮度和解析度；对于电流驱动式的有源矩阵驱动式有机电致发光显示装置而言，低温多晶硅薄膜晶体管可以更好的满足驱动电流要求。
不论是LCD还是AMOLED均包括一TFT阵列基板。目前，业界主流的显示面板的TFT阵列基板的钝化保护层(PV)通常采用氮化硅(分子式：SiNx)单层结构组成。在TFT阵列基板的制作流程中，对平坦层(PLN)和钝化保护层(PV)进行图形化处理以形成像素电极与漏极的接触孔的方法如下：步骤1、如图1所示，首先形成平坦层(PLN)700，并利用光罩对平坦层700进行曝光显影处理，形成位于漏极620上方的第一通孔710；步骤2、如图2所示，在平坦层700上形成图形化的公共电极层(BITO)810，在公共电极层810上沉积氮化硅材料，形成钝化保护层900，利用曝光和蚀刻工艺对钝化保护层900进行图形化处理，在所述钝化保护层900上形成位于第一过孔710内的第二过孔910；所述第二过孔910用于实现像素电极与漏极620的接触。
然而上述制程需要使用两道光罩，且由于平坦层700的膜层较厚，后续形成公共电极层810很容易在第一过孔710内即像素(Pixel)区域内残留导电材料ITO，从而导致短路；但如果通过将第一过孔710的斜坡(Taper)的角度设置为较小，即通过形成较为平缓的第一过孔710以解决ITO残留问题，则必然将会相应的增大第一过孔710的面积，从而一定程度上增加了TFT的大小，从而不利于提高像素密度(PixelsPerInch，PPI)。
发明内容
本发明的目的在于提供一种TFT阵列基板的制作方法，在源极与漏极上涂布形成平坦层后，先不做过孔处理，然后沉积并图案化公共电极层、沉积并图案化钝化保护层，在钝化保护层上形成过孔至露出平坦层后，再对平坦层进行灰化处理形成过孔以露出漏极，该方法不会导致图案化公共电极层时导电材料残留于平坦层的过孔内而使平坦层过孔处短路的问题。
为实现上述目的，本发明提供一种TFT阵列基板的制作方法，包括以下依次进行的步骤：
形成源极与漏极的步骤；
在源极与漏极上形成整面的有机光阻材料的平坦层的步骤；
在平坦层上沉积并图案化公共电极层，得到公共电极的步骤；
在公共电极上沉积钝化保护层，并对钝化保护层进行图案化处理，得到对应于漏极上方的过孔并露出平坦层的步骤；
对露出的平坦层进行灰化处理，形成过孔以露出漏极的步骤；
在钝化保护层上沉积并图案化像素电极层，得到像素电极的步骤。
所述平坦层通过涂布工艺形成。
所述公共电极层、及像素电极层的材料为透明导电材料，通过镀膜工艺形成。
所述公共电极层、及像素电极层的材料为ITO。
在图案化公共电极层的步骤中，对公共电极层图案化处理包括依次进行光阻涂布制程、曝光制程、显影制程、蚀刻制程、及光阻剥离制程。
所述钝化保护层为氮化硅层，所述钝化保护层通过镀膜工艺形成。
在图案化钝化保护层的步骤中，对钝化保护层图案化处理包括依次进行光阻涂布制程、曝光制程、显影制程、及蚀刻制程；在完成蚀刻制程后，直接进行下一步骤，在下一步骤中，对露出的平坦层进行灰化处理的同时还包括对钝化保护层上的光阻进行灰化处理。
所述的TFT阵列基板的制作方法，具体包括如下步骤：
步骤1、提供一衬底基板，在所述衬底基板上沉积第一金属层，对所述第一金属层进行图形化处理，得到遮光层，在所述遮光层与衬底基板上沉积覆盖缓冲层；
步骤2、在所述缓冲层上形成对应于遮光层上方的第一多晶硅段、及与第一多晶硅段间隔设置的第二多晶硅段；对所述第一多晶硅段的中间区域进行P型轻掺杂，得到第一沟道区，之后对所述第一多晶硅段的两端进行N型重掺杂，得到位于两端的N型重掺杂区；
步骤3、在所述第一多晶硅段、第二多晶硅段、及缓冲层上沉积栅极绝缘层，在栅极绝缘层上沉积第二金属层，对第二金属层进行图形化处理，得到分别对应于所述第一多晶硅段与第二多晶硅段中间区域的第一栅极与第二栅极；
步骤4、对所述第一多晶硅段上位于第一沟道区与N型重掺杂区之间的区域进行N型轻掺杂，得到N型轻掺杂区，之后对所述第二多晶硅段的两端进行P型重掺杂，得到位于两端的P型重掺杂区、及位于两P型重掺杂区之间的第二沟道区；
步骤5、在所述第一栅极、第二栅极、及栅极绝缘层上沉积层间绝缘层，对所述层间绝缘层与栅极绝缘层进行图形化处理，在所述层间绝缘层与栅极绝缘层上形成对应于N型重掺杂区上方的第一过孔、及对应于P型重掺杂区上方的第二过孔；
步骤6、在所述层间绝缘层上沉积第三金属层，对所述第三金属层进行图形化处理，得到间隔设置的第一源极、第一漏极、第二源极、及第二漏极；所述第一源极、第一漏极分别通过第一过孔与N型重掺杂区相接触，所述第二源极、第二漏极分别通过第二过孔与P型重掺杂区相接触；
步骤7、在所述第一源极、第一漏极、第二源极、第二漏极、及层间绝缘层上涂布形成整面的有机光阻材料的平坦层；
步骤8、在所述平坦层上沉积公共电极层，对所述公共电极层进行图形化处理，得到公共电极；
步骤9、在所述公共电极、及平坦层上沉积钝化保护层，对所述钝化保护层进行图案化处理，得到对应于第一漏极上方的第三过孔，并露出平坦层；
步骤10、对露出的平坦层进行灰化处理，得到对应于第一漏极上方及第三过孔下方的第四过孔，并露出第一漏极；
步骤11、在所述钝化保护层上沉积像素电极层，对所述像素电极层进行图形化处理，得到像素电极，所述像素电极通过第三过孔与第四过孔与第一漏极相接触。
所述步骤5还包括，通过快速热退火工艺对所述层间绝缘层进行去氢和活化处理。
所述第一金属层、第二金属层、第三金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述缓冲层、栅极绝缘层、层间绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
本发明的有益效果：本发明提供的一种TFT阵列基板的制作方法，在源极与漏极上涂布形成平坦层后，先不做过孔处理，然后沉积并图案化公共电极层、沉积并图案化钝化保护层，在钝化保护层上形成过孔至露出平坦层后，再对平坦层进行灰化处理形成过孔以露出漏极，相比于现有的先在平坦层形成过孔后再沉积并图案化公共电极层的方法，该方法不会导致图案化公共电极层时导电材料残留于平坦层的过孔内而使平坦层过孔处出现短路的问题，另外在像素区域内在平坦层上通过采用灰化处理的干蚀刻方式形成过孔，可使形成的过孔具有较高的斜坡角度，从而一定程度可减少TFT的大小，有利于提高像素密度。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的阵列基板的制作方法中沉积平坦层并在其上形成过孔的示意图；
图2为现有的阵列基板的制作方法中在平坦层上形成过孔后再沉积并图案化公共电极层、沉积并图案化钝化保护层的示意图；
图3为本发明的TFT阵列基板的制作方法的流程示意图；
图4为本发明的TFT阵列基板的制作方法一优选实施例的步骤1的示意图；
图5为本发明的TFT阵列基板的制作方法一优选实施例的步骤2的示意图；
图6为本发明的TFT阵列基板的制作方法一优选实施例的步骤3的示意图；
图7为本发明的TFT阵列基板的制作方法一优选实施例的步骤4的示意图；
图8为本发明的TFT阵列基板的制作方法一优选实施例的步骤5的示意图；
图9为本发明的TFT阵列基板的制作方法一优选实施例的步骤6的示意图；
图10为本发明的TFT阵列基板的制作方法一优选实施例的步骤7的示意图；
图11为本发明的TFT阵列基板的制作方法一优选实施例的步骤8的示意图；
图12为本发明的TFT阵列基板的制作方法一优选实施例的步骤9的示意图；
图13为本发明的TFT阵列基板的制作方法一优选实施例的步骤10的示意图；
图14为本发明的TFT阵列基板的制作方法一优选实施例的步骤11的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3-14，以下以FFS(FringeFieldSwitching，边缘场开关技术)型CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)TFT阵列基板的制作作为本发明的优选实施例，本发明提供的TFT阵列基板的制作方法，具体包括如下步骤：
步骤1、如图4所示，提供一衬底基板10，在所述衬底基板10上沉积第一金属层，对所述第一金属层进行图形化处理，得到遮光层20；在所述遮光层20、及衬底基板10形成缓冲层23。
具体的，所述衬底基板10为透明基板，优选为玻璃基板。
步骤2、如图5所示，在所述缓冲层23上形成非晶硅层，利用激光退火方法对非晶硅层进行结晶化处理，从而形成多晶硅层，采用光刻制程对所述多晶硅层进行图形化处理，得到对应于遮光层20上方的第一多晶硅段30、及与第一多晶硅段30间隔设置的第二多晶硅段40；利用光罩对所述第一多晶硅段30的中间区域进行P型轻掺杂，得到第一沟道区32，之后利用光罩对所述第一多晶硅段30的两端进行N型重掺杂，得到位于两端的N型重掺杂区31。
通过将第一多晶硅段30设置于遮光层20上方，从而有效防止光线进入第一多晶硅段30的沟道区中，可以起到降低漏电流、提高TFT器件电学性能的作用。所述第二多晶硅段40的沟道区在阵列基板完成后采用其它遮光材料在阵列基板外侧进行覆盖。
步骤3、如图6所示，在所述第一多晶硅段30、第二多晶硅段40、及缓冲层23上沉积栅极绝缘层50，在所述栅极绝缘层50上沉积第二金属层，采用光刻制程对第二金属层进行图形化处理，在所述栅极绝缘层上得到分别对应于所述第一多晶硅段30与第二多晶硅段40中间区域的第一栅极51与第二栅极52。
步骤4、如图7所示，利用第一栅极51为光罩对所述第一多晶硅段30上位于第一沟道区32与N型重掺杂区31之间的区域进行N型轻掺杂，得到N型轻掺杂区33，之后利用光罩对所述第二多晶硅段40的两端进行P型重掺杂，得到位于两端的P型重掺杂区41、及位于两P型重掺杂区41之间的第二沟道区42。
步骤5、如图8所示，在所述第一栅极51、第二栅极52、第一多晶硅段30、第二多晶硅段40、及栅极绝缘层50上沉积层间绝缘层60，通过光刻制程对所述层间绝缘层60与栅极绝缘层50进行图形化处理，在所述层间绝缘层60与栅极绝缘层50上形成对应于N型重掺杂区31上方的第一过孔67、及对应于P型重掺杂区41上方的第二过孔68；之后对所述层间绝缘层60进行去氢和活化处理。
具体的，通过快速热退火工艺(RapidThermalAnnealing，RTA)对所述层间绝缘层60进行去氢和活化处理。
步骤6、如图9所示，在所述层间绝缘层60上沉积第三金属层，对所述第三金属层进行图形化处理，得到间隔设置的第一源极61、第一漏极62、第二源极63、及第二漏极64；所述第一源极61、第一漏极62分别通过第一过孔67与N型重掺杂区31相接触，所述第二源极63、第二漏极64分别通过第二过孔68与P型重掺杂区41相接触。
步骤7、如图10所示，在所述第一源极61、第一漏极62、第二源极63、第二漏极64、及层间绝缘层60上涂布有机光阻材料，形成平坦层70。
步骤8、如图11所示，在所述平坦层70上沉积公共电极层，对所述公共电极层进行图形化处理，得到公共(COM)电极81。
具体的，所述公共电极层的材料为透明导电材料，可以为铟锡氧化物(ITO)、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物中的一种或多种。所述公共电极层通过镀膜工艺形成。
优选的，所述公共电极层的材料为铟锡氧化物。
具体的，在该步骤中，对公共电极层图案化处理包括依次进行光阻涂布制程、曝光制程、显影制程、蚀刻制程、及光阻剥离制程。
步骤9、如图12所示，在所述公共电极81、及平坦层70上沉积钝化保护层90，对所述钝化保护层90进行图案化处理，得到对应于第一漏极62上方的第三过孔91，并露出平坦层70。
具体的，所述钝化保护层90为氮化硅层，所述钝化保护层90通过镀膜工艺形成。
具体的，在该步骤9中，对钝化保护层90图案化处理包括依次进行光阻涂布制程、曝光制程、显影制程、及蚀刻制程；在完成蚀刻制程后，不进行光阻剥离制程，直接进行下一步骤。
步骤10、如图13所示，对露出的平坦层70进行灰化处理，得到对应于第一漏极62上方及第三过孔91下方的第四过孔71，并露出第一漏极62。
具体的，在该步骤10中，对露出的平坦层70进行灰化(Ash)处理的同时还包括对在步骤9中形成的所述钝化保护层90上的光阻93进行灰化处理。
步骤11、如图14所示，在所述钝化保护层90上沉积像素电极层，对所述像素电极层进行图形化处理，得到像素电极95，所述像素电极95通过第三过孔91与第四过孔71与第一漏极62相接触。
具体的，所述像素电极层的材料为透明导电材料，可以为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物中的一种或多种。
优选的，所述像素电极层的材料为铟锡氧化物。
具体的，所述第一金属层、第二金属层、第三金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
具体的，所述缓冲层23、栅极绝缘层50、层间绝缘层60为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
所述P型轻掺杂与P型重掺杂掺入的离子可以为硼(B)离子或镓(Ga)离子；所述N型轻掺杂与N型重掺杂掺入的离子可以为磷(P)离子或砷(As)离子。
所述第一源极61、第一漏极62、第一栅极51与第一多晶硅段30构成NMOS(Negativechannel-Metal-Oxide-Semiconductor，N型金属氧化物半导体)晶体管；所述第二源极63、第二漏极64、第二栅极52与第二多晶硅段40构成PMOS(Positivechannel-Metal-Oxide-Semiconductor，P型金属氧化物半导体)晶体管。
上述TFT阵列基板的制作方法，在源极与漏极上涂布形成平坦层70后，先不做过孔处理，然后沉积并图案化公共电极层、沉积并图案化钝化保护层，在钝化保护层上形成过孔至露出平坦层70后，再对平坦层70进行灰化处理形成第四过孔71以露出第一漏极62，该方法不会导致图案化公共电极层时导电材料残留于平坦层70的第四过孔71内而使平坦层70的第四过孔71处出现短路的问题，另外在像素区域内在平坦层70上通过采用灰化处理的干蚀刻方式形成第四过孔71，可使形成的第四过孔71具有较高的斜坡角度，从而一定程度可减少TFT的大小，有利于提高像素密度。
综上所述，本发明提供的一种TFT阵列基板的制作方法，在源极与漏极上涂布形成平坦层后，先不做过孔处理，然后沉积并图案化公共电极层、沉积并图案化钝化保护层，在钝化保护层上形成过孔至露出平坦层后，再对平坦层进行灰化处理形成过孔以露出漏极，相比于现有的先在平坦层形成过孔后再沉积并图案化公共电极层的方法，该方法不会导致图案化公共电极层时导电材料残留于平坦层的过孔内而使平坦层过孔处出现短路的问题，另外在像素区域内在平坦层上通过采用灰化处理的干蚀刻方式形成过孔，可使形成的过孔具有较高的斜坡角度，从而一定程度可减少TFT的大小，有利于提高像素密度。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种TFT阵列基板的制作方法，其特征在于，包括以下依次进行的步骤：
形成源极与漏极的步骤；
在源极与漏极上形成整面的有机光阻材料的平坦层(70)的步骤；
在平坦层(70)上沉积并图案化公共电极层，得到公共电极(81)的步骤；
在公共电极(81)上沉积钝化保护层(90)，并对钝化保护层(90)进行图案化处理，得到对应于漏极上方的过孔并露出平坦层(70)的步骤；
对露出的平坦层(70)进行灰化处理，形成过孔以露出漏极的步骤；
在钝化保护层(90)上沉积并图案化像素电极层，得到像素电极(95)的步骤。
2.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述平坦层(70)通过涂布工艺形成。
3.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述公共电极层、及像素电极层的材料为透明导电材料，通过镀膜工艺形成。
4.如权利要求3所述的TFT阵列基板的制作方法，其特征在于，所述公共电极层、及像素电极层的材料为ITO。
5.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，在图案化公共电极层的步骤中，对公共电极层图案化处理包括依次进行光阻涂布制程、曝光制程、显影制程、蚀刻制程、及光阻剥离制程。
6.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述钝化保护层(90)为氮化硅层，所述钝化保护层(90)通过镀膜工艺形成。
7.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，在图案化钝化保护层(90)的步骤中，对钝化保护层(90)图案化处理包括依次进行光阻涂布制程、曝光制程、显影制程、及蚀刻制程；在完成蚀刻制程后，直接进行下一步骤，在下一步骤中，对露出的平坦层(70)进行灰化处理的同时还包括对钝化保护层(90)上的光阻(93)进行灰化处理。
8.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，具体包括如下步骤：
步骤1、提供一衬底基板(10)，在所述衬底基板(10)上沉积第一金属层，对所述第一金属层进行图形化处理，得到遮光层(20)，在所述遮光层(20)与衬底基板(10)上沉积覆盖缓冲层(23)；
步骤2、在所述缓冲层(23)上形成对应于遮光层(20)上方的第一多晶硅段(30)、及与第一多晶硅段(30)间隔设置的第二多晶硅段(40)；对所述第一多晶硅段(30)的中间区域进行P型轻掺杂，得到第一沟道区(32)，之后对所述第一多晶硅段(30)的两端进行N型重掺杂，得到位于两端的N型重掺杂区(31)；
步骤3、在所述第一多晶硅段(30)、第二多晶硅段(40)、及缓冲层(23)上沉积栅极绝缘层(50)，在栅极绝缘层(50)上沉积第二金属层，对第二金属层进行图形化处理，得到分别对应于所述第一多晶硅段(30)与第二多晶硅段(40)中间区域的第一栅极(51)与第二栅极(52)；
步骤4、对所述第一多晶硅段(30)上位于第一沟道区(32)与N型重掺杂区(31)之间的区域进行N型轻掺杂，得到N型轻掺杂区(33)，之后对所述第二多晶硅段(40)的两端进行P型重掺杂，得到位于两端的P型重掺杂区(41)、及位于两P型重掺杂区(41)之间的第二沟道区(42)；
步骤5、在所述第一栅极(51)、第二栅极(52)、及栅极绝缘层(50)上沉积层间绝缘层(60)，对所述层间绝缘层(60)与栅极绝缘层(50)进行图形化处理，在所述层间绝缘层(60)与栅极绝缘层(50)上形成对应于N型重掺杂区(31)上方的第一过孔(67)、及对应于P型重掺杂区(41)上方的第二过孔(68)；
步骤6、在所述层间绝缘层(60)上沉积第三金属层，对所述第三金属层进行图形化处理，得到间隔设置的第一源极(61)、第一漏极(62)、第二源极(63)、及第二漏极(64)；所述第一源极(61)、第一漏极(62)分别通过第一过孔(67)与N型重掺杂区(31)相接触，所述第二源极(63)、第二漏极(64)分别通过第二过孔(68)与P型重掺杂区(41)相接触；
步骤7、在所述第一源极(61)、第一漏极(62)、第二源极(63)、第二漏极(64)、及层间绝缘层(60)上涂布形成整面的有机光阻材料的平坦层(70)；
步骤8、在所述平坦层(70)上沉积公共电极层，对所述公共电极层进行图形化处理，得到公共电极(81)；
步骤9、在所述公共电极(81)、及平坦层(70)上沉积钝化保护层(90)，对所述钝化保护层(90)进行图案化处理，得到对应于第一漏极(62)上方的第三过孔(91)，并露出平坦层(70)；
步骤10、对露出的平坦层(70)进行灰化处理，得到对应于第一漏极(62)上方及第三过孔(91)下方的第四过孔(71)，并露出第一漏极(62)；
步骤11、在所述钝化保护层(90)上沉积像素电极层，对所述像素电极层进行图形化处理，得到像素电极(95)，所述像素电极(95)通过第三过孔(91)与第四过孔(71)与第一漏极(62)相接触。
9.如权利要求8所述的TFT阵列基板的制作方法，其特征在于，所述步骤5还包括，通过快速热退火工艺对所述层间绝缘层(60)进行去氢和活化处理。
10.如权利要求8所述的TFT阵列基板的制作方法，其特征在于，所述第一金属层、第二金属层、第三金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述缓冲层(23)、栅极绝缘层(50)、层间绝缘层(60)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610074795.XA CN105702623B (zh) | 2016-02-02 | 2016-02-02 | Tft阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610074795.XA CN105702623B (zh) | 2016-02-02 | 2016-02-02 | Tft阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105702623A true CN105702623A (zh) | 2016-06-22 |
| CN105702623B CN105702623B (zh) | 2019-03-12 |
Family
ID=56230158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610074795.XA Active CN105702623B (zh) | 2016-02-02 | 2016-02-02 | Tft阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105702623B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847742A (zh) * | 2017-01-22 | 2017-06-13 | 信利（惠州）智能显示有限公司 | 阵列基板的制作方法及阵列基板 |
| CN108649036A (zh) * | 2018-04-28 | 2018-10-12 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| WO2018218987A1 (en) * | 2017-06-02 | 2018-12-06 | Boe Technology Group Co., Ltd. | Display substrate, display apparatus, and method of fabricating display substrate |
| CN109148535A (zh) * | 2018-08-21 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示面板 |
| WO2020143335A1 (zh) * | 2019-01-09 | 2020-07-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
| CN112635493A (zh) * | 2020-12-21 | 2021-04-09 | 昆山国显光电有限公司 | 显示面板的制备方法、显示面板和显示装置 |
| CN113363300A (zh) * | 2021-06-01 | 2021-09-07 | 霸州市云谷电子科技有限公司 | 阵列基板和显示面板 |
| CN114460772A (zh) * | 2022-01-26 | 2022-05-10 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
| CN112736104B (zh) * | 2020-12-28 | 2023-08-11 | 上海奕瑞光电子科技股份有限公司 | 平板探测器的制备方法 |
| CN116632034A (zh) * | 2023-07-24 | 2023-08-22 | 江西兆驰半导体有限公司 | 一种Micro-LED芯片结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115950A1 (en) * | 2007-11-01 | 2009-05-07 | Hitachi Displays, Ltd. | Liquid crystal display device |
| CN102023430A (zh) * | 2009-09-17 | 2011-04-20 | 京东方科技集团股份有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
| US20120182490A1 (en) * | 2011-01-18 | 2012-07-19 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing the same |
| CN103855087A (zh) * | 2014-02-24 | 2014-06-11 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
-
2016
- 2016-02-02 CN CN201610074795.XA patent/CN105702623B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115950A1 (en) * | 2007-11-01 | 2009-05-07 | Hitachi Displays, Ltd. | Liquid crystal display device |
| CN102023430A (zh) * | 2009-09-17 | 2011-04-20 | 京东方科技集团股份有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
| US20120182490A1 (en) * | 2011-01-18 | 2012-07-19 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing the same |
| CN103855087A (zh) * | 2014-02-24 | 2014-06-11 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847742A (zh) * | 2017-01-22 | 2017-06-13 | 信利（惠州）智能显示有限公司 | 阵列基板的制作方法及阵列基板 |
| WO2018218987A1 (en) * | 2017-06-02 | 2018-12-06 | Boe Technology Group Co., Ltd. | Display substrate, display apparatus, and method of fabricating display substrate |
| CN108987411A (zh) * | 2017-06-02 | 2018-12-11 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法和显示装置 |
| US11152490B2 (en) | 2018-04-28 | 2021-10-19 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing same |
| CN108649036A (zh) * | 2018-04-28 | 2018-10-12 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN108649036B (zh) * | 2018-04-28 | 2021-02-02 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN109148535A (zh) * | 2018-08-21 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示面板 |
| WO2020037850A1 (zh) * | 2018-08-21 | 2020-02-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示面板 |
| WO2020143335A1 (zh) * | 2019-01-09 | 2020-07-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
| US11257954B2 (en) | 2019-01-09 | 2022-02-22 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, and display apparatus |
| CN112635493A (zh) * | 2020-12-21 | 2021-04-09 | 昆山国显光电有限公司 | 显示面板的制备方法、显示面板和显示装置 |
| CN112635493B (zh) * | 2020-12-21 | 2022-09-20 | 昆山国显光电有限公司 | 显示面板的制备方法、显示面板和显示装置 |
| CN112736104B (zh) * | 2020-12-28 | 2023-08-11 | 上海奕瑞光电子科技股份有限公司 | 平板探测器的制备方法 |
| CN113363300A (zh) * | 2021-06-01 | 2021-09-07 | 霸州市云谷电子科技有限公司 | 阵列基板和显示面板 |
| CN114460772A (zh) * | 2022-01-26 | 2022-05-10 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
| WO2023142157A1 (zh) * | 2022-01-26 | 2023-08-03 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
| CN116632034A (zh) * | 2023-07-24 | 2023-08-22 | 江西兆驰半导体有限公司 | 一种Micro-LED芯片结构及其制备方法 |
| CN116632034B (zh) * | 2023-07-24 | 2023-10-13 | 江西兆驰半导体有限公司 | 一种Micro-LED芯片结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105702623B (zh) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702623A (zh) | Tft阵列基板的制作方法 | |
| CN104282769B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| US9818775B2 (en) | Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof | |
| EP2985784B1 (en) | Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus | |
| CN105489552B (zh) | Ltps阵列基板的制作方法 | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| US20160358951A1 (en) | Tft driving backplane and method of manufacturing the same | |
| CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN105206568B (zh) | 一种低温多晶硅tft阵列基板的制备方法及其阵列基板 | |
| CN108538860A (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| CN106098699B (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
| CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN103383989B (zh) | 像素结构的制造方法及其结构 | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| WO2020164438A1 (zh) | 触控显示面板和显示装置 | |
| CN105097552A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN106847837A (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| CN103928472A (zh) | 一种阵列基板及其制作方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |