CN107591415A - 一种阵列基板及其制造方法 - Google Patents

一种阵列基板及其制造方法 Download PDF

Info

Publication number
CN107591415A
CN107591415A CN201710755000.6A CN201710755000A CN107591415A CN 107591415 A CN107591415 A CN 107591415A CN 201710755000 A CN201710755000 A CN 201710755000A CN 107591415 A CN107591415 A CN 107591415A
Authority
CN
China
Prior art keywords
layer
active switch
edge
metal level
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710755000.6A
Other languages
English (en)
Other versions
CN107591415B (zh
Inventor
卓恩宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201710755000.6A priority Critical patent/CN107591415B/zh
Publication of CN107591415A publication Critical patent/CN107591415A/zh
Priority to PCT/CN2018/100590 priority patent/WO2019042126A1/zh
Priority to US16/341,740 priority patent/US10692901B2/en
Application granted granted Critical
Publication of CN107591415B publication Critical patent/CN107591415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其制造方法，制造方法包括步骤：提供一第一基板；提供第一光罩，在第一基板上设置主动开关；提供第二光罩，在主动开关上设置光刻胶，其中包括依次进行的流程：对主动开关进行第一次湿法蚀刻，对光刻胶进行第一次灰化处理，对主动开关进行第一次干法蚀刻，对主动开关进行第二次湿法蚀刻，对光刻胶进行第二次灰化处理，对主动开关进行第二次干法蚀刻；提供第三光罩，在金属上设置保护层；提供第四光罩，在保护层上设置像素电极层。本发明由于在蚀刻(2W2D：两次湿刻两次干刻)步骤中加入灰化处理的工艺来减少主动开关中非晶硅层和欧姆接触层的边缘长度，从而降低显示面板的漏电流可能造成的不良影响。

Description

一种阵列基板及其制造方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
现有的显示器一般都基于主动开关进行控制，具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，主要包括液晶显示器、OLED(Organic Light-Emitting Diode)显示器、QLED(Quantum Dot Light Emitting Diodes)显示器、等离子显示器等、从外观结构来看，既有平面型显示器、也有曲面型显示器。
对于液晶显示器，包括液晶面板及背光模组(Backlight Module)两大部分，液晶显示器的工作原理是在两片平行的玻璃基板当中放置液晶分子，并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
对于OLED显示器，采用机发光二极管自发光来进行显示，具有自发光、广视角、几乎无穷高的对比度、较低耗电、极高反应速度等优点。
QLED显示器结构与OLED技术非常相似，主要区别在于QLED的发光中心由量子点(Quantum dots)物质构成。其结构是两侧电子(Electron)和空穴(Hole)在量子点层中汇聚后形成光子(Exciton)，并且通过光子的重组发光。
然而，随着显示器逐渐往超大尺寸、高驱动频率、高分辨率等方面发展，然而TFT结构常为倒置错排结构，即为底栅电极且与源/漏极分别位于a-Si层两侧，这样该结构器件中因AS tail过长会产生漏电流(leakage current)，既不安全也不节能，同时不利于设备的正常工作。
发明内容
本发明的一个目的在于提供一种降低漏电流的阵列基板的制造方法。
为解决上述问题，本发明的实施例提供的阵列基板的制造方法包括：
一种阵列基板的制造方法，所述制造方法包括步骤：
提供一第一基板；
在所述第一基板上设置主动开关；
在所述主动开关上设置光刻胶；
对所述主动开关进行第一次湿法蚀刻；
对所述光刻胶进行第一次灰化处理；
对所述主动开关进行第一次干法蚀刻；
对所述主动开关进行第二次湿法蚀刻；
对所述光刻胶进行第二次灰化处理；
对所述主动开关进行第二次干法蚀刻。
其中，在所述第一基板上设置主动开关的步骤包括：
在所述第一基板上沉积栅极层；
在所述栅极层上沉积绝缘层；
在所述绝缘层上沉积非晶硅层；
在所述非晶硅层上沉积欧姆接触层；
在所述欧姆接触层上沉积金属层。
这里是在上一个光罩下进的对主动开关中栅极层、绝缘层、非晶硅层、欧姆接触层以及金属层沉积在第一基板上的设置，为之后的两次湿刻两次干刻和灰化处理做准备。
其中，对所述主动开关进行第二次干法蚀刻的步骤之后还包括步骤：
在所述金属上设置保护层。
这里是在下一个光罩下进行的对主动开关功能层的设置，保障主动开关器件功能的实现。
其中，在所述金属层上设置保护层之后的步骤之后还包括步骤：
在所述保护层上设置像素电极层。
这里是在下一个光罩下进行的对主动开关功能层的设置，保障主动开关器件功能的实现。
其中，所述绝缘层、所述非晶硅层和所述欧姆接触层构成一组合层；
在所述主动开关上设置光刻胶的步骤包括，所述光刻胶设置在所述保护层上，所述光刻胶的边沿与所述金属层的同侧边沿平齐；
对所述主动开关进行第一次湿法蚀刻的步骤后，所述金属层和所述保护层的位置范围缩小至第一区域值：所述组合层的边沿比所述金属层的同侧边沿长0.165微米，所述金属层的边沿比所述保护层的同侧边沿长0.404微米；
对所述光刻胶进行第一次灰化处理的步骤后；所述光刻胶的位置范围缩小至第二区域值；
对所述主动开关进行第一次干法蚀刻的步骤后，所述组合层的位置范围缩小至第三区域值：所述组合层的边沿与所述金属层的同侧边沿平齐；
对所述主动开关进行第二次湿法蚀刻的步骤后，所述金属层和所述保护层的位置范围缩小至第四区域值：所述组合层的边沿与所述金属层的同侧边沿距离预设长度，所述金属层的边沿比所述保护层的同侧边沿长0.404微米。
这里是各层和光刻胶在蚀刻步骤和灰化处理下的变化。
其中，对所述主动开关进行第一次湿法蚀刻的步骤、对所述主动开关进行第一次干法蚀刻的步骤、对所述主动开关进行第二次湿法蚀刻的步骤后，所述金属层为梯形，所述梯形包括靠近所述欧姆接触层的第一底边和远离所述欧姆接触层的第二底边，所述第一底边的长度大于所述第二底边的长度，所述第一底边的边沿比所述第二底边的同侧边沿长0.404微米。
这里是各层经蚀刻后的形状设置。
其中，所述金属层采用铝元素，所述保护层采用钼元素。
这里是各层的具体材质设置。铝取材广泛、有延展性，重量轻和耐腐蚀。钼为银白色金属，硬而坚韧。
本发明的另一个目的在于提供一种阵列基板的制造方法。
一种阵列基板的制造方法，所述制造方法包括步骤：
提供一第一基板；
提供第一光罩，在所述第一基板上设置主动开关：在所述第一基板上沉积栅极层，在所述栅极层上沉积绝缘层，在所述绝缘层上沉积非晶硅层，在所述非晶硅层上沉积欧姆接触层，在所述欧姆接触层上沉积金属层；
提供第二光罩，在所述主动开关上设置光刻胶，对所述主动开关进行第一次湿法蚀刻，对所述光刻胶进行第一次灰化处理，对所述主动开关进行第一次干法蚀刻，对所述主动开关进行第二次湿法蚀刻，对所述光刻胶进行第二次灰化处理，对所述主动开关进行第二次干法蚀刻；
提供第三光罩，在所述金属上设置保护层；
提供第四光罩，在所述保护层上设置像素电极层。
本发明的另一个目的在于提供一种阵列基板。
一种阵列基板，包括
第一基板；
主动开关，所述主动开关设置于所述第一基板上，所述主动开关包括非晶硅层、欧姆接触层和金属层；
其中，所述非晶硅层的边沿长于所述金属层的同侧边沿第一尾部值，所述第一尾部值小于1.2微米；
其中，所述欧姆接触层的边沿长于所述金属层的同侧边沿第二尾部值，所述第二尾部值小于0.8微米。
其中，所述第二尾部值包括
外侧的所述欧姆接触层的边沿长于所述金属层的同侧边沿的外侧第二尾部值；
以及，内侧的所述欧姆接触层的边沿长于所述金属层的同侧边沿的内侧第二尾部值；
所述外侧第二尾部值大于所述内侧第二尾部值。
这里是欧姆接触层内外侧边沿相对同侧金属层边沿的不同长度设置，在第二尾部值小于0.8μm的设定下进一步限定既实现漏电流的减小又保证沟道的作用正常实现。
本发明由于在蚀刻(2W2D：两次湿刻两次干刻)步骤中加入灰化处理的工艺来减少主动开关中非晶硅层和欧姆接触层的边缘长度，从而降低显示面板的漏电流可能造成的不良影响。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明一个实施例阵列基板的制造方法的流程框图；
图2是本发明一个实施例阵列基板的主动开关在制造过程中的结构示意图；
图3是本发明一个实施例阵列基板的主动开关各层在制造过程中的结构示意图；
图4是本发明一个实施例阵列基板的主动开关各层的结构示意图；
图5是本发明一个实施例阵列基板的主动开关的结构示图；
图6是本发明实施例显示装置的示意图。
其中，10、第一基板；21、栅极层；22、绝缘层；23、非晶硅层；24、欧姆接触层；30、金属层；31、源极层；32、漏极层；40、光刻胶(PR)：50、第一尾部值；61、外侧第二尾部值；62、内侧第二尾部值；71、组合层；73、保护层；100、显示装置；200、控制部件；300、显示面板。
其中，S21、第一次湿法蚀刻；S22、第一次灰化处理；S23、第一次干法蚀刻；S24、第二次湿法蚀刻；S25、第二次灰化处理；S26、第二次干法蚀刻。
其中，S31、第一次湿法蚀刻；S32、灰化处理；S33、第一次干法蚀刻；S34、第二次湿法蚀刻。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
在图中，结构相似的单元是以相同标号表示。
下面参考附图1至图6实施例进一步详细描述本发明的阵列基板及其制造方法。
作为本发明的一个实施例，如图1所示，所述制造方法包括步骤：
提供一第一基板10；
在所述第一基板10上设置主动开关；
在所述主动开关上设置光刻胶40；
对所述主动开关进行第一次湿法蚀刻；
对所述光刻胶40进行第一次灰化处理；
对所述主动开关进行第一次干法蚀刻；
对所述主动开关进行第二次湿法蚀刻；
对所述光刻胶40进行第二次灰化处理；
对所述主动开关进行第二次干法蚀刻。
本发明由于在蚀刻(2W2D：两次湿刻两次干刻)步骤中加入灰化处理的工艺来减少主动开关中非晶硅层23和欧姆接触层24的边缘长度，从而降低显示面板的漏电流可能造成的不良影响。其中，湿法蚀刻是通过化学刻蚀液和被刻蚀物质之间的化学反应将被刻蚀物质剥离下来的刻蚀方法。大多数湿法刻蚀是不容易控制的各向同性刻蚀。适应性强，表面均匀性好、对硅片损伤少，几乎适用于所有的金属、玻璃、塑料等材料。干法蚀刻的刻蚀剂是等离子体，是利用等离子体和表面薄膜反应，形成挥发性物质，或直接轰击薄膜表面使之被腐蚀的工艺。能实现各向异性刻蚀，从而保证细小图形转移后的保真性。两者结合既能保证刻蚀图形的保真和最小线宽值，又能控制成本。
作为本发明的又一个实施例，如图1-3所示，所述制造方法包括步骤：
提供一第一基板10；
在所述第一基板10上设置主动开关；
在所述主动开关上设置光刻胶40；
对所述主动开关进行第一次湿法蚀刻；
对所述光刻胶40进行第一次灰化处理；
对所述主动开关进行第一次干法蚀刻；
对所述主动开关进行第二次湿法蚀刻；
对所述光刻胶40进行第二次灰化处理；
对所述主动开关进行第二次干法蚀刻。
其中，如图2所示(S21、第一次湿法蚀刻；S22、第一次灰化处理；S23、第一次干法蚀刻；S24、第二次湿法蚀刻；S25、第二次灰化处理；S26、第二次干法蚀刻)，第一基板10上设置的主动开关由下至上包括栅极层21、绝缘层22、非晶硅层23、欧姆接触层24以及由源极层31和漏极层32构成的金属层30，主动开光上设置有光刻胶40，随着蚀刻和灰化处理(使得光刻胶40的位置范围作预设范围的缩小)的进行主动开关中的各层逐步成型，所述非晶硅层23的边沿长于所述金属层的同侧边沿，所述欧姆接触层24的边沿长于所述金属层的同侧边沿，外侧的所述欧姆接触层24的边沿与所述金属层的同侧边沿的差值大于内侧的所述欧姆接触层24的边沿与所述金属层的同侧边沿的差值。
在蚀刻(2W2D：两次湿刻两次干刻)步骤中加入灰化处理的工艺来减少主动开关中非晶硅层23和欧姆接触层24的边缘长度，从而降低显示面板的漏电流可能造成的不良影响。其中，湿法蚀刻是通过化学刻蚀液和被刻蚀物质之间的化学反应将被刻蚀物质剥离下来的刻蚀方法。大多数湿法刻蚀是不容易控制的各向同性刻蚀。适应性强，表面均匀性好、对硅片损伤少，几乎适用于所有的金属、玻璃、塑料等材料。干法蚀刻的刻蚀剂是等离子体，是利用等离子体和表面薄膜反应，形成挥发性物质，或直接轰击薄膜表面使之被腐蚀的工艺。能实现各向异性刻蚀，从而保证细小图形转移后的保真性。两者结合既能保证刻蚀图形的保真和最小线宽值，又能控制成本。
作为本发明的又一个实施例，如图1-3所示，所述制造方法包括步骤：
提供一第一基板10；
在所述第一基板10上设置主动开关；
在所述主动开关上设置光刻胶40；
对所述主动开关进行第一次湿法蚀刻；
对所述光刻胶40进行第一次灰化处理；
对所述主动开关进行第一次干法蚀刻；
对所述主动开关进行第二次湿法蚀刻；
对所述光刻胶40进行第二次灰化处理；
对所述主动开关进行第二次干法蚀刻。
其中，如图3所示(S31、第一次湿法蚀刻；S32、灰化处理；S33、第一次干法蚀刻；S34、第二次湿法蚀刻)，所述绝缘层22、所述非晶硅层23和所述欧姆接触层24构成一组合层71；在所述主动开关上设置光刻胶40的步骤包括，所述光刻胶40设置在所述保护层73上，所述光刻胶40的边沿与所述金属层的同侧边沿平齐；
对所述主动开关进行第一次湿法蚀刻的步骤后，所述金属层30和所述保护层73的位置范围缩小至第一区域值：所述组合层71的边沿比所述金属层30的同侧边沿长0.165微米，所述金属层30的边沿比所述保护层73的同侧边沿长0.404微米；
对所述光刻胶40进行第一次灰化处理的步骤后；所述光刻胶40的位置范围缩小至第二区域值；
对所述主动开关进行第一次干法蚀刻的步骤后，所述组合层71的位置范围缩小至第三区域值：所述组合层71的边沿与所述金属层30的同侧边沿平齐；
对所述主动开关进行第二次湿法蚀刻的步骤后，所述金属层30和所述保护层73的位置范围缩小至第四区域值：所述组合层71的边沿与所述金属层30的同侧边沿距离预设长度，所述金属层30的边沿比所述保护层73的同侧边沿长0.404微米。
在蚀刻(2W2D：两次湿刻两次干刻)步骤中加入灰化处理的工艺来减少主动开关中非晶硅层23和欧姆接触层24的边缘长度，从而降低显示面板的漏电流可能造成的不良影响。其中，湿法蚀刻是通过化学刻蚀液和被刻蚀物质之间的化学反应将被刻蚀物质剥离下来的刻蚀方法。大多数湿法刻蚀是不容易控制的各向同性刻蚀。适应性强，表面均匀性好、对硅片损伤少，几乎适用于所有的金属、玻璃、塑料等材料。干法蚀刻的刻蚀剂是等离子体，是利用等离子体和表面薄膜反应，形成挥发性物质，或直接轰击薄膜表面使之被腐蚀的工艺。能实现各向异性刻蚀，从而保证细小图形转移后的保真性。两者结合既能保证刻蚀图形的保真和最小线宽值，又能控制成本。
具体的，对所述主动开关进行第一次湿法蚀刻的步骤、对所述主动开关进行第一次干法蚀刻的步骤、对所述主动开关进行第二次湿法蚀刻的步骤后，所述金属层30为梯形，所述梯形包括靠近所述欧姆接触层24的第一底边和远离所述欧姆接触层24的第二底边，所述第一底边的长度大于所述第二底边的长度，所述第一底边的边沿比所述第二底边的同侧边沿长0.404微米。
具体的，所述金属层30采用铝元素，所述保护层73采用钼元素。铝取材广泛、有延展性，重量轻和耐腐蚀。钼为银白色金属，硬而坚韧。
当然也可以如图4所示，所述保护层73包括第一保护层和第二保护层，所述绝缘层22、所述非晶硅层23和所述欧姆接触层24构成一组合层71，所述第一保护层设置在所述组合层71和所述金属层30之间，所述第二保护层设置在所述金属层30上。
作为本发明的又一个实施例，如图1-3所示，所述制造方法包括步骤：
S11：提供一第一基板10；
S12：提供第一光罩，在所述第一基板10上设置主动开关：在所述第一基板10上沉积栅极层21，在所述栅极层21上沉积绝缘层22，在所述绝缘层22上沉积非晶硅层23，在所述非晶硅层23上沉积欧姆接触层24，在所述欧姆接触层24上沉积金属层；
S13：提供第二光罩，在所述主动开关上设置光刻胶40，对所述主动开关进行第一次湿法蚀刻，对所述光刻胶40进行第一次灰化处理，对所述主动开关进行第一次干法蚀刻，对所述主动开关进行第二次湿法蚀刻，对所述光刻胶40进行第二次灰化处理，对所述主动开关进行第二次干法蚀刻；
S14：提供第三光罩，在所述金属上设置保护层；
S15：提供第四光罩，在所述保护层上设置像素电极层。
在蚀刻(2W2D：两次湿刻两次干刻)步骤中加入灰化处理的工艺来减少主动开关中非晶硅层23和欧姆接触层24的边缘长度，从而降低显示面板的漏电流可能造成的不良影响。其中，湿法蚀刻是通过化学刻蚀液和被刻蚀物质之间的化学反应将被刻蚀物质剥离下来的刻蚀方法。大多数湿法刻蚀是不容易控制的各向同性刻蚀。适应性强，表面均匀性好、对硅片损伤少，几乎适用于所有的金属、玻璃、塑料等材料。干法蚀刻的刻蚀剂是等离子体，是利用等离子体和表面薄膜反应，形成挥发性物质，或直接轰击薄膜表面使之被腐蚀的工艺。能实现各向异性刻蚀，从而保证细小图形转移后的保真性。两者结合既能保证刻蚀图形的保真和最小线宽值，又能控制成本。
其中，在第一光罩下进行的对主动开关中栅极层21、绝缘层22、非晶硅层23、欧姆接触层24以及金属层30沉积在第一基板10上的设置，为之后的两次湿刻两次干刻和灰化处理做准备。可以采用化学气相沉积的方式。下第三光罩和第四光罩下进行的对主动开关功能层的设置，保障主动开关器件功能的实现。
作为本发明的又一个实施例，如图5所示，所述阵列基板包括第一基板10；主动开关，所述主动开关设置于所述第一基板10上，所述主动开关包括非晶硅层23、欧姆接触层24和金属层；其中，所述非晶硅层23的边沿长于所述金属层的同侧边沿第一尾部值50，所述第一尾部值50小于1.2μm；其中，所述欧姆接触层24的边沿长于所述金属层的同侧边沿第二尾部值，所述第二尾部值小于0.8μm。在蚀刻(2W2D：两次湿刻两次干刻)步骤中加入灰化处理的工艺来减少主动开关中非晶硅层23和欧姆接触层24的边缘长度，从而降低的漏电流可能造成的不良影响。
作为本发明的又一个实施例，如图5所示，所述阵列基板包括第一基板10；主动开关，所述主动开关设置于所述第一基板10上，所述主动开关包括非晶硅层23、欧姆接触层24和金属层；其中，所述非晶硅层23的边沿长于所述金属层的同侧边沿第一尾部值50，所述第一尾部值50小于1.2μm；其中，所述欧姆接触层24的边沿长于所述金属层的同侧边沿第二尾部值，所述第二尾部值小于0.8μm。在蚀刻(2W2D：两次湿刻两次干刻)步骤中加入灰化处理的工艺来减少主动开关中非晶硅层23和欧姆接触层24的边缘长度，从而降低显示面板的漏电流可能造成的不良影响。所述第二尾部值包括外侧的所述欧姆接触层24的边沿长于所述金属层的同侧边沿的外侧第二尾部值61；以及，内侧的所述欧姆接触层24的边沿长于所述金属层的同侧边沿的内侧第二尾部值62；所述外侧第二尾部值61大于所述内侧第二尾部值62。在第二尾部值小于0.8μm的设定下进一步限定既实现漏电流的减小又保证沟道的作用正常实现。
在上述实施例中，显示面板包括液晶面板、OLED(Organic Light-EmittingDiode)面板、QLED(Quantum Dot Light Emitting Diodes)面板、等离子面板、平面型面板、曲面型面板等。
参考图6，本实施方式公开一种显示装置100。该显示装置100包括控制部件200，以及本发明所述的显示面板300，以上以显示面板为例进行详细说明，需要说明的是，以上对显示面板结构的描述同样适用于本发明实施例的显示装置中。其中，当本发明实施例的显示装置为液晶显示器时，液晶显示器包括有背光模组，背光模组可作为光源，用于供应充足的亮度与分布均匀的光源，本实施例的背光模组可以为前光式，也可以为背光式，需要说明的是，本实施例的背光模组并不限于此。
以上内容是结合具体实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，所述制造方法包括步骤：
提供一第一基板；
提供第一光罩，在所述第一基板上设置主动开关；
提供第二光罩，在所述主动开关上设置光刻胶，其中包括依次进行的流程：
a.对所述主动开关进行第一次湿法蚀刻，
b.对所述光刻胶进行第一次灰化处理，
c.对所述主动开关进行第一次干法蚀刻，
d.对所述主动开关进行第二次湿法蚀刻，
e.对所述光刻胶进行第二次灰化处理，
f.对所述主动开关进行第二次干法蚀刻；
提供第三光罩，在所述金属上设置保护层；
提供第四光罩，在所述保护层上设置像素电极层。
2.如权利要求1所述的阵列基板的制造方法，其特征在于，在所述第一基板上设置所述主动开关的步骤包括：
在所述第一基板上沉积栅极层；
在所述栅极层上沉积绝缘层；
在所述绝缘层上沉积非晶硅层；
在所述非晶硅层上沉积欧姆接触层；
在所述欧姆接触层上沉积金属层。
3.如权利要求2所述的阵列基板的制造方法，其特征在于，所述绝缘层、所述非晶硅层和所述欧姆接触层构成一组合层；
在所述主动开关上设置光刻胶的步骤包括：所述光刻胶设置在所述保护层上，所述光刻胶的边沿与所述金属层的同侧边沿平齐；
对所述主动开关进行第一次湿法蚀刻的步骤后，所述金属层和所述保护层的位置范围缩小至第一区域值；
对所述光刻胶进行第一次灰化处理的步骤后，所述光刻胶的位置范围缩小至第二区域值；
对所述主动开关进行第一次干法蚀刻的步骤后，所述组合层的位置范围缩小至第三区域值：所述组合层的边沿与所述金属层的同侧边沿平齐；
对所述主动开关进行第二次湿法蚀刻的步骤后，所述金属层和所述保护层的位置范围缩小至第四区域值。
4.如权利要求3所述的阵列基板的制造方法，其特征在于，所述金属层和所述保护层的位置范围缩小至第一区域值：所述组合层的边沿比所述金属层的同侧边沿长0.165微米，所述金属层的边沿比所述保护层的同侧边沿长0.404微米。
5.如权利要求3所述的阵列基板的制造方法，其特征在于，所述金属层和所述保护层的位置范围缩小至第四区域值：所述组合层的边沿与所述金属层的同侧边沿距离预设长度，所述金属层的边沿比所述保护层的同侧边沿长0.404微米。
6.如权利要求3所述的阵列基板的制造方法，其特征在于，对所述主动开关进行第一次湿法蚀刻的步骤、对所述主动开关进行第一次干法蚀刻的步骤、对所述主动开关进行第二次湿法蚀刻的步骤后，所述金属层为梯形，所述梯形包括靠近所述欧姆接触层的第一底边和远离所述欧姆接触层的第二底边，所述第一底边的长度大于所述第二底边的长度，所述第一底边的边沿比所述第二底边的同侧边沿长0.404微米。
7.如权利要求2所述的阵列基板的制造方法，其特征在于，所述保护层包括第一保护层和第二保护层，所述绝缘层、所述非晶硅层和所述欧姆接触层构成一组合层，所述第一保护层设置在所述组合层和所述金属层之间，所述第二保护层设置在所述金属层上。
8.如权利要求2所述的阵列基板的制造方法，其特征在于，所述金属层采用铝元素，所述保护层采用钼元素。
9.一种阵列基板，其特征在于，包括
第一基板；
主动开关，所述主动开关设置于所述第一基板上，所述主动开关包括非晶硅层、欧姆接触层和金属层；
其中，所述非晶硅层的边沿超出所述金属层的同侧边沿的长度小于1.2微米；
其中，所述欧姆接触层的边沿超出所述金属层的同侧边沿的长度小于0.8微米。
10.如权利要求9所述的阵列基板，其特征在于，外侧的所述欧姆接触层的边沿超出所述金属层的同侧边沿的长度，大于内侧的所述欧姆接触层的边沿超出所述金属层的同侧边沿的长度。
CN201710755000.6A 2017-08-29 2017-08-29 一种阵列基板及其制造方法 Active CN107591415B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710755000.6A CN107591415B (zh) 2017-08-29 2017-08-29 一种阵列基板及其制造方法
PCT/CN2018/100590 WO2019042126A1 (zh) 2017-08-29 2018-08-15 阵列基板及其制造方法
US16/341,740 US10692901B2 (en) 2017-08-29 2018-08-15 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710755000.6A CN107591415B (zh) 2017-08-29 2017-08-29 一种阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN107591415A true CN107591415A (zh) 2018-01-16
CN107591415B CN107591415B (zh) 2021-08-06

Family

ID=61050236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710755000.6A Active CN107591415B (zh) 2017-08-29 2017-08-29 一种阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US10692901B2 (zh)
CN (1) CN107591415B (zh)
WO (1) WO2019042126A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019042126A1 (zh) * 2017-08-29 2019-03-07 惠科股份有限公司 阵列基板及其制造方法
CN109494257A (zh) * 2018-10-26 2019-03-19 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN109659276A (zh) * 2018-12-17 2019-04-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109782468A (zh) * 2018-12-28 2019-05-21 惠科股份有限公司 显示面板和显示装置
CN113241323A (zh) * 2021-03-09 2021-08-10 滁州惠科光电科技有限公司 一种阵列基板的制造方法和显示面板
WO2023035324A1 (zh) * 2021-09-09 2023-03-16 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113889434A (zh) * 2021-05-27 2022-01-04 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示面板以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229393A1 (en) * 2003-05-12 2004-11-18 Han-Chung Lai Flat panel display and fabrication method thereof
CN101527320A (zh) * 2007-12-03 2009-09-09 株式会社半导体能源研究所 半导体装置
CN102110693A (zh) * 2009-12-15 2011-06-29 三星电子株式会社 薄膜晶体管阵列面板
CN106505033A (zh) * 2016-11-16 2017-03-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN106684037A (zh) * 2017-03-22 2017-05-17 深圳市华星光电技术有限公司 优化4m制程的tft阵列制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871923B2 (ja) * 2001-11-26 2007-01-24 鹿児島日本電気株式会社 パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法
KR101597214B1 (ko) * 2010-01-14 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN102646634B (zh) * 2011-04-29 2013-06-12 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法
CN102629576A (zh) * 2011-09-26 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法
CN105097949B (zh) * 2015-08-18 2017-12-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN106531692A (zh) * 2016-12-01 2017-03-22 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN106847744B (zh) * 2017-02-20 2020-10-02 合肥京东方光电科技有限公司 阵列基板的制备方法、阵列基板及显示装置
CN106684038B (zh) * 2017-03-22 2019-12-24 深圳市华星光电半导体显示技术有限公司 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
CN106783737B (zh) * 2017-04-07 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN107591416B (zh) * 2017-08-29 2020-04-14 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN107591415B (zh) * 2017-08-29 2021-08-06 惠科股份有限公司 一种阵列基板及其制造方法
CN107658267B (zh) * 2017-09-15 2020-11-06 惠科股份有限公司 阵列基板的制造方法
CN107527927B (zh) * 2017-09-18 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
US10593807B2 (en) * 2017-12-26 2020-03-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and fabricating method thereof
US10497724B2 (en) * 2017-12-28 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of a thin film transistor and manufacturing method of an array substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229393A1 (en) * 2003-05-12 2004-11-18 Han-Chung Lai Flat panel display and fabrication method thereof
CN101527320A (zh) * 2007-12-03 2009-09-09 株式会社半导体能源研究所 半导体装置
CN102110693A (zh) * 2009-12-15 2011-06-29 三星电子株式会社 薄膜晶体管阵列面板
CN106505033A (zh) * 2016-11-16 2017-03-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN106684037A (zh) * 2017-03-22 2017-05-17 深圳市华星光电技术有限公司 优化4m制程的tft阵列制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019042126A1 (zh) * 2017-08-29 2019-03-07 惠科股份有限公司 阵列基板及其制造方法
CN109494257A (zh) * 2018-10-26 2019-03-19 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN109659276A (zh) * 2018-12-17 2019-04-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109782468A (zh) * 2018-12-28 2019-05-21 惠科股份有限公司 显示面板和显示装置
CN113241323A (zh) * 2021-03-09 2021-08-10 滁州惠科光电科技有限公司 一种阵列基板的制造方法和显示面板
WO2022188519A1 (zh) * 2021-03-09 2022-09-15 滁州惠科光电科技有限公司 阵列基板的制造方法和显示面板
CN113241323B (zh) * 2021-03-09 2024-05-03 滁州惠科光电科技有限公司 一种阵列基板的制造方法和显示面板
WO2023035324A1 (zh) * 2021-09-09 2023-03-16 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2019042126A1 (zh) 2019-03-07
US20200052009A1 (en) 2020-02-13
US10692901B2 (en) 2020-06-23
CN107591415B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
CN107591415A (zh) 一种阵列基板及其制造方法
US10672849B2 (en) Organic light emitting display device comprising multi-type thin film transistor
CN107591416A (zh) 一种阵列基板的制造方法
CN103762247A (zh) 薄膜晶体管及其制作方法、阵列基板及有机发光显示面板
CN105470279A (zh) 有机发光显示装置及其制造方法
US8772777B2 (en) Organic light-emitting display device and method of manufacturing the same
CN104593722A (zh) 掩膜板的制作方法
EP2475009B1 (en) Method of manufacturing an organic light emitting display device
CN108417580B (zh) 阵列基板及其制作方法和显示面板
CN104966718A (zh) Amoled背板的制作方法及其结构
CN106098700B (zh) 像素结构、制作方法及显示面板
JPWO2011142088A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
CN103077957A (zh) 主动矩阵式有机发光二极管显示装置及其制作方法
CN102437059A (zh) 一种顶栅自对准氧化锌薄膜晶体管的制备方法
CN106252395A (zh) 一种薄膜晶体管及其制备方法
CN107591411A (zh) 一种显示面板和显示装置
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN104037127A (zh) 一种多晶硅层及显示基板的制备方法、显示基板
JP2010165774A (ja) バックチャネルエッチ型の薄膜トランジスタ、半導体装置、及びこれらの製造方法
CN113053961A (zh) 显示装置
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN203674269U (zh) 薄膜晶体管、阵列基板及有机发光显示面板
KR20100010978A (ko) 표시 기판 및 이의 제조 방법
CN110676266A (zh) Tft基板及其制备方法、显示装置
KR100841362B1 (ko) 유기전계발광표시장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant