JPWO2011142088A1 - フレキシブル半導体装置およびその製造方法ならびに画像表示装置 - Google Patents

フレキシブル半導体装置およびその製造方法ならびに画像表示装置 Download PDF

Info

Publication number
JPWO2011142088A1
JPWO2011142088A1 JP2012514698A JP2012514698A JPWO2011142088A1 JP WO2011142088 A1 JPWO2011142088 A1 JP WO2011142088A1 JP 2012514698 A JP2012514698 A JP 2012514698A JP 2012514698 A JP2012514698 A JP 2012514698A JP WO2011142088 A1 JPWO2011142088 A1 JP WO2011142088A1
Authority
JP
Japan
Prior art keywords
semiconductor device
recess
flexible
flexible semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012514698A
Other languages
English (en)
Inventor
武 鈴木
武 鈴木
中谷　誠一
誠一 中谷
平野　浩一
浩一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011142088A1 publication Critical patent/JPWO2011142088A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明ではフレキシブル半導体装置の製造方法が提供される。本発明の製造方法は、凹部を有する金属箔を用意する工程（ａ）、金属箔の凹部の底面に、ゲート絶縁膜を形成する工程（ｂ）、凹部をバンク部材として用いて、ゲート絶縁膜を介して凹部の底面の上に半導体層を形成する工程（ｃ）、ならびに、半導体層に接するようにソース電極およびドレイン電極を形成する工程（ｄ）を含んで成る。

Description

本発明は、可撓性を有するフレキシブル半導体装置およびその製造方法に関する。より詳細には、本発明は、ＴＦＴとして用いることができるフレキシブル半導体装置およびその製造方法に関する。更には、本発明は、そのようなフレキシブル半導体装置を用いた画像表示装置にも関する。
情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。また、更なる情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増えている。特に昨今は薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある（特許文献１など）。
一般に、フラットパネルディスプレイにおいては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。かかる表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）を用いる技術が主流になっている。例えば、通常のコンピュータディスプレイでは基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
ここで、ＴＦＴ素子には主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）等の半導体を用いることができる。これらのＳｉ半導体（必要に応じて金属膜も）を多層化し、ソース、ドレイン、ゲート電極を基板上に順次形成していくことでＴＦＴ素子が製造される。
このようなＳｉ材料を用いたＴＦＴ素子の形成には高い温度の工程が含まれるため、基板材料として高い工程温度に耐える材料を用いなければならないという制限が加わることになる。このため、実際上は基板として耐熱性に優れた材質から成るもの、例えばガラス基板を用いることが必要となる。なお、石英基板を用いることも可能であるが、高価であり、ディスプレイの大型化に際して経済的に問題がある。したがって、ＴＦＴ素子を形成する基板としては、一般にガラス基板が使用される。
しかしながら、先に述べた薄型ディスプレイを、こうした従来知られたガラス基板を利用して構成した場合、そのディスプレイは重く、柔軟性に欠け、落下の衝撃で割れる可能性のある製品となってしまう。ガラス基板上にＴＦＴ素子を形成することに起因するこれらの特徴は、情報化の進展に伴う手軽な携帯用薄型ディスプレイへのニーズを満たすにあたり望ましくないものである。
そこで、軽量で薄型なディスプレイへのニーズに対応させるべく、基板のフレキシブル化、軽量化などの観点から、ＴＦＴ素子を樹脂基板（即ち、プラスチック基板）上に形成する、フレキシブル半導体装置の開発が行われている。例えば、特許文献２には、ＴＦＴを従来と略同様なプロセスにより支持体（例えばガラス基板）上に作製した後、ＴＦＴをガラス基板から剥離して樹脂基板（即ち、プラスチック基板）上に転写する技術が開示されている。かかる技術では、まず、ガラス基板上にＴＦＴ素子を形成し、それをアクリル樹脂などの封止層を介して樹脂基板に接着し、その後、ガラス基板を剥離することによって、樹脂基板上にＴＦＴ素子を転写している。
転写法を用いたフレキシブル半導体装置の製造では、支持体（例えばガラス基板）の剥離工程が問題となる。すなわち、樹脂基板から支持体を剥離する工程においては、例えば支持体とＴＦＴとの密着性を低下させる処理を行ったり、あるいは、支持体とＴＦＴとの間に剥離層を形成し、この剥離層を物理的または化学的に除去する処理を行ったりする必要などがある。それゆえ、フレキシブル半導体装置の製造において工程の煩雑さを招いており、生産性の問題が生じ得る。
特開２００７−６７２６３号公報 特開２００４−２９７０８４号公報
フレキシブル半導体装置の製造においては、ＴＦＴを樹脂基板（プラスチック基板）に転写するのではなく、樹脂基板の上に直接形成する方法も提案されている。この場合、転写後の支持体（例えばガラス基板）の剥離工程が不要となるため、フレキシブル半導体装置を簡易に製造することができる。
しかしながら、アクリル樹脂などの樹脂基板は耐熱性が低いため、ＴＦＴを形成するに際してプロセス温度を低く抑えなければならないという制約がある。そのため、樹脂基板に直接形成されたＴＦＴは、転写により形成されたＴＦＴに比べて性能が悪くなるという問題がある。
例えば、移動度などの半導体特性を向上させるためには半導体材料に対して加熱処理を行うことが望ましいが、樹脂基板にＴＦＴを直接形成する場合、プロセス温度が制限されるため、そのような加熱処理を行うことが困難になる。また、ゲート電圧を下げるためにはゲート絶縁膜として有機絶縁膜よりも薄くても絶縁耐圧が高く、また、誘電率も高い無機酸化物を用いることが望ましいが、そのような無機酸化物は緻密でかつ化学的に安定であるため加工(例えばレーザー穴加工など)がしにくいといった生産技術上の問題については、改善の余地が大きい。特に、大画面用のフレキシブル半導体装置では、その問題がさらに顕著となる。
更にいえば、フレキシブル半導体装置の製造においては、半導体層の形成位置は重要といえ、その精度が良くないと所望のＴＦＴ性能を得ることができず、ひいては、フレキシブル半導体装置の製造歩留まりの点で問題が生じてしまう。
また、フレキシブル半導体装置というものは、複数の層が積層されて成るものであるために、個々の層が位置ずれを起こすことを抑制することが求められ、それゆえ、層間の密着性向上が求められる。
本願発明者は、上述したフレキシブル半導体装置の課題に対して、従来技術の延長線上で対応するのではなく、新たな方向で対処し、それらの課題を解決するように試みた。本発明はかかる事情に鑑みてなされたものであり、その主な目的は、生産性に優れたフレキシブル半導体装置の製造方法を提供することであり、また、それに伴って高性能なフレキシブル半導体装置を提供することである。
上記課題を解決するため、本発明では、
フレキシブル半導体装置の製造方法であって、
凹部を有する金属箔を用意する工程（Ａ）、
凹部の底面に、ゲート絶縁膜（絶縁層）を形成する工程（Ｂ）、
凹部をバンク部材として用いて、ゲート絶縁膜を介して金属箔の凹部の底面の上に半導体層を形成する工程（Ｃ）、ならびに
半導体層と接するようにソース電極およびドレイン電極を形成する工程（Ｄ）
を含んで成る、フレキシブル半導体装置の製造方法が提供される。
好ましくは、本発明の製造方法においては、凹部を有する金属箔をパターニングすることによって、その金属箔からゲート電極を形成する。
本発明の製造方法は、凹部を備えた金属箔を用いることを特徴の１つとする。つまり、金属箔の凹部を利用して好適にフレキシブル半導体装置を製造する。より具体的には、ゲート電極として用いられることになる金属箔の凹部をバンク部材として用い、その凹部に収まるように半導体層を形成する。
本明細書で用いる“フレキシブル半導体装置”の「フレキシブル」という用語は、半導体装置が屈曲可能な可撓性を有していることを実質的に意味している。そして、本発明にいう“フレキシブル半導体装置”とは、その有する構成などに鑑みると、“フレキシブル半導体デバイス”あるいは“フレキシブル半導体素子”と称すことができるものである。
また、本明細書で用いる「バンク部材」とは、“ｂａｎｋ（土手）”に由来して称するものであるが、半導体層の原料・材料の“位置決め”を行う機能を有する部材を実質的に意味している。そして、バンク部材を成す「凹部」は、そのような“位置決め”を意図して金属箔に設けたものであり、それゆえ、金属箔の製造過程などに起因して不可避的または偶発的に形成されたキズや窪みなどを意味していないことに留意されたい。
ある好適な態様では、金属箔の凹部をテーパ状に形成する。例えば、フォトリソとエッチングとを実施することによってテーパ状の凹部を形成する。より具体的には、金属箔に対してフォトリソ法によりウェットエッチングを行うことによって、テーパ形状の凹部を形成する。
好ましくは、本発明の製造方法は、工程（Ｄ）の後に、半導体層、ソース電極およびドレイン電極を覆うように可撓性を有する樹脂フィルム層を形成する工程（Ｅ）を更に含んで成る。かかる場合、樹脂フィルムを金属箔に貼り合わせることを通じて金属箔の上に樹脂フィルム層を形成し、その貼り合わせに際して樹脂フィルムの一部を金属箔の凹部（より具体的にはゲート構造体の凹部）に嵌合させることが好ましい。例えば、樹脂フィルム層前駆体を用いてよく、それを金属箔に貼り合わせるに際して樹脂フィルム層前駆体の一部が凹部に埋め込まれるように押圧しながら貼り合わせる。このような樹脂フィルム層の形成はロール・ツー・ロール工法によって行うことができる。
ある好適な態様では、工程（Ｃ）の後において、金属箔層の上の半導体層に対して加熱処理を施す。好ましくは工程（Ｃ）と工程（Ｄ）との間において、金属箔（より具体的には金属箔上に形成された絶縁膜）の上の半導体層に対してレーザ照射することによって半導体層をアニール処理する。このような処理によって、半導体層の膜質または特性を変化させ、それによって、半導体特性の向上を図ることができる（例えば、“膜質の変化”によって、半導体層の結晶度の向上を図ることができる）。尚、本明細書で用いる「アニール処理」という用語は、例えば「結晶状態」、「結晶度」および／または「移動度」などの向上や特性安定化を目的とした加熱処理を実質的に意味している。
別のある好適な態様では、工程（Ｂ）の後で金属箔層の上のゲート絶縁膜に加熱処理を施す。好ましくは、金属箔上の絶縁膜に対してレーザ照射することによって絶縁膜をアニール処理する。このようなゲート絶縁膜の処理は、工程（Ｂ）と工程（Ｃ）との間に実施してもよいものの、工程（Ｃ）と工程（Ｄ）との間に実施してもよい。つまり、ゲート絶縁膜に対して直接的に加熱処理（特にアニール処理）を施してもよく、あるいは、半導体層の加熱に際して、半導体層に生じる熱によって絶縁膜を加熱（特にアニール処理）してもよい。
更に別のある好適な形態では、工程（Ｂ）において、無機材料から成るゲート絶縁膜を形成する。例えば、ゲート絶縁膜をゾルゲル法によって形成してよく、あるいは、金属箔（ゲート電極）の陽極酸化によってゲート絶縁膜を形成してもよい。
本発明では、上記製造方法によって得ることができるフレキシブル半導体装置も提供される。かかる本発明のフレキシブル半導体装置は、
金属箔から構成されたゲート電極と、かかるゲート電極の上に形成されたゲート絶縁膜とから成るゲート構造体を有して成り、
ゲート構造体の表面には、バンク部材となる凹部が形成されており、
凹部の底面には、かかる凹部に収まるように半導体層が形成されており、
ソース電極およびドレイン電極が半導体層に接するように形成されている。
本発明のフレキシブル半導体装置の特徴の１つは、ゲート構造体の表面にバンク部材の凹部が形成されており、その凹部に収容されるように半導体層が形成されていることである。
ここで、「バンク部材となる凹部」とは、上述したように、材料の“位置決め”を意図して金属箔に設けられた局所的な窪み領域であり、特に半導体層材料の “位置決め”として機能した局所的な窪み領域である。換言すれば、本発明のフレキシブル半導体装置は、半導体層が収容された局所的凹部が形成された装置といえる。尚、本発明においては、かかる凹部をテーパ状に形成しており、それゆえ、凹部の壁面と、その壁面から連続して延在する上面との成す角度が鈍角となっている。
本発明のフレキシブル半導体装置は樹脂フィルム層を更に有して成ることが好ましい。かかる場合、半導体層、ソース電極およびドレイン電極を覆うように可撓性を有する樹脂フィルム層がゲート構造体の上に形成されている。好ましくは、樹脂フィルム層はゲート構造体の凹部に嵌合された突起部を有している。より具体的には、「樹脂フィルム層の突起部」が「ゲート構造体の凹部」に相補的に嵌合している。つまり、「樹脂フィルム層の突起部」と「ゲート構造体の凹部」とは相補的な形状を有しており、樹脂フィルム層の突起部が凹部（半導体層の充填領域以外の凹部領域）を満たすように設けられている。
本発明のフレキシブル半導体装置の半導体層は、シリコンを含んで成っていてもよく、あるいは、酸化物半導体（例えばＺｎＯまたはＩｎＧａＺｎＯ）を含んで成っていてもよい。
本発明のフレキシブル半導体装置では、ゲート絶縁膜が無機材料から構成されている。好ましくは、ゲート絶縁膜は、ゲート電極を構成する金属箔を局所的に酸化することで得られたものであってよい。かかる場合、ゲート電極が弁金属を含んで成り、ゲート絶縁膜が、弁金属の陽極酸化膜となっていてよい。また、別の態様では、ゲート絶縁膜がゾルゲル法から得られる酸化膜となっている。
本発明では、上記フレキシブル半導体装置を用いた画像表示装置も提供される。かかる画像表示装置は、
フレキシブル半導体装置；および
フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
を有して成り、
フレキシブル半導体装置のゲート構造体の表面には、バンク部材となる凹部が形成されており、その凹部の底面にフレキシブル半導体装置の半導体層が形成されていることを特徴としている。
本発明の製造方法では、凹部を備えた金属箔を用いることに起因して、半導体層を好適に配置することができる。特に、凹部を“位置決め”用のバンク（ｂａｎｋ）として機能させるので、所望の位置に半導体層を比較的容易に形成することができる。具体的にいえば、（Ｉ）薄膜形成法や印刷法により半導体層を形成する場合、半導体材料が凹部に堆積することになり、その堆積物を半導体層として利用することができるので半導体層形成の位置決めが効果的に為される。また、（ＩＩ）半導体層原料がペースト状・液体状である場合では、凹部に供される半導体原料が凹部から外へと流れ出さずに保持されることになるので、凹部の位置において半導体層形成が助力される。ここで、（ＩＩ）についていえば、半導体層の形成に際して液状の半導体原料を凹部に溜めることができるので、凹部が“位置決め”用のバンクとして機能するだけでなく、“貯留”用のバンクとしても機能し得る。
本発明の製造方法では、位置決めバンクとして機能した凹部が設けられた「金属箔」を電極構成材料というフレキシブル半導体装置の構成要素として利用することができる（具体的には“ゲート電極”として用いることができる）。これは、半導体形成に好適に寄与した金属箔を最終的に除去ないしは剥離する必要がないことを意味しており、それゆえ、ＴＦＴ素子を簡便なプロセスで作製することができ、生産性が向上し得る。
また、本発明の製造方法においては、そのようにバンク部材として機能した凹部に対して、樹脂フィルム層の一部を嵌り込ませるので、樹脂フィルム層の剥離防止効果を得ることができる。これは、「樹脂フィルム層の突起部」と「ゲート構造体の凹部」とが相補的に嵌合した状態となるからであり、そのような構造的特徴に起因して、樹脂フィルム層の密着性を向上させることができる。換言すれば、本発明では、バンク部材として機能する“凹部”に起因して、積層構造の密着性の向上を図ることができる。
「積層構造の向上した密着性」は、ロール・ツー・ロール工法などフレキシブル半導体が曲げた状態に付される場合に特に有利な効果となる。つまり、そのような積層構造の剥離を誘発し得る製造条件でもあっても、剥離が効果的に防止されることになるので、その点においても生産性が向上し得る。
得られるフレキシブル半導体装置は、積層構造が強固に保持されているので、“剥離”に起因した性能低下などが引き起こされ難い。この点、フレキシブル半導体装置というものは、曲げて使用されることが多いものの、本発明のフレキシブル半導体装置においては、凹部に起因して剥離が好適に防止されているので、曲げに特に強いフレキシブル半導体装置が実現されている。
更にいえば、本発明では、フレキシブル半導体装置でありながら、“バンク”として機能する凹部の母材として金属箔を利用していることに起因して、ゲート絶縁膜および／または半導体層を加熱処理（特に好ましくはアニール処理）することができ、それらの特性を向上させることができる。つまり、得られるフレキシブル半導体装置の性能を効果的に向上させることができる。
（ａ）は本発明の実施形態に係るフレキシブル半導体装置１００の構成を模式的に示す斜視断面図、（ｂ）は凹部５０内のトランジスタ構造を説明するための上面図 （ａ）〜（ｄ）は、本発明の実施形態に係るフレキシブル半導体装置１００の製造工程を説明するための工程断面図 （ａ）は、本発明の実施形態に係るフレキシブル半導体装置１００の製造工程を説明するための工程断面図、（ｂ）は、（ａ）の構造の一部を上方から見た上面図 （ａ）〜（ｃ）は、本発明の実施形態に係るフレキシブル半導体装置１００の製造工程を説明するための工程断面図 半導体層形成位置を定める位置決め用バンク部材として機能する凹部の態様を表した模式図 本発明の実施形態に係る画像表示装置の駆動回路を示す回路図 本発明の画像表示装置を模式的に表した断面図 カラーフィルターを備えた本発明の画像表示装置の態様を模式的に表した断面図 （ａ）〜（ｅ）は、本発明の画素表示装置の製造工程を模式的に示す工程断面図 （ａ）〜（ｄ）は、カラーフィルターを備えた本発明の画像表示装置の製造工程を模式的に示す工程断面図 本発明の実施形態に係るフレキシブル半導体装置１００がロール・ツー・ロール工法で製造される態様を表した模式図 ローラ２３０に巻き取られたフレキシブル半導体装置１００の一部を拡大して示す断面図 フレキシブル半導体装置の製品適用例（テレビ画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（携帯電話の画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（モバイル・パソコンまたはノート・パソコンの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（デジタルスチルカメラの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（カムコーダーの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（電子ペーパーの画像表示部）を表した模式図
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。
本明細書で説明される“方向”は、金属箔７０（ゲート電極１２）と半導体層２０との位置関係を基準とした方向であり、便宜上、図中の上下方向にて説明する。具体的には、各図の上下方向に対応しており、金属箔７０（ゲート電極１２）を基準として半導体層２０が形成される側を「上方向」とし、金属箔７０（ゲート電極１２）を基準として半導体層２０が形成されない側を「下方向」としている。
図１（ａ）及び（ｂ）を参照しながら、本発明の実施形態に係るフレキシブル半導体装置１００について説明する。図１（ａ）は、本発明のフレキシブル半導体装置１００の構成を模式的に示す斜視図である。また、図１（ｂ）は、フレキシブル半導体装置１００のソース（Ｓ）・チャネル・ドレイン（Ｄ）の関係を示す図である。
本実施形態に係るフレキシブル半導体装置１００は、可撓性を有する半導体装置である。図示するように、かかるフレキシブル半導体装置１００は、金属箔７０から構成されたゲート電極１２と、ゲート電極１２の上に形成されたゲート絶縁膜１４を備えている。ゲート電極１２およびゲート絶縁膜１４は、ゲート構造体１０を構築しており、ゲート構造体１０の表面には、バンク部材となる凹部５０が形成されている。
ゲート構造体１０に形成された凹部５０の底面には、半導体材料からなる半導体層（２０）が形成されている。特に、半導体層２０が、凹部５０の内部空間の少なくとも一部を満たすように形成されている。図１（ａ）に示される態様では、凹部５０を分かりやすく表すために、半導体層２０の図示は省略して示している。そして、半導体層２０の表面（上側表面）においては、ソース電極３０ｓおよびドレイン電極３０ｄが形成されている。本発明においては、凹部５０は、バンク部材として機能するものである。つまり、凹部５０は、半導体層の形成に際して、半導体層形成位置を定める位置決め用バンク（positioning bank）として機能する。また、特に、半導体原料が液体となる場合では、凹部５０が貯留用バンク（storage bank）としても機能する。
樹脂フィルム層６０は、半導体層２０、ソース電極３０ｓおよびドレイン電極３０ｄを覆うようにゲート構造体１０の上に形成されている。ここでは、凹部５０を分かりやすく表すために、樹脂フィルム層６０は点線で表している。また、樹脂フィルム層６０には、凹部５０に嵌合される突起部６５が含まれている。図示する態様から分かるように、本発明のフレキシブル半導体装置１００では、樹脂フィルム層６０の突起部６５と凹部５０とが相補的な形状を有するように互いに嵌合している。このように突起部６５と凹部５０とが互いに嵌合することによって、樹脂フィルム層６０とゲート構造体１０との密着度が向上している。つまり、本発明では、凹部５０に起因して、フレキシブル半導体装置１００の積層構造の密着性が向上している。
本実施形態における半導体層２０は、凹部をバンクとして機能させて得られるものである。例えば、薄膜形成法や印刷法を用いて凹部領域に半導体層を形成する場合、原料供給の多少のずれに依らず凹部５０に半導体材料が堆積することになり、その堆積物を半導体層として利用するので、凹部５０が半導体層形成位置を定める位置決め用バンクとして機能し得る（図５参照）。そして、例えば半導体層２０がシリコン（Ｓｉ）から構成されている場合では、液体シリコンを凹部５０に滴下して半導体層２０を形成することになるが、凹部５０が液体シリコンを留める役割も果たすことになる。つまり、半導体原料がペースト状・液体状である場合では、凹部５０は、半導体原料の“位置決め部材”として機能するだけでなく、半導体原料を保持する作用を有する“貯留部材”としても機能し得る。
本実施形態における半導体層２０を構成する材料としては、上述したシリコン（Ｓｉ）の他、種々のものを使用することができ、例えば、ゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては例えばＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは、必要に応じて化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓなど）を使用できる。更には、有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニン、Ｃ６０）なども使用することができる。
本実施形態のゲート絶縁膜１４は、無機材料から構成されている。例えば、半導体層２０がシリコン（Ｓｉ）からなる場合、ゲート絶縁膜１４は、シリコン酸化膜（ＳｉＯ２）、または、シリコン窒化膜から形成することができる。なお、ゲート絶縁膜１４は、ゾルゲル法を用いて作製することも可能である。また、ゲート絶縁膜１４は、ゲート電極１２を陽極酸化することによって形成された酸化膜から構成することも可能である。これにつき、金属箔ないしはゲート電極が弁金属から成る場合、ゲート絶縁膜がその弁金属の陽極酸化膜となっていることが好ましい。
本実施形態の凹部５０周辺の構造を上方から見ると、図１（ｂ）に示すように表すことができる。凹部５０の底面（または下部）には、半導体層２０が形成されており、その半導体層２０の上面には、ソース電極３０ｓとドレイン電極３０ｄとが接触している。半導体層２０の下面（底面）には、ゲート絶縁膜１４およびゲート電極１２が位置している。したがって、半導体層２０のうちソース電極３０ｓとドレイン電極３０ｄとの間に位置する部位がチャネル領域２２となり、それらの要素によってトランジスタ（薄膜トランジスタ：ＴＦＴ）が構築されている。
本実施形態の樹脂フィルム層６０は、可撓性を有する樹脂材料から構成されている。特に、樹脂フィルム層６０は、ゲート構造体１０を支持するための支持基材としても機能し得、硬化後に可撓性を有する熱硬化性樹脂材料や熱可塑性樹脂材料から構成されていてよい。そのような樹脂材料としては、例えば、エポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ＰＴＦＥなどのフッ素系樹脂、液晶ポリマー、それらの複合物等を挙げることができる。別法にて、樹脂フィルム層６０はポリシロキサンなどを含有する有機無機ハイブリッド材料から構成されていてもよい。上記のような樹脂材料は寸法安定性の性質に優れており、本発明におけるフレキシブル基材の材料として好ましい。
次に、図２（ａ）〜（ｄ）、図３（ａ）,（ｂ）および図４（ａ）〜（ｃ）を参照して、本発明に係るフレキシブル半導体装置１００の製造方法について説明する。尚、図２（ａ）〜（ｄ）、図３（ａ）,（ｂ）および図４（ａ）〜（ｃ）は、フレキシブル半導体装置１００の製造方法を説明するための工程断面図である。
本発明の製造方法の実施に際しては、まず、工程（Ａ）を実施する。つまり、凹部を備えた金属箔を用意する。
具体的には、まず、図２（ａ）に示すように、金属箔７０を用意する。金属箔７０は、例えば、銅箔またはアルミ箔から構成されているものであってよい。金属箔７０の厚さは、例えば、１〜５００μｍ程度であり、好ましくは３〜４０μｍである。
次に、図２（ｂ）に示すように、金属箔７０に凹部５０を形成する。金属箔７０の凹部５０は、例えば、フォトリソとエッチングとの組合せによって形成することができる。詳述すると次のようになる。まず、ドライフィルムや液状タイプなどのフォトレジスト材料を金属箔７０全面に成膜する。次いで、所望のパターンの形成されたフォトマスクを用いてパターン露光、現像することにより、凹部５０上に対応する部分のフォトレジストを除去して開口部を形成する。フォトレジスト開口部が形成された金属箔をエッチング液に浸漬して凹部５０を形成して、最後にフォトレジストを剥離すれば、「凹部５０が形成された金属箔７０」を得ることができる。ここで、エッチング液は金属箔の種類に応じて適当なものを選択して用いることができる。一例を挙げると、銅箔を用いる場合では塩化第２鉄溶液や過酸化水素・硫酸溶液を用いることができる。アルミ箔の場合ではリン酸、酢酸、硝酸の混合溶液を用いることができる。図２（ｂ）に示すように、凹部５０は、底面５０ａと壁面５０ｂと上面５０ｃとからなり、壁面５０ｂが傾斜している。つまり、本発明における凹部５０はテーパ形状を有している。壁面５０ｂと上面５０ｃとのなす角度θは鈍角であり、例えば、角度θ＝１００°〜１７０°程度であり、好ましくは１１０°〜１６０°程度である（図２（ｂ）参照）。尚、図２（ｂ）に示すような凹部の底面寸法ｗは、好ましくは１μｍ〜１ｍｍ程度であり、より好ましくは１０μｍ〜３００μｍ程度である。また、図２（ｂ）に示すような凹部の高さ・深さ寸法ｈは、好ましくは０．５μｍ〜１００μｍ程度、より好ましくは２μｍ〜２０μｍ程度である。
次に、図２（ｃ）に示すように、金属箔７０の凹部５０に沿って、その表面に絶縁層１４を形成する。つまり、本発明の製造方法の工程（Ｂ）を実施する。形成される絶縁層１４の厚さは３０ｎｍ〜２μｍ程度であってよい。ここで、絶縁層１４のうち凹部５０の底面５０ａの上に位置する部位は、ゲート絶縁膜となる。絶縁層１４は、例えば、酸化シリコン膜であってよい。かかる場合、例えばＴＥＯＳなどで酸化シリコン薄膜を形成してよい。
ゲート絶縁膜となる部位を有する絶縁層１４は、無機材料から構成することが可能である。すなわち、樹脂基材を支持基板として用いるフレキシブル半導体装置においては、ゲート絶縁膜として有機絶縁膜を使用することが考えられるものの、本発明では、無機材料からなるゲート絶縁膜を用いることができ、フレキシブル半導体装置１００のトランジスタ特性を向上させることができる。
なぜなら、無機材料からなるゲート絶縁膜は、有機材料からなるゲート絶縁膜と比較して、厚さが薄くても絶縁耐圧が高く、また、誘電率も高いからである。本発明に係るＴＦＴ構成では、金属箔７０の表面に絶縁層１４を形成するので、絶縁層１４を作製する際のプロセス上の制約が少ない。したがって、本発明では、フレキシブル半導体装置のゲート絶縁膜の作製であっても、無機材料からなるゲート絶縁膜を容易に形成することができる。また、金属箔７０の上に絶縁層１４を形成した後も、下地は金属箔７０であるので、その絶縁層１４をアニール処理（熱処理）して、膜質を向上させることも可能である。
さらに、金属箔７０がアルミニウムから成る場合、その金属箔７０の表面領域を局所的に陽極酸化することによって、絶縁層１４を形成することも可能である（局所的な陽極酸化で形成する絶縁層の厚さは３０ｎｍ〜２００ｎｍ程度であってよい）。アルミニウムの陽極酸化は、種々の化成液を用いて簡易に行うことができ、これにより、非常に薄い緻密な酸化被膜を形成することができる。例えば化成液としては、アンモニアで中性付近のｐＨになるように調整した「酒石酸水溶液とエチレングリコールとの混合溶液」を用いることができる。また、陽極酸化によって絶縁層１４を形成できる金属箔７０は、アルミニウムに限らず、良好な電気伝導性を有し、緻密な酸化物を容易に形成できる金属であればよく、例えば弁金属（バルブメタル）である。このような弁金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、モリブデンおよびタングステンから成る群から選択される少なくとも１種以上の金属または合金を挙げることができる。ちなみに、陽極酸化を利用する場合、バンク部分が複雑な形状であっても表面に均一な厚みで酸化膜を形成することができるという利点がある。また、陽極酸化の場合では、酸化シリコン膜よりも高誘電率のゲート絶縁膜を作製することができるという利点もある。
更にいえば、金属箔７０は弁金属（例えば、アルミニウム）に限らず、酸化によって金属表面が酸化被膜で一様に覆われるものであればよく、それゆえに、弁金属以外の金属から成るものであってもよい。その場合、金属箔７０の酸化方法は、陽極酸化に代えて、熱酸化（加熱による表面酸化処理）や化学酸化（酸化剤による表面酸化処理）を用いることができる。
別法にて、絶縁層１４は、ゾルゲル法を用いて形成することも可能である（ゾルゲル法で形成する絶縁層の厚さは１００ｎｍ〜１μｍ程度であってよい）。この場合、絶縁層１４は、例えば、酸化シリコン膜から構成されることになる。ゾルゲル法による酸化シリコン膜の作成方法の一例を挙げると、テトラ・エトキシ・シラン(ＴＥＯＳ)、メチル・トリエトキシシラン（ＭＴＥＳ）、エタノール、希塩酸（０．１ｗｔ％）の混合溶液を室温で２時間攪拌して調製したコロイド溶液(ゾル)を、金属箔上にスピンコート法にて均一に塗布して、３００℃にて１５分加熱処理をして作製することができる。ゾルゲル法によれば、シリコン酸化膜のみならずハフニウム酸化膜、アルミニウム酸化膜、チタン酸化膜など高誘電率のゲート絶縁膜を作製することができるという利点がある。
次に、図２（ｄ）に示すように、凹部５０の底面５０ａの上に、半導体層２０を形成する。つまり、本発明の製造方法の工程（Ｃ）を実施する。形成される半導体層２０の厚さは３０ｎｍ〜１μｍ程度であってよく、好ましくは５０ｎｍ〜３００ｎｍ程度である。この工程（Ｃ）では、凹部５０を“位置決め”用のバンク部材として機能させることができるので、半導体層２０を好適に形成することができる。
例えば、薄膜形成法や印刷法によって半導体層を形成する場合、半導体材料が凹部５０に堆積し、その堆積物を半導体層として利用することができるので、凹部５０が、半導体層形成の位置を定める役割を果たすことになる（図５参照）。つまり、凹部５０が“位置決め”用のバンク部材として機能する。薄膜形成法としては、例えば、真空蒸着、スパッタリング、プラズマＣＶＤなどを挙げることができる。また、印刷法としては、凸版印刷、グラビア印刷、スクリーン印刷、インクジェットなどを挙げることができる。
また、半導体層２０を構成する材料が液体であって凹部５０の底面５０ａの上に液体材料を供給する場合では、その液体材料が凹部５０の外に流れ出さず、凹部５０の内にて保持される。つまり、この場合では、凹部５０が液体の半導体材料を保持する役割も果たすことになる。それゆえ、半導体材料が液体・ペースト状である場合では凹部５０が“位置決め”用バンク部材として機能するとともに、“貯留”用のバンク部材としても機能する。
半導体層の形成を具体的に例示する。半導体層２０をシリコン層として形成する場合、環状シラン化合物含有溶液（例えばシクロペンタシランのトルエン溶液）をインクジェットなどの方法を用いて、凹部５０の底面５０ａの上に塗布し、次いで、３００℃で熱処理することによって、アモルファスシリコンからなる半導体層２０を形成することができる。
半導体層を形成した直後は、金属箔７０の上に絶縁層１４を介して半導体層２０が設けられた状態であるので、半導体層２０をアニール処理することが可能である。半導体層２０をアニール処理することによって、半導体層２０の膜質を向上させたり、改質したりすることができる。
アモルファスシリコンからなる半導体層２０を凹部５０の中に形成した場合では、アニール処理によって、多結晶シリコン（例えば、平均粒径：数百ｎｍ〜２μｍ程度）に変化させることができる。また、半導体層２０が多結晶シリコンの場合では、アニール処理によってその結晶度が向上したりする。また、半導体層２０の膜質の変化によって、半導体層２０の移動度が向上し、アニールの処理前と処理後とでは移動度が顕著に大きく異なることになる。
ここで、シリコン半導体の結晶粒径と移動度との関係を例示的に簡単に説明すると次の通りである。ａ−Ｓｉ（アモルファスシリコン）の移動度は、＜１．０（ｃｍ２／Ｖｓ）である。μＣ−Ｓｉ（微結晶シリコン）の移動度は、約３（ｃｍ２／Ｖｓ）であり、その結晶粒径は１０〜２０ｎｍである。ｐＣ−Ｓｉ（多結晶シリコン）の移動度は、約１００（ｃｍ２／Ｖｓ）、または、１０〜３００（ｃｍ２／Ｖｓ）程度であり、その結晶粒径は５０ｎｍ〜０．２μｍである。したがって、アニール処理によって、ａ−Ｓｉ（アモルファスシリコン）から、μＣ−Ｓｉ（微結晶シリコン）またはｐＣ−Ｓｉ（多結晶シリコン）に膜質が変化すると、移動度は数倍以上（数倍、数十倍、数百倍など）に変化する。なお、ｓＣ−Ｓｉ（単結晶シリコン）の移動度は例えば６００（ｃｍ２／Ｖｓ）以上である。
ここでのアニール処理としては、半導体層２０が形成された金属箔７０の全体を加熱処理する手法の他、凹部５０にレーザ光を照射して、半導体層２０を加熱する手法を採用することができる。レーザ光を照射してアニール処理をする場合には、例えば、次のようにすることができる。一例を挙げると、波長３０８ｎｍのエキシマレーザ（ＸｅＣｌ）を、エネルギー密度５０ｍＪ／ｃｍ２、パルス幅３０ナノ秒で１００〜２００ショット照射することができる。なお、具体的なアニール処理の条件は、種々の因子を総合的に勘案して適宜決定される。
半導体層２０の加熱処理に際して、絶縁膜１４の加熱処理を行ってもよい。つまり、半導体層２０のアニール処理と、絶縁膜１４のアニール処理とを同一工程で実行してもよい。これにより、ゲート絶縁膜１４の膜質も変化させることができる。例えば、半導体層が加熱されると、その熱に起因して絶縁膜１４も加熱することができる。絶縁膜１４が水蒸気中で熱酸化（ウエット酸化）によって作製した酸化膜（ＳｉＯ２）から成る場合、絶縁膜１４が加熱されることによって、その酸化膜（ＳｉＯ２）の電子トラップ準位を減少させることができる。さらに説明をすると、ウエット酸化は、ドライ酸化よりも酸化速度が１０倍程度大きいので生産性が良く好ましいが、電子トラップ準位が多くなる傾向がある。一方、ドライ酸化は、電子トラップ準位の生成は少ないものの、ホールトラップが多くなる。そこで、ウエット酸化による酸化膜を酸素雰囲気中で加熱処理されることによって、電子トラップおよびホールトラップが共に少ないゲート酸化膜を生産性良く得ることができる。
半導体層２０の形成（およびその加熱処理）に引き続いて、ソース電極３０ｓおよびドレイン電極３０ｄを形成する。つまり、本発明の製造方法の工程（Ｄ）を実施する。まず、図３（ａ）及び（ｂ）に示すように、ソース電極３０ｓ及びドレイン電極３０ｄの形状と位置を規定するレジスト（マスク）７２を、半導体層２０及び絶縁層１４の上に形成する。ここで、図３（ｂ）は、図３（ａ）に示した構造において、凹部５０の形状を理解しやすいように半導体層２０を省略して示した上面図である。なお、レジスト７２の開口部が、ソース電極３０ｓ及びドレイン電極３０ｄを規定する領域となるので、ソース電極３０ｓ及びドレイン電極３０ｄの間に位置することとなるレジスト７２が塞いでいる部位はチャネル領域（２２）に対応することになる。
次に、図４（ａ）に示すように、レジスト７２をマスクとして、ソース電極・ドレイン電極３０（３０ｓ、３０ｄ）を形成する。得られるソース電極・ドレイン電極３０の一部は、凹部５０内の半導体層２０に接触し、その他の部分は、絶縁層１４の上で延びたパターンとなる。ソース電極・ドレイン電極３０（３０ｓ、３０ｄ）は、典型的には、金属ペースト（例えば、Ａｇペースト）から形成することができる。なお、かかるソース電極・ドレイン電極３０の形成は、スクリーン印刷、グラビア印刷、インクジェット法などの印刷法で金属ペーストを塗布して実行することができる他、真空蒸着、スパッタリング、プラズマＣＶＤなどの薄膜形成法、または、めっき法によって実行することができる。最終的には、図４（ｂ）に示すように、レジスト７２を除去する。
ソース電極３０ｓおよびドレイン電極３０ｄの形成に引き続いて、工程（Ｅ）として樹脂フィルム層６０を形成する。つまり、図４（ｃ）に示すように、金属箔７０の上に、ソース・ドレイン電極３０、半導体層２０および絶縁層１４を覆うように、樹脂フィルム層６０を形成する。これにより、フィルム積層体（フレキシブル基板構造体）１１０が得られる。本発明では、この樹脂フィルム層６０の形成において、樹脂フィルム層６０の一部を凹部５０に挿入させる。つまり、凹部５０の内部が樹脂フィルム材で充填されるように、樹脂フィルム層６０を形成する。これにより、樹脂フィルム層６０において凹部５０に嵌合された突起部６５が形成される。そして、このように突起部６５が凹部５０に嵌合することによって、樹脂フィルム層６０と金属箔７０（ゲート構造体）との密着性が向上する。
ここで、凹部５０の角度θ（図２（ｂ）参照）が本願発明のように鈍角である場合では、例えば角度θが直角である場合と比較して、樹脂フィルム６０の一部が凹部５０内に挿入されやすくなり、それゆえに、突起部６５と凹部５０との嵌合が形成されやすくなるので好ましい。また、凹部５０の角度θが鈍角であると、角度θが直角である場合と比べて、凹部５０の縁でソース・ドレイン電極３０に加わる応力を緩和することができ、それゆえ、ソース・ドレイン電極３０の信頼性を向上させることができる。更には、凹部５０の角度θが鈍角であると、角度θが直角である場合と比べて、半導体層２０を形成する際に、凹部５０のバンク部材としての機能を高めることができる。すなわち、半導体材料を凹部５０内に滴下する際に、滴下装置の位置精度が悪い（又は、公差が大きい）ときでも、凹部５０の角度θを鈍角した構造の場合の方が、凹部５０にて受け止める範囲を広げることができるので、形成される半導体層２０の位置合わせ精度を高めることができる。
樹脂フィルム層６０の形成方法は、特に限定されないが、例えば、半硬化の樹脂フィルムを金属箔７０の上に貼り合わせて硬化させる方法（樹脂シートの貼り合わせ面に接着性材料を塗布してもよい。）や、液状の樹脂を金属箔７０の上にスピンコートなどで塗布して硬化させる方法などを採用することができる。形成される樹脂フィルム層６０の厚さは、例えば４〜１００μｍ程度である。半硬化の樹脂フィルムを貼り合わせる場合では、貼合せ時に樹脂フィルムを加圧することによって樹脂フィルムの一部をゲート構造体の凹部５０に供すことができ、それによって、樹脂フィルム層の一部を凹部５０に嵌合させることができる。尚、貼合せに用いる樹脂フィルムとして、「ゲート構造体の凹部５０と実質的に相補的な形状を有する凸部を予め備えた樹脂フィルム」を用いてもよい。
樹脂シートの貼り合わせ面に接着性材料を塗布した場合では、樹脂シート部厚さが２〜１００μｍ程度であってよく、接着性材料部厚さが３〜２０μｍ程度であってよい。貼り合わせ条件は、樹脂フィルム材料、接着性材料の硬化特性に応じて適宜決定することができる。例えば、ポリイミド・フィルム（厚み：約１２．５μｍ）の貼り合わせ面にエポキシ樹脂を接着性材料として塗布（厚み：約１０μｍ）した樹脂フィルムを用いる場合は、まず、金属箔と樹脂フィルムとを積層して６０℃に加熱して、３ＭＰａに加圧した条件で仮圧着する。そして、１４０℃、５ＭＰａで１時間接着性材料を本硬化させる。
このように樹脂フィルム層６０が形成されることによって、半導体層２０を保護することができるとともに、次工程（金属箔７０のパターニング処理など）のハンドリングや搬送を安定して行うことが可能となる。
樹脂フィルム層６０が形成された後においては、フィルム積層体１１０の金属箔７０をパターニングして、金属箔７０からゲート電極１２を形成する。以上の工程によって、本発明に係るフレキシブル半導体装置１００を得ることができる。尚、図４（ｃ）に示した構造において金属箔７０のパターニングを行う際には、今度は樹脂フィルム６０が支持基材としての役割を果たすことになる。したがって、樹脂フィルム６０を支持基材として当該パターニングを好適に実行することができる。
ここで、樹脂基材を支持基板として用いるフレキシブル半導体装置においては、薄膜トランジスタなどの異種材料が積層されることになるので、層間界面における接着強度が相対的に小さく接着性が問題となる。特に、金属層と有機物層との界面では剥離等が生じ易い。一般的には、金属の表面にプラスティックとの親和性が高いシランカップリング剤の層を形成したり、接着剤に極性基を多く有するエポキシ樹脂を用いる一般に行われているものの、それらの手法では特定の材料の組合せが必要となり、材料選択の余地を狭めてしまうこととなる。材料組合せを制約のなかで、電気的な特性のみならず、製造プロセスでの耐熱性や、使用環境での対環境安定性を満足することはデバイス開発を益々困難なものとする。異種材料を積層したときに熱膨張のミスマッチにより界面にひずみが生ずることを考慮すると、あるいは、単位長さあたりのミスマッチが同じであっても積層体の面積が大きくなればそれだけ、ひずみの絶対値が大きくなることを考慮すると、上記の接着性・剥離の問題は、今後デバイスが大面積化すればするほど深刻化し得るといえ、また、積層体がロール状に曲げられるロール・ツー・ロール方式にて顕在化し得るといえる（ロール・ツー・ロール方式では、積層体上面と下面でひずみの大きさが異なり、接着強度の弱い界面での剥離等の課題を生じやすい）。この点、本発明のフレキシブル半導体装置１００では、樹脂フィルム層６０の突起部６５が凹部５０に嵌合することにより、樹脂フィルム層６０と金属箔７０との密着性が向上しているので、そのような問題を解消ないし緩和することができる。
嵌合構造を形成して異種材料界面の接着性を向上させる場合では、嵌合構造の突起の大きさや数量に特に限定はなく、大きさは大きいほど、また、数は多いほど効果は高い。その一方、接着性を向上させるために嵌合構造を別途形成すると、トランジスタや配線を形成する部分の面積が減少してしまい都合が悪くなる。本発明のフレキシブル半導体装置１００では、凹部５０内におけるソース・ドレイン電極３０（３０ｓ、３０ｄ）間のチャネル部分を嵌合構造として用いるので、接着性を向上させるための嵌合構造を別途形成しなくてもよい。つまり、本発明では、嵌合構造の突起部６５（即ち、凹部５０）のサイズが大きければ大きいほど、また、その数が多ければ多いほど接着性・密着性を向上させることができる。本発明における嵌合構造の大きさは、トランジスタ構造体の大きさに対応して、例えば、突起部の底面が１μｍ〜１ｍｍ、高さが０．５μｍ〜１００μｍ程度である。また、嵌合構造の面密度は、例えば有機ＥＬディスプレイに用いる場合では、解像度と画面サイズに対応して決定される。一例を挙げると、１００インチのテレビでＲＧＢ夫々に２トランジスタを形成した場合にはＮＴＳＣ(縦横の画素数が７２０×４８０)方式では約５８０個／平方インチ、フラハイビジョン（縦横の画素数が１９２０×１０８０）方式では約３４６０個／平方インチとなる。
（フレキシブル半導体装置が搭載される画像表示装置）
図６を参照にして、本発明に係るフレキシブル半導体装置１００を画像表示装置に搭載する態様について説明する。図６に示した回路９０は、画像表示装置（例えば有機ＥＬディスプレイ）に搭載される駆動回路であり、ここでは画像表示装置の一画素の構成を表している。この例の画像表示装置の各画素は、２つのトランジスタ（１００Ａ、１００Ｂ）と、１つのコンデンサ８５との組み合わせの回路から構成されている。この駆動回路には、スイッチ用トランジスタ（以下、「Ｓｗ−Ｔｒ」と称する）１００Ａと、駆動用トランジスタ（以下、「Ｄｒ−Ｔｒ」と称する）１００Ｂとが含まれており、両方のトランジスタ（１００Ａ、１００Ｂ）とも、本発明のフレキシブル半導体装置１００から構成されている。なお、フレキシブル半導体装置１００の構造体の一部に、コンデンサ８５を形成することも可能である。その場合、本実施形態の絶縁層１４を、コンデンサ８５の誘電体層として利用してもよい。
さらに説明すると、Ｓｗ−Ｔｒ１００Ａのゲート電極は、選択ライン９４に接続されている。また、Ｓｗ−Ｔｒ１００Ａのソース電極およびドレイン電極は、それぞれ、一方がデータライン９２に接続され、他方がＤｒ−Ｔｒ１００Ｂのゲート電極に接続されている。さらに、Ｄｒ−Ｔｒ１００Ｂのソース電極およびドレイン電極は、それぞれ、一方が電源ライン９３に接続され、他方が表示部（ここでは有機ＥＬ素子）８０に接続されている。なお、コンデンサ８５は、Ｄｒ−Ｔｒ１００Ｂのソース電極とゲート電極との間に接続されている。
上記構成の画素回路において、選択ライン９４の作動時に、Ｓｗ−Ｔｒ１００Ａのスイッチがオンになると、駆動電圧がデータライン９２から入力され、それがＳｗ−Ｔｒ１００Ａによって選択されることにより、コンデンサ８５に電荷が蓄積される。そして、その電荷によって生じた電圧がＤｒ−Ｔｒ１００Ｂのゲート電極に印加され、その電圧に応じたドレイン電流が表示部８０に供給され、それによって表示部（有機ＥＬ素子）８０を発光させるようになっている。
次に、前記したトランジスタあるいはトランジスタより構成された回路上に画像表示部が形成される態様（特に、フレキシブル半導体装置上に形成される複数の画素より構成された画像表示部の態様）を説明する。
図７は本発明のフレキシブル半導体装置上にＲ(赤)Ｇ(緑)Ｂ(青)の３色を３つの画素に配置したＯＬＥＤ(有機ＥＬ)画像表示装置３００の断面図である。半導体装置では樹脂フィルムおよび画素電極(陰極)のみを図示している。かかる画像表示装置３００では、Ｒ，Ｇ，Ｂの各画素の画素電極１５０上にそれぞれの色に対応した発光材料から成る発光層１７０が配置されている。隣接する各画素の間には画素規制部１６０が形成されており、発光材料が混ざり合うのを防止すると同時にＥＬ材料配置の際の位置決めを容易にしている。発光層１７０の上面には各画素全体を覆うように透明電極層(陽極層)１８０が形成されている。
画素電極１５０に用いる材料はＣｕなどの金属が挙げられるが、発光層１７０への電荷注入効率を向上させるための電荷注入層と発光層からの光を反射して上側への光取り出し効率を上げるために、表面を０．１ｕｍのＡｌとの積層構造として(例えばＡｌ／Ｃｕ)反射電極としてもよい。
発光層１７０に用いる材料は特に限定は無いが、一例を挙げるとポリフルオレン系発光材料、樹木状多分岐構造を持つ物質はいわゆるデンドリマのデンドロン骨格の中心部にＩｒやＰｔ等の重金属を使用したデンドリマ系発光材料を用いることが出来る。発光層１７０は単層構造としてよいが、電荷注入を容易にするため正孔注入層としてＭｏＯ３や電子注入層としてＬｉＦを用いて電子注入層／発光層／正孔注入層のように積層構造としてもよい。陽極の透明電極１８０にはＩＴＯを用いることが出来る。
画素規制部１６０は絶縁材料であればよいが、例えばポリイミドを主成分とする感光性樹脂やＳｉＮを用いることが出来る。
尚、画像表示装置は、図８に示すようなカラーフィルターを有する構成であってもかまわない。図示する画像表示装置３００’では、フレキシブル半導体装置１００、フレキシブル半導体装置１００上に形成されている複数の画素電極１５０、その画素電極１５０を全体的に覆うように形成されている発光層１７０、および、発光層１７０上に形成されている透明電極層１８０、更には、透明電極層１８０上に形成されているカラーフィルター１９０が設けられている。かかる画像表示装置３００’では、カラーフィルター１９０が発光層１７０からの光を赤・緑・青の３色に変換する機能を有しているので、それによって、Ｒ(赤)Ｇ(青)Ｂ(青)の３つの画素を構成することができる。つまり、図７に示す画像表示装置３００では、画素規制部によって分けられた各発光層が別個に赤・緑・青の発光をするのに対して、図８の画像表示装置３００’においては、発光層から発せられる光自体には色の区別はないものの（例えば白色の光となっており）、かかる光がカラーフィルター１９０を通過することによって赤・緑・青の光が生じるようになっている。
（画素表示装置の製造方法）
次に、画素表示装置の製造方法について説明する。具体的には、図９を参照して本態様のＯＬＥＤの製造方法について説明する。
まず、図９（ａ）に示すように、画素電極１５０を備えたフレキシブル半導体装置１００を用意する。具体的には、フレキシブル半導体装置１００の製造に際して金属箔をパターニングすることによって画素電極１５０を形成できる他（即ち、可撓性フィルム層上に設けられた金属箔をフォトリソグラフィなどを通じで部分的にエッチングして画素電極１５０を形成できる他）、印刷法などによって所定箇所に画素電極原料を塗布することを通じても画素電極１５０を形成できる。
次いで、フレキシブル半導体装置の上に「複数の画素より構成されている画像表示部」を形成する。例えば、図９（ｂ）〜（ｄ）に示すように、フレキシブル半導体装置１００上に複数の画素規制部１６０を形成し、かかる複数の画素規制部１６０によって仕切られた領域かつ画素電極１５０上に発光層１７０を形成する。画素規制層１６０は、例えば、ポリイミドを主成分とする感光性樹脂材料で画素電極全体を覆うように形成して画素規制部の前駆体層１６０’を形成した後、かかる前駆体層１６０’に対してフォトリソグラフィを施すことによって形成してよい。所定の色の発光層１７０は所定の画素電極上に形成される。発光層１７０の形成方法としては、例えば、ポリフルオレン系の発光材料をキシレンに溶解して１％の溶液にし、インクジェット法を用いて画素電極上に配置することが出来る。たとえば、発光層１７０の厚みは約８０ｎｍとすることができる。
次いで、発光層１７０を覆うように透明導電層１８０（たとえばＩＴＯ膜）を形成する。かかる透明導電層のＩＴＯ膜はスパッタ法により製膜することが出来る。
以上のような工程を通じることによって、図９（ｅ）および図７に示される構造を備えた画像表示装置３００を構築することができる。
代替的な態様としてカラーフィルターを備えた画像表示装置３００’の製造態様についても説明しておく。かかる製造態様は、部分的に違いはあるものの上記製造方法と実質的に同様である。具体的には、上述したように画素電極１５０を設けた後、（図１０（ａ）参照）、白色の発光層１７０を全面にベタ膜状に形成する（図１０（ｂ）参照）。次いで、透明電極層１８０の形成を上記と同様に実施した後（図１０（ｃ）参照）、カラーフィルター１９０のＲ(赤)Ｇ(緑)Ｂ(青)の３色を所望の画素位置に配置することによって（図１０（ｄ）参照）、画像表示装置３００’を完成することができる。
（ロール・ツー・ロール方式）
本発明のフレキシブル半導体装置１００は、“フレキシブル”であるために、ロール・ツー・ロール方式によって作製することが可能である。図１１は、フレキシブル半導体装置１００がロール・ツー・ロール工法で作製される態様を表している。
ロール・ツー・ロール工法では、図１１に示すように、半導体層２０を含むトランジスタ（ＴＦＴ）が形成された金属箔７０（すなわち、図４（ｂ）に示した構造）が、樹脂フィルム６０とともに、一対のローラ２２０Ａ、２２０Ｂの間に通される。これにより、「トランジスタが形成された金属箔７０」と「樹脂フィルム６０」とが一体化された積層体１１０（すなわち、図４（ｃ）に示した構造）が得られる。
さらに詳細に説明すると次の通りである。トランジスタ（ＴＦＴ）が形成された金属箔７０（図４（ｂ）に示した構造）は、矢印２０１の方向に進行していく。一方、樹脂フィルム６０は、ローラ２１０から巻き出されて（矢印２１５参照）、補助ローラ２１２に沿って、矢印２０２の方向に進行していく。そして、金属箔７０と樹脂フィルム６０とは、矢印２２５のように回転する加熱加圧ローラ（２２０Ａ，２２０Ｂ）の間で積層されて一体化される。
この積層一体化工程では、樹脂フィルム６０の一部（６５）を金属箔７０の凹部５０に挿入して嵌合構造の形成が行われる。積層一体化工程を経た後に、樹脂フィルム付の金属箔（フィルム積層体）１１０は、金属箔７０をパターニングするエッチング工程（図示せず）を経て、フレキシブル半導体装置１００となり、次いで、ローラ２３０に巻き取られる（矢印２３５参照）。
図１２に、ローラ２３０に巻き取られたフレキシブル半導体装置１００の一部２５０の断面を示す。図示するように、ゲート電極１２（パターニングされた金属箔７０）がローラ２３０の内側に、支持基板（樹脂フィルム）６０が外側に積層されているため、ゲート構造１２は圧縮され、支持基板６０は引っ張られることになる。その結果、ゲート構造１２と支持基板６０とではひずみの大きさが異なり、その界面にせん断応力が発生し剥離を誘発する原因となる。通常の積層構造の場合は、ゲート構造１２（パターニングされた金属箔７０）と支持基板６０の接着力によって剥離の発生を抑制している。しかしながら、本発明の構成によれば、接着力に加えて嵌合構造（５０、６５）が強固に積層構造を保持するため、密着性が向上しており、剥離等の発生を防止ないしは緩和することができる。
なお、図１１に示す態様では、フレキシブル半導体装置１００をローラ２３０で巻き取るようにしたが、フィルム積層体１１０をローラ２３０で巻き取った後、別工程で、金属箔７０をエッチングして、ゲート電極１２を形成するような工程を採用することも可能である。また、金属箔７０を初期ローラ（図示せず）から巻き出し、図２（ａ）から図４（ｃ）に示す工程の全部（あるいは、その中の一部）を、ローラ、チャンバ、エッチング槽などを用いて連続して実行することも可能である。
（半導体層の改質）
上述したことであるが、本発明に従えば、半導体層の改質を容易かつ効果的に行うことができる。特に半導体層２０を酸化物半導体から構成した場合の改質を行うことができる。例えば、ＺｎＯなどの結晶性の酸化物半導体では、スパッタなどで成膜した直後には結晶層の中に多く非晶質層が含まれており、それによって、半導体デバイスとしての特性を示さない場合が多い。しかしながら、本発明では、図２（ｄ）に示した状態、すなわち、凹部５０に半導体材料（ここでは、酸化物半導体）が充填された状態は、フレキシブルな状態でありながら、金属箔７０と絶縁層１４と半導体層２０とから構成された構造であるので（すなわち、樹脂フィルムが存在していないので）、アニール工程や、レーザ照射工程を大きな制約なく実行することができる。そのような工程を実行することで、ＺｎＯなどの酸化物半導体の結晶性を向上させて、その結果、半導体特性を改善することができる。
これにつき一例を挙げると、ＺｎＯをＲＦマグネトロンスパッタ法で、ＳｉＯ２（５０ｎｍ）、ＺｎＯ（５０ｎｍ）を順に成膜した場合では、エキシマレーザ照射前は半導体特性を示さない。一方、ＸｅＣｌエキシマレーザを照射すると、半導体動作をさせることが可能で、２０ｃｍ２／Ｖｓ程度の移動度を実現することが可能となる。
加えて、ＩｎＧａＺｎＯなどのアモルファス酸化物半導体においても半導体特性を向上させる効果を得ることができる。アモルファス酸化物半導体の場合は、凹部５０に半導体材料（ここでは、アモルファス酸化物半導体）を充填した状態において、酸素雰囲気中（例えば、大気中）にてレーザ照射をすることによって、酸素欠損を修復することができ、その結果、移動度を向上させることができる。半導体としてＩｎＧａＺｎＯを用いて、ＴＦＴを作製した場合、レーザ照射前には非常に低かった移動度が、レーザ照射後には１０ｃｍ２／Ｖｓ程度に向上させることができる。
また、酸化物半導体の導電率制御を実行することも可能である。酸化物半導体の酸素欠損が多いと、伝動電子が多いことを意味し（すなわち、キャリア濃度が多い）、それゆえ、導電率が高いことになる。酸素欠損を修復する（酸素を導入する）ためには、酸化物半導体を、高温で、酸素雰囲気に暴露することが好適である。なお、高温に代えて、レーザ、プラズマ、オゾン等の形態で酸化物半導体にエネルギーを加えてもよい。
一つの例を挙げると、凹部５０に半導体材料（ここでは、酸化物半導体）を充填し（酸素欠損が多い状態）、次いで、酸素雰囲気でチャネル領域２２を選択的にレーザアニールすると、酸化物半導体の導電率制御を行うことができる。あるいは、凹部５０内の半導体層２０の接触するソース・ドレイン電極３０（３０ｓ、３０ｄ）を形成した後（例えば図４（ｂ）に示した構造を参照）、ソース・ドレイン電極３０をマスクとして、半導体層２０を含むトランジスタ構造の全体をレーザアニールすると、チャネル領域２２の導電率制御を行うことができる。
また、凹部５０に半導体材料（ここでは、酸化物半導体）を充填し（酸素欠損が多い状態）、次いで、酸素雰囲気で全体をアニールする（酸素欠損が少ない状態）。その後、ソース・ドレイン電極３０（３０ｓ、３０ｄ）部分を、還元雰囲気でレーザアニールする。あるいは、チャネル領域２２に対応する部分にマスクを形成して、還元雰囲気で全体をレーザアニールする。このようにして、酸化物半導体の導電率の制御を行うことができる。なお、Ｈプラズマ（水素プラズマ）処理でも還元雰囲気となり、酸化物半導体に酸素欠損を生じやすくすることができる。
なお、総括的に述べると、上述した本発明は、以下の態様を包含している:
第１の態様：フレキシブル半導体装置であって、
金属箔から構成されたゲート電極と、該ゲート電極の上に形成されたゲート絶縁膜とから成るゲート構造体を有して成り、
前記ゲート構造体の表面には、バンク部材となる凹部が形成されており、
前記凹部の底面には、半導体層が形成されており、
前記半導体層にはソース電極およびドレイン電極が接している、フレキシブル半導体装置。
第２の態様：前記第１の態様において、
前記凹部がテーパ形状を有しており、
該凹部の壁面と、前記壁面から連続して延びた上面との成す角度が鈍角となっていることを特徴とするフレキシブル半導体装置。
第３の態様：前記第１または第２の態様において、
前記ゲート構造体の上には、前記半導体層、前記ソース電極および前記ドレイン電極を覆うように可撓性を有する樹脂フィルム層が形成されていることを特徴とするフレキシブル半導体装置。
第４の態様：前記第３の態様において、前記樹脂フィルム層には、前記ゲート構造体の前記凹部に嵌合された突起部が設けられていることを特徴とするフレキシブル半導体装置。
第５の態様：前記第４の態様において、前記樹脂フィルム層の前記突起部と前記ゲート構造体の前記凹部とが相補的な形状を有していることを特徴とするフレキシブル半導体装置。
第６の態様：前記第１〜５の態様のいずれかにおいて、前記半導体層が、シリコンを含んで成ることを特徴とするフレキシブル半導体装置。
第７の態様：前記第１〜５の態様のいずれかにおいて、前記半導体層が酸化物半導体を含んで成ることを特徴とするフレキシブル半導体装置。
第８の態様：前記第７の態様において、前記酸化物半導体がＺｎＯまたはＩｎＧａＺｎＯであることを特徴とするフレキシブル半導体装置。
第９の態様：前記第１〜８の態様のいずれかにおいて、前記ゲート絶縁膜が無機材料から形成されていることを特徴とするフレキシブル半導体装置。
第１０の態様：前記第１〜８の態様のいずれかにおいて、前記ゲート電極が弁金属を含んで成り、
前記ゲート絶縁膜が、前記弁金属の陽極酸化膜であることを特徴とするフレキシブル半導体装置。
第１１の態様：前記第１〜１０の態様のいずれかのフレキシブル半導体装置を用いた画像表示装置であって、
前記フレキシブル半導体装置；および
前記フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
を有して成り、
前記フレキシブル半導体装置のゲート構造体の表面には、バンク部材となる凹部が形成されており、該凹部の底面に前記フレキシブル半導体装置の半導体層が形成されていることを特徴とする画像表示装置。
第１２の態様：前記第１１の態様において、
前記画像表示部が、
前記フレキシブル半導体装置上に形成されている画素電極；
前記画素電極上に形成されている発光層；および
前記発光層上に形成されている透明電極層
を有して成ることを特徴とする画像表示装置。
第１３の態様：前記第１２の態様において、前記発光層が、画素規制部によって仕切られた領域に形成されていることを特徴とする画像表示装置。
第１４の態様：前記第１２の態様において、前記透明電極層上にカラーフィルターを有して成ることを特徴とする画像表示装置。
第１５の態様：フレキシブル半導体装置の製造方法であって、
凹部を有する金属箔を用意する工程（Ａ）、
前記凹部の底面に、ゲート絶縁膜を形成する工程（Ｂ）、
前記凹部をバンク部材として用いて、前記ゲート絶縁膜を介して前記金属箔の前記凹部の底面の上に半導体層を形成する工程（Ｃ）、ならびに
前記半導体層と接するようにソース電極およびドレイン電極を形成する工程（Ｄ）
を含んで成る、フレキシブル半導体装置の製造方法。
第１６の態様：前記第１５の態様において、前記工程（Ａ）では、金属箔に対してフォトリソとウェットエッチングとを実施してテーパ形状凹部を形成することを特徴とするフレキシブル半導体装置の製造方法。
第１７の態様：前記第１５または１６の態様において、前記工程（Ｄ）の後にて、前記半導体層、前記ソース電極および前記ドレイン電極を覆うように、可撓性を有する樹脂フィルム層を前記金属箔の上に形成する工程（Ｅ）を更に含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第１８の態様：前記第１７の態様において、前記工程（Ｅ）では、樹脂フィルムを前記金属箔に貼り合わせることを実施しており、
前記貼り合わせに際して前記樹脂フィルムの一部を前記凹部に嵌合させることを特徴とするフレキシブル半導体装置の製造方法。
第１９の態様：前記第１７または１８の態様において、前記工程（Ｅ）をロール・ツー・ロール工法により行うことを特徴とするフレキシブル半導体装置の製造方法。
第２０の態様：前記第１７〜１９の態様のいずれかにおいて、前記工程（Ｅ）の後に、前記金属箔をパターニングすることによって、該金属箔からゲート電極を形成することを特徴とするフレキシブル半導体装置の製造方法。
第２１の態様：前記第１５〜２０の態様のいずれかにおいて、前記工程（Ｃ）の後、前記金属箔層の上の前記半導体層に対して加熱処理を施すことを特徴とするフレキシブル半導体装置の製造方法。
第２２の態様：前記第１５〜２１の態様のいずかにおいて、前記工程（Ｂ）では、ゾルゲル法によって前記ゲート絶縁膜を形成することを特徴とするフレキシブル半導体装置の製造方法。
第２３の態様：前記第１５〜２２の態様のいずれかにおいて、前記工程（Ｂ）の後、前記ゲート絶縁膜に加熱処理を施すことを特徴とするフレキシブル半導体装置の製造方法。
第２４の態様：前記第１〜１０の態様のいずれかのフレキシブル半導体装置を備えた画像表示装置の製造方法であって、
（Ｉ）画素電極を備えた前記フレキシブル半導体装置を供する工程；および
（ＩＩ）前記フレキシブル半導体装置上に、複数の画素より構成されている画像表示部を形成する工程
を含んで成る、画像表示装置の製造方法。
第２５の態様：前記第２４の態様において、前記工程（ＩＩ）では、複数の画素規制部を形成し、該複数の画素規制部によって仕切られた領域の前記画素電極上に前記画素を形成することを特徴とする画像表示装置の製造方法。
第２６の態様：前記第２４の態様において、前記工程（ＩＩ）において、前記画素電極を覆うように前記画素電極上に発光層を形成し、該発光層上にカラーフィルターを形成することを特徴とする画像表示装置の製造方法。
以上、本発明の好適な実施形態を中心に説明してきたが、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。
最後に、本発明のフレキシブル半導体装置の各構成要素の機能について念のため付言しておく。本発明のフレキシブル半導体装置の各構成要素は、フレキシブル半導体装置がＴＦＴ（薄膜トランジスタ）として好適に用いることができるように構成されている。当業者であればＴＦＴの動作原理と各構成要素の機能自体は理解できるものと考えられるが、本発明に関連していえば次のようになる。通常、ソース電極はゼロ電位、ドレイン電極には必要な電圧を印加する。ソース電極とドレイン電極の間には半導体層が形成され、チャネル領域と呼ばれる。チャネル領域はゲート絶縁膜と接するようにゲート構造体の上に形成されている。ここで、ゲート構造体はゲート絶縁膜とゲート電極より構成される。ゲート電極に電圧を印加するとチャネル領域の電気抵抗を変化させることができ、この結果、ソース電極とドレイン電極との間に流れる電流値を変化させることができる。これがＴＦＴの基本的な動作と各構成要素の働きである。なお、樹脂フィルムは上記下ＴＦＴの動作には直接関与しないが、ソース電極等のＴＦＴの各構成要素を封止して保護する役割、ソース電極等のＴＦＴの各構成要素を機械的に保持する支持基板の役割、そして、樹脂フィルム自体がもつ可撓性に起因して本願発明の半導体装置全体に可撓性を付与してフレキシブル半導体装置を実現する役割を担う。
本発明の製造方法は、フレキシブル半導体装置の生産性に優れている。得られるフレキシブル半導体装置は、各種画像表示部に用いることができ、電子ペーパーやデジタルペーパー等にも用いることができる。例えば、図１３に示すようなテレビ画像表示部、図１４に示すような携帯電話の画像表示部、図１５に示すようなモバイル・パソコンまたはノート・パソコンの画像表示部、図１６および図１７に示すようデジタルスチルカメラおよびカムコーダーの画像表示部、ならびに、図１８に示すような電子ペーパーの画像表示部などに用いることができる。更には、本発明の製造方法で得られるフレキシブル半導体装置は、現在、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ−ＩＤ、メモリ、ＭＰＵ、太陽電池、センサなど）にも適応することができる。
 関連出願の相互参照
本出願は、日本国特許出願第２０１０−１１２３１６号（出願日：２０１０年５月１４日、発明の名称：「フレキシブル半導体装置およびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
１０ ゲート構造体
１２ ゲート電極
１４ ゲート絶縁膜（絶縁層）
２０ 半導体層
２２ チャネル領域
３０ｓ ソース電極
３０ｄ ドレイン電極
５０ 凹部
５０ａ 底面
５０ｂ 壁面
５０ｃ 上面
６０ 樹脂フィルム（支持基板）
６５ 突起部
７０ 金属箔
７２ レジスト
８０ 表示部（有機ＥＬ素子）
８５ コンデンサ
９０ 駆動回路
９２ データライン
９４ 選択ライン
１００ フレキシブル半導体装置
１１０ フィルム積層体
１５０ 画素電極
１６０ 画素規制部
１６０’画素規制部の前駆体層
１６５ 画素規制部の形成に用いるフォトマスク
１７０ 発光層
１８０ 透明電極層
１９０ カラーフィルター
２１０ ローラ
２１２ 補助ローラ
２２０Ａ，２２０Ｂ 加圧ローラ
２３０ ローラ
２５０ フレキシブル半導体装置の一部
３００ 画像表示装置
３００’ 画像表示装置

Claims (20)

  1. フレキシブル半導体装置であって、
    金属箔から構成されたゲート電極と、該ゲート電極の上に形成されたゲート絶縁膜とから成るゲート構造体を有して成り、
    前記ゲート構造体の表面には、バンク部材となる凹部が形成されており、
    前記凹部の底面には、半導体層が形成されており、
    前記半導体層にはソース電極およびドレイン電極が接している、フレキシブル半導体装置。
  2. 前記凹部がテーパ形状を有しており、
    該凹部の壁面と、前記壁面から連続して延びた上面との成す角度が鈍角となっていることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  3. 前記ゲート構造体の上には、前記半導体層、前記ソース電極および前記ドレイン電極を覆うように可撓性を有する樹脂フィルム層が形成されていることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  4. 前記樹脂フィルム層には、前記ゲート構造体の前記凹部に嵌合された突起部が設けられていることを特徴とする、請求項３に記載のフレキシブル半導体装置。
  5. 前記樹脂フィルム層の前記突起部と前記ゲート構造体の前記凹部とが相補的な形状を有していることを特徴とする、請求項４に記載のフレキシブル半導体装置。
  6. 前記半導体層が、シリコンを含んで成ることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  7. 前記半導体層が、酸化物半導体を含んで成ることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  8. 前記酸化物半導体がＺｎＯまたはＩｎＧａＺｎＯであることを特徴とする、請求項７に記載のフレキシブル半導体装置。
  9. 前記ゲート絶縁膜が無機材料から形成されていることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  10. 前記ゲート電極が弁金属を含んで成り、
    前記ゲート絶縁膜が、前記弁金属の陽極酸化膜であることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  11. 請求項１に記載のフレキシブル半導体装置を用いた画像表示装置であって、
    前記フレキシブル半導体装置；および
    前記フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
    を有して成り、
    前記フレキシブル半導体装置のゲート構造体の表面には、バンク部材となる凹部が形成されており、該凹部の底面に前記フレキシブル半導体装置の半導体層が形成されていることを特徴とする、画像表示装置。
  12. フレキシブル半導体装置の製造方法であって、
    凹部を有する金属箔を用意する工程（Ａ）、
    前記凹部の底面に、ゲート絶縁膜を形成する工程（Ｂ）、
    前記凹部をバンク部材として用いて、前記ゲート絶縁膜を介して前記金属箔の前記凹部の底面の上に半導体層を形成する工程（Ｃ）、ならびに
    前記半導体層と接するようにソース電極およびドレイン電極を形成する工程（Ｄ）
    を含んで成る、フレキシブル半導体装置の製造方法。
  13. 前記工程（Ａ）では、金属箔に対してフォトリソとウェットエッチングとを実施してテーパ形状凹部を形成することを特徴とする、請求項１２記載のフレキシブル半導体装置の製造方法。
  14. 前記工程（Ｄ）の後において、前記半導体層、前記ソース電極および前記ドレイン電極を覆うように、可撓性を有する樹脂フィルム層を前記金属箔の上に形成する工程（Ｅ）を更に含んで成ることを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
  15. 前記工程（Ｅ）では、樹脂フィルムを前記金属箔に貼り合わせることを実施しており、
    前記貼り合わせに際して前記樹脂フィルムの一部を前記凹部に嵌合させることを特徴とする、請求項１４に記載のフレキシブル半導体装置の製造方法。
  16. 前記工程（Ｅ）をロール・ツー・ロール工法により行うことを特徴とする、請求項１４に記載のフレキシブル半導体装置の製造方法。
  17. 前記工程（Ｅ）の後に、前記金属箔をパターニングすることによって、該金属箔からゲート電極を形成することを特徴とする、請求項１４に記載のフレキシブル半導体装置の製造方法。
  18. 前記工程（Ｃ）の後、前記金属箔層の上の前記半導体層に対して加熱処理を施すことを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
  19. 前記工程（Ｂ）では、ゾルゲル法によって前記ゲート絶縁膜を形成することを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
  20. 前記工程（Ｂ）の後、前記ゲート絶縁膜に加熱処理を施すことを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
JP2012514698A 2010-05-14 2011-04-22 フレキシブル半導体装置およびその製造方法ならびに画像表示装置 Pending JPWO2011142088A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010112316 2010-05-14
JP2010112316 2010-05-14
PCT/JP2011/002367 WO2011142088A1 (ja) 2010-05-14 2011-04-22 フレキシブル半導体装置およびその製造方法ならびに画像表示装置

Publications (1)

Publication Number Publication Date
JPWO2011142088A1 true JPWO2011142088A1 (ja) 2013-07-22

Family

ID=44914148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012514698A Pending JPWO2011142088A1 (ja) 2010-05-14 2011-04-22 フレキシブル半導体装置およびその製造方法ならびに画像表示装置

Country Status (4)

Country Link
US (1) US20120286264A1 (ja)
JP (1) JPWO2011142088A1 (ja)
CN (1) CN102668099A (ja)
WO (1) WO2011142088A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922118B1 (ko) * 2012-08-27 2018-11-26 삼성전자주식회사 플렉서블 반도체소자 및 그 제조방법
KR102015912B1 (ko) * 2012-11-14 2019-08-29 엘지전자 주식회사 그래핀의 제조 방법 및 그 그래핀
CN103066159B (zh) * 2013-01-11 2016-04-27 中国科学院苏州纳米技术与纳米仿生研究所 一种基于热光伏电池的单片连接组件的制备方法
DE102013008042A1 (de) * 2013-05-13 2014-11-13 Abb Ag Elektrisches Installationsgerät mit Beschriftungselement sowie Programmiergerät zur Programmierung eines derartigen Beschriftungselements
KR102107456B1 (ko) * 2013-12-10 2020-05-08 삼성디스플레이 주식회사 플렉시블 표시 장치 및 이의 제조 방법
CN104022079A (zh) * 2014-06-19 2014-09-03 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
WO2016056204A1 (ja) 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
KR102263602B1 (ko) * 2015-02-04 2021-06-10 삼성디스플레이 주식회사 가요성 표시 기판과 그 제조방법, 이를 구비한 가요성 표시 장치
CN104795404B (zh) * 2015-04-16 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
US9922866B2 (en) 2015-07-31 2018-03-20 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
US10269703B2 (en) * 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
US11640771B2 (en) * 2018-08-24 2023-05-02 Sharp Kabushiki Kaisha Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261075A (ja) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006148054A (ja) * 2004-11-15 2006-06-08 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びそれを具備した平板ディスプレイ装置
JP2009010356A (ja) * 2007-05-31 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100382A (ja) * 1988-10-07 1990-04-12 Fuji Electric Co Ltd 電界郊果型超電導トランジスタ及びその製造方法
US7335255B2 (en) * 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
US20090242878A1 (en) * 2008-03-27 2009-10-01 Xerox Corporation Optimization of new polymer semiconductors for better mobility and processibality
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261075A (ja) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006148054A (ja) * 2004-11-15 2006-06-08 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びそれを具備した平板ディスプレイ装置
JP2009010356A (ja) * 2007-05-31 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
WO2011142088A1 (ja) 2011-11-17
US20120286264A1 (en) 2012-11-15
CN102668099A (zh) 2012-09-12

Similar Documents

Publication Publication Date Title
WO2011142088A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
WO2011142089A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
JP4653860B2 (ja) フレキシブル半導体装置およびその製造方法
JP4550944B2 (ja) フレキシブル半導体装置およびその製造方法
JP4491785B2 (ja) 電気光学装置の製造方法
US7977741B2 (en) Manufacturing method of flexible semiconductor device and flexible semiconductor device
JP5825812B2 (ja) 表示装置の製造方法
WO2015107606A1 (ja) 表示装置及び薄膜トランジスタ基板
JP5842180B2 (ja) フレキシブル半導体装置及びその製造方法
WO2017020555A1 (zh) 薄膜晶体管、阵列基板及其制备方法和显示装置
US8617943B2 (en) Method for making a semiconductor device on a flexible substrate
JP2016029716A (ja) 電子回路装置、及び表示素子
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
JP2009123839A (ja) 半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141014

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202