JP4385812B2

JP4385812B2 - 薄膜トランジスタおよびその製造方法

Info

Publication number: JP4385812B2
Application number: JP2004090805A
Authority: JP
Inventors: 昌宏川崎; 周治今関; 正彦安藤; 好文関口; 昇一 ▲廣▼田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2004-03-26
Filing date: 2004-03-26
Publication date: 2009-12-16
Anticipated expiration: 2024-03-26
Also published as: JP2005277238A; EP1580811A3; TWI258220B; TW200532922A; US20100090220A1; US20050211975A1; EP1580811A2

Description

本発明は、薄膜トランジスタの性能向上とそれを用いた半導体装置に関する。特に、塗布技術や印刷技術を用いて形成した半導体の劣化及び、剥離の防止法に関する。

情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーディスプレイや、商品１つ１つを瞬時に識別することが可能なＩＣタグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）を半導体に用いた薄膜トランジスタ（ＴＦＴ）をスイッチング素子として使用している。しかし、これらのシリコン系半導体を用いたＴＦＴを作製するには、高価なプラズマ化学気相成長（ＣＶＤ）装置やスパッタリング装置等が必要なために製造コストがかかるうえに、真空プロセス，フォトリソグラフィー，加工等のプロセスをいくつも経るため、スループットが低いという問題がある。

このため、塗布法・印刷法で形成でき、安価に製品を提供することが可能な、有機材料を半導体層に用いた有機ＴＦＴが注目されている。塗布・印刷形成に適した、典型的な有機ＴＦＴの構造として、下記特許文献１にボトムコンタクト構造が開示されている。一般的に有機半導体材料の耐薬品性，耐熱性は無機半導体に比べて劣ることが知られているが、ボトムコンタクト構造では、絶縁基板上にゲート電極，ゲート絶縁膜，ソース・ドレイン電極を形成した後、有機半導体層を形成するために、電極・ゲート絶縁膜形成時における有機半導体膜の劣化を回避することができる。

特開２０００−３０７１７２号公報

ディスプレイやＩＣタグ等、半導体装置のスイッチング駆動素子として薄膜トランジスタを用いる場合には、薄膜トランジスタ上に、（１）絶縁性（２）酸素や水などに対するバリア性（３）耐摩耗性などの機械的強度などを有した保護膜を形成する必要がある。有機トランジスタ用の保護膜は、真空蒸着法などのドライプロセスでの形成も可能であるが、スピン塗布法・印刷法などのウエットプロセスを用いた方がより簡便・安価であり、かつ様々な有機ポリマー材料を保護膜材料として使用できるという利点がある。また、フィルムを貼り付けたり、熱融着させたりして保護膜とすることもできる。しかしながら、スピン塗布法・印刷法などのウエットプロセスにより保護膜を形成する場合、保護膜材料を溶解させている有機溶剤による半導体膜の劣化や、物理的に半導体膜が剥離してしまう懸念がある。

また、デバイスの歩留まりを向上させる為には、前記保護膜を形成する前に、基板に付着した汚染物を純水等によって洗浄する必要がある。しかしながら、特に、半導体層が露出した状態で基板を洗浄すると、物理的に半導体膜が剥離してしまう懸念がある。また、ＰＶＡ等の水溶性レジストを用いて半導体を島加工した場合であっても、半導体の側面が露出することは避けられない。

本発明の目的は、半導体膜の劣化・剥離を防止し、高性能な有機薄膜トランジスタ、及びそれを用いた半導体装置を提供することである。

本発明は、前記目的を達成するために、絶縁基板上に、ゲート電極，絶縁膜，ソース・ドレイン電極，半導体層の各部材から構成される薄膜トランジスタにおいて、前記半導体上には、前記半導体層を密閉し、前記半導体層を保護するために形成された第１の保護膜と、前記第１の保護膜よりも広い領域を覆い、前記部材全体を保護するために形成された第２の保護膜との、少なくとも２層の保護膜を有することを特徴とする。

ここで、密閉とは、半導体の上部のみでなく、側面をも被っている状態をさす。

第１の保護膜は、第２の保護膜よりも先に形成し、半導体層と第２の保護膜との間に介在させる。基板内のいずれの場所においても、前記第１の保護膜と前記第２の保護膜との間には他の部材が介在することはない。半導体はその上部だけではなく、側部も露出しないように第１の保護膜で密閉される。これによって、基板洗浄に用いる溶液、及び第２の保護膜を塗布形成する場合にはその溶液が、半導体膜内へ浸透するのを防ぐことができる。

また、第１の保護膜を液滴の滴下、もしくは圧着・熱融着で形成することで、基板全面にスピン塗布で形成する場合に比べて半導体の剥離を大幅に低減することができる。更に、部分的形成するので使用する材料の量を低減することができる。

また、第１の保護膜に、半導体よりも下地に対して密着性のよい材料を用い、それを部分的に形成することで、第１の保護膜に覆われない部分に付着した、半導体装置の不良につながる汚染物を、半導体を剥離させることなく洗浄によって除去することができる。

また、半導体にペンタセンのような低分子材料を用いる場合、第１の保護膜には水溶性材料を用いるのが望ましい。水溶性材料は溶媒が水なので、ペンタセンと下地との界面に浸透しにくく、半導体が下地から剥離しない。また、チャネル部の劣化もほとんどない。特に、水溶性材料の中でも感光性の材料は、紫外線照射によって硬化させると水に溶けなくなり、基板の洗浄が可能になるので第１の保護膜に適している。感光性の水溶性材料には、例えばアジド感光基をアセタール結合させたポリビニルアルコールがある。ポリビニルアルコールは水分、及び溶液に対するバリア性に劣るため、基板加熱等によって十分にポリビニルアルコール内に含まれる水分を除去した後に、ポリビニルアルコールよりもバリア性に優れた酸化シリコンや窒化シリコン等で、半導体を含めた部材全体を保護する第２の保護膜を形成する。

半導体に下地との密着性が比較的良い高分子材料を用いる場合には、第１の保護膜にはポリビニルフェノール等の水溶性以外の材料も用いることができる。

また、本発明では、絶縁基板上にゲート電極を形成する工程，ゲート絶縁膜を形成する工程，ドレイン電極及びソース電極を形成する工程，有機半導体を塗布法又は印刷法で形成する工程，有機半導体を密閉する第１の保護膜を液滴の滴下もしくは圧着・熱融着で形成する工程，前記部材全体を保護するために第２の保護膜を形成する工程を順に行うことを特徴とした、薄膜トランジスタの製造方法に係る。

また、絶縁基板上にゲート電極を形成する工程，ゲート絶縁膜を形成する工程，有機半導体を塗布法又は印刷法で形成する工程，ドレイン電極及びソース電極を形成する工程，有機半導体を密閉する第１の保護膜を液滴の滴下もしくは圧着・熱融着で形成する工程，前記部材全体を保護するために第２の保護膜を形成する工程を順に行うことを特徴とした、薄膜トランジスタの製造方法に係る。

また、絶縁基板上にドレイン電極及びソース電極を形成する工程，有機半導体を塗布法又は印刷法で形成する工程，有機半導体を密閉する第１の保護膜を液滴の滴下もしくは圧着・熱融着で形成する工程，前記部材全体を保護するために第２の保護膜を形成する工程，ゲート電極を形成する工程を順に行うことを特徴とした、薄膜トランジスタの製造方法に係る。

本発明によって、プリント形成可能な有機薄膜トランジスタをスイッチング素子として用いた、ディスプレイ，ＩＣタグ等の半導体装置を低コストで提供できる。

以下に図面を用いて本発明の実施の形態を詳細に説明する。

（実施例１）
図１〜図４を用いて本発明の第１の実施例について説明する。図１に、本発明を用いた有機薄膜トランジスタの平面概略図を、図２に本発明を用いた有機薄膜トランジスタの断面概略図を示す。図２は、図１における（Ａ）−（Ａ′）の断面である。絶縁基板１０１には、ガラス基板を用いた。絶縁基板１０１は、絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、石英，サファイア，シリコン等の無機基板，アクリル，エポキシ，ポリアミド，ポリカーボネート，ポリイミド，ポリノルボルネン，ポリフェニレンオキシド，ポリエチレンナフタレンジカルボキシレート，ポリエチレンテレフタレート，ポリエチレンナフタレート，ポリアリレート，ポリエーテルケトン，ポリエーテルスルホン，ポリケトン，ポリフェニレンスルフィド等の有機プラスチック基板を用いることができる。また、これらの基板の表面に、酸化シリコン，窒化シリコン等の膜を設けたものを用いてもよい。その上に、Ｃｒのゲート電極１０２及び走査配線１０２′を厚さ
１５０ｎｍで形成した。ゲート電極１０２及び走査配線１０２′としては、導電体であれば特に限定されるものではなく、例えばＡｌ，Ｃｕ，Ｔｉ，Ｃｒ，Ａｕ，Ａｇ，Ｎｉ，
Ｐｄ,Ｐｔ,Ｔａのような金属の他、単結晶シリコン，ポリシリコンのようなシリコン材料，ＩＴＯ，酸化スズのような透明導電材料、あるいはポリアニリンやポリ３，４−エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。上記ゲート電極及び走査配線１０２′は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。また、上記ゲート電極及び走査配線１０２′は、フォトリソグラフィー法，シャドーマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工される。

次に、厚さ３００ｎｍのＳｉＯ₂ 膜をＣＶＤで成膜し、ゲート絶縁層１０３を形成した。ゲート絶縁層１０３には、窒化シリコン，酸化アルミニウム，酸化タンタル等の無機膜，ポリビニルフェノール，ポリビニルアルコール，ポリイミド，ポリアミド，パリレン，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル，ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル），ポリイソブチレン，ポリ（４−メチル−１−ペンテン），ポリ（プロピレン−コ−（１−ブテン）），ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。次に、Ａｕのソース電極１０４・ドレイン電極１０５、及び信号配線１０５′を厚さ５０ｎｍで形成した。ソース電極１０４・ドレイン電極１０５、及び信号配線１０５′の材料は、導電体であれば特に限定されるものではなく、例えばＡｌ，Ｃｕ，Ｔｉ，Ｃｒ，Ａｕ，Ａｇ，
Ｎｉ，Ｐｄ，Ｐｔ，Ｔａのような金属の他、ＩＴＯ，酸化スズのような透明導電材料，ポリアニリンやポリ３，４−エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。上記ソース／ドレイン電極は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。また、上記ソース／ドレイン電極は、フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工される。次に、前記ゲート絶縁膜上をオクタデシルトリクロロシランの単分子層１０６で修飾した。単分子膜には、ヘプタフロロイソプロポキシプロピルメチルジクロロシラン，トルフロロプロピルメチルジクロロシラン，ヘキサメチルジシラザン，ビニルトリエトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ―アミノプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン，ヘプタデカフロロ−１，１，２，２−テトラハイドロデシル−１−トリメトキシシラン，オクタデシルトリエトキシシラン，デシルトリクロロシラン，デシルトリエトキシシラン，フェニルトリクロロシランのようなシラン系化合物や、１−ホスホノオクタン、１−ホスホノヘキサン、１−ホスホノヘキサデカン、１−ホスホノ−３，７，１１，１５−テトラメチルヘキサデカン、１−ホスホノ−２−エチルヘキサン、１−ホスホノ−２，４，４−トリメチルペンタン、１−ホスホノ−３，５，５−トリメチルヘキサンのようなホスホン酸系化合物等を用いてもよい。上記修飾はゲート絶縁膜表面を前記化合物の溶液や蒸気に接触させることにより前記化合物をゲート絶縁膜表面に吸着させることにより達成される。また、ゲート絶縁膜表面は単分子層１０６で修飾しなくてもよい。次に、可溶性のペンタセン誘導体をインクジェットで塗布し、１５０℃で焼成して厚さ１００ｎｍの半導体層１０７を形成した。半導体層１０７は銅フタロシアニン，ルテチウムビスフタロシアニン，アルミニウム塩化フタロシアンニンのようなフタロシアニン系化合物，テトラセン，クリセン，ペンタセン，ピレン，ペリレン，コロネンのような縮合多環芳香族系化合物，ポリアニリン，ポリチエニレンビニレン，ポリ（３−ヘキシルチオフェン），ポリ（３−ブチルチオフェン），ポリ（３−デシルチオフェン），ポリ（９，９−ジオクチルフルオレン），ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール），ポリ
（９，９−ジオクチルフルオレン−コ−ジチオフェン）のような共役系ポリマー等を用い、熱蒸着法，分子線エピタキシー法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。

次に、半導体層を密閉するように、アジド感光基をアセタール結合させたポリビニルアルコールを基板の一部に塗布し、紫外線を照射して第１の保護膜１０８を厚さ３００ｎｍで形成した。第１の保護膜１０８には、ポリビニルフェノール，ポリイミド，ポリアミド，パリレン，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル，ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル），ポリイソブチレン，ポリ（４−メチル−１−ペンテン），ポリ（プロピレン−コ−（１−ブテン）），ベンゾシクロブテン樹脂等を、ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。また、第１の保護膜１０８はソース電極１０４・ドレイン電極１０５の一部も覆うが、図３及び、図４に示すように、塗布した材料の量によっては、ソース電極１０４・ドレイン電極１０５の全体、及び信号配線１０５′の一部を覆うこともある。

最後に、基板の全面を覆うように酸化シリコンの溶液をスピンコートし、１２０℃で焼成して第２の保護膜１０９を３００ｎｍの厚さに塗布形成した。第２の保護膜１０９は酸化シリコンに限らず、窒化シリコン等の無機膜，ポリビニルフェノール，ポリビニルアルコール，ポリイミド，ポリアミド，パリレン，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル，ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル），ポリイソブチレン，ポリ（４−メチル−１−ペンテン），ポリ（プロピレン−コ−（１−ブテン）），ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。

第１の保護膜１０８を設けることにより、第２の保護膜１０９を形成する前の基板洗浄及び、第２の保護膜１０９を形成する際に発生する半導体層１０７の剥離を０．１％未満に低減することができた。

（実施例２）
図５を用いて本発明の第２の実施例について説明する。図５に、本発明を用いた有機薄膜トランジスタの断面概略図を示す。絶縁基板１０１には、ガラス基板を用いた。絶縁基板１０１は、実施例１と同様に絶縁性の材料であれば広い範囲から選択することが可能である。その上に、Ｃｒのゲート電極１０２及び走査配線１０２′を厚さ１５０ｎｍで形成した。ゲート電極１０２及び走査配線１０２′としては、導電体であれば特に限定されるものではなく、実施例１と同様に広い範囲から選択することが可能である。次に、厚さ
３００ｎｍのＳｉＯ₂ 膜をＣＶＤで成膜し、ゲート絶縁層１０３を形成した。ゲート絶縁層１０３には、実施例１と同様に絶縁性の材料であれば広い範囲から選択することが可能である。次に、前記ゲート絶縁膜上をオクタデシルトリクロロシランの単分子層１０６で修飾した。単分子層１０６は、実施例１と同様に広い範囲から選択することが可能である。また、ゲート絶縁膜表面は単分子層１０６で修飾しなくてもよい。次に、可溶性のペンタセン誘導体をインクジェットで塗布し、焼成して半導体層１０７を厚さ５０ｎｍで形成した。半導体層１０７は、実施例１と同様に広い範囲から選択することが可能である。次に、Ａｕのソース電極１０４・ドレイン電極１０５、及び信号配線１０５′を厚さ５０
ｎｍで形成した。ソース電極１０４・ドレイン電極１０５、及び信号配線１０５′の材料は、導電体であれば特に限定されるものではなく、実施例１と同様に広い範囲から選択することが可能である。

次に、半導体層全体を密閉するように、アジド感光基をアセタール結合させたポリビニルアルコールを基板の一部に塗布し、紫外線を照射して第１の保護膜１０８を厚さ３００ｎｍで形成した。第１の保護膜１０８には、実施例１と同様に広い範囲から選択することが可能である。また、第１の保護膜１０８はソース電極１０４・ドレイン電極１０５の一部も覆うが、塗布した材料の量によって、ソース電極１０４・ドレイン電極１０５の全体、及び信号配線１０５′の一部を覆うこともある。

最後に、基板の全面を覆うように酸化シリコンの溶液をスピンコートし、１２０℃で焼成して第２の保護膜１０９を３００ｎｍの厚さに塗布形成した。第２の保護膜１０９は酸化シリコンに限らず、実施例１と同様に広い範囲から選択することが可能である。

第１の保護膜１０８を設けることにより、第２の保護膜１０９を形成する前の基板洗浄及び、第２の保護膜１０９を形成する際に発生する半導体層１０７の剥離を０.１％未満に低減することができた。

（実施例３）
図６を用いて本発明の第３の実施例について説明する。図６に、本発明を用いた有機薄膜トランジスタの断面概略図を示す。絶縁基板１０１には、ガラス基板を用いた。絶縁基板１０１は、実施例１と同様に絶縁性の材料であれば広い範囲から選択することが可能である。その上に、Ａｕのソース電極１０４・ドレイン電極１０５、及び信号配線１０５′を厚さ５０ｎｍで形成した。ソース電極１０４・ドレイン電極１０５、及び信号配線
１０５′の材料は、導電体であれば特に限定されるものではなく、実施例１と同様に広い範囲から選択することが可能である。次に、可溶性のペンタセン誘導体をインクジェットで塗布し、焼成して半導体層１０７を厚さ１００ｎｍで形成した。半導体層１０７は、実施例１と同様に広い範囲から選択することが可能である。

次に、半導体層全体を密閉するように、アジド感光基をアセタール結合させたポリビニルアルコールを基板の一部に塗布し、紫外線を照射して第１の保護膜１０８を厚さ３００ｎｍで形成した。第１の保護膜１０８には、実施例１と同様に広い範囲から選択することが可能である。次に、厚さ３００ｎｍのポリビニルフェノール（ＰＶＰ）をスピンコーティングし、ゲート絶縁層１０３を形成した。ゲート絶縁層１０３には、実施例１と同様に絶縁性の材料であれば広い範囲から選択することが可能である。次に、アルミニウムのゲート電極１０２及び走査配線１０２′を厚さ１５０ｎｍで直接描画形成した。ゲート電極
１０２としては、導電体であれば特に限定されるものではなく、実施例１と同様に広い範囲から選択することが可能である。

第１の保護膜１０８を設けることにより、ゲート絶縁層１０３を形成する前の基板洗浄及び、ゲート絶縁層１０３を形成する際に発生する半導体層１０７の剥離を０.１％未満に低減することができた。

（実施例４）
図７及び、図８を用いて本発明の第４の実施例について説明する。図７に、本発明に用いた液晶ディスプレイの模式図及び、有機薄膜トランジスタの平面概略図を、図８に本発明を用いた有機薄膜トランジスタの断面概略図を示す。図７は、図８における（Ａ）−
(Ａ′)の断面である。絶縁基板１０１には、ガラス基板を用いた。絶縁基板１０１は、絶縁性の材料であれば実施例１と同様に広い範囲から選択することが可能である。その上に、フォトリソグラフィー法を用いて、ＩＴＯでゲート電極１０２及び走査配線１０２′，画素電極４０１，共通配線４０２を厚さ１５０ｎｍで同層に形成した。ゲート電極１０２及び走査配線１０２′，画素電極４０１，共通配線４０２としては、導電体であれば特に限定されるものではなく、例えばＡｌ，Ｃｕ，Ｔｉ，Ｃｒ，Ａｕ，Ａｇ，Ｎｉ，Ｐｄ，
Ｐｔ，Ｔａのような金属の他、単結晶シリコン，ポリシリコンのようなシリコン材料，
ＩＴＯ，酸化スズのような透明導電材料、あるいはポリアニリンやポリ３，４−エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。上記ゲート電極は単層構造としてだけでなく、例えばＣｒ層とＡｕ層との重ね合わせ、あるいはＴｉ層とＰｔ層との重ね合わせ等、複数層を重ね合わせた構造でも使用できる。また、上記ゲート電極１０２及び走査配線１０２′，画素電極４０１，共通配線４０２は、フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工される。

次に、厚さ５００ｎｍの感光性樹脂を成膜後２００℃で焼成し、ゲート絶縁層１０３を形成した。ゲート絶縁層１０３には、実施例１と同様に絶縁材料であれば広い範囲から用いることができる。次に、ゲート絶縁層１０３を露光・現像してスルーホール４０４を形成した。ゲート絶縁層１０３が感光性材料でない場合には、スルーホール４０４はレジストを用いてフォトリソグラフィー法によって形成する。次に、ソース電極１０４・ドレイン電極１０５、及び信号配線１０５′，共通電極４０３をＡｕの微粒子インクで塗布・焼成によって厚さ５０ｎｍで形成し、ソース電極１０４を画素電極４０１に接続させた。ソース電極１０４・ドレイン電極１０５、及び信号配線１０５′の材料は、実施例１と同様に導電体であれば特に限定されるものではなく広い範囲から選択することができる。次に、前記ゲート絶縁膜上をオクタデシルトリクロロシランの単分子層１０６で修飾した。単分子膜も、実施例１と同様に特に限定されるものではなく広い範囲から選択することができる。また、ゲート絶縁膜表面は単分子層１０６で修飾しなくてもよい。次に、可溶性のペンタセン誘導体をインクジェットで塗布し、焼成して半導体層１０７を厚さ１００ｎｍで形成した。半導体層１０７も、実施例１と同様に特に限定されるものではなく広い範囲から選択することができる。

次に、半導体層全体を覆うように、アジド感光基をアセタール結合させたポリビニルアルコールを基板の一部に塗布し、紫外線を照射して第１の保護膜１０８を厚さ３００ｎｍで形成した。第１の保護膜１０８も、実施例１と同様に特に限定されるものではなく広い範囲から選択することができる。また、第１の保護膜１０８はソース電極１０４・ドレイン電極１０５の一部も覆うが、塗布した材料の量によって、ソース電極１０４・ドレイン電極１０５の全体、及び信号配線１０５′の一部を覆うこともある。

次に、基板の全面を覆うように感光性高分子材料で第２の保護膜１０９を厚さ５００
ｎｍで形成した。第２の保護膜１０９も、実施例１と同様に特に限定されるものではなく広い範囲から選択することができる。次に、第２の保護膜１０９を露光・現像し、画素電極４０１上を取り除くようにスルーホール４０４を形成した。第２の保護膜１０９が感光性材料でない場合には、スルーホール２０３はレジストを用いてフォトリソグラフィー法によって形成する。最後に、ポリイミドを３００ｎｍの厚さで基板全体に形成し、ラビング処理して液晶用配向膜４０５を形成した。以上の手順によって、液晶ディスプレイ用の
ＴＦＴ基板を作製した。本発明に用いたＴＦＴは、本実施例のような液晶ディスプレイ用基板だけではなく、有機ＥＬ，電気泳動等の広い範囲のアクティブマトリクスディスプレイに適用することができる。

本実施例には、実施例１と同構造のＴＦＴをディスプレイに適用した例を記載したが、実施例２もしくは実施例３と同構造のＴＦＴを用いても構わない。

本発明の一実施形態における薄膜トランジスタの平面構造である。本発明の一実施形態における薄膜トランジスタの断面構造である。本発明の一実施形態における薄膜トランジスタの平面構造である。本発明の一実施形態における薄膜トランジスタの断面構造である。本発明の一実施形態における薄膜トランジスタの断面構造である。本発明の一実施形態における薄膜トランジスタの断面構造である。本発明の一実施形態における液晶ディスプレイの模式図及び、平面構造である。本発明の一実施形態における液晶ディスプレイの断面構造である。

符号の説明

１０１…絶縁基板、１０２…ゲート電極、１０２′…走査配線、１０３…ゲート絶縁層、１０４…ソース電極、１０５…ドレイン電極、１０５′…信号配線、１０６…単分子層、１０７…半導体層、１０８…第１の保護膜、１０９…第２の保護膜、４０１…画素電極、４０２…共通配線、４０３…共通電極、４０４…スルーホール、４０５…配向膜。

Claims

絶縁基板上に形成されたゲート電極と、
前記絶縁基板上及びゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたソース・ドレイン電極及び有機半導体層と、
前記有機半導体層上に形成され、前記有機半導体層を密閉する第１の保護膜と、前記第１の保護膜よりも広い領域を覆う第２の保護膜との、少なくとも２層の保護膜とを有し、
前記第１の保護膜は、液滴の滴下もしくは圧着・熱融着によって形成されていることを特徴とする薄膜トランジスタ。
絶縁基板上に形成されたソース・ドレイン電極と、
前記絶縁基板上及びソース・ドレイン電極上に形成された有機半導体層と、
前記有機半導体層上に形成され、前記有機半導体層を密閉する第１の保護膜と、前記第１の保護膜よりも広い領域を覆う第２の保護膜との、少なくとも２層の保護膜と、
前記第２の保護膜上に形成されたゲート電極とを有し、
前記第１の保護膜は、液滴の滴下もしくは圧着・熱融着によって形成されていることを特徴とする薄膜トランジスタ。
請求項１又は２において、前記第１の保護膜は、前記有機半導体層よりも下地に対する密着性が高いことを特徴とする薄膜トランジスタ。
請求項１又は２において、前記有機半導体層に低分子材料を用い、前記第１の保護膜は、水溶性材料であることを特徴とする薄膜トランジスタ。
請求項４において、前記第１の保護膜は、感光基を有することを特徴とする薄膜トランジスタ。
請求項１又は２において、前記第１の保護膜は、アジド感光基をアセタール結合させたポリビニルアルコールであることを特徴とする薄膜トランジスタ。
請求項１又は２において、前記第２の保護膜には前記第１の保護膜とは異なる材料を用いたことを特徴とする薄膜トランジスタ。
請求項１又は２において、前記絶縁基板内のいずれの場所においても、前記第１の保護膜と前記第２の保護膜との間には部材が介在しないことを特徴とする薄膜トランジスタ。
絶縁基板上に、ゲート電極を形成する工程、
前記絶縁基板上及び前記ゲート電極上に、ゲート絶縁膜を形成する工程、
前記ゲート絶縁膜上に、ソース・ドレイン電極を形成する工程、
前記ゲート絶縁膜上及び前記ソース・ドレイン電極上に、有機半導体層を塗布法又は印刷法で形成する工程、
前記有機半導体層上に、前記有機半導体層を密閉する第１の保護膜を液滴の滴下もしくは圧着・熱融着で形成する工程、
前記第１の保護膜よりも広い領域を覆う第２の保護膜を形成する工程を順次行うことを特徴とする薄膜トランジスタの製造方法。
絶縁基板上に、ゲート電極を形成する工程、
前記絶縁基板及び前記ゲート電極上に、ゲート絶縁膜を形成する工程、
前記ゲート絶縁膜上に、有機半導体層を塗布法又は印刷法で形成する工程、
前記有機半導体層上に、ソース・ドレイン電極を形成する工程、
前記有機半導体層上に、前記有機半導体層を密閉する第１の保護膜を液滴の滴下もしくは圧着・熱融着で形成する工程、
前記第１の保護膜よりも広い領域を覆う第２の保護膜を形成する工程を順次行うことを特徴とする薄膜トランジスタの製造方法。
絶縁基板上に、ソース・ドレイン電極を形成する工程、
前記絶縁基板上及びソース・ドレイン電極上に、有機半導体層を塗布法又は印刷法で形成する工程、
前記有機半導体層上に、前記有機半導体層を密閉する第１の保護膜を液滴の滴下もしくは圧着・熱融着で形成する工程、
前記第１の保護膜よりも広い領域を覆う第２の保護膜を形成する工程、
前記第２の保護膜上に、ゲート電極を形成する工程を順次行うことを特徴とする薄膜トランジスタの製造方法。
請求項９から１１のいずれか１項において、前記第１の保護膜は、前記有機半導体層よりも下地に対する密着性が高いことを特徴とする薄膜トランジスタの製造方法。
請求項９から１１のいずれか１項において、前記有機半導体層に低分子材料を用い、前記第１の保護膜は、水溶性材料であることを特徴とする薄膜トランジスタの製造方法。
請求項９から１１のいずれか１項において、前記第１の保護膜は、感光基を有することを特徴とする薄膜トランジスタの製造方法。
請求項９から１１のいずれか１項において、前記第１の保護膜は、アジド感光基をアセタール結合させたポリビニルアルコールであることを特徴とする薄膜トランジスタの製造方法。
請求項９から１１のいずれか１項において、前記第２の保護膜には前記第１の保護膜とは異なる材料を用いたことを特徴とする薄膜トランジスタの製造方法。
請求項９から１１のいずれか１項において、前記絶縁基板内のいずれの場所においても、前記第１の保護膜と前記第２の保護膜との間には部材が介在しないことを特徴とする薄膜トランジスタの製造方法。
請求項１〜８のいずれか１項の薄膜トランジスタをアクティブマトリクススイッチに用いたことを特徴とする液晶，電気泳動、または有機エレクトロルミネセンス表示装置。
請求項１〜８のいずれか１項の薄膜トランジスタを少なくとも一部に用いたことを特徴とするＩＣタグ装置。
請求項１〜８のいずれか１項の薄膜トランジスタを少なくとも一部に用いたことを特徴とするセンサー装置。