JP2008130866A - 表面改質方法およびパターン形成方法 - Google Patents

表面改質方法およびパターン形成方法 Download PDF

Info

Publication number
JP2008130866A
JP2008130866A JP2006315193A JP2006315193A JP2008130866A JP 2008130866 A JP2008130866 A JP 2008130866A JP 2006315193 A JP2006315193 A JP 2006315193A JP 2006315193 A JP2006315193 A JP 2006315193A JP 2008130866 A JP2008130866 A JP 2008130866A
Authority
JP
Japan
Prior art keywords
pattern
bcb
layer
bcb layer
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006315193A
Other languages
English (en)
Inventor
Christopher Newsome
ニューサム クリストファー
Shunpu Li
リー シュンプ
Daping Chu
チュー ダピン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006315193A priority Critical patent/JP2008130866A/ja
Priority to US11/942,369 priority patent/US20080160761A1/en
Publication of JP2008130866A publication Critical patent/JP2008130866A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】非平坦な表面を有する対象物体にインクジェット印刷法でパターンを設けること。
【解決手段】表面改質方法が、対象物体の表面上にBCB層を形成する工程Aと、前記BCB層の上面をCF4プラズマに曝す工程Bと、を含んでいる。
【選択図】図3

Description

本発明は、表面改質方法およびパターン形成方法に関し、特にインクジェット印刷法にとって好適な表面改質方法およびパターン形成方法に関する。
ベンゾシクロブテン(Benzocyclobutene:以下BCB)は、電子デバイスにおける機能層間を絶縁する誘電体として、電子デバイス分野において広く用いられている(例えば非特許文献1)。BCBの有用な特性は、誘電率が低いことである(ε<3)。このため、複数の金属トラックまたは複数のパッドが、BCBを挟んで互いに重なり合ってキャパシタ構造をなしても、そこには低い容量しか生じない。商業的には、BCBは、メジチレン(Mesitylene)を主溶媒とする溶液の形態で、ダウケミカルから”Cyclotene(商標)”として提供される。BCBの典型的な変形温度は、200度以上250度以下の範囲にある。変形後のBCBの化学構造は、(化1)に示す通りである。
Viallet et.al,"Effects of ultraviolet/ozone treatment on benzocyclobutene films"J.Vac.Sci.Technol.A 21(3),May/Jun 2003
インクジェット印刷法にしたがって、基板上に導電性材料を含有した機能液を配置する場合、その基板の表面の濡れ性が注意深く調整、または制御されることが求められる。印刷されたインク、すなわち配置された機能液の振る舞いが、配置された機能液から最終的に得られる導電パターン(例えば導電トラック)の横方向の寸法に影響を与え、それゆえ、電子デバイスにおける導電パターンの最大解像度に影響を与える。
加えて、基板の表面の形状が平坦でない場合がある。特に、ノン・コンフォーマルコーティングが機能層としてその表面上に引続いて形成される場合には、平坦でない表面は望ましくないことがある。
本発明は上記課題を鑑みてなされ、その目的の一つは、非平坦な表面を有する対象物体に、インクジェット印刷法にしたがって所定形状のパターンまたはエリア(area)を設けることである。
本発明のある態様によれば、表面改質方法が、対象物体の表面上にBCB層を形成する工程Aと、前記BCB層の上面をCF4プラズマに曝す工程Bと、を含んでいる。
他の態様によれば、前記表面に亘って高さの変化があり、前記工程Aは、前記BCB層の前記上面に亘った高さの変化が前記表面に亘った高さの変化よりも低減されるように、前記表面上に前記BCB層を形成することを含んでいる。
さらに他の態様によれば、前記工程Aは、前記BCB層が得られるように、前記表面上にスピンコート法でBCBを含有した前駆層を形成することを含んでいる。
本発明のある態様によれば、パターン形成方法が、対象物体の表面上にBCB層を形成する工程Aと、前記BCB層の上面をCF4プラズマに曝す工程Bと、前記上面上に所定材料を含有したパターンが形成されるように、前記所定材料を含有した機能液を前記上面上に配置する工程Cと、を含んでいる。
他の態様によれば、前記表面に亘って高さの変化があり、前記工程Aは、前記BCB層の前記上面に亘った高さの変化が前記表面に亘った高さの変化よりも低減されるように、前記表面上に前記BCB層を形成する工程を含んでいる。
さらに他の態様によれば、前記工程Aは、前記BCB層が得られるように、前記表面上にスピンコート法でBCBを含有した前駆層を形成することを含んでいる。
さらに他の態様によれば、前記工程Cは、インクジェット印刷法で前記機能液を配置することを含んでいる。
さらに他の態様によれば、前記パターンはトラックである。
さらに他の態様によれば、上記パターン形成方法が、前記所定材料が導電性材料である場合に、前記上面上に前記導電性材料を含有した導電パターンが得られるように、前記パターンを加熱および/または乾燥する工程Dをさらに含んでいる。
さらに他の態様によれば、前記対象物体はCMOSチップである。また、前記対象物体の前記表面は、フリーフォーマット表面であってもよい。
本実施形態によれば、対象物体の表面上にベンゾシクロブテン(Benzocyclobutene:以下BCB)層を形成する。具体的には、BCB層を、スピンコート法と、スピンコートに引続く加熱と、によって上記表面上に形成する。そうすると、たとえ対象物体の表面に亘って高さの変化が存在していても、その変化は、BCB層の形成によってほぼ打ち消される。そして、得られたBCB層の上面に亘った高さの変化は、対象物体の表面に亘った高さの変化よりも低減される。場合によっては、BCB層の上面はほぼ平坦になる。
その後、BCB層の上面が撥油性かつ撥水性を呈するように、BCB層の上面をCF4プラズマに曝す。次に、機能液の液滴をBCB層の上面に配置する。この際に、機能液から所定形状を有したパターンが上面上に得られるように、機能液の液滴を配置する。本実施形態での機能液は、非極性溶媒と、非極性溶媒において分散された銀粒子と、を含有した液状材料である。つまり、本実施形態の機能液は、銀コロイドである。
ここで、上述のCF4プラズマへの曝露によって、BCB層の上面が撥油性かつ撥水性を呈することが保証される。そしてこのため、たとえ機能液の配置にフリーフォーマット法が適用されても、明瞭な境界を有するパターンが機能液から得られる。なお、フリーフォーマット法によれば、配置された機能液を閉じ込めるバンク構造が、対象物体の表面上、すなわち機能液にとっての下地表面上にない。このようなバンク構造がない下地表面を、「フリーフォーマット表面」とも表記する。
以下の実施例では、対象物体としてCMOSチップを例にとり、CMOSチップの表面の形状、またはトポグラフィーを考慮する。加えて、BCB層の表面の濡れ性を改質する技術・条件と、そのような表面に機能液を配置するインクジェット印刷法と、を説明する。
図1(a)〜(c)は、CMOSチップ1Aの表層部の一部を示している。これら図1(a)〜(c)は、原子間力顕微鏡による計測から得られている。図1(b)は図1(a)の拡大図である。図1(c)は、図1(b)のA−A’線に沿った高さのプロファイルを示している。
図1(a)および(b)に示すように、CMOSチップ1Aの表層部は、誘電体層10と、複数のメタルアイランド11と、を備えている。複数のメタルアイランド11はいずれも、誘電体層10の上面のレベルから突出している。また、複数のメタルアイランド11の高さは、誘電体層10の上面のレベルから約1μmである。これらメタルアイランド11は、誘電体層10上で、互いとの間に間隙を有して位置している。このため、図1(a)および(b)の平面図では、複数のメタルアイランド11が、表層部に亘って誘電体層10を背景にして位置しているように見える。
誘電体層10と複数のメタルアイランド11とが、CMOSチップ1Aの表面1AS(図3(a))の形状を非平坦にしている。このため、図1(c)の高さのプロファイルが示すように、表面1ASは、複数の凹部と、垂直:水平がおよそ1:5である複数の凸部と、から構成されているとも見なせる。表面1ASのこのような非平坦性は、引続く工程において薄い層が形成される際には、望ましくないことがある。
このようなCMOSチップ1Aは、通常のシリコン集積回路技術によって製造される。なお、本実施例のCMOSチップ1Aの表面エネルギーによれば、非極性溶媒を含有した機能液20をCMOSチップ1Aの表面に配置すると、図2(a)および(b)に示すように、配置された機能液20は表面上ですぐに濡れ広がり、そしてCMOSチップの表面1ASは機能液20で水浸しになる。
図3(a)〜(d)および図4(a)〜(c)を参照しながら、実施例の表面改質方法と、パターン形成方法と、を説明する。以下で述べる本実施例のBCB層は、平坦化層としても機能するし、表面改質層としても機能する。
まず、表面1ASの洗浄さが確実になるように、超音波洗浄バスを使ってCMOSチップ1Aをアセトン中で約10分間洗浄した。その後、別の超音波洗浄バスを使ってCMOSチップ1Aをイソプロパノール中で10分間洗浄した(図3(a))。
次に、BCBを含んだ前駆層12Aが表面1AS上に形成されるように、BCBとメジチレン(Mesitylene)とを含有した溶液を、6000rpmで30分間、表面1AS上にスピンコートした(図3(b))。スピンコートされたこの溶液は、ダウケミカルから入手できる”CYCLOTENE”(商標)3022−35である。
次に、BCBを含有したBCB層12が得られるように、前駆層12Aを加熱した。具体的には、図3(c)に示すように、乾燥した窒素雰囲気内のホットプレートにCMOSチップ1Aをセットして、250℃の目標温度まで5℃/分のレートで温度を上昇させた。そして、250℃に達したら、250℃の温度を約1時間維持した。その後、CMOSチップ1Aをホットプレートから取り除いて、室温まで冷却されるように放置した。得られたBCB層12の厚さは約1μmである。なお、この段階で、非極性溶媒と非極性溶媒において分散された銀粒子と、を含有した機能液の接触角は、BCB層12の上面に対して5°未満であった。
本実施例によれば、たとえ表面1ASが非平坦であっても、BCB層12がその非平坦性を打ち消す。この結果、BCB層12の上面に亘った高さの変化が、下地表面、すなわち表面1ASに亘った高さの変化よりも低減される。好適には、BCB層12の上面に亘った高さの変化は実質的に無くなる。つまり、BCB層12の上面は実質的に平坦になる。
次に、図3(d)に示すように、BCB層12の上面をCF4プラズマに曝した。具体的には、CMOSチップ1Aをプラズマアッシャー(Technics PLASMA Gmbh、Model 300)内にセットし、CF4のフローレートを150ml/分とし、かつ150Wのパワーで10秒間、BCB層12の上面をCF4プラズマに露出した。露出時間は、約3秒から約1分までの範囲内であればよい。その範囲内であれば、露出時間の差が、濡れ性の実質的な差として現れなかったからである。
プラズマへの露出は、上面が撥油性であり撥水性であることをより確実にする。本実施例では、CF4プラズマへの露出の後で、非極性溶媒と非極性溶媒において分散された銀粒子と、を含有した機能液の接触角は、BCB層12の上面に対して約37°であった。接触角のこの上昇は、BCBの化学構造への部分的なフッ素化による。
最後に、対象物体1Aをインクジェット装置(不図示)のステージ上へ移動した。ここで、インクジェット装置とは、ステージと、ノズル41(図4(a))を有したインクジェットヘッド40と、ステージおよびインクジェットヘッド40の少なくとも一方を他方に対して相対的に移動させる機構と、制御装置と、を備えた装置である。このような構成を有するインクジェット装置は、ビットマップデータを規定する吐出データに応じて、ステージおよびインクジェットヘッド40の少なくとも一方を他方に対して相対移動させて、インクジェットヘッド40から機能液20を吐出する。
そして、BCB層12の上面上に機能液のトラックが得られるように、上面上に機能液を配置した。具体的には、図4(a)に示すように、機能液20の液滴を、インクジェットヘッド40のノズル41から吐出して、BCB層12の上面に配置した。ここで、吐出された液滴のそれぞれの体積は約10pl(ピコリットル)であった。また、液滴を吐出している期間中、ステージおよびインクジェットヘッド40の少なくとも一方を他方に対して相対移動し、上面上で隣り合う任意の2つの液滴の中心間の距離が約25μmになるようにした。加えて、本実施例では、図5に示すように、上面上で隣り合う任意の2つの液滴を吐出する順番について、一方の吐出を他方の吐出の直前または直後にした。さらに、隣り合う任意の2つの液滴が上面上で部分的に重なり合うようにした。
このようにして、図4(b)および(c)に示すように、BCB層12上に機能液20のトラック21を形成した。本実施例では、トラック21は図4(a)〜(c)におけるY軸方向に延びている。ここで、本明細書では、トラック21が延びる方向を「延伸方向」とも表記する。
BCB層12上で隣り合う液滴が部分的に重なり合うように液滴を配置する方法は、配置された液滴、すなわちトラック21において、延伸方向に沿った十分に高い連続性が達成されるので、好ましい。また、BCB層12上で隣り合う任意の2つの液滴の間の距離は、20μm以上35μm以下の範囲であればトラック21において重大な劣化が生じないので、変えてもよい。
CF4プラズマへの露出によってBCB層12は撥油性なので、トラック21の幅は、35μm以上40μm以下の範囲に制限された。ここでの「幅」とは、トラック21の延伸方向にほぼ垂直な方向に沿ったトラック21の寸法である。加えて、トラック21のこの幅は、高いレベルで一定であった。しかも、本実施例では、トラック21の境界は明瞭であった。ここで、本実施例の場合、液滴を配置する方法は、上述のフリーフォーマット法に基づいている。したがって、接触角は圧倒的に、横方向のトラック寸法、つまりトラック21の幅を左右する。加えて、BCB層12に配置された液滴の中心間の距離を規定するビットマップパターンがトラック21の均一性を左右し、印刷方向、すなわちトラック21の延伸方向に沿った連続性に影響を与える。
最後に、トラック21を加熱および/または乾燥させる。そうすると、銀を含んだ導電トラック22(図6(a))がBCB層12上に形成される。
BCBコーティング、すわなちBCB層12の効果の一つは、表面1ASの非平坦性に起因した困難さが緩和されることである。ここで、チップ製造における標準的なプロセスは、最終工程として、二酸化シリコン(SiO2)のような保護層でデバイスの全体を覆う工程を含む。このような保護層はしかしながら、コンフォーマルコーティング、または下地表面の表面形状を残すコーティングなので、このため、非平坦な表面1ASの高さの変化を完全に打ち消せない。
これに対して本実施例では、二酸化シリコンのような保護層とは異なり、BCB層12は、非コンフォーマルコーティングであり、より平坦な上面をもたらす。このことを図6を参照しながらより詳細に説明する。
図6(a)および(b)は、CMOSチップ1Aを覆うBCB層12上に形成された導電トラック22の高さを原子間力顕微鏡で計測して得られた画像である。図6(c)の高さのプロファイルは、複数のメタルアイランド11の間に対応する領域を横切るA−A線に沿ってプロットされている。このA−A線は、導電トラック22上の位置P1〜P6をも横切っている。図6(d)の高さのプロファイルは、メタルアイランド11に対応する領域を横切るB−B線に沿ってプロットされている。このB−B線は、導電トラック22上の位置P1’〜P4’をも横切っている。
図6(c)および(d)の2つの高さのプロファイルから、誘電体層10とメタルアイランド11とに起因した高さの変化が、BCB層12の上面上で低減されていることが観察される。BCB層12が設けられていないCMOSチップ1Aについては、表面1ASの高さの変化はちょうど1μmであったが(図1(c))、厚さ1μmのBCB層12で表面1ASを覆うことで、BCB層12の上面上での高さの変化が約100nmにまで低減された。この特徴、すなわち高さの変化が低減されたことは、図6(c)および(d)の導電トラック22上でのプロファイルからも理解できる。
したがって、本実施例によれば、フリーフォーマット法にしたがって機能液20が配置されても、配置された機能液から、電子デバイスにとって十分に細く、かつ並列配置が可能な寸法のパターンが得られる。ここでの「パターン」とは、例えば、トラック21のようなトラック形状のパターン、矩形形状のパターン、ドット形状のパターン、円形状のパターン、およびそれらパターンのいかなる組み合わせ、の少なくとも一つを包含する用語である。また、下地表面上に所定のパターンが形成される場合、下地表面上に「所定のエリア(area)」が形成されるとも表現される。
さらに、上記実施例によれば、BCB層12の上面が撥油性になるように、BCB層12の上面がCF4プラズマに露出される。このことで、ポリマー表面(BCB層12の上面)と、機能液20との相互作用が低下し、そしてこのため、機能液20の接触角が上昇する。結果として、横方向のトラック寸法、すなわち、トラック21の幅は、BCB層12上でよく制限され、また高いレベルで一定となる。また、トラック21の境界は明瞭になる。上述したように上記実施例では、BCB層12の上面に対する機能液20の接触角は37°である。この接触角によって、液滴の体積が約10plである場合に、トラック21の幅が35μm以上40μm以下の範囲に収まる。しかも、延伸方向に沿ったトラック21の幅の変化は5μm未満である。図7(c)および(d)は、上記本実施例のトラック21の画像である。
(比較例)
図7(a)および(b)を参照しながら、比較例を説明する。比較例では、本実施例と基本的な同じ方法で、他の対象物体1A’をBCB層12’で覆った。この比較例では、BCB層12’の上面をCF4プラズマに露出しない。この結果、BCB層12’に対する機能液20の接触角は、5°未満であった。
機能液20のトラック21’が形成されるように、機能液20の液滴をインクジェットヘッド40から吐出して、BCB層12’の上面に配置した。吐出される液滴の体積は上記実施例の体積と同じであり、液滴を吐出するためのビットマップパターンも上記実施例のビットマップパターンと同じである。このようにして得られたトラック21’の幅は、図7(a)および(b)に示すように、150μmから200μmの範囲で変化していた。
(実施例の変形例)
上記実施例では、BCB層12上にトラック21が形成される。しかしながら、トラック21に代えて、BCB層12上にいかなる形状のパターンが形成されてもよい。そして、いかなる形状のパターンが形成されても、そのようなパターンの境界が明瞭になる。
また、上記実施例によれば、CF4プラズマのおかげで、BCB層12の上面は、撥油性であるだけでなく、撥水性でもある。したがって、たとえ、非極性溶媒の代わりに極性溶媒を含有した機能液20が用いられても、非極性溶媒の場合に得られた効果と基本的に同じ効果が得られる。
さらに、上記実施例によれば、機能液20は銀のコロイドであった。すなわち、機能液20は、導電性材料として銀粒子を含有している。ただし、銀粒子に代えて、機能液20は他の金属の微粒子を含有していてもよい。また、機能液20は、導電性材料として、PEDOTなどの導電性ポリマーを含有していてもよい。さらに、機能液20は、導電性材料に代えて、半導体材料を含有してもよいし、誘電体材料を含有してもよい。
(a)および(b)は、原子間力顕微鏡による計測によって得られた画像であり、実施例のCMOSチップの表面形状を示している。(c)は(b)におけるA−A’線に沿った高さのプロファイルを示している。 (a)および(b)は、比較例のCMOSチップへの液滴の配置を説明する図である。 (a)から(d)は、実施形態の表面改質方法およびパターン形成方法を示す模式図である。 (a)から(c)は、実施形態の表面改質方法およびパターン形成方法を示す模式図である。 実施例の液滴を配置する方法を説明する図。 (a)および(b)は、原子間力顕微鏡による計測によって得られた画像であり、BCB層およびBCB層上のトラックの表面形状を示している。(c)は(a)におけるA−A線に沿った高さのプロファイルを示していて、(d)は(b)におけるB−B線に沿った高さのプロファイルを示している。 (a)は比較例のBCB層上に形成されたトラックの断面を示す模式図であり、(b)は(a)のトラックの上面の画像である。(c)は実施例のBCB層上に形成されたトラックの断面を示す模式図であり、(d)は(c)のトラックの上面の画像である。
符号の説明
1A…CMOSチップ、1AS…CMOSチップの表面、10…誘電体層、11…メタルアイランド、12…BCB層、20…機能液、21…機能液のトラック、22…導電トラック、40…インクジェットヘッド、41…インクジェットヘッドのノズル。

Claims (11)

  1. 対象物体の表面上にBCB層を形成する工程Aと、
    前記BCB層の上面をCF4プラズマに曝す工程Bと、
    を含んだ表面改質方法。
  2. 請求項1記載の表面改質方法であって、
    前記表面に亘って高さの変化があり、
    前記工程Aは、前記BCB層の前記上面に亘った高さの変化が前記表面に亘った高さの変化よりも低減されるように、前記表面上に前記BCB層を形成することを含んでいる、
    表面改質方法。
  3. 請求項1または2記載の表面改質方法であって、
    前記工程Aは、前記BCB層が得られるように、前記表面上にスピンコート法でBCBを含有した前駆層を形成することを含んでいる、
    表面改質方法。
  4. 対象物体の表面上にBCB層を形成する工程Aと、
    前記BCB層の上面をCF4プラズマに曝す工程Bと、
    前記上面上に所定材料を含有したパターンが形成されるように、前記所定材料を含有した機能液を前記上面上に配置する工程Cと、
    を含んだパターン形成方法。
  5. 請求項4記載のパターン形成方法であって、
    前記表面に亘って高さの変化があり、
    前記工程Aは、前記BCB層の前記上面に亘った高さの変化が前記表面に亘った高さの変化よりも低減されるように、前記表面上に前記BCB層を形成する工程を含んでいる、
    パターン形成方法。
  6. 請求項4または5記載のパターン形成方法であって、
    前記工程Aは、前記BCB層が得られるように、前記表面上にスピンコート法でBCBを含有した前駆層を形成することを含んでいる、
    パターン形成方法。
  7. 請求項4記載のパターン形成方法であって、
    前記工程Cは、インクジェット印刷法で前記機能液を配置することを含んでいる、
    パターン形成方法。
  8. 請求項4記載のパターン形成方法であって、
    前記パターンはトラックである、
    パターン形成方法。
  9. 請求項4記載のパターン形成方法であって、
    前記所定材料が導電性材料である場合に、前記上面上に前記導電性材料を含有した導電パターンが得られるように、前記パターンを加熱および/または乾燥する工程Dをさらに含んだパターン形成方法。
  10. 請求項4記載のパターン形成方法であって、
    前記対象物体はCMOSチップである、
    パターン形成方法。
  11. 請求項4記載のパターン形成方法であって、
    前記対象物体の前記表面は、フリーフォーマット表面である、
    パターン形成方法。
JP2006315193A 2006-11-22 2006-11-22 表面改質方法およびパターン形成方法 Withdrawn JP2008130866A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006315193A JP2008130866A (ja) 2006-11-22 2006-11-22 表面改質方法およびパターン形成方法
US11/942,369 US20080160761A1 (en) 2006-11-22 2007-11-19 Method of modifying a surface and a method of forming an area of a functional liquid on the modified surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006315193A JP2008130866A (ja) 2006-11-22 2006-11-22 表面改質方法およびパターン形成方法

Publications (1)

Publication Number Publication Date
JP2008130866A true JP2008130866A (ja) 2008-06-05

Family

ID=39556389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006315193A Withdrawn JP2008130866A (ja) 2006-11-22 2006-11-22 表面改質方法およびパターン形成方法

Country Status (2)

Country Link
US (1) US20080160761A1 (ja)
JP (1) JP2008130866A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067283A1 (ko) * 2010-11-17 2012-05-24 한국생산기술연구원 전자 회로용 반도체 박막의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2005159328A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 配線の作製方法、薄膜トランジスタの作製方法、及び液滴吐出方法
JP2006229212A (ja) * 2005-01-21 2006-08-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006303275A (ja) * 2005-04-22 2006-11-02 Seiko Epson Corp 膜パターン基板、膜パターン形成方法、デバイス製造方法及び電気光学装置並びに電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
US6687987B2 (en) * 2000-06-06 2004-02-10 The Penn State Research Foundation Electro-fluidic assembly process for integration of electronic devices onto a substrate
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2005159328A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 配線の作製方法、薄膜トランジスタの作製方法、及び液滴吐出方法
JP2006229212A (ja) * 2005-01-21 2006-08-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006303275A (ja) * 2005-04-22 2006-11-02 Seiko Epson Corp 膜パターン基板、膜パターン形成方法、デバイス製造方法及び電気光学装置並びに電子機器

Also Published As

Publication number Publication date
US20080160761A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP2011171747A (ja) ナノスケール製造技術における流体の分配およびドロップ・オン・デマンド分配技術
TW201306337A (zh) 用於在壓電陣列上沈積材料之系統及方法
JPWO2005069705A1 (ja) 金属パターン及びその製造方法
JP5734737B2 (ja) 傾斜機能材料の製造方法及び装置
JP4337746B2 (ja) フォトマスクおよびその製造方法、電子機器の製造方法
JP4407673B2 (ja) バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法
JP2003317945A (ja) デバイスの製造方法、デバイス、及び電子機器
JP2013016773A (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP3687663B2 (ja) 膜形成方法、デバイス製造方法、電気光学装置の製造方法、及び電子機器の製造方法
JP2007005519A (ja) 多層構造形成方法
JP2007035981A (ja) 半導体装置の製造方法および半導体装置
JP5351069B2 (ja) インプリント方法及びインプリント装置
JP5113008B2 (ja) パターン形成方法およびデバイスの形成方法
JP2006032535A (ja) 層形成方法、配線基板、電気光学装置、および電子機器
JP2008073911A (ja) スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法
JP2008041729A (ja) Tft、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法
JP2010234354A (ja) ラインパターン形成方法
JP2008130866A (ja) 表面改質方法およびパターン形成方法
KR101946014B1 (ko) 잉크젯 프린팅을 이용한 배선 형성 방법 및 잉크젯 프린팅 장치
JP2006024695A (ja) ナノ粒子インクを用いた配線形成方法
KR101093496B1 (ko) 소수성 용액 주입을 이용한 패터닝 방법
JP3937169B2 (ja) バンプ構造体の製造方法およびバンプ構造体の製造装置
KR101248862B1 (ko) 액체 유동층을 매개로 하는 나노 전사 롤 투 롤 인쇄법을 이용한 미세 패턴 형성 방법
KR101494216B1 (ko) 레이저를 이용한 구리잉크의 소결 방법
JP2008130579A (ja) 電子基板の製造方法及び多層配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090527