JP2008130579A - 電子基板の製造方法及び多層配線基板の製造方法 - Google Patents
電子基板の製造方法及び多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP2008130579A JP2008130579A JP2006309942A JP2006309942A JP2008130579A JP 2008130579 A JP2008130579 A JP 2008130579A JP 2006309942 A JP2006309942 A JP 2006309942A JP 2006309942 A JP2006309942 A JP 2006309942A JP 2008130579 A JP2008130579 A JP 2008130579A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductive
- manufacturing
- insulating
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/76—Apparatus for connecting with build-up interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】導電部71を有する電子部品70を、導電部71を上方に向けて第1絶縁層50上に配置するとともに、導電部71上に導電性を有した突起72を設ける工程と、液滴吐出法を用いて絶縁材料を、突起72を外して塗布して、電子部品70の上面70aに突起72が突出する高さで第2絶縁層60Bを設ける工程と、第2絶縁層60B上に突起72と接続する導電配線15を設ける工程と、電子部品70の周囲に液滴吐出法を用いて絶縁材料を塗布し、第2絶縁層60Bと略同じ高さで第3絶縁層60Aを設ける工程と、を有する。
【選択図】図4
Description
そこで、基板上にチップ部品を固定し、該チップ部品の周囲に、液滴吐出法を用いて絶縁材料を塗布し、絶縁膜中にチップ部品を埋め込み、該チップ部品に接続する配線を形成することで、チップ部品が高密度で実装された配線基板が考えられる。
液滴吐出法により電子部品の周囲に絶縁材料を配置し、絶縁膜に電子部品を埋め込む際に、該絶縁体インクが電子部品の上面側に設けられた導電部上に乗り上げてしまう。このような状態のもとで硬化された絶縁体インクから構成された絶縁膜は、電子部品の導電部を覆ってしまうため、絶縁膜上に形成する配線と電子部品との間で導通が取れなくなり接続不良を引き起こすといった問題が生じてしまう。
本発明の電子基板の製造方法は、導電部を有する電子部品を、該導電部を上方に向けて第1絶縁層上に配置するとともに、前記導電部上に導電性を有した突起を設ける工程と、液滴吐出法を用いて絶縁材料を前記突起を外して塗布して、前記電子部品の上面に前記突起が突出する高さで第2絶縁層を設ける工程と、前記第2絶縁層上に前記突起と接続する導電配線を設ける工程と、前記電子部品の周囲に前記液滴吐出法を用いて前記絶縁材料を塗布し、前記第2絶縁層と略同じ高さで第3絶縁層を設ける工程と、を有することを特徴とするものである。
従って、本発明の電子基板の製造方法では、電子部品の周囲に配置された絶縁層には跨らずに上面に設けられた第2絶縁層に導電配線を形成するため、周囲の絶縁層と電子部品の側面との間に隙間が生じても、導電配線が断線することなく突起を介して導電部と安定して接続させることができる。また、本発明では、第2絶縁層を設ける際に、突起を外して絶縁材料を塗布するため、絶縁材料により突起との導通が取れなくなり接続不良を引き起こすことを回避でき、安定して導通を確保できる。さらに、本発明では、第2、第3絶縁層により電子部品を埋設して、高密度実装を実現することができる。
従って、本発明の電子基板の製造方法では、液滴吐出法を用いることでフォトリソグラフィ工程等を行うことなく、導電性突起を形成できるので、電子基板の製造工程を簡略化することができる。
これにより、本発明では、導電配線が再配置配線として機能するため、電子部品の導電部と電気的に接続させる第2突起を任意の位置に設定することができる。
これにより、本発明では、液滴吐出法を用いることでフォトリソグラフィ工程等を行うことなく、前記導電配線及び前記第2突起を形成できるので、電子基板の製造工程を簡略化することができる。
従って、本発明では、前記電子部品の側面が、前記絶縁材料に対して撥液性を有し、第3絶縁層と電子部品の側面とが密着しづらい場合でも、導電配線と突起(導電部)とを安定して接続させることができる。
これにより、本発明の多層配線基板の製造方法では、絶縁層に埋め込まれた電子部品と前記絶縁層上に形成された導電配線との間で良好な導通を得る電子基板を積層しているので、電子部品が高密度に実装された信頼性の高い多層配線基板を提供することが可能になる。
これにより、本発明では、液滴吐出法を用いることでフォトリソグラフィ工程等を行うことなく、前記第2導電配線を形成できるので、多層配線基板の製造工程を簡略化することができる。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
まず、本発明に係る電子基板の製造方法及び多層配線基板の製造方法において用いられる液滴吐出装置について図1及び図2を参照して説明する。
図1に示す液滴吐出装置1は、基本的にはインクジェット装置である。より具体的には、液滴吐出装置1は、液状材料111を保持するタンク101と、チューブ110と、グランドステージGSと、吐出ヘッド部(液滴吐出ヘッド)103と、ステージ106と、第1位置制御装置104と、第2位置制御装置108と、制御部112と、光照射装置140と、支持部104aと、を備えている。
ステージ106は基板(後述)を固定するための平面を提供している。さらにステージ106は、吸引力を用いて基板の位置を固定する機能も有する。
光照射装置140は、基板に付与された液状材料111に紫外光を照射する装置である。光照射装置140の紫外光の照射のON・OFFは制御部112によって制御される。
キャビティ120は、振動板126と、ノズルプレート128と、一対の隔壁122と、によって囲まれた部分である。キャビティ120はノズル118に対応して設けられているため、キャビティ120の数とノズル118の数とは同じである。キャビティ120には、一対の隔壁122間に位置する供給口130を介して、液たまり129から液状材料111が供給される。なお、本実施例では、ノズル118の直径は、例えば約27μmである。
なお、吐出部127は、ピエゾ素子の代わりに電気熱変換素子を有してもよい。つまり、吐出部127は、電気熱変換素子による材料の熱膨張を利用して材料を吐出する構成を有していてもよい。
続いて、本発明を適用して製造される多層配線基板について図3を参照して説明する。
図3に示す多層配線基板500は、複数の電子部品、導電配線、絶縁層等が積層して搭載されたものである。
以下、詳細に説明する。
続いて、上記多層配線基板(電子基板)500の製造方法について、図4及び図5を参照して説明する。
まず、図4(a)に示すように、電極パッド71にバンプ72を設けたICチップ70を絶縁層50上に配置する。この場合、ICチップ70を絶縁層50上に配置した後に、電極パッド71にバンプ72を設けてもよい。
ここで、絶縁性インクの半硬化とは、絶縁性インクに含まれる光硬化性材料の状態が、吐出時の状態と、完全な硬化状態との間の状態になることを意味する。本実施形態では、このような中間の状態が上述の半硬化状態である。なお、吐出時の状態とは、光硬化性材料がノズル118から吐出されうる粘性を有している状態である。
これにより、図4(a)に示すように、半硬化状態の絶縁層50が成膜される。
具体的には、前記ICチップ70の電極パッド71上に導電性インクを吐出し、焼成することにより、図4(a)に示すバンプ72を形成できる。
以上の工程によりICチップ70が絶縁層60A、60Bに埋設され、バンプ72を介して電極パッド71に接続された配線15を有する単層の配線基板(電子基板)100が製造される。
なお、配線15の形成時にポスト52を形成せず、配線61の形成時に孔部62aに導電性インクを塗布して、配線15と配線61とを接続させるスルーホールを形成する手順としてもよい。
なお、この絶縁性インクの塗布は、スルーホールH1を囲むように形成し、スルーホールH1に対応する孔部を形成する。そして、絶縁層64を半硬化状態とした後に、上記導電性インクを孔部に塗布することによりスルーホールH1を形成する。
この後、絶縁層50、60A、60B、62、64及び配線15、61、スルーホールH1を一括して加熱することにより硬化させる。このとき、絶縁層においては、未硬化であったエポキシ系樹脂が硬化することにより、既に光照射により硬化していたアクリル系樹脂と併せて完全に硬化状態となる。
以上の工程により、多層配線基板500を形成することができる。
また、本実施形態では、配線15によって、電極パッド71に電気的に接続する位置を任意に設定できるため、設計上の自由度を拡げることができる。
また、本実施形態では、液滴吐出方式で絶縁性インクを塗布するため、印刷法やフォトリソ法等のように、マスクやレジスト等を用いることなく、容易に接着材をパターニングすることができ、また消費する接着材に無駄が生じないため、コスト低減にも寄与できる。さらに、本実施形態では、光エネルギの付与により絶縁性インクを半硬化状態にしているため、半硬化処理が容易であるとともに、例えばマスク等を用いることで、容易に紫外光の照射範囲を規定でき、半硬化させる領域を容易にパターニングすることが可能になる。
また、上記実施形態では、絶縁層50、60A、60B、62、64及び配線15、61、スルーホールH1を一括して加熱することにより硬化させる構成としたが、これに限定されるものではなく、中途で適宜加熱して硬化させる手順としてもよい。
Claims (7)
- 導電部を有する電子部品を、該導電部を上方に向けて第1絶縁層上に配置するとともに、前記導電部上に導電性を有した突起を設ける工程と、
液滴吐出法を用いて絶縁材料を、前記突起を外して塗布して、前記電子部品の上面に前記突起が突出する高さで第2絶縁層を設ける工程と、
前記第2絶縁層上に前記突起と接続する導電配線を設ける工程と、
前記電子部品の周囲に前記液滴吐出法を用いて前記絶縁材料を塗布し、前記第2絶縁層と略同じ高さで第3絶縁層を設ける工程と、
を有することを特徴とする電子基板の製造方法。 - 請求項1記載の電子基板の製造方法において、
前記導電性突起を液滴吐出法で形成することを特徴とする電子基板の製造方法。 - 請求項1または2記載の電子基板の製造方法において、
前記導電配線の前記突起と異なる位置に、導電性を有する第2突起を設ける工程を有することを特徴とする電子基板の製造方法。 - 請求項3記載の電子基板の製造方法において、
前記導電配線及び前記第2突起を液滴吐出法で形成することを特徴とする電子基板の製造方法。 - 請求項1から4のいずれかに記載の電子基板の製造方法において、
前記電子部品の側面は、前記絶縁材料に対して撥液性を有することを特徴とする電子基板の製造方法。 - 請求項1から5のいずれかに記載の電子基板の製造方法で製造された前記導電配線上に液滴吐出法により前記絶縁材料を塗布して第4絶縁層を形成する工程と、
前記第4絶縁層上に前記導電部に電気的に接続される第2導電配線を形成する工程とを有することを特徴とする多層配線基板の製造方法。 - 請求項6記載の多層配線基板の製造方法において、
前記第2導電配線を液滴吐出法により形成することを特徴とする多層配線基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309942A JP4211842B2 (ja) | 2006-11-16 | 2006-11-16 | 電子基板の製造方法及び多層配線基板の製造方法 |
KR1020070115989A KR20080044774A (ko) | 2006-11-16 | 2007-11-14 | 전자 기판의 제조 방법 및 다층 배선 기판의 제조 방법 |
US11/939,644 US7805836B2 (en) | 2006-11-16 | 2007-11-14 | Manufacturing method of electronic board and multilayer wiring board |
CNA2007101887046A CN101184380A (zh) | 2006-11-16 | 2007-11-15 | 电子基板的制造方法和多层布线基板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309942A JP4211842B2 (ja) | 2006-11-16 | 2006-11-16 | 電子基板の製造方法及び多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008130579A true JP2008130579A (ja) | 2008-06-05 |
JP4211842B2 JP4211842B2 (ja) | 2009-01-21 |
Family
ID=39417458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006309942A Expired - Fee Related JP4211842B2 (ja) | 2006-11-16 | 2006-11-16 | 電子基板の製造方法及び多層配線基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7805836B2 (ja) |
JP (1) | JP4211842B2 (ja) |
KR (1) | KR20080044774A (ja) |
CN (1) | CN101184380A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015135933A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社ワールドメタル | 多層配線板とその製造方法 |
JPWO2014006787A1 (ja) * | 2012-07-04 | 2016-06-02 | パナソニックIpマネジメント株式会社 | 電子部品実装構造体、icカード、cofパッケージ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019011961A (ja) * | 2017-06-29 | 2019-01-24 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7192859B2 (en) * | 2003-05-16 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device and display device |
JP2005251910A (ja) | 2004-03-03 | 2005-09-15 | Seiko Epson Corp | 回路基板とその製造方法、電気光学装置、電子機器 |
JP2005327985A (ja) | 2004-05-17 | 2005-11-24 | Seiko Epson Corp | 電極間接続構造、電極間接続方法、及び電子機器 |
JP4052295B2 (ja) * | 2004-08-25 | 2008-02-27 | セイコーエプソン株式会社 | 多層配線基板の製造方法、電子デバイス及び電子機器 |
JP4207917B2 (ja) | 2005-04-01 | 2009-01-14 | セイコーエプソン株式会社 | 多層構造基板の製造方法 |
-
2006
- 2006-11-16 JP JP2006309942A patent/JP4211842B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-14 KR KR1020070115989A patent/KR20080044774A/ko not_active Application Discontinuation
- 2007-11-14 US US11/939,644 patent/US7805836B2/en not_active Expired - Fee Related
- 2007-11-15 CN CNA2007101887046A patent/CN101184380A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014006787A1 (ja) * | 2012-07-04 | 2016-06-02 | パナソニックIpマネジメント株式会社 | 電子部品実装構造体、icカード、cofパッケージ |
JP2015135933A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社ワールドメタル | 多層配線板とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4211842B2 (ja) | 2009-01-21 |
US20080119067A1 (en) | 2008-05-22 |
US7805836B2 (en) | 2010-10-05 |
KR20080044774A (ko) | 2008-05-21 |
CN101184380A (zh) | 2008-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100788445B1 (ko) | 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법 | |
JP4059260B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
JP2008117997A (ja) | 電子基板の製造方法 | |
JP4207917B2 (ja) | 多層構造基板の製造方法 | |
KR100714820B1 (ko) | 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기 | |
JP4379386B2 (ja) | 多層構造形成方法 | |
JP4100385B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
JP2006066494A (ja) | 多層配線基板の製造方法、電子デバイス及び電子機器 | |
KR100692470B1 (ko) | 배선 패턴 형성 방법, 배선 패턴 및 전자 기기 | |
JP4211842B2 (ja) | 電子基板の製造方法及び多層配線基板の製造方法 | |
JP4888073B2 (ja) | 電子基板の製造方法 | |
JP2006073561A (ja) | 回路基板 | |
JP4888072B2 (ja) | 電子基板の製造方法 | |
JP2008124294A (ja) | 電子基板とその製造方法 | |
JP2008021843A (ja) | 配線基板の製造方法、多層配線基板の製造方法 | |
JP2008124106A (ja) | 多層配線基板の製造方法 | |
JP2005340437A (ja) | 多層配線基板の製造方法、電子デバイス及び電子機器 | |
JP2008258376A (ja) | 回路素子実装モジュールの製造方法、回路素子実装モジュールの製造装置および回路素子実装モジュール | |
JP2011044584A (ja) | 回路基板の形成方法 | |
JP2005327985A (ja) | 電極間接続構造、電極間接続方法、及び電子機器 | |
JP2006080179A (ja) | 配線パターン形成方法、tft用ソース電極およびドレイン電極の形成方法 | |
JP2006148170A (ja) | 配線パターン形成方法および配線パターン | |
JP2007042707A (ja) | インダクタンス素子、インダクタンス素子の製造装置及び製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |