JPWO2014006787A1 - 電子部品実装構造体、icカード、cofパッケージ - Google Patents

電子部品実装構造体、icカード、cofパッケージ Download PDF

Info

Publication number
JPWO2014006787A1
JPWO2014006787A1 JP2014523553A JP2014523553A JPWO2014006787A1 JP WO2014006787 A1 JPWO2014006787 A1 JP WO2014006787A1 JP 2014523553 A JP2014523553 A JP 2014523553A JP 2014523553 A JP2014523553 A JP 2014523553A JP WO2014006787 A1 JPWO2014006787 A1 JP WO2014006787A1
Authority
JP
Japan
Prior art keywords
substrate
wiring pattern
electronic component
external terminal
conductive wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014523553A
Other languages
English (en)
Other versions
JP6128495B2 (ja
Inventor
和田 義之
義之 和田
境 忠彦
忠彦 境
本村 耕治
耕治 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014006787A1 publication Critical patent/JPWO2014006787A1/ja
Application granted granted Critical
Publication of JP6128495B2 publication Critical patent/JP6128495B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303Apparatus specially adapted to the manufacture of LCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13008Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13025Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/1329Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13311Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13318Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13324Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13357Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1336Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13364Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13369Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/1339Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13399Coating material
    • H01L2224/1349Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/17104Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/7526Polychromatic heating lamp
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75261Laser
    • H01L2224/75262Laser in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565Means for transporting the components to be connected
    • H01L2224/75651Belt conveyor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75702Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81127Bonding areas outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499Material of the matrix
    • H01L2224/8159Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81617Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81618Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81617Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81657Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8166Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81663Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81663Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81669Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8184Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8185Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81871Visible light curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/9202Forming additional connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Abstract

電子部品実装構造体は、基板と、基板の表面に形成されたCu等の高融点金属を主体とする導電性配線パターンと、導電性配線パターンの端子接合位置を内包する、前記基板の表面の搭載位置に搭載された、外部端子を有する電子部品と、を含む。外部端子は、端子接合位置で、導電性配線パターンの内部に没入した状態で、導電性配線パターンと接合されている。このため、単に導電性配線パターンの表面で、電子部品の外部端子と導電性配線パターンとを接合する接合部と比較すると、より強度の高い接合部で、外部端子と導電性配線パターンとを接合することができる。

Description

本発明は、光硬化性の配線形成材料を利用した電子部品実装構造体、ICカード、COFパッケージに関する。
携帯電話、フラットパネルディスプレイ、デジタルスチルカメラ、DVDレコーダなどのデジタル家電製品が急速に普及しており、これらの機器の小型化及び薄型化が望まれている。これらの機器の小型化及び薄型化のためには、機器に含まれる基板のフレキシブル化が有効であり、フレキシブルプリント配線板(FPC:Flexible Printed Circuit)の使用が急速に拡大している。そして、FPCは、単なる配線板として使用されるだけではなく、半導体デバイス、微小チップ部品、コネクタなどが実装された機能モジュールとしての用途が増えている。
FPCと、硬質プリント配線板(RPC:Rigid Printed Circuit)とを含めたプリント配線板にICチップ(ベアチップ)、電子部品モジュール、および受動素子(チップ部品)等の様々な電子部品を実装するための技術として、表面実装技術(SMT:Surface Mount Technology)が多く使用されている。SMTにおいては、一般的には、はんだペーストをプリント配線板に印刷した後、電子部品がプリント配線板に搭載される。そして、最終的には、リフロー工程によりはんだが溶融され、それを固化することで、電子部品の電極端子と、基板の配線とが電気的に接続される(例えば、特許文献1参照)。
特開2010−245309号公報
しかしながら、上記従来技術では、電子部品と基板との接続信頼性を高めるために、アンダーフィル材、異方導電性ペースト(ACP:Anisotropic Conductive Paste)および異方導電性フィルム(ACF:Anisotropic Conductive Film)等の補強材を使用する必要性が生じることがある。そして、そのような場合には、工数が増大するとともに、それらの材料を使用することによりコストが増大する。
上記に鑑み、本発明は、製造コストおよび工数を低減することができるとともに、電子部品の接続信頼性を向上させることができる、電子部品実装構造体、ICカード、およびCOFパッケージを提供することを目的としている。
本発明の一局面は、基板と、
前記基板の表面に形成された導電性配線パターンと、
前記導電性配線パターンの端子接合位置を内包する、前記基板の表面の搭載位置に搭載された、外部端子を有する電子部品と、を含み、
前記外部端子が、前記端子接合位置で、前記導電性配線パターンの内部に没入した状態で、前記導電性配線パターンと接合されている、電子部品実装構造体に関する。
本発明の他の局面は、基板と、
前記基板の表面に形成されたアンテナ回路と、
前記アンテナ回路の端子接合位置を内包する、前記基板の表面の搭載位置に搭載された、外部端子を有するベアチップ部品と、を含み、
前記外部端子が、前記端子接合位置で、前記アンテナ回路の内部に没入した状態で、前記アンテナ回路と接合されている、ICカードに関する。
本発明のさらに他の局面は、フィルム状の基板と、
前記基板の表面に形成された導電性配線パターンと、
前記導電性配線パターンの端子接合位置を内包する、前記基板の表面の搭載位置に搭載された、外部端子を有する第1電子部品と、
前記導電性配線パターンにより前記第1電子部品と接続された第2電子部品と、を含み、
前記第1電子部品の前記外部端子が、前記端子接合位置で、前記導電性配線パターンの内部に没入した状態で、前記導電性配線パターンと接合されている、COFパッケージに関する。
導電性配線パターンは、Cu、Ag、Ni、Au、Pd、Pt、Al等の高融点かつ導電性の高い金属を75質量%以上含むことが好ましい。
本発明においては、電子部品の外部端子が、基板上の導電性配線パターンに没入した状態で導電性配線パターンと接合されている。このため、単に導電性配線パターンの表面で、電子部品の外部端子と導電性配線パターンとを接合する接合部と比較すると、より強度の高い接合部で、外部端子と導電性配線パターンとを接合することができる。その結果、アンダーフィルなどの補強材を使用して、接合部を補強することなく、高い接続信頼性で電子部品と基板とを接続することができる。
本発明の新規な特徴を添付の請求の範囲に記述するが、本発明は、構成及び内容の両方に関し、本発明の他の目的及び特徴と併せ、図面を照合した以下の詳細な説明によりさらによく理解されるであろう。
本発明の一実施形態に係る電子部品実装構造体を製造するための製造システムである表面実装ラインの全体像を示すブロック図である。 キャリア搬送方式の表面実装ラインにおいて、移動手段であるコンベアにより基板が搬送される様子を示す正面図である。 キャリア搬送方式の表面実装ラインにおいて、移動手段であるコンベアにより基板が搬送される様子を示す上面図である。 導電性配線パターンの一例であるICカード用のアンテナ回路と対応する光硬化性配線パターンを、アンテナ回路基板に形成した様子を示す上面図である。 電子部品の一例であるICカード用のICチップ(ベアチップ部品)を、基板の搭載位置に搭載した様子を示す側面図である。 先端の径を大きくした電子部品の外部端子を、光硬化性配線パターンが形成された基板の端子接合位置に着地させた状態を模式的に示す断面図である。 アンテナ回路基板の搭載位置にベアチップ部品が搭載された状態の一例を示す上面図である。 光照射ユニットにより光硬化性配線パターンを硬化させる工程を模式的に示す図である。 光硬化性配線パターンを硬化させることで形成された導電性配線パターンと外部端子との接合部の詳細を示す断面図である。
配線形成材料の一例である導電性インクの硬化の過程を模式的に示す一部断面図であり、(a)は硬化前の状態を示し、(b)は硬化開始時の状態を示し、(c)は硬化終了時の状態を示す。 電子部品実装構造体を使用した最終製品の一例である、非接触式のICカードの構造を示す断面図である。 本発明の他の実施形態に係る電子部品実装構造体を製造するための製造システムである表面実装ラインの全体像を示す正面図である。 COFパッケージ用の複数の基板を含む基板素材の一例の上面図である。 ICカード用の複数の基板を含む基板素材の他の一例の上面図である。 COFパッケージ用の複数の基板のそれぞれに接続回路と対応する光硬化性配線パターンを形成した様子を示す上面図である。 ICカード用の複数の基板のそれぞれにアンテナ回路と対応する光硬化性配線パターンを形成した様子を示す上面図である。 COFパッケージ用の複数の基板のそれぞれに液晶ドライバである電子部品を搭載した様子を示す上面図である。 ICカード用の複数の基板のそれぞれにICカード用のICチップである電子部品を搭載した様子を示す上面図である。 電子部品の外部端子が光硬化性配線パターンに没入している状態を示す断面図である。 図11の表面実装ラインにより製造される電子部品実装構造体の一例である液晶ドライバおよび液晶パネルを含むCOFパッケージ(液晶表示モジュール)の一部分の上面図である。 液晶ドライバおよび液晶パネルを含むCOFパッケージの上面図である。 本発明のさらに他の実施形態に係る電子部品実装構造体を製造するための製造システムである表面実装ラインの全体像を示す正面図である。 図17の表面実装ラインで使用される遮光板の変形例を示す正面図である。 図18の遮光板の動作原理を示す、遮光板および基板素材の正面図である。 多層基板およびガラスインターポーザを含む電子部品実装構造体を、他の基板に実装した様子を示す、電子部品実装構造体および他の基板の正面図である。 図20の電子部品実装構造体をキャリア搬送方式の表面実装ラインで製造する場合の製造手順を概略的に示すコンベアの上面図である。
本発明の電子部品実装構造体は、基板と、基板の表面に形成された導電性配線パターンと、導電性配線パターンの端子接合位置を内包する、基板の表面の搭載位置に搭載された、外部端子を有する電子部品と、を含む。そして、外部端子は、端子接合位置で、導電性配線パターンの内部に没入した状態で、導電性配線パターンと接合されている。ここで、「導電性配線パターン」とは配線そのものであって、配線の上に形成される端子接合用の電極(ランド電極)や、配線または電極の上に付与される半田(例えばプリコート半田)は含まない。つまり、本発明の電子部品実装構造体では、基板配線と電子部品の外部端子とが、他のものを媒介させずに直接的に接合されている。
上記のように、本発明の電子部品実装構造体においては、電子部品の外部端子が導電性配線パターンの内部に没入した状態で導電性配線パターンと接合されている。これにより、電子部品の外部端子が導電性配線パターンと単にその表面で接合されている場合と比較すると、より大きな接触面積で外部端子と導電性配線パターンとを接合することができる。その結果、電子部品の外部端子と導電性配線パターンとの接合強度を大きくすることができ、電子部品と基板との接続信頼性が向上される。
さらに、電子部品の外部端子と導電性配線パターンとの接合強度が大きいことから、外部端子の数が十分に多い場合等には、十分な強度で電子部品を基板と接合することも可能となる。そして、そのような場合には、アンダーフィル材などの補強材を使用する必要性もなくなり、製造コストを低減することもできる。また、そのような場合には、補強材の供給などの補強工程を省略することができることから、工数を削減することが可能となり、電子部品実装構造体の生産性を向上させることができる。さらに、工数削減による製造コストの低減も期待できる。
本発明の一形態においては、導電性配線パターンは、流動性を有する光硬化性の配線形成材料から形成される。配線形成材料には、平均粒子径が1〜10nmのCu粒子等の導電体の微粒子を含ませることができる。例えば、そのような導電体の微粒子が液状媒体に分散され、光を照射することにより硬化する導電性インクを使用して、導電性配線パターンと対応する光硬化性配線パターンを基板の表面に形成する。そして、電子部品の外部端子が光硬化性配線パターンに、導電性配線パターンの端子接合位置で着地するように、電子部品を、基板表面の搭載位置に搭載する。
このとき、光硬化性配線パターンにおいて、配線形成材料を、流動性または変形性を有する状態としておく。これにより、外部端子を端子接合位置で光硬化性配線パターンの中に没入させることができる。そして、その状態で光硬化性配線パターンに光を照射することで配線形成材料が硬化して、導電性配線パターンが形成される。これにより、導電性配線パターンの形成と同時に、電子部品の外部端子を端子接合位置で導電性配線パターンの内部に没入させた状態で導電性配線パターンと接合することができる。このように、上記のような配線形成材料を使用することで、電子部品と基板との接続信頼性が高い電子部品実装構造体を簡易な方法で製造することができる。
さらに、上記のような配線形成材料から導電性配線パターンを形成することで、電子部品実装構造体の製造時にリフロー工程及び熱圧着工程等の加熱工程を行わずに電子部品の外部端子を導電性配線パターンと接合することができる。したがって、基板に、耐熱性の高い材料(例えばポリイミド樹脂)を使用する必要性がなく、比較的安価であるが耐熱性のあまり高くない材料、例えば300℃以下の融点または熱分解温度を有する熱可塑性樹脂、より具体的には、例えばPET(ポリエチレンテレフタラート)、PEN(ポリエチレンナフタレート)を使用して基板を形成することができる。したがって、電子部品実装構造体の製造コストをさらに低減することができる。
また、加熱による電子部品および基板の劣化を防止することができる。さらに、例えばポリイミド樹脂を基板の材料として使用する場合には、ポリイミド樹脂の色が銅箔の色と似ていることから、銅箔からなる配線パターンでは、その形状の認識が困難となり、実装不良が発生する確率が高まる。本形態においては、ポリイミド樹脂を使用する必要性が小さくなることで、歩留まりを向上させることが容易となり、さらに電子部品実装構造体の製造コストを低減することができる。
ここで、一般に、外部端子は、酸化被膜の形成を防止し得る点で、金を少なくとも最表面に含むのが好ましい。この点、本形態の電子部品実装構造体においては、製造の際に加熱工程を省略できることから、加熱による外部端子の酸化が防止される。よって、外部端子は、銅、銅合金、錫、および錫合金などにより形成することもできる。これにより、製造コストをさらに抑えることができる。また、酸化被膜への対策を他にとる場合には、基板との対向面にはんだバンプ(電極)を備えるBGA(Ball grid Array)型の電子部品に、本発明を適用することもできる。
なお、電子部品実装構造体に含まれる電子部品の種類は、特に限定されないが、例えば、ICチップ等のベアチップ部品や、インターポーザを具備するパッケージ部品、電子部品モジュール、受動素子などのチップ部品、並びに、貫通電極を有する積層半導体を、電子部品実装構造体に含ませることができる。本発明は、特にフリップチップ実装技術などのSMTに適している。このため、電子部品は、基板との対向面に外部端子を有するものを好適に使用することができる。
電子部品の外部端子は、通常、ベアチップ部品やパッケージ部品であれば、基板に予め形成された電極との接触を確保するために、電子部品の基板との対向面から突出しているのが好ましい。一方、本形態においては、配線形成材料が流動性を有し、かつ変形可能な状態で、電子部品を基板に搭載することで、外部端子が基板との対向面から突出していなくても、配線形成材料の流動または変形により、外部端子と光硬化性配線パターンとの接触が達成される。よって、外部端子を突出させる必要がなく、電子部品の製造コストを低減することもできる。
本発明は、柔軟性を有するフィルム状の基板に電子部品を実装した電子部品実装構造体に好適に適用できる。
さらに、本発明においては、導電性配線パターンが流動性を有する光硬化性の配線形成材料から形成される場合には特に、配線形成材料への光の照射のために、基板は、光透過性を有するのが好ましい。これにより、光を部品実装面の反対側の面から基板を透過させて、部品実装面の配線形成材料に照射することが可能となる。したがって、電子部品または、その外部端子等により覆われることが多い、端子接合位置にも光を確実に照射することが可能となる。その結果、端子接合位置で、導電性配線パターンに電子部品の外部端子を確実に接合することができ、接続信頼性を向上させることができる。
本発明は、基板と、基板の表面に形成されたアンテナ回路と、アンテナ回路の端子接合位置を内包する、前記基板の表面の搭載位置に搭載された、外部端子を有するベアチップ部品と、を含み、外部端子が、端子接合位置で、アンテナ回路の内部に没入した状態で、アンテナ回路と接合されている、ICカードに関する。
上記のように、本発明のICカードにおいては、ベアチップ部品の外部端子がアンテナ回路の内部に没入した状態でアンテナ回路と接合されている。これにより、ベアチップ部品の外部端子がアンテナ回路と単にその表面で接合されている場合と比較すると、より大きな接触面積で外部端子とアンテナ回路とを接合することができる。その結果、ベアチップ部品の外部端子とアンテナ回路との接合強度を大きくすることができ、ICカードにおけるベアチップ部品と基板との接続信頼性が向上される。
さらに、ベアチップ部品の外部端子とアンテナ回路との接合強度が大きいことから、外部端子の数が十分に多い場合等には、十分な強度でベアチップ部品を基板と接合することも可能となる。そして、そのような場合には、アンダーフィル材などの補強材を使用する必要性もなくなり、製造コストを低減することもできる。また、そのような場合には、補強材の供給などの補強工程を省略することができることから、工数を削減することが可能となり、ICカードの生産性を向上させることができる。さらに、工数削減による製造コストの低減も期待できる。
本発明のICカードの一形態においては、アンテナ回路は、流動性を有する光硬化性の配線形成材料から形成される。配線形成材料には、平均粒子径が1〜10nmのCu粒子等の導電体の微粒子を含ませることができる。例えば、そのような導電体の微粒子が液状媒体に分散され、光を照射することにより硬化する導電性インクを使用して、アンテナ回路と対応する光硬化性配線パターンを基板の表面に形成する。そして、ベアチップ部品の外部端子が光硬化性配線パターンに、アンテナ回路の端子接合位置で着地するように、ベアチップ部品を、基板表面の搭載位置に搭載する。
このとき、光硬化性配線パターンにおいて、配線形成材料を、流動性または変形性を有する状態としておく。これにより、外部端子を端子接合位置で光硬化性配線パターンの中に没入させることができる。そして、その状態で光硬化性配線パターンに光を照射することで配線形成材料が硬化して、アンテナ回路が形成される。これにより、アンテナ回路の形成と同時に、ベアチップ部品の外部端子を端子接合位置でアンテナ回路の中に没入させた状態でアンテナ回路と接合することができる。このように、上記のような配線形成材料を使用することで、ベアチップ部品と基板との接続信頼性が高いICカードを簡易な方法で製造することができる。
さらに、上記のような配線形成材料からアンテナ回路を形成することで、ICカードの製造時に加熱工程を行わずにベアチップ部品の外部端子をアンテナ回路と接合することができる。したがって、基板に、耐熱性の高い材料(例えばポリイミド樹脂)を使用する必要性がなく、比較的安価であるが耐熱性のあまり高くない材料等を使用して基板を形成することができる。したがって、ICカードの製造コストを低減することができる。また、加熱による電子部品および基板の劣化を防止することができる。さらに、例えばポリイミド樹脂を基板の材料として使用する場合には、ポリイミド樹脂の色が銅箔の色と似ていることから、銅箔からなる配線パターンでは、その形状の認識が困難となり、実装不良が発生する確率が高まる。本形態においては、ポリイミド樹脂を使用する必要性が小さくなることで、歩留まりを向上させることが容易となり、さらにICカードの製造コストを低減することができる。
以上のような観点から、アンテナ回路が形成される基板(以下、アンテナ回路基板ともいう)の材料には、ポリエチレンテレフタラート、ポリエチレンナフタレート、ポリエチレン、ポリプロピレン、ポリブチレンテレフタレート、ポリフェニルスルフィド、ポリエーテルエーテルケトン、ポリカーボネート、液晶ポリマー、ポリスチレン、アクリル樹脂、ポリアセタール、ポリフェニルエーテル、アクリロニトリル−スチレン共重合体、およびアクリロニトリル−ブタジエン−スチレン共重合樹脂等を使用することができる。アンテナ回路基板に、フィルム状の基板を使用できること、並びに、アンテナ回路基板が光透過性を有するのが好ましいことは、上述したのと同様である。
本発明は、フィルム状の基板と、基板の表面に形成された導電性配線パターンと、導電性配線パターンの端子接合位置を内包する、基板の表面の搭載位置に搭載された、外部端子を有する第1電子部品と、導電性配線パターンにより第1電子部品と接続された第2電子部品と、を含み、第1電子部品の外部端子が、端子接合位置で、導電性配線パターンの内部に没入した状態で、導電性配線パターンと接合されている、COFパッケージに関する。
上記のように、本発明のCOFパッケージにおいては、第1電子部品の外部端子が導電性配線パターンの内部に没入した状態で導電性配線パターンと接合されている。これにより、第1電子部品の外部端子が導電性配線パターンと単にその表面で接合されている場合と比較すると、より大きな接触面積で外部端子と導電性配線パターンとを接合することができる。その結果、第1電子部品の外部端子と導電性配線パターンとの接合強度を大きくすることができ、COFパッケージにおける第1電子部品と基板との接続信頼性が向上される。
さらに、第1電子部品の外部端子と導電性配線パターンとの接合強度が大きいことから、外部端子の数が十分に多い場合等には、十分な強度で第1電子部品を基板と接合することも可能となる。そして、そのような場合には、アンダーフィル材などの補強材を使用する必要性もなくなり、製造コストを低減することもできる。また、そのような場合には、補強材の供給などの補強工程を省略することができることから、工数を削減することが可能となり、COFパッケージの生産性を向上させることができる。さらに、工数削減による製造コストの低減も期待できる。第1電子部品の具体例としては、液晶ドライバを挙げることができる。このとき、第2電子部品の具体例としては、液晶パネルを挙げることができる。
本発明のCOFパッケージの一形態においては、導電性配線パターンは、流動性を有する光硬化性の配線形成材料から形成される。配線形成材料には、平均粒子径が1〜10nmのCu粒子等の導電体の微粒子を含ませることができる。例えば、そのような導電体の微粒子が液状媒体に分散され、光を照射することにより硬化する導電性インクを使用して、導電性配線パターンと対応する光硬化性配線パターンを基板の表面に形成する。そして、第1電子部品の外部端子が光硬化性配線パターンに、導電性配線パターンの端子接合位置で着地するように、第1電子部品を、基板表面の搭載位置に搭載する。
このとき、光硬化性配線パターンにおいて、配線形成材料を、流動性または変形性を有する状態としておく。これにより、外部端子を端子接合位置で光硬化性配線パターンの中に没入させることができる。そして、その状態で光硬化性配線パターンに光を照射することで配線形成材料が硬化して、導電性配線パターンが形成される。これにより、導電性配線パターンの形成と同時に、第1電子部品の外部端子を端子接合位置で導電性配線パターンの中に没入させた状態で導電性配線パターンと接合することができる。このように、上記のような配線形成材料を使用することで、第1電子部品と基板との接続信頼性が高いCOFパッケージを簡易な方法で製造することができる。なお、同様にして、第2電子部品の外部端子を導電性配線パターンの接合位置で、導電性配線パターンの内部に没入した状態で、導電性配線パターンと接合することができる。
さらに、上記のような配線形成材料から導電性配線パターンを形成することで、COFパッケージの製造時に加熱工程を行わずに第1電子部品の外部端子を導電性配線パターンと接合することができる。したがって、基板に、耐熱性の高い材料(例えばポリイミド樹脂)を使用する必要性がなく、比較的安価であるが耐熱性のあまり高くない材料等を使用して基板を形成することができる。したがって、COFパッケージの製造コストを低減することができる。また、加熱による電子部品および基板の劣化を防止することができる。さらに、例えばポリイミド樹脂を基板の材料として使用する場合には、ポリイミド樹脂の色が銅箔の色と似ていることから、銅箔からなる配線パターンでは、その形状の認識が困難となり、実装不良が発生する確率が高まる。本形態においては、ポリイミド樹脂を使用する必要性が小さくなることで、歩留まりを向上させることが容易となり、さらにCOFパッケージの製造コストを低減することができる。
以上のような観点から、導電性配線パターンが形成される基板の材料には、ポリエチレンテレフタラート、ポリエチレンナフタレート、ポリエチレン、ポリプロピレン、ポリブチレンテレフタレート、ポリフェニルスルフィド、ポリエーテルエーテルケトン、ポリカーボネート、液晶ポリマー、ポリスチレン、アクリル樹脂、ポリアセタール、ポリフェニルエーテル、アクリロニトリル−スチレン共重合体、およびアクリロニトリル−ブタジエン−スチレン共重合樹脂等を使用することができる。基板に、フィルム状の基板を使用できること、並びに、基板が光透過性を有するのが好ましいことは、上述したのと同様である。
次に、図面を参照しながら、本発明の実施形態を詳細に説明する。
(実施形態1)
図1に、本発明の一実施形態に係る電子部品実装構造体を製造するための製造システムである表面実装ラインをブロック図により示す。
図示例のライン10は、基板を供給する基板供給ユニット1と、配線形成材料供給ユニット2と、搭載ユニット3と、光照射ユニット4と、電子部品実装構造体回収ユニット5と、各ユニットの間で基板を搬送または移動させる移動装置6と、を含んでいる。
ライン10は、1セットの電子部品が実装される1つの基板を、それぞれ独立したキャリアボードに載せ、それを、移動装置6としてのコンベアにより各ユニットの間で搬送するキャリア搬送方式の表面実装ラインであり得る。この場合には、基板供給ユニット1には、例えば、マガジン式の基板ローダを使用することができ、電子部品実装構造体回収ユニット5には、例えば、マガジン式の基板アンローダを使用することができる。
あるいは、ライン10は、複数の基板を含む、例えば、長尺のテープ状のフィルムからなる基板素材に、複数セットの電子部品を、所定の間隔を開けて、基板毎に実装するような表面実装ラインであり得る。この場合には、基板供給ユニット1には、例えば、基板素材を巻出す巻き出しロールを使用することができ、電子部品実装構造体回収ユニット5には、例えば、電子部品が実装された基板素材を巻き取る巻き取りロールを使用することができる。つまり、ライン10は、ロールツーロール方式の表面実装ラインであり得る。なお、「基板素材」は、それを裁断することで複数の独立した基板が形成されるという意味の用語である。つまり、本明細書では、基板素材は、一体的に連結された複数の基板を含んでいる。
なお、実施形態1では、電子部品実装構造体を、キャリア搬送方式の表面実装ラインで製造する場合を説明する。
図2A及び図2Bに、それぞれ、図1のライン10がキャリア搬送方式の表面実装ラインである場合に、移動手段であるコンベア6Aにより、基板14が搬送される様子を正面図及び上面図により示す。コンベア6Aは、平行に設置された、長尺の、一対のボード支持部7を有している。基板14は、複数のキャリアボード12に1つずつ載置されている。複数のキャリアボード12は、搬送方向(図に矢印で示している)と垂直な方向の両端部をそれぞれボード支持部7により支持されて、所定の間隔で、コンベア6Aの上に設置されている。一対のボード支持部7によりキャリアボード12の両端部を支持することで、キャリアボード12の下面は、コンベア6Aにより覆われることなく、少なくとも基板14で配線パターンが形成されるべき部分(以下、配線形成領域ともいう)と対応する部分が、下方に向かって露出している。
キャリアボード12には、耐熱テープで基板14を固定することができる。あるいは、微粘着タイプの粘着材をキャリアボード12の基板14との対向面に塗布することで、基板14を固定できる。この場合には、基板14の裏面(第2面)全体がキャリアボード12に固定されるために、フレキシブルな基板14であっても、基板14のうねりなどによる高さのばらつきを低減することができる。
キャリアボード12には、後述する理由で、光透過性を有する素材を使用することができる。そのような素材の例としては、石英ガラス、および光透過性樹脂等が挙げられる。ただし、キャリアボード12は、光を透過しないAl等の非透明の素材から形成することもできる。この場合には、光硬化性配線パターンと対応する部分に光透過孔をあけたり、透明な部材を嵌め込んだりすることで光を透過ないしは通過させることができる。また、同様の理由で、基板14にも光透過性を有する素材を使用することができる。光透過性樹脂としては、例えば、ポリエチレン、ポリプロピレン、ポリブチレンテレフタレート、ポリフェニルスルフィド、ポリエーテルエーテルケトン、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート、液晶ポリマー、ポリスチレン、アクリル樹脂、ポリアセタール、ポリフェニルエーテル、アクリロニトリル−スチレン共重合体、アクリロニトリル−ブタジエン−スチレン共重合樹脂が挙げられる。これらの樹脂は、単独で用いてもよく、複数種を組み合わせて用いてもよい。例えば、複数種の樹脂のポリマーアロイであってもよい。
配線形成材料供給ユニット2には、例えば、ニードルまたはノズルを有する塗布ヘッドと、ディスペンサとを備えた塗布装置を含ませることができる。そのような塗布装置を使用して、基板14の部品実装面(第1表面)に、所望の配線パターンを描くように、後述する光硬化性配線形成材料としてのインクを塗布する。これにより、光硬化性配線パターンが形成される。あるいは、配線形成材料供給ユニット2には、基板14の第1表面に、上記インクで光硬化性配線パターンを印刷する印刷装置を含ませることができる。そのような印刷装置としては、スクリーン印刷装置、インクジェットプリンタなどを使用することができる。
図3に、導電性配線パターンの一例であるICカード用のアンテナ回路と対応する光硬化性配線パターンを、アンテナ回路基板に形成した様子を上面図により示す。光硬化性配線パターン16Aは、コイル状のパターンであり、端子接合位置18は、導線の両端部に配置されている。端子接合位置18は、基板14Aの第1表面(紙面で表側になっている面)における電子部品が搭載される搭載位置20に含まれている。
搭載ユニット3には、テープフィーダ、バルクフィーダ、及びトレイフィーダ等の電子部品供給装置と、それらの電子部品供給装置により供給される電子部品を基板の上に配置する、例えば吸着ノズルを有するチップマウンタとを含ませることができる。
図4に、搭載ユニット3により、電子部品の一例であるICカード用のICチップ22A(ベアチップ部品)を、搭載位置20に搭載した様子を側面図により模式的に示す。ICチップ22Aは、下面に複数の外部端子24Aを有している。外部端子24Aは、端子接合位置18で、それぞれ、光硬化性配線パターン16Aと接触している。
図示例の状態では、光硬化性配線パターン16Aが未だ硬化していないために、外部端子24Aは、流動性ないしは変形性を有する光硬化性配線パターン16Aの中に没入している。これにより、後の光照射工程により光硬化性配線パターン16Aが硬化して、導電性配線パターン(アンテナ回路)が形成されると、アンカー効果により、外部端子24Aが、アンテナ回路と端子接合位置で強固に結合される。
なお、通常、基板との対向面に設けられる電子部品の外部端子は、先端に向かって細くされたり、先端に丸みが付けられたりすることが多い。これに対して、図示例の外部端子24Aは、その根元から先端まで断面形状を変えないように形成することができる。これにより、十分なアンカー効果を得ることができ、結合強度をより大きくすることができるとともに、外部端子24Aの形成を容易にすることができる。
なお、図5に示すように、より大きなアンカー効果と結合強度を得るために、電子部品の外部端子として、先端の径だけを大きくした外部端子24Bを使用することもできる。図6に、搭載ユニットにより、基板の第1表面の搭載位置に電子部品が搭載された状態の一例を上面図により示す。図示例では、搭載ユニット3により、アンテナ回路基板14Aの部品実装面の搭載位置20にICチップ22Aが搭載されている。
図7に示すように、光照射ユニット4は、光硬化性配線パターン16を硬化させるための光源26を含む。光源26の例としては、フラッシュランプ、ショートパルス発光ユニット及びパルスレーザ発振器が挙げられる。
光源26は、コンベア6Aの下方に配置することができる。つまり、光源26Aは基板の第2表面側に配置することができる。このとき、光透過性(ないしは光通過性)を有するキャリアボード12及び基板14を使用することで、光源26から発せられた光は、コンベア6Aの下から、キャリアボード12及び基板14を透過して、ICチップやチップ部品等の電子部品22が搭載された基板14の上面(第1表面)に到達する。これにより、光硬化性配線パターン16に光が照射され、図8に示すように、光硬化性配線パターン16が硬化して、導電性配線パターン28が形成される。このとき、同時に、各電子部品22の外部端子24が端子接合位置で先端を導電性配線パターン28の内部に没入させた状態で導電性配線パターン28と接合される。
次に、光硬化性配線形成材料を説明する。光硬化性配線形成材料には、金属ナノ粒子と、ポリマー分散剤と、溶媒とを含む導電性インクを使用するのが好ましい。導電性インクには、必要に応じて、接着促進剤、表面張力調整剤、消泡剤、レベリング添加剤、レオロジー調整剤、及びイオン強度調整剤等を含ませることができる。金属ナノ粒子は、インクに、約10〜60質量%含ませることができる。ポリマー分散剤は、インクに、約0.5〜20質量%含ませることができる。インクは、硬化したときに、約200μΩ・cm未満の抵抗率を有する皮膜を形成するのが好ましい。
金属ナノ粒子には、例えば、銅、銀、ニッケル、鉄、コバルト、アルミニウム、パラジウム、金、スズ、亜鉛、及びカドミウムを単独、または組み合わせて使用することができる。特に銅が好ましい。ナノ粒子は、直径が約0.1μm(100nm)以下であり得る。分散剤としては、例えば、ポリアミン、ポリビニルピロリドン、ポリエチレングリコール、イソステアリルエチルイミダゾリニウムエトサルフェート、及びオレイルエチルイミダゾリニウムエトサルフェートを単独、または組み合わせて使用することができる。または、分散剤は、リン酸変性ホスフェートポリエステルコポリマー、及びスルホン化スチレン無水マレイン酸エステルを単独、または組み合わせて使用することができる。溶媒には、水または各種有機溶媒を使用することができる。
上記のような導電性インクでは、図9(a)に示すように、金属ナノ粒子32が、分散剤34により表面を覆われた状態で、溶媒(ないしは液状媒体)の中を浮遊している。分散剤34は、適宜の量の光が照射されることで、温度が上昇する。これにより、分散剤34は、例えば軟化することで、金属ナノ粒子32の表面から離脱する。その結果、金属ナノ粒子32同士が直接的に触れ合う状態となり、そのような状態で金属ナノ粒子32が、図9(b)に示すように、互いに接触するように集まることで、自動的に焼結プロセスが進行する。これにより、多数の金属ナノ粒子32が結合することで、図9(c)に示すようなバルク金属36が生成される。
導電性インクが、Cuナノフィラーを含む場合には、外部端子24は、少なくとも最表面にAuを含むのが好ましい。これにより、外部端子24と、導電性配線パターン28との金属結合が容易となり、より大きな結合強度を得ることができる。
次に、図1の製造システムにより、電子部品実装構造体である、ICカード用のICチップ実装構造体を作製する場合を説明する。
図10に、非接触式のICカードの構造を断面図により模式的に示す。図示例のICカード40は層状構造を有している。なお、図10では、視認性を確保するために、ICカード40の各層を、厚み方向に拡大している。また、図10に示す各層の厚みは、必ずしも実際の各層の厚みの比と一致していない。また、図10では、電子部品は、断面ではなく、輪郭を単純化して示している。
図示例のICカード40は、ICチップ22Aが実装される、樹脂製のアンテナ回路基板14Aと、アンテナ回路基板14Aの実装面を被覆する、樹脂製の被覆層42と、被覆層42の上を覆う、樹脂製の第1表層43と、アンテナ回路基板14Aの裏面(実装面の反対側の面)を覆う、樹脂製の第2表層44とを含んでいる。アンテナ回路基板14AのICチップ実装面には、アンテナ回路28Aである導電性配線パターンが形成されている。被覆層42のICチップ22Aと対応する部分には、ICチップ22Aを収納する、孔状のチップ収納部45が形成されている。以下、図示例のICカード40のアンテナ回路基板14AにICチップ22Aを実装する場合を説明する。
(1)未だアンテナ回路28Aが形成されていないアンテナ回路基板14Aを、基板供給ユニット1において、図示しない基板ローダにより、コンベア6Aの上に設置されたキャリアボード12の上に載置する。このとき、少なくともアンテナ回路基板14Aの配線形成領域(図3及び図6の光硬化性配線パターン16Aの外形)の投影形状が、コンベア6Aのボード支持部7と重ならないように、アンテナ回路基板14Aをキャリアボード12の上に載置する。
(2)コンベア6Aにより、アンテナ回路基板14Aを基板供給ユニット1から配線形成材料供給ユニット2まで搬送し、アンテナ回路基板14AのICチップ実装面にアンテナ回路28Aと対応する光硬化性配線パターン16Aを形成する。このとき、必要に応じて、キャリアボード12上のアンテナ回路基板14Aの位置及び姿勢を、カメラ画像等により検知することができる。
光硬化性配線パターン16Aは、上述した塗布装置を使用して、アンテナ回路基板14Aのチップ実装面に配線形成材料(例えば上述の導電性インク)を塗布することで形成することができる。あるいは、光硬化性配線パターン16Aは、上述した各種印刷装置を使用して、配線形成材料で印刷することで、形成することができる。これにより、図3に示したような、光硬化性配線パターン16Aがアンテナ回路基板14Aのチップ実装面に形成される。このとき、カメラ画像等により検知したアンテナ回路基板14Aの位置及び姿勢に基づいて、塗布装置のニードルの位置決めをしたり、スクリーン印刷装置のマスクの位置決めをしたり、インクジェットプリンタのノズルの位置決めをしたりすることができる。
(3)コンベア6Aにより、光硬化性配線パターン16Aが形成されたアンテナ回路基板14Aを配線形成材料供給ユニット2から搭載ユニット3まで搬送し、例えば図示しないチップマウンタにより、外部端子24Aが端子接合位置18で光硬化性配線パターン16Aの上に乗るように、ICチップ22Aを、アンテナ回路基板14Aのチップ実装面の搭載位置20に搭載する(図6参照)。これにより、図4に示すように、ICチップ22Aの各外部端子24Aの少なくとも先端が光硬化性配線パターン16Aの中に没入される。このとき、必要に応じて、キャリアボード12上のアンテナ回路基板14Aの位置及び姿勢、または、光硬化性配線パターン16Aの形状及び姿勢を、カメラ画像等により検知することができ、その検知結果により、チップマウンタの搭載ヘッドの位置決めをすることができる。
(4)コンベア6Aにより、ICチップ22Aが搭載されたアンテナ回路基板14Aを、搭載ユニット3から光照射ユニット4まで搬送し、光照射ユニット4で光硬化性配線パターン16Aに光を照射することで硬化させる。これにより、アンテナ回路28Aを形成するとともに、同時に、アンテナ回路28Aと外部端子24Aとを接合する。このとき、図7に示したように、コンベア6Aの下方に配置された光源26により、アンテナ回路基板14Aの下面(第2表面)側から、キャリアボード12及びアンテナ回路基板14Aを透過させた光を光硬化性配線パターン16Aに照射する。
以上の製造方法によれば、アンテナ回路28Aの形成と、アンテナ回路28Aと外部端子24Aとの接合とが、一つの工程(光照射工程)により同時に行えるので、電子部品実装構造体(例えば、ICカード用のICチップ実装構造体)の製造時間を短縮することが可能となり、生産性を向上させることができる。
さらに、アンテナ回路28Aと外部端子24Aとの接合が、加熱工程なしに行えるので、アンテナ回路基板14Aに耐熱性の高い材料を使用する必要性がなくなる。その結果、耐熱性は低いが、他の点で優位な特性を有する様々な材料をアンテナ回路基板14Aの素材として使用することが可能となる。例えば、ポリエチレンテレフタラート、ポリエチレンナフタレート、およびポリカーボネート等の比較的安価な材料をICカード用のアンテナ回路基板14Aの素材として使用することができる。したがって、ICカードの製造コストを低減することができる。あるいは、光透過率が高く、かつ絶縁破壊電圧が高い、アクリル樹脂、およびポリスチレン等の材料をICカード用のアンテナ回路基板14Aの素材として好適に使用することができる。
そして、外部端子24Aが没入された状態で光硬化性配線パターン16Aが硬化することで、アンカー効果により、外部端子24Aをアンテナ回路28Aと端子接合位置で強固に結合することができる。これにより、例えばICチップ22Aとアンテナ回路基板14Aとの間にアンダーフィル材や、異方導電性ペースト(ACP:Anisotropic Conductive Paste)、および異方導電性フィルム(ACF:Anisotropic Conductive Film)を供給して接合を補強するような補強工程を実行する必要もなくなる。これにより、さらに生産性を向上させることができる。
なお、ICチップ22Aの外部端子24Aの個数が少なく、十分な接合強度が得られないような場合には、図10に示すように、ICチップ22Aの基板対向面に適宜個数のダミー電極24Dを設け、それを光硬化性配線パターン16Aに没入させた状態で光硬化性配線パターン16Aを硬化させることで、所望の接合強度を得ることもできる。この場合にも、特に工程の数は増大しないので、容易に生産性を向上させることができる。
(実施形態2)
図11に、本発明の一実施形態に係る電子部品実装構造体を製造するための製造システムである表面実装ラインを簡略化した正面図により示す。
図示例のライン10Aは、基板を供給する基板供給ユニット1Aと、配線形成材料供給ユニット2Aと、搭載ユニット3Aと、光照射ユニット4Aと、電子部品実装構造体回収ユニット5Aと、各ユニットの間で基板を移動する、移動手段6としての送り装置6Bと、を含んでいる。
ライン10Aは、長尺のフィルム状の基板素材50に、複数セットの電子部品22を、所定の間隔を開けて実装する表面実装ラインである。図11中の光硬化性配線パターン16、電子部品22、および外部端子24は、図7で示したものと同じである。このとき、基板供給ユニット1Aには、フィルム状の基板素材50を巻出す巻き出しロール52を含ませることができる。一方、電子部品実装構造体回収ユニット5Aには、電子部品が実装されたフィルム状の基板素材50を巻き取る巻き取りロール54を含ませることができる。このとき、ライン10Aは、ロールツーロール方式の表面実装ラインとして構成される。
送り装置6Bには、一対のスプロケット56を含ませることができる。これと対応して、基板素材50の幅方向の両側には、所定の間隔で複数のスプロケット孔を形成することができる。一対のスプロケット56がスプロケット孔と係合しながら図の矢印の向きに回転することで、基板素材50が、基板供給ユニット1Aから、配線形成材料供給ユニット2A、搭載ユニット3A、及び光照射ユニット4Aを経て、電子部品実装構造体回収ユニット5Aまで送られる。
基板素材50は、実施形態1と同じ理由で、光透過性樹脂により形成するのが好ましい。光透過性樹脂としては、実施形態1で挙げたのと同じ樹脂、つまり、ポリエチレン、ポリプロピレン、ポリブチレンテレフタレート、ポリフェニルスルフィド、ポリエーテルエーテルケトン、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート、液晶ポリマー、ポリスチレン、アクリル樹脂、ポリアセタール、ポリフェニルエーテル、アクリロニトリル−スチレン共重合体、アクリロニトリル−ブタジエン−スチレン共重合樹脂が挙げられる。これらの樹脂は、単独で用いてもよく、複数種を組み合わせて用いてもよい。例えば、複数種の樹脂のポリマーアロイであってもよい。
図12Aに、テープ状のフィルムからなる基板素材の一例を上面図により示す。図示例の基板素材50Aは、液晶ドライバおよび液晶パネルを含む電子部品実装構造体(COF(Chip On Film) パッケージ)用の基板素材であり、幅方向(X軸に平行な方向)の両端部には、長手方向(Y軸に平行な方向)に所定の間隔で並ぶように複数のスプロケット孔51が形成されている。基板素材50Aが一定の張力を保つように、スプロケット孔51を一対のスプロケット56と係合させ、その状態で、一対のスプロケット56を回転させることで、基板素材50が、基板供給ユニット1Aから、配線形成材料供給ユニット2A、搭載ユニット3A、及び光照射ユニット4Aを経て、電子部品実装構造体回収ユニット5Aまで長手方向に送られる。
また、基板素材50Aには、基板素材50Aを裁断して、液晶ドライバを実装したCOFパッケージを基板素材50Aから切り出すための基板輪郭58Aが所定の間隔で設置されている。基板素材50の基板輪郭58Aで囲まれた部分がそれぞれ回路基板14Bである。基板輪郭58Aは、基板素材50Aに予め塗料で印刷して形成することができる。配線形成材料供給ユニット2Aにおける配線形成材料の供給(塗布、印刷)は、カメラ画像等により例えば基板輪郭58Aを認識することで位置決めをすることができる。
図12Bに、テープ状のフィルムからなる基板素材の他の一例を上面図により示す。図示例の基板素材50Bは、ICカードのアンテナ回路用の基板素材であり、幅方向(X軸に平行な方向)の両端部には、長手方向(Y軸に平行な方向)に所定の間隔で並ぶように複数のスプロケット孔51が形成されている。基板素材50Bも一定の張力を保つように、スプロケット孔51を一対のスプロケット56と係合させ、その状態で、一対のスプロケット56を回転させることで、基板供給ユニット1Aから、配線形成材料供給ユニット2A、搭載ユニット3A、及び光照射ユニット4Aを経て、電子部品実装構造体回収ユニット5Aまで長手方向に送られる。
また、基板素材50Bにも、基板素材50Bを裁断して、ICチップを実装したアンテナ回路基板を基板素材50Bから切り出すための基板輪郭58Bが所定の間隔で設置されている。基板素材50Bの基板輪郭58Bで囲まれた部分がそれぞれ図3等で示したアンテナ回路基板14Aである。基板輪郭58Bは、基板素材50Bに予め塗料で印刷して形成することができる。配線形成材料供給ユニット2Aにおける配線形成材料の供給(塗布、印刷)は、カメラ画像等により例えば基板輪郭58Bを認識することで位置決めをすることができる。
配線形成材料供給ユニット2Aには、実施形態1と同様の塗布装置または印刷装置を含ませることができる。
図13Aに、配線形成材料供給ユニットにより、基板素材の一例に所定の間隔で、1つの電子部品(ベアチップ部品)を他の1つの電子部品(第2電子部品)と接続するための接続回路と対応する光硬化性配線パターンを、基板毎に形成した様子を上面図により示す。光硬化性配線パターン16Bは、互いに絶縁された、基板14Bの中央寄りの端部と、外周側の端部とを有する、複数の接続ラインと対応するパターンである。各接続ラインの端子接合位置18Aは、接続ラインの中央寄りの端部に配置されている。端子接合位置18Aは、基板14Bの第1表面(紙面で表側になっている面)における電子部品が搭載される搭載位置20Aに含まれている。
なお、図13Aに示すように、基板素材50Aの各基板14Bの内部には、光硬化性配線パターン16Bとは別に、上記の1つの電子部品と外部機器とを接続するための接続回路と対応する光硬化性配線パターン16Cを配線形成材料供給ユニット2Aにより形成することもできる。
図13Bに、配線形成材料供給ユニットにより、基板素材の他の一例に所定の間隔で、光硬化性配線パターンを、基板毎に形成した様子を上面図により示す。図13B中の基板14A、光硬化性配線パターン16A、端子接合位置18および搭載位置20は、図3で示したものと同じであり、光硬化性配線パターン16Aは、基板14Aの第1表面(紙面で表側になっている面)に形成されている。
搭載ユニット3Aには、実施形態1と同様の電子部品供給装置と、電子部品を基板の上に配置するチップマウンタとを含ませることができる。
図14Aに、搭載ユニット3Aにより、電子部品の一例である液晶ドライバ22Bを、基板素材50Aの各搭載位置20Aに搭載した様子を上面図により示す。
このとき、図15に示すように、液晶ドライバ22Bの下面に設けられた複数の外部端子24Cは、各端子接合位置18Aで、それぞれ、光硬化性配線パターン16B、または、ここでは図示していない光硬化性配線パターン16Cと接触している。
図示例の状態では、光硬化性配線パターン16B(及び光硬化性配線パターン16C、以下同じ)が未だ硬化していないために、外部端子24Cは、流動性ないしは変形性を有する光硬化性配線パターン16Bの中に没入している。これにより、後の光照射工程により光硬化性配線パターン16Bが硬化して、導電性配線パターン(接続回路)が形成されると、アンカー効果により、外部端子24Cが、導電性配線パターンと端子接合位置18Aで強固に結合される。
なお、外部端子24Cの根元から先端まで断面形状を変えないように形成することで十分なアンカー効果が得られること、並びに、より大きなアンカー効果と結合強度を得るために、先端の径だけを大きくした外部端子を使用できることは上述した通りである。
図14Bに、搭載ユニット3Aにより、図6に示したのと同じICチップ22Aを、基板素材50Bの各搭載位置20に搭載した様子を上面図により示す。このとき、ICチップ22Aの下面に設けられた複数の外部端子24Aは、各端子接合位置18で、それぞれ、光硬化性配線パターン16Aと接触している。そして、光硬化性配線パターン16Aが未だ硬化していないために、外部端子24Aは、流動性ないしは変形性を有する光硬化性配線パターン16Aの中に没入している。
なお、外部端子24Aの根元から先端まで断面形状を変えないように形成することで十分なアンカー効果が得られること、並びに、より大きなアンカー効果と結合強度を得るために、先端の径だけを大きくした外部端子を使用できることは実施形態1と同様である。
図11の光照射ユニット4Aも、実施形態1と同様の光源26Aを含んでいる。光源26Aは、送り装置6Bにより送られる基板素材50の下方(第2表面側)に配置することができる。このとき、光透過性を有する基板素材50を使用することで、光源26Aから発せられた光は、基板素材50を透過して、基板素材50の上面に設置された光硬化性配線パターン16に到達する。これにより、光硬化性配線パターン16が硬化して、接続回路が形成される。このとき、同時に、外部端子24が接続回路と端子接合位置で接合される。配線形成材料には、実施形態1と同様の導電性インクを使用することができる。
次に、上記の製造システムにより、電子部品実装構造体を製造する製造方法の一例を説明する。以下の例では、液晶ドライバおよび液晶パネルを含むCOFパッケージ(液晶表示モジュール)を製造している。
図16Aに、液晶ドライバおよび液晶パネルを含むCOFパッケージ(液晶表示モジュール)の一部分(以下、便宜的に、その一部分を「COFパッケージ40A」という)を上面図により模式的に示す。図16Bには、液晶ドライバおよび液晶パネルを含むCOFパッケージ(COFパッケージ40B)の全体を示す。図16Aに示すCOFパッケージ40Aは樹脂フィルムからなる回路基板14Bと、回路基板14Bの実装面を被覆する、樹脂製の被覆層42Aとを含んでいる。なお、被覆層42Aは省略することができる。回路基板14Bの液晶ドライバ22Bの実装面には、液晶ドライバ22Bと図示しない液晶パネルとを接続する複数の接続ラインからなる接続回路28Bが形成されている。さらに、回路基板14Bの液晶ドライバ22Bの実装面には、液晶ドライバ22Bと外部機器とを接続するための複数のより太い接続ラインからなる接続回路28Cが形成されている。
液晶ドライバ22Bの周囲は、被覆層42Aにより覆われておらず回路基板14Bの実装面が露出している。以下、図示例のCOFパッケージ40Aを製造する場合を説明する。
(1)未だ接続回路28B及び28Cが形成されていない基板素材50Aを、基板供給ユニット1Aにおいて、巻き出しロール52に巻き付けた状態でセットする。そして、巻き出しロール52から巻出した基板素材50Aを、一対のスプロケット56に、十分な張力を与えながら掛け渡し、その状態でさらに一対のスプロケット56を回転させながら、基板素材50の先端を巻き取りロール54に所定長さだけ巻き取らせる。
(2)基板素材50の1つの基板輪郭58Aを配線形成材料供給ユニット2Aでカメラ画像等により認識し、その基板輪郭58Aが配線形成材料供給ユニット2Aにおける材料供給位置に到達すると、基板素材50Aの送りを止める。
配線形成材料供給ユニット2Aにおいては、光硬化性配線パターン16Bおよび16Cを、上述した塗布装置や各種印刷装置を使用して形成することができる。これにより、図13Aに示したような、光硬化性配線パターン16Bおよび16Cが、基板素材50Aの実装面に配された基板輪郭58Aの内部に、基板14B毎に形成される。光硬化性配線パターン16Bおよび16Cが形成されると基板素材50Aの送りが再開される。このとき、カメラ画像等により検知した基板輪郭58Aの位置及び姿勢に基づいて、塗布装置のニードルの位置決めをしたり、スクリーン印刷装置のマスクの位置決めをしたり、インクジェットプリンタのノズルの位置決めをしたりすることができる。
また、光硬化性配線パターン16Bおよび16Cは、1セットずつ形成してもよいし、例えば、スクリーン印刷装置による場合は、複数セットの光硬化性配線パターン16Bおよび16Cを、複数の基板14Bに対応して、1回の印刷で同時に形成することもできる。あるいは、塗布装置やインクジェットプリンタにより、所定セットの光硬化性配線パターン16Bおよび16Cを順次形成した後で、基板素材50Aの送りを再開することもできる。
(3)光硬化性配線パターン16Bおよび16Cの1セット、または複数セットの形成が終了すると、一対のスプロケット56を回転させることで、基板素材50Aの光硬化性配線パターン16Bおよび16Cが形成された部分を、搭載ユニット3Aまで送る。そして、例えば図示しないチップマウンタにより、外部端子24Cが端子接合位置18Aで光硬化性配線パターン16Bおよび16Cの上に乗るように、液晶ドライバ22Bを、基板素材50Aのチップ実装面の搭載位置20Aに搭載する(図14Aおよび図15参照)。このとき、複数セットの光硬化性配線パターン16Bおよび16Cの搭載位置20Aに順次液晶ドライバ22Bを搭載することができる。
これにより、液晶ドライバ22Bの各外部端子24Cの少なくとも先端が光硬化性配線パターン16Bおよび16Cの中に没入される。このとき、必要に応じて、基板輪郭58Aの位置及び姿勢、または、光硬化性配線パターン16Bおよび16Cの形状及び姿勢を、カメラ画像等により検知することができ、その検知結果により、チップマウンタの搭載ヘッドの位置決めをすることができる。
(4)1または複数の液晶ドライバ22Bの基板素材50Aへの搭載が終了すると、一対のスプロケット56を回転させることで、基板素材50Aの光硬化性配線パターン16Bおよび16Cが形成された部分を光照射ユニット4まで送る。光照射ユニット4で1または複数セットの光硬化性配線パターン16Bおよび16Cに光を照射することで、1または複数セットの光硬化性配線パターン16Bおよび16Cを硬化させる。これにより、接続回路28B及び28Cを形成するとともに、同時に、接続回路28B及び28Cと外部端子24Cとを接合する。このとき、図11に示したように、一対のスプロケット56の間に張り渡された基板素材50Aの下面(第2表面)側から、基板素材50Aを透過させた光を光硬化性配線パターン16Bおよび16Cに照射する。
(5)巻き取りロール54により、基板14B毎に接続回路28B及び28Cが形成され、液晶ドライバ22Bが実装された基板素材50Aを巻き取る。そして、一巻きの基板素材50Aへの処理が終了すると、基板素材50Aを図示しない切断装置の巻き出しロールから巻き出し、各基板輪郭58Aにより基板素材50Aを切断することで、複数のCOFパッケージ40Aを得る。
(6)図示しない実装装置により、図16Bに示すように、複数のCOFパッケージ40Aのそれぞれの接続回路28Bに、液晶パネル22Cを接続することで、複数のCOFパッケージ40Bが完成される。
以上のように、上記の製造方法によれば、接続回路28B及び28Cの形成と、接続回路28B及び28Cと外部端子24Cとの接合とが、一つの工程(光照射工程)により同時に行えるので、液晶ドライバおよび液晶パネルを含むCOFパッケージ(または、電子部品実装構造体)の製造時間を短縮することが可能となり、生産性を向上させることができる。
さらに、接続回路28B及び28Cと外部端子24Cとの接合が、加熱工程なしに行えるので、回路基板14Bに耐熱性の高い材料を使用する必要性がなくなる。その結果、耐熱性は低いが、他の点で優位な特性を有する様々な材料を回路基板14Bの素材として使用することが可能となる。例えば、ポリエチレンテレフタラート、ポリエチレンナフタレート、およびポリカーボネート等の比較的安価な材料をCOFパッケージ用の回路基板14Bの素材として使用することができる。あるいは、光透過率が高く、かつ絶縁破壊電圧が高い、アクリル樹脂、およびポリスチレン等の材料をCOFパッケージ用の回路基板14Bの素材として好適に使用することができる。
そして、外部端子24Cが没入された状態で光硬化性配線パターン16Bおよび16Cが硬化することで、アンカー効果により、外部端子24Cを接続回路28B及び28Cと端子接合位置で強固に結合することができる。これにより、例えば液晶ドライバ22Bと回路基板14Bとの間にアンダーフィル材や、異方導電性ペースト(ACP:Anisotropic Conductive Paste)、および異方導電性フィルム(ACF:Anisotropic Conductive Film)を供給して接合を補強するような補強工程を実行する必要もなくなる。これにより、さらに生産性を向上させることができる。
なお、液晶ドライバ22Bの外部端子24Cの個数が少なく、十分な接合強度が得られないような場合には、液晶ドライバ22Bの基板対向面に適宜個数のダミー電極を設け、それを光硬化性配線パターン16Bおよび16Cに没入させた状態で光硬化性配線パターン16Bおよび16Cを硬化させることで、所望の接合強度を得ることもできる。この場合にも、特に工程の数は増大しないので、容易に生産性を向上させることができる。
さらに、キャリア搬送方式と比較すると、キャリアボードを使用することなくCOFパッケージ(または電子部品実装構造体)を製造できるので、製造コストを抑えることができる。また、キャリアボード12に1つずつ基板を固定する工程、及びキャリアボード12から1つずつ基板を剥がす工程が省略できるので、工数を削減することが可能となり、製造時間の短縮と製造コストを低減することが容易となる。そして、トラブルが発生すると直ちにラインを止めることができるので、部品のロスがなく、歩留まりを向上させることができる。
次に、上記の製造システムにより他の電子部品実装構造体を製造する場合を説明する。以下の例では、ICチップが実装されたアンテナ回路基板であるICチップ実装構造体を製造している。
(1)未だアンテナ回路28Aが形成されていない基板素材50Bを、基板供給ユニット1Aにおいて、巻き出しロール52に巻き付けた状態でセットする。そして、巻き出しロール52から巻出した基板素材50Bを、一対のスプロケット56に、十分な張力を与えながら掛け渡し、その状態でさらに一対のスプロケット56を回転させながら、基板素材50Bの先端を巻き取りロール54に所定長さだけ巻き取らせる。
(2)基板素材50Bの1つの基板輪郭58Bを配線形成材料供給ユニット2Aでカメラ画像等により認識し、その基板輪郭58Bが配線形成材料供給ユニット2Aにおける材料供給位置に到達すると、基板素材50Bの送りを止める。
配線形成材料供給ユニット2Aにおいては、光硬化性配線パターン16Aを、上述した塗布装置や各種印刷装置を使用して形成することができる。これにより、図13Bに示したような、光硬化性配線パターン16Aが、基板素材50Bの実装面に配された基板輪郭58Bの内部に、基板14A毎に形成される。光硬化性配線パターン16Aが形成されると基板素材50Bの送りが再開される。このとき、カメラ画像等により検知した基板輪郭58Bの位置及び姿勢に基づいて、塗布装置のニードルの位置決めをしたり、スクリーン印刷装置のマスクの位置決めをしたり、インクジェットプリンタのノズルの位置決めをしたりすることができる。
また、光硬化性配線パターン16Aは、1セットずつ形成してもよいし、例えば、スクリーン印刷装置による場合は、複数セットの光硬化性配線パターン16Aを、複数の基板14Aに対応して、1回の印刷で同時に形成することもできる。あるいは、塗布装置やインクジェットプリンタにより、所定セットの光硬化性配線パターン16Aを順次形成した後で、基板素材50Bの送りを再開することもできる。
(3)光硬化性配線パターン16Aの1セット、または複数セットの形成が終了すると、一対のスプロケット56を回転させることで、基板素材50Bの光硬化性配線パターン16Aが形成された部分を、搭載ユニット3Aまで送る。そして、例えば図示しないチップマウンタにより、外部端子24Aが端子接合位置18で光硬化性配線パターン16Aの上に乗るように、ICチップ22Aを、基板素材50Bのチップ実装面の搭載位置20に搭載する。このとき、複数セットの光硬化性配線パターン16Aの搭載位置20に順次ICチップ22Aを搭載することができる。
これにより、ICチップ22Aの各外部端子24Aの少なくとも先端が光硬化性配線パターン16Aの中に没入される。このとき、必要に応じて、基板輪郭58Bの位置及び姿勢、または、光硬化性配線パターン16Aの形状及び姿勢を、カメラ画像等により検知することができ、その検知結果により、チップマウンタの搭載ヘッドの位置決めをすることができる。
(4)1または複数のICチップ22Aの基板素材50Bへの搭載が終了すると、一対のスプロケット56を回転させることで、基板素材50Bの光硬化性配線パターン16Aが形成された部分を光照射ユニット4まで送る。光照射ユニット4で1または複数セットの光硬化性配線パターン16Aに光を照射することで、1または複数セットの光硬化性配線パターン16Aを硬化させる。これにより、アンテナ回路28Aを形成するとともに、同時に、アンテナ回路28Aと外部端子24Aとを接合する。このとき、図11に示したように、一対のスプロケット56の間に張り渡された基板素材50Bの下面(第2表面)側から、基板素材50Bを透過させた光を光硬化性配線パターン16Aに照射する。
(5)巻き取りロール54により、基板14A毎にアンテナ回路28Aが形成され、ICチップ22Aが実装された基板素材50Bを巻き取る。そして、一巻きの基板素材50Bへの処理が終了すると、基板素材50Bを図示しない切断装置の巻き出しロールから巻き出し、各基板輪郭58Bにより基板素材50Bを切断することで、複数のICチップ実装構造体を得る。
以上のように、上記の製造方法によれば、アンテナ回路28Aの形成と、アンテナ回路28Aと外部端子24Aとの接合とが、一つの工程(光照射工程)により同時に行えるので、ICカード用のICチップ実装構造体の製造時間を短縮することが可能となり、生産性を向上させることができる。
さらに、アンテナ回路28Aと外部端子24Aとの接合が、加熱工程なしに行えるので、アンテナ回路基板14Aに耐熱性の高い材料を使用する必要性がなくなる。その結果、耐熱性は低いが、他の点で優位な特性を有する様々な材料をアンテナ回路基板14Aの素材として使用することが可能となる。例えば、ポリエチレンテレフタラート、ポリエチレンナフタレート、およびポリカーボネート等の比較的安価な材料をICカード用のアンテナ回路基板14Aの素材として使用することができる。あるいは、光透過率が高く、かつ絶縁破壊電圧が高い、アクリル樹脂、およびポリスチレン等の材料をICカード用のアンテナ回路基板14Aの素材として好適に使用することができる。
そして、外部端子24Aが没入された状態で光硬化性配線パターン16Aが硬化することで、アンカー効果により、外部端子24Aをアンテナ回路28Aと端子接合位置で強固に結合することができる。これにより、例えばICチップ22Aとアンテナ回路基板14Aとの間にアンダーフィル材や、異方導電性ペースト(ACP:Anisotropic Conductive Paste)、および異方導電性フィルム(ACF:Anisotropic Conductive Film)を供給して接合を補強するような補強工程を実行する必要もなくなる。これにより、さらに生産性を向上させることができる。
なお、ICチップ22Aの外部端子24Aの個数が少なく、十分な接合強度が得られないような場合には、ICチップ22Aの基板対向面に適宜個数のダミー電極を設け、それを光硬化性配線パターン16Aに没入させた状態で光硬化性配線パターン16Aを硬化させることで、所望の接合強度を得ることもできる。この場合にも、特に工程の数は増大しないので、容易に生産性を向上させることができる。
さらに、キャリア搬送方式と比較すると、キャリアボードを使用することなく電子部品実装構造体を製造できるので、製造コストを抑えることができる。また、キャリアボード12に1つずつ基板を固定する工程、及びキャリアボード12から1つずつ基板を剥がす工程が省略できるので、工数を削減することが可能となり、製造時間の短縮と製造コストを低減することが容易となる。そして、トラブルが発生すると直ちにラインを止めることができるので、部品のロスがなく、歩留まりを向上させることができる。
(実施形態3)
図17に、本発明の一実施形態に係る電子部品実装構造体を製造するための製造システムである表面実装ラインを簡略化した正面図により示す。
図示例のライン10Bは、一対の遮光板60Aおよび60Bが、搭載ユニット3Aと、光照射ユニット4Aとの間に配置されている点で、図11のライン10Aと異なっている。以下、主に、その異なる点を、実施形態1および2で参照した図面および符号を流用して説明する。
ライン10Bは、長尺のテープ状のフィルムからなる基板素材に、複数セットの電子部品を、所定の間隔を開けて実装するロールツーロール方式の表面実装ラインとして構成される。基板素材は、実施形態1と同じ理由で、実施形態2と同様の光透過性樹脂により形成するのが好ましい。また、配線形成材料には、上記と同様の導電性インクを使用することができる。なお、図17に例示する基板素材、光硬化性配線パターン、および電子部品は、図11などで示したのと同じ基板素材50、光硬化性配線パターン16、並びに、電子部品22である。
配線形成材料供給ユニット2A、搭載ユニット3Aおよび光照射ユニット4Aが、それぞれ、例えば内部と外部とを光学的に完全に分離するような筐体を備えている場合には、未だ電子部品が搭載されていない基板の光硬化性配線パターンに光を照射させずに基板を光照射ユニット4Aまで移動させることができる。しかしながら、そのような筐体を各ユニットに備えさせることはコストアップの要因となり得る。そこで、ユニット毎に筐体を設けるのではなく、例えば搭載ユニット3Aと光照射ユニット4Aとの間に遮光手段を設けることで、未だ電子部品が搭載されていない基板の光硬化性配線パターンに光が照射されるのを防止することができる。これにより、コストアップを抑えながら、導電性配線パターンの形成、並びに、導電性配線パターンと電子部品の外部端子との接合を同時に実行することが可能となる。
より具体的には、ライン10Bは、送り装置6Bにより送られる基板素材50を間に挟むように、基板素材50の送りの方向と垂直に配置された一対の遮光板60Aおよび60Bと、一方の遮光板60Aを基板素材50の送りの方向と垂直に移動させる遮光板移動装置62とを備えている。一対の遮光板60Aおよび60Bは、搭載ユニット3Aと光照射ユニット4Aとの間に配置されている。
遮光板60Aは、基板素材50の電子部品実装面の側に配置され、遮光板60Bはその反対側に配置されている。遮光板移動装置62は、例えば遮光板60Aを間に挟んで回転する1または複数対のローラから構成することができる。遮光板60Aは、遮光板移動装置62により、図に二点鎖線で示す遮蔽位置と、図に実線で示す開放位置との間で移動される。一方、遮光板60Bは、上端部が基板素材50の下面と接触する位置に固定することができる。
以下、ライン10Bにより、図16Aに示したCOFパッケージ40Aを製造する場合を説明する。
(1)未だ接続回路28B及び28Cが形成されていない基板素材50Aを、基板供給ユニット1Aにおいて、巻き出しロール52に巻き付けた状態でセットする。そして、巻き出しロール52から巻出した基板素材50Aを、一対のスプロケット56に、十分な張力を与えながら掛け渡し、その状態でさらに一対のスプロケット56を回転させながら、基板素材50Aの先端を巻き取りロール54に所定長さだけ巻き取らせる。
(2)基板素材50Aの1つの基板輪郭58Aを配線形成材料供給ユニット2Aでカメラ画像等により認識し、その基板輪郭58Aが配線形成材料供給ユニット2Aにおける材料供給位置に到達すると、基板素材50Aの送りを止める。
配線形成材料供給ユニット2Aにおいては、光硬化性配線パターン16Bおよび16Cを、上述した塗布装置や各種印刷装置を使用して形成することができる。これにより、図13Aに示したような、光硬化性配線パターン16Bおよび16Cが基板素材50Aの実装面に配された基板輪郭58Aの内部に基板14B毎に形成される。光硬化性配線パターン16Bおよび16Cが形成されると基板素材50Aの送りが再開される。このとき、カメラ画像等により検知した基板輪郭58Aの位置及び姿勢に基づいて、塗布装置のニードルの位置決めをしたり、スクリーン印刷装置のマスクの位置決めをしたり、インクジェットプリンタのノズルの位置決めをしたりすることができる。
また、光硬化性配線パターン16Bおよび16Cは、1セットずつ形成してもよいし、例えば、スクリーン印刷装置による場合は、複数セットの光硬化性配線パターン16Bおよび16Cを、複数の基板14Bに対応して、1回の印刷で同時に形成することもできる。あるいは、塗布装置やインクジェットプリンタにより、所定セットの光硬化性配線パターン16Bおよび16Cを順次形成した後で、基板素材50Aの送りを再開することもできる。
(3)光硬化性配線パターン16Bおよび16Cの1セット、または複数セットの形成が終了すると、一対のスプロケット56を回転させることで、基板素材50Aの光硬化性配線パターン16Bおよび16Cが形成された部分を、搭載ユニット3Aまで送る。そして、例えば図示しないチップマウンタにより、外部端子24Cが端子接合位置18Aで光硬化性配線パターン16Bおよび16Cの上に乗るように、液晶ドライバ22Bを、基板素材50Aのチップ実装面の搭載位置20Aに搭載する(図14Aおよび図15参照)。このとき、複数セットの光硬化性配線パターン16Bおよび16Cの搭載位置20Aに順次液晶ドライバ22Bを搭載することができる。
これにより、液晶ドライバ22Bの各外部端子24Cの少なくとも先端が光硬化性配線パターン16Bおよび16Cの中に没入される。このとき、必要に応じて、基板輪郭58Aの位置及び姿勢、または、光硬化性配線パターン16Bおよび16Cの形状及び姿勢を、カメラ画像等により検知することができ、その検知結果により、チップマウンタの搭載ヘッドの位置決めをすることができる。搭載ユニット3Aで液晶ドライバ22Bの搭載をしている間に、同時に、配線形成材料供給ユニット2Aでは、上述した光硬化性配線パターンの形成工程を行う。
(4)1または複数の液晶ドライバ22Bの基板素材50Aへの搭載が終了すると、遮光板60Aが遮光位置にある場合は、遮光板移動装置62により遮光板60Aを、遮光位置から開放位置に移動させる。その後、一対のスプロケット56を回転させることで、基板素材50Aの光硬化性配線パターン16Bおよび16Cが形成された部分を光照射ユニット4まで送る。なお、遮光板60Aが開放位置にある場合は、そのままの状態で基板素材50Bを送る。
次に、遮光板移動装置62により遮光板60Aを、開放位置から遮光位置に移動させる。その後、光照射ユニット4で1または複数セットの光硬化性配線パターン16Bおよび16Cに光を照射することで、1または複数セットの光硬化性配線パターン16Bおよび16Cを硬化させる。これにより、接続回路28B及び28Cを形成するとともに、同時に、接続回路28B及び28Cと外部端子24Cとを接合する。
このとき、図17に示したように、一対のスプロケット56の間に張り渡された基板素材50Aの下面(第2表面)側から、基板素材50Aを透過させた光を光硬化性配線パターン16Bおよび16Cに照射する。光照射ユニット4で接続回路28B及び28Cを形成している間に、同時に、搭載ユニット3Aでは、上述した液晶ドライバ22Bの搭載工程を行う。
(5)上記の1または複数セットの接続回路28B及び28Cの形成、並びに外部端子24Aの接合が終了すると、光源26Aによる光の照射を停止する。その後、遮光板移動装置62により遮光板60Aを、遮光位置から開放位置に移動させる。その状態で、一対のスプロケット56を回転させて、アンテナ回路28Aが形成された1または複数の基板14Aを電子部品実装構造体回収ユニット5Aの方向に送る。以下の工程は、実施形態2で説明したのと同様である。
以上のように、ライン10Bには、未だ電子部品が搭載されていない基板の光硬化性配線パターンに光を照射させないように、搭載ユニット3Aと光照射ユニット4Aとの間に遮光手段が設けられているので、コストアップを抑えながら、導電性配線パターンの形成、並びに、導電性配線パターンと電子部品の外部端子との接合を同時に実行することが可能となる。
以下、図10に示したICカード用のICチップ実装構造体を製造する場合を説明する。
(1)未だアンテナ回路28Aが形成されていない基板素材50Bを、基板供給ユニット1Aにおいて、巻き出しロール52に巻き付けた状態でセットする。そして、巻き出しロール52から巻出した基板素材50Bを、一対のスプロケット56に、十分な張力を与えながら掛け渡し、その状態でさらに一対のスプロケット56を回転させながら、基板素材50Bの先端を巻き取りロール54に所定長さだけ巻き取らせる。
(2)基板素材50Bの1つの基板輪郭58Bを配線形成材料供給ユニット2Aでカメラ画像等により認識し、その基板輪郭58Bが配線形成材料供給ユニット2Aにおける材料供給位置に到達すると、基板素材50Bの送りを止める。
配線形成材料供給ユニット2Aにおいては、光硬化性配線パターン16Aを、上述した塗布装置や各種印刷装置を使用して形成することができる。これにより、図13Bに示したような、光硬化性配線パターン16Aが基板素材50Bの実装面に配された基板輪郭58Bの内部に基板14A毎に形成される。光硬化性配線パターン16Aが形成されると基板素材50Bの送りが再開される。このとき、カメラ画像等により検知した基板輪郭58Bの位置及び姿勢に基づいて、塗布装置のニードルの位置決めをしたり、スクリーン印刷装置のマスクの位置決めをしたり、インクジェットプリンタのノズルの位置決めをしたりすることができる。
また、光硬化性配線パターン16Aは、1セットずつ形成してもよいし、例えば、スクリーン印刷装置による場合は、複数セットの光硬化性配線パターン16Aを、複数の基板14Aに対応して、1回の印刷で同時に形成することもできる。あるいは、塗布装置やインクジェットプリンタにより、所定セットの光硬化性配線パターン16Aを順次形成した後で、基板素材50Bの送りを再開することもできる。
(3)光硬化性配線パターン16Aの1セット、または複数セットの形成が終了すると、一対のスプロケット56を回転させることで、基板素材50Bの光硬化性配線パターン16Aが形成された部分を、搭載ユニット3Aまで送る。そして、例えば図示しないチップマウンタにより、外部端子24Aが端子接合位置18で光硬化性配線パターン16Aの上に乗るように、ICチップ22Aを、基板素材50Bのチップ実装面の搭載位置20に搭載する(図14B参照)。このとき、複数セットの光硬化性配線パターン16Aの搭載位置20に順次ICチップ22Aを搭載することができる。
これにより、ICチップ22Aの各外部端子24Aの少なくとも先端が光硬化性配線パターン16Aの中に没入される。このとき、必要に応じて、基板輪郭58Bの位置及び姿勢、または、光硬化性配線パターン16Aの形状及び姿勢を、カメラ画像等により検知することができ、その検知結果により、チップマウンタの搭載ヘッドの位置決めをすることができる。搭載ユニット3AでICチップ22Aの搭載をしている間に、同時に、配線形成材料供給ユニット2Aでは、上述した光硬化性配線パターンの形成工程を行う。
(4)1または複数のICチップ22Aの基板素材50Bへの搭載が終了すると、遮光板60Aが遮光位置にある場合は、遮光板移動装置62により遮光板60Aを、遮光位置から開放位置に移動させる。その後、一対のスプロケット56を回転させることで、基板素材50Bの光硬化性配線パターン16Aが形成された部分を光照射ユニット4まで送る。なお、遮光板60Aが開放位置にある場合は、そのままの状態で基板素材50Bを送る。
次に、遮光板移動装置62により遮光板60Aを、開放位置から遮光位置に移動させる。その後、光照射ユニット4Aで1または複数セットの光硬化性配線パターン16Aに光を照射することで、1または複数セットの光硬化性配線パターン16Aを硬化させる。これにより、アンテナ回路28Aを形成するとともに、同時に、アンテナ回路28Aと外部端子24Aとを接合する。
このとき、図17に示したように、一対のスプロケット56の間に張り渡された基板素材50Bの下面(第2表面)側から、基板素材50Bを透過させた光を光硬化性配線パターン16Aに照射する。光照射ユニット4でアンテナ回路28Aを形成している間に、同時に、搭載ユニット3Aでは、上述したICチップ22Aの搭載工程を行う。
(5)上記の1または複数セットのアンテナ回路28Aの形成、並びに外部端子24Aの接合が終了すると、光源26Aによる光の照射を停止する。その後、遮光板移動装置62により遮光板60Aを、遮光位置から開放位置に移動させる。その状態で、一対のスプロケット56を回転させて、アンテナ回路28Aが形成された1または複数の基板14Aを電子部品実装構造体回収ユニット5Aの方向に送る。以下の工程は、実施形態2で説明したのと同様である。
以上のように、ライン10Bによれば、未だベアチップ部品が搭載されていない基板の光硬化性配線パターンに光を照射させないように、搭載ユニット3Aと光照射ユニット4Aとの間に遮光手段が設けられているので、コストアップを抑えながら、アンテナ回路の形成、並びに、アンテナ回路とベアチップ部品の外部端子との接合を同時に実行することが可能となる。
図18に、実施形態3の遮光手段の変形例を示す。図18(a)は、実装面側に配置された、一方の遮光板60Aの変形例を示し、図示例の遮光板60Cは、下端部(基板素材側端部)に基板素材50の送りの方向と平行に突出する突部64Aが設けられている。図18(b)は、他方の遮光板60Bの変形例を示し、図示例の遮光板60Dは、上端部(基板素材側端部)に基板素材50の送りの方向と平行に突出する突部64Bが設けられている。
図19(a)に示すように、遮光板60Aおよび60Bでは、基板素材50の主面に対して斜めに入射した光66が、屈折により、搭載ユニット3A側(図の左側)に漏れることも考えられる。その点、遮光板60Aおよび60Bの少なくとも一方に、突部64Aおよび64Bを設けることで、図19(b)に示す遮光板60Cおよび60Dのように、基板素材50の主面に対して斜めに入射した光も有効に遮光することが可能となる。このとき、突部64Aおよび64Bの基板素材50との対向面68Aおよび68Bは、光の反射を避けるためにつや消しとし、黒色とするのが好ましい。
(実施形態4)
以下、図20および図21を参照して、本発明のさらに他の実施形態を説明する。
図20は、本実施形態に係る電子部品実装構造体を、マザー基板等の別の基板に実装した様子を示す正面図である。
図20の例では、電子部品実装構造体としての電子部品パッケージ40Cが、別の基板であるマザー基板70に実装されている。電子部品パッケージ40Cは、電子部品としての2つの積層半導体22Dおよび22Eと、ガラスインターポーザ14Cとを含んでいる。
積層半導体22Dは、それぞれがベアチップ部品であるCPU(Central Processing Unit:中央演算装置)72Aと、2つのメモリ72Bおよび72Cとを積層し、それらの間を、複数の貫通電極74で接続したものである。同様に、積層半導体22Eは、それぞれがベアチップ部品であるGPU(Graphics Processing Unit:グラフィックス・プロセッシング・ユニット)72Dと、2つのメモリ72Eおよび72Fとを積層し、それらの間を、複数の貫通電極74で接続したものである。
積層半導体22Dおよび22Eのそれぞれの貫通電極74の一端(図で下端)は、積層半導体22Dおよび22Eのそれぞれの下面(または、ガラスインターポーザ14C側の面)に突設された外部端子24Fと接続されている。
ガラスインターポーザ14Cは、例えばマトリックス状に形成された複数の厚み方向の貫通孔を有しており、それぞれの貫通孔には、中継電極82が形成されている。各中継電極82の一端(図で下端)は、ガラスインターポーザ14Cの下面(または、マザー基板70側の面)に突設された半田バンプ84と接続されている。中継電極82のうちの少なくとも一部分の他端(図で上端)は、それぞれ、ガラスインターポーザ14Cの上面(または、電子部品パッケージ40Cの実装面)に外部端子24Fと対応して形成された、複数のランド電極28Dと接続されている。各外部端子24Fは、ランド電極28Dの内部に少なくとも一部分が没入した状態で、ランド電極28Dと接合されている。
図21に、図2Aおよび図2Bに示したのと同様のコンベア6Aに、実施形態1と同様のキャリアボード12が一定の間隔で載せられ、それぞれの、キャリアボードの上にガラスインターポーザが載せられている様子を、コンベアの上面図により示す。図示例のキャリアボード12は、実施形態1と同様に光透過性を有している。図21の左端(a)の状態では、ガラスインターポーザ14Cの上面で複数のランド電極28Dを形成すべき位置に、電極前駆体16Dが形成されている。ここで、電極前駆体16Dは、上述した配線形成材料(例えば導電性インク)を使用して形成することができる。電極前駆体16Dの形成は、図1の配線形成材料供給ユニット2を使用して実行することができる。そのような配線形成材料供給ユニット2には、上述した塗装装置または印刷装置を含ませることができる。
図21の中央の状態(b)では、実施形態1と同様の搭載ユニット3によって、外部端子24Fを有する電子部品としての積層半導体22Fが、外部端子24Fが電極前駆体16Dに着地するように、ガラスインターポーザ14Cの上面の搭載位置20に搭載されている。このとき、図4で示したのと同様に、外部端子24Fの一部分は、電極前駆体16Dの内部に没入している。
図21の右端(c)の状態では、実施形態1と同様の光照射ユニット4によって、電極前駆体16Dに光を照射して硬化させることで、ランド電極28Dが形成されている。このとき、同時に、外部端子24Fがランド電極28Dの内部に没入した状態でランド電極28Dと接合される。よって、部品実装基板の生産性を向上させることができるとともに、高い接続信頼性が得られる。その結果、上述したアンダーフィル材等の使用を省略することもできる。また、外部端子と基板電極とを接合するときに、電子部品やガラスインターポーザを加熱したり、高い圧力を掛けたりすることがないので、ガラスインターポーザに例えば厚みが0.1mm程度の薄板ガラスを使用することも可能となり、部品実装基板を小型化および薄型化することが容易となる。
ここで、図3および図6に示したアンテナ回路基板14Aには、ガラスインターポーザ14Cと同様のガラスインターポーザを使用することができる。そのようなガラスインターポーザの一方の主面に実施形態1と同じ手順でアンテナ回路用の光硬化性配線パターン16Aを形成するとともに、端子接合位置で外部端子24Aとアンテナ回路28Aとを接合することで、実施形態1と同様に、生産性と接続信頼性とを向上させることができる。また、この場合には、ガラスインターポーザには積層半導体ではなく、単層のICチップを実装することもできる。
本発明によれば、基板表面の導電性配線パターンに電子部品の外部端子が没入された状態で接合されている。これにより、電子部品と導電性配線パターンとの間の高い接続信頼性が得られる。よって、本発明は、液晶表示モジュール、ICカードなどに好適に適用することができる。
本発明を現時点での好ましい実施態様に関して説明したが、そのような開示を限定的に解釈してはならない。種々の変形及び改変は、上記開示を読むことによって本発明に属する技術分野における当業者には間違いなく明らかになるであろう。したがって、添付の請求の範囲は、本発明の真の精神及び範囲から逸脱することなく、すべての変形及び改変を包含する、と解釈されるべきものである。
1…基板供給ユニット、2…配線形成材料供給ユニット、3…搭載ユニット、4…光照射ユニット、5…電子部品実装基板回収ユニット、6…移動手段、6A…コンベア、6B…送り装置、7…ボード支持部、10、10A…ライン、12…キャリアボード、14…基板、14A…アンテナ回路基板、14B…回路基板、14C…ガラスインターポーザ、16、16A〜16C…光硬化性配線パターン、18、18A…端子接合位置、20、20A…搭載位置、22A…ICチップ、22B…液晶ドライバ、22D、22E…積層半導体、24、24A〜24C…外部端子、24D…ダミー電極、26、26A…光源、28…導電性配線パターン、28A…アンテナ回路、28B…接続回路、28D…ランド電極、32…金属ナノ粒子、34…分散剤、40…ICカード、40A…COFパッケージ
図12Aに、テープ状のフィルムからなる基板素材の一例を上面図により示す。図示例の基板素材50Aは、液晶ドライバおよび液晶パネルを含む電子部品実装構造体(COF(Chip On Film) パッケージ)用の基板素材であり、幅方向(X軸に平行な方向)の両端部には、長手方向(Y軸に平行な方向)に所定の間隔で並ぶように複数のスプロケット孔51が形成されている。基板素材50Aが一定の張力を保つように、スプロケット孔51を一対のスプロケット56と係合させ、その状態で、一対のスプロケット56を回転させることで、基板素材50が、基板供給ユニット1Aから、配線形成材料供給ユニット2A、搭載ユニット3A、及び光照射ユニット4Aを経て、電子部品実装構造体回収ユニット5Aまで長手方向に送られる。
(1)未だ接続回路28B及び28Cが形成されていない基板素材50Aを、基板供給ユニット1Aにおいて、巻き出しロール52に巻き付けた状態でセットする。そして、巻き出しロール52から巻出した基板素材50Aを、一対のスプロケット56に、十分な張力を与えながら掛け渡し、その状態でさらに一対のスプロケット56を回転させながら、基板素材50の先端を巻き取りロール54に所定長さだけ巻き取らせる。
(2)基板素材50の1つの基板輪郭58Aを配線形成材料供給ユニット2Aでカメラ画像等により認識し、その基板輪郭58Aが配線形成材料供給ユニット2Aにおける材料供給位置に到達すると、基板素材50Aの送りを止める。
(4)1または複数の液晶ドライバ22Bの基板素材50Aへの搭載が終了すると、一対のスプロケット56を回転させることで、基板素材50Aの光硬化性配線パターン16Bおよび16Cが形成された部分を光照射ユニット4まで送る。光照射ユニット4で1または複数セットの光硬化性配線パターン16Bおよび16Cに光を照射することで、1または複数セットの光硬化性配線パターン16Bおよび16Cを硬化させる。これにより、接続回路28B及び28Cを形成するとともに、同時に、接続回路28B及び28Cと外部端子24Cとを接合する。このとき、図11に示したように、一対のスプロケット56の間に張り渡された基板素材50Aの下面(第2表面)側から、基板素材50Aを透過させた光を光硬化性配線パターン16Bおよび16Cに照射する。
(4)1または複数のICチップ22Aの基板素材50Bへの搭載が終了すると、一対のスプロケット56を回転させることで、基板素材50Bの光硬化性配線パターン16Aが形成された部分を光照射ユニット4まで送る。光照射ユニット4で1または複数セットの光硬化性配線パターン16Aに光を照射することで、1または複数セットの光硬化性配線パターン16Aを硬化させる。これにより、アンテナ回路28Aを形成するとともに、同時に、アンテナ回路28Aと外部端子24Aとを接合する。このとき、図11に示したように、一対のスプロケット56の間に張り渡された基板素材50Bの下面(第2表面)側から、基板素材50Bを透過させた光を光硬化性配線パターン16Aに照射する。
(4)1または複数の液晶ドライバ22Bの基板素材50Aへの搭載が終了すると、遮光板60Aが遮光位置にある場合は、遮光板移動装置62により遮光板60Aを、遮光位置から開放位置に移動させる。その後、一対のスプロケット56を回転させることで、基板素材50Aの光硬化性配線パターン16Bおよび16Cが形成された部分を光照射ユニット4まで送る。なお、遮光板60Aが開放位置にある場合は、そのままの状態で基板素材50を送る。
次に、遮光板移動装置62により遮光板60Aを、開放位置から遮光位置に移動させる。その後、光照射ユニット4で1または複数セットの光硬化性配線パターン16Bおよび16Cに光を照射することで、1または複数セットの光硬化性配線パターン16Bおよび16Cを硬化させる。これにより、接続回路28B及び28Cを形成するとともに、同時に、接続回路28B及び28Cと外部端子24Cとを接合する。
このとき、図17に示したように、一対のスプロケット56の間に張り渡された基板素材50Aの下面(第2表面)側から、基板素材50Aを透過させた光を光硬化性配線パターン16Bおよび16Cに照射する。光照射ユニット4で接続回路28B及び28Cを形成している間に、同時に、搭載ユニット3Aでは、上述した液晶ドライバ22Bの搭載工程を行う。
(5)上記の1または複数セットの接続回路28B及び28Cの形成、並びに外部端子24の接合が終了すると、光源26Aによる光の照射を停止する。その後、遮光板移動装置62により遮光板60Aを、遮光位置から開放位置に移動させる。その状態で、一対のスプロケット56を回転させて、接続回路28B及び28Cが形成された1または複数の基板14Aを電子部品実装構造体回収ユニット5Aの方向に送る。以下の工程は、実施形態2で説明したのと同様である。

Claims (15)

  1. 基板と、
    前記基板の表面に形成された導電性配線パターンと、
    前記導電性配線パターンの端子接合位置を内包する、前記基板の表面の搭載位置に搭載された、外部端子を有する電子部品と、を含み、
    前記外部端子が、前記端子接合位置で、前記導電性配線パターンの内部に没入した状態で、前記導電性配線パターンと接合されている、電子部品実装構造体。
  2. 前記導電性配線パターンが、流動性を有する光硬化性の配線形成材料から形成されており、
    前記配線形成材料が、平均粒子径が1〜10nmのCu粒子を含む、請求項1記載の電子部品実装構造体。
  3. 前記電子部品の前記外部端子が、少なくとも最表面にCuを含む、請求項1または2記載の電子部品実装構造体。
  4. 前記基板が、フィルム状の基板である、請求項1〜3のいずれか1項に記載の電子部品実装構造体。
  5. 前記基板が、光透過性を有する、請求項1〜4のいずれか1項に記載の電子部品実装構造体。
  6. 基板と、
    前記基板の表面に形成されたアンテナ回路と、
    前記アンテナ回路の端子接合位置を内包する、前記基板の表面の搭載位置に搭載された、外部端子を有するベアチップ部品と、を含み、
    前記外部端子が、前記端子接合位置で、前記アンテナ回路の内部に没入した状態で、前記アンテナ回路と接合されている、ICカード。
  7. 前記導電性配線パターンが、流動性を有する光硬化性の配線形成材料から形成されており、
    前記配線形成材料が、平均粒子径が1〜10nmのCu粒子を含む、請求項6記載のICカード。
  8. 前記基板が、ポリエチレンテレフタラート、ポリエチレンナフタレート、ポリエチレン、ポリプロピレン、ポリブチレンテレフタレート、ポリフェニルスルフィド、ポリエーテルエーテルケトン、ポリカーボネート、液晶ポリマー、ポリスチレン、アクリル樹脂、ポリアセタール、ポリフェニルエーテル、アクリロニトリル−スチレン共重合体、およびアクリロニトリル−ブタジエン−スチレン共重合樹脂より選択される少なくとも一種を含む、請求項6または7記載のICカード。
  9. 前記基板が、フィルム状の基板である、請求項6〜8のいずれか1項に記載のICカード。
  10. 前記基板が、光透過性を有する、請求項6〜9のいずれか1項に記載のICカード。
  11. フィルム状の基板と、
    前記基板の表面に形成された導電性配線パターンと、
    前記導電性配線パターンの端子接合位置を内包する、前記基板の表面の搭載位置に搭載された、外部端子を有する第1電子部品と、
    前記導電性配線パターンにより前記第1電子部品と接続された第2電子部品と、を含み、
    前記第1電子部品の前記外部端子が、前記端子接合位置で、前記導電性配線パターンの内部に没入した状態で、前記導電性配線パターンと接合されている、COFパッケージ。
  12. 前記第1電子部品が液晶ドライバであり、前記第2電子部品が液晶パネルである、請求項11記載のCOFパッケージ。
  13. 前記導電性配線パターンが、流動性を有する光硬化性の配線形成材料から形成されており、
    前記配線形成材料が、平均粒子径が1〜10nmのCu粒子を含む、請求項11または12記載のCOFパッケージ。
  14. 前記基板が、ポリエチレンテレフタラート、ポリエチレンナフタレート、ポリエチレン、ポリプロピレン、ポリブチレンテレフタレート、ポリフェニルスルフィド、ポリエーテルエーテルケトン、ポリカーボネート、液晶ポリマー、ポリスチレン、アクリル樹脂、ポリアセタール、ポリフェニルエーテル、アクリロニトリル−スチレン共重合体、およびアクリロニトリル−ブタジエン−スチレン共重合樹脂より選択される少なくとも一種を含む、請求項11〜13のいずれか1項に記載のCOFパッケージ。
  15. 前記基板が、光透過性を有する、請求項11〜14のいずれか1項に記載のCOFパッケージ。
JP2014523553A 2012-07-04 2013-02-21 電子部品実装構造体、icカード、cofパッケージ Expired - Fee Related JP6128495B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012150649 2012-07-04
JP2012150649 2012-07-04
PCT/JP2013/000991 WO2014006787A1 (ja) 2012-07-04 2013-02-21 電子部品実装構造体、icカード、cofパッケージ

Publications (2)

Publication Number Publication Date
JPWO2014006787A1 true JPWO2014006787A1 (ja) 2016-06-02
JP6128495B2 JP6128495B2 (ja) 2017-05-17

Family

ID=49881565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523553A Expired - Fee Related JP6128495B2 (ja) 2012-07-04 2013-02-21 電子部品実装構造体、icカード、cofパッケージ

Country Status (4)

Country Link
US (1) US9516749B2 (ja)
JP (1) JP6128495B2 (ja)
CN (1) CN104412724A (ja)
WO (1) WO2014006787A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150106488A (ko) * 2014-03-11 2015-09-22 삼성디스플레이 주식회사 백라이트 유닛 및 이의 제조 방법
JP6630053B2 (ja) * 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
US10028420B2 (en) * 2015-05-22 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Sheet for shielding against electromagnetic waves and wireless power charging device
US9955614B2 (en) * 2015-05-22 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Sheet for shielding against electromagnetic waves and wireless power charging device
US9847310B2 (en) * 2015-07-18 2017-12-19 Semiconductor Components Industries, Llc Flip chip bonding alloys
US10115716B2 (en) 2015-07-18 2018-10-30 Semiconductor Components Industries, Llc Die bonding to a board
JP6533139B2 (ja) * 2015-09-25 2019-06-19 トッパン・フォームズ株式会社 電子部品実装体の製造方法
CN105810133A (zh) * 2016-05-19 2016-07-27 成都零线科技有限公司 一种动车站信息显示模拟系统
FR3061801A1 (fr) * 2017-01-12 2018-07-13 Commissariat Energie Atomique Procede de connexion electrique entre au moins deux elements
CN110494812B (zh) * 2017-04-26 2022-06-24 富士通株式会社 生产计划生成装置、生产计划生成程序及生产计划生成方法
DE102017208435B4 (de) * 2017-05-18 2024-04-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verkapseln eines Halbleiterchips in einem Gehäuse
US10600755B2 (en) * 2017-08-10 2020-03-24 Amkor Technology, Inc. Method of manufacturing an electronic device and electronic device manufactured thereby
IT201700104682A1 (it) * 2017-09-19 2019-03-19 Magneti Marelli Spa Unita' elettronica per veicoli
DE102017129625B3 (de) * 2017-12-12 2019-05-23 Mühlbauer Gmbh & Co. Kg Verfahren und Vorrichtung zur Bestückung einer Antennenstruktur mit einem elektronischen Bauelement
JP7022595B2 (ja) * 2018-01-17 2022-02-18 スタンレー電気株式会社 電子デバイス、およびその製造方法
US20220053647A1 (en) * 2018-09-14 2022-02-17 Showa Denko Materials Co., Ltd. Electronic component and method for manufacturing electronic component
CN111755620A (zh) 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装
WO2023182035A1 (ja) * 2022-03-23 2023-09-28 富士フイルム株式会社 印刷システム、及び機能性パターンを有する電気部品実装基板の製造方法

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5271679A (en) * 1975-12-12 1977-06-15 Matsushita Electric Ind Co Ltd Printed circuit board
JPS6175488A (ja) * 1984-09-19 1986-04-17 Toshiba Corp Icカ−ドの製造方法
JPS62270393A (ja) * 1986-05-20 1987-11-24 株式会社東芝 Icカ−ド及びその製造方法
JPH11161763A (ja) * 1997-11-28 1999-06-18 Sony Corp アンテナ回路を具備した非接触型カード媒体および製造方法
JP2000200332A (ja) * 1999-01-07 2000-07-18 Matsushita Electric Ind Co Ltd 非接触icカ―ドの製造方法
JP2000294577A (ja) * 1999-04-06 2000-10-20 Sony Chem Corp 半導体装置
JP2001093934A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2001217639A (ja) * 2000-01-31 2001-08-10 Toppan Forms Co Ltd 非接触型データ送受信体用アンテナ
US6281048B1 (en) * 1998-04-30 2001-08-28 Schlumberger Systemes Method of making an electronic component, and an electronic component
WO2001075789A1 (fr) * 2000-04-04 2001-10-11 Toray Engineering Company, Limited Procede de production de boitier cof
JP2002057423A (ja) * 2000-08-07 2002-02-22 Matsushita Electric Ind Co Ltd 導電性ペーストを用いた回路基板とその製造方法
JP2002231762A (ja) * 2001-02-01 2002-08-16 Toppan Forms Co Ltd Icチップの実装方法とicチップ実装体
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
US6677186B1 (en) * 1999-03-12 2004-01-13 Gemplus Method for making an electronic device such as a contactless card
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
JP2005111928A (ja) * 2003-10-10 2005-04-28 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法並びに電子回路装置の製造装置
US6957481B1 (en) * 1998-03-09 2005-10-25 Gemplus Method for making contactless cards
JP2006019606A (ja) * 2004-07-05 2006-01-19 Sony Corp 電子部品の製造方法および電子部品ならびにicカード
WO2006109627A1 (ja) * 2005-04-06 2006-10-19 Toagosei Co., Ltd. 導電性ペースト及び回路基板並びに回路物品及びその製造方法
JP2007042087A (ja) * 2005-07-04 2007-02-15 Hitachi Ltd Rfidタグ及びその製造方法
JP2008130579A (ja) * 2006-11-16 2008-06-05 Seiko Epson Corp 電子基板の製造方法及び多層配線基板の製造方法
JP2009266134A (ja) * 2008-04-29 2009-11-12 Shinwa Kogyo Kk 非接触カード又はタグ用アンテナの製造方法並びに非接触カード又はタグ用アンテナ
JP2009286934A (ja) * 2008-05-30 2009-12-10 Toshiba Corp Cuナノ粒子分散インク組成物

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP2002197435A (ja) 2000-12-27 2002-07-12 Toppan Forms Co Ltd 電子線を用いた非接触型icメディアのアンテナ回路の形成方法およびアンテナ回路を備えた非接触型icメディア
JP2005327985A (ja) 2004-05-17 2005-11-24 Seiko Epson Corp 電極間接続構造、電極間接続方法、及び電子機器
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
JP4843978B2 (ja) 2005-03-28 2011-12-21 凸版印刷株式会社 薄膜トランジスタの形成方法
US7935892B2 (en) * 2005-04-14 2011-05-03 Panasonic Corporation Electronic circuit device and method for manufacturing same
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
US20100052163A1 (en) * 2007-04-27 2010-03-04 Nec Corporation Semiconductor device, method of manufacturing same and method of repairing same
CN101348634B (zh) * 2007-07-20 2010-08-04 北京化工大学 一种光固化喷墨纳米导电油墨及其制备方法和使用方法
JP2009124032A (ja) 2007-11-16 2009-06-04 Shinshu Univ 印刷式電子回路基板の製造方法
JP2010219235A (ja) 2009-03-16 2010-09-30 Toppan Forms Co Ltd 部品実装基板およびその製造方法
JP5099064B2 (ja) 2009-04-07 2012-12-12 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
JP2012028672A (ja) 2010-07-27 2012-02-09 Tokyo Electron Ltd 配線の製造方法、半導体装置の製造方法、3次元半導体集積回路及びその製造方法、並びに配線製造装置
JP5715851B2 (ja) 2011-02-24 2015-05-13 東芝テック株式会社 ナノ粒子インク組成物を用いた印刷物の製造方法
JP5488767B2 (ja) * 2011-07-14 2014-05-14 株式会社村田製作所 無線通信デバイス

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5271679A (en) * 1975-12-12 1977-06-15 Matsushita Electric Ind Co Ltd Printed circuit board
JPS6175488A (ja) * 1984-09-19 1986-04-17 Toshiba Corp Icカ−ドの製造方法
JPS62270393A (ja) * 1986-05-20 1987-11-24 株式会社東芝 Icカ−ド及びその製造方法
JPH11161763A (ja) * 1997-11-28 1999-06-18 Sony Corp アンテナ回路を具備した非接触型カード媒体および製造方法
US6957481B1 (en) * 1998-03-09 2005-10-25 Gemplus Method for making contactless cards
US6281048B1 (en) * 1998-04-30 2001-08-28 Schlumberger Systemes Method of making an electronic component, and an electronic component
JP2000200332A (ja) * 1999-01-07 2000-07-18 Matsushita Electric Ind Co Ltd 非接触icカ―ドの製造方法
US6677186B1 (en) * 1999-03-12 2004-01-13 Gemplus Method for making an electronic device such as a contactless card
JP2000294577A (ja) * 1999-04-06 2000-10-20 Sony Chem Corp 半導体装置
JP2001093934A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2001217639A (ja) * 2000-01-31 2001-08-10 Toppan Forms Co Ltd 非接触型データ送受信体用アンテナ
WO2001075789A1 (fr) * 2000-04-04 2001-10-11 Toray Engineering Company, Limited Procede de production de boitier cof
JP2002057423A (ja) * 2000-08-07 2002-02-22 Matsushita Electric Ind Co Ltd 導電性ペーストを用いた回路基板とその製造方法
JP2002231762A (ja) * 2001-02-01 2002-08-16 Toppan Forms Co Ltd Icチップの実装方法とicチップ実装体
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
JP2005111928A (ja) * 2003-10-10 2005-04-28 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP2006019606A (ja) * 2004-07-05 2006-01-19 Sony Corp 電子部品の製造方法および電子部品ならびにicカード
WO2006109627A1 (ja) * 2005-04-06 2006-10-19 Toagosei Co., Ltd. 導電性ペースト及び回路基板並びに回路物品及びその製造方法
JP2007042087A (ja) * 2005-07-04 2007-02-15 Hitachi Ltd Rfidタグ及びその製造方法
JP2008130579A (ja) * 2006-11-16 2008-06-05 Seiko Epson Corp 電子基板の製造方法及び多層配線基板の製造方法
JP2009266134A (ja) * 2008-04-29 2009-11-12 Shinwa Kogyo Kk 非接触カード又はタグ用アンテナの製造方法並びに非接触カード又はタグ用アンテナ
JP2009286934A (ja) * 2008-05-30 2009-12-10 Toshiba Corp Cuナノ粒子分散インク組成物

Also Published As

Publication number Publication date
CN104412724A (zh) 2015-03-11
JP6128495B2 (ja) 2017-05-17
US9516749B2 (en) 2016-12-06
WO2014006787A1 (ja) 2014-01-09
US20150163903A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
JP6128495B2 (ja) 電子部品実装構造体、icカード、cofパッケージ
JP2014017364A (ja) 部品実装基板の製造システム、および製造方法
US10178769B2 (en) Bonded assembly and display device including the same
US9332649B2 (en) Flexible printed circuit board for packaging semiconductor device and method of producing the same
JP6032637B2 (ja) 部品実装基板の製造システム及び製造方法
US9756728B2 (en) Component-mounted structure
TW200419273A (en) Circuit substrate, installing structure of semiconductor component with bump, electro-optic device and electronic machinery
JP2018056277A (ja) 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP2018056278A (ja) 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
US11044809B2 (en) Flexible circuit board, display panel, and display module
US10986726B2 (en) Flexible circuit board for all-in-one chip on film, chip package including same, and electronic device including same
CN107078071B (zh) 连接体的制造方法、电子部件的连接方法、连接体
JP2014013827A (ja) 部品実装基板の製造システム、および製造方法
JP6752669B2 (ja) 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP2014013828A (ja) Icカードの製造システム、および製造方法
KR20160000621A (ko) 인쇄법을 이용한 ffc 케이블 제조장치 및 그 제조방법
JP2014013830A (ja) Icカードの製造システム、および製造方法
JP2014013829A (ja) 部品実装基板の製造システム、および製造方法
JP7027390B2 (ja) 接続体及び接続体の製造方法
JP2011180162A (ja) 異方性導電材塗布装置,異方性導電材塗布方法,表示パネルモジュール組立装置、及び表示パネルモジュール組立方法
JP6783537B2 (ja) 接続体の製造方法
KR20150017591A (ko) Ito를 이용한 연성 회로 기판 및 그 제조 방법
KR20090106777A (ko) 도전성 입자가 부착된 전극을 구비한 연성회로기판 및테이프 캐리어 패키지
JP6370562B2 (ja) 接続体の製造方法、フレキシブル基板の接続方法、接続体及びフレキシブル基板
US10658201B2 (en) Carrier substrate for a semiconductor device and a method for forming a carrier substrate for a semiconductor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R151 Written notification of patent or utility model registration

Ref document number: 6128495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees