JP2002231762A - Ｉｃチップの実装方法とｉｃチップ実装体 - Google Patents

Ｉｃチップの実装方法とｉｃチップ実装体

Info

Publication number
JP2002231762A
JP2002231762A JP2001025876A JP2001025876A JP2002231762A JP 2002231762 A JP2002231762 A JP 2002231762A JP 2001025876 A JP2001025876 A JP 2001025876A JP 2001025876 A JP2001025876 A JP 2001025876A JP 2002231762 A JP2002231762 A JP 2002231762A
Authority
JP
Japan
Prior art keywords
chip
conductive pattern
hole
bump
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001025876A
Other languages
English (en)
Inventor
Kazunari Kodama
一成 児玉
Yasuhiro Endo
康博 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Edge Inc
Original Assignee
Toppan Forms Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Forms Co Ltd filed Critical Toppan Forms Co Ltd
Priority to JP2001025876A priority Critical patent/JP2002231762A/ja
Publication of JP2002231762A publication Critical patent/JP2002231762A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】アンテナなどの導電パターンとＩＣチップのバ
ンプとの接続が確実に行なえるようにし、ＩＣチップを
実装した製品におけるＩＣチップと導電パターンとの接
続信頼性を確保する。 【解決手段】基板１にバンプ５に対応した貫通孔６を設
けて、貫通孔６にバンプ５が位置するようにしてＩＣチ
ップ３を基板１に固定し、ＩＣチップ取付面側とは反対
側の面に、貫通孔６の位置を接続端部８とする導電パタ
ーン２を設けて、貫通孔６内のバンプ５と導電パターン
２とを接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＩＣチップの実装方
法、およびＩＣチップ実装体に関するものである。
【０００２】
【発明が解決しようとする課題】従来、非接触型ＩＣタ
グなどのように非接触状態でデータの送受信を行ってデ
ータの記録、消去などが行なえる情報記録メディア（Ｒ
Ｆ−ＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ ＩＤｅｎｔ
ｉｆｉｃａｔｉｏｎ））の用途に多く用いられる非接触
型データ送受信体は、シート状の基材に導電パターンで
あるアンテナを配置し、そのアンテナにＩＣチップを実
装した構成を有している。この非接触型データ送受信体
のアンテナにあっては、導電ペーストにより印刷形成し
たりエッチング手法により形成しているとともに、ＩＣ
チップにあってはアンテナのチップ取付部位である接続
端部（導電ペーストにより形成された導電層）に突き刺
さって導通を図るバンプを備えたものが採用されてい
る。
【０００３】ところで、上記非接触型データ送受信体な
どのようにバンプを備えるＩＣチップを実装する場合、
従来では基材に形成されたアンテナにＩＣチップをフェ
イスダウンの状態（バンプがアンテナに向いている状
態）にしてそのアンテナとの間に接着層を介在させて実
装しているが、ＩＣチップの実装時に、ＩＣチップと接
着層硬化の際の圧熱処理（接着層を構成する接着剤に接
着作用を生じさせるためにＩＣチップと基材とを挟み込
み圧力、熱を加えて、接着層を硬化させる処理）におい
て、ＩＣチップ上面からの加熱では十分に接着層の硬化
が制御できないという問題がある。そして、基材裏面側
からの加熱を併用する手段も考えられているが、ＩＣチ
ップの実装に係る装置が複雑化してその装置のメンテナ
ンスが困難になり、非接触型データ送受信体などのＩＣ
実装製品の製造コストを引き上げるという問題もあっ
た。
【０００４】さらに、ＩＣチップのバンプを基材上の導
電パターンであるアンテナに圧着させる際に、アンテナ
の変形による接触不良やアンテナ短絡などが生じ易く、
このため上述したように接着剤による接着層を形成して
導電パターンとバンプとの間に介在させるようにし、接
続信頼性を主に実装接着剤の特性に多く依存している
が、導電パターンとバンプとの接点を多くするというも
のではなく、両者の接続を確保するための根本的な解決
には至っていない。そこで本発明は上記事情に鑑み、ア
ンテナなどの導電パターンとＩＣチップのバンプとの接
続が確実に行なえるようにすることを課題とし、ＩＣチ
ップを実装した製品におけるＩＣチップと導電パターン
との接続信頼性を確保することを目的とするものであ
る。
【０００５】
【課題を解決するための手段】本発明は上記課題を考慮
してなされたもので、接続端子であるバンプを有するＩ
Ｃチップを基板に実装するにあたり、前記基板に前記バ
ンプに対応した貫通孔を設けて、該貫通孔にバンプが位
置するようにしてＩＣチップを基板に固定し、基板にお
けるＩＣチップ取付面側とは反対側の面に、前記貫通孔
の位置を接続端部とする導電パターンを設けて、貫通孔
内のバンプと前記導電パターンとを接続することを特徴
とするＩＣチップの実装方法を提供して、上記課題を解
消するものである。そして、本発明において、上記導電
パターンは、ＩＣチップ固定後において貫通孔内のバン
プに接続するようにして上記反対側の面に設けられた導
電材からなるものとすることが可能である。また、上記
導電パターンは、ＩＣチップ固定前において上記反対側
の面に設けられた先付け導電材と、ＩＣチップ固定後に
おいて貫通孔内のバンプから前記先付け導電材に亘って
接続するようにして反対側の面に設けられた後付け導電
材とからなるものとすることが可能である。
【０００６】また、もう一つの発明は、基板に設けた貫
通孔に接続端子であるバンプを位置させてＩＣチップが
固定され、前記基板におけるＩＣチップ取付面側とは反
対側の面に設けた導電パターンが、貫通孔内のバンプに
接続されていることを特徴とするＩＣチップ実装体であ
り、このＩＣチップ実装体を提供して、上記課題を解消
するものである。
【０００７】
【発明の実施の形態】つぎに本発明を図１と図２に示す
実施の形態に基づいて詳細に説明する。図面は基材１に
設けられたアンテナである導電パターン２にＩＣチップ
３を接続した非接触型データ送受信体４でのＩＣチップ
の実装を示している。用いられる基材１としては、ガラ
ス繊維、アルミナ繊維、ポリエステル繊維、ポリアミド
繊維などの無機または有機繊維からなる織布、不織布、
マット、紙あるいはこれらを組み合わせたもの、あるい
はこれらに樹脂ワニスを含浸させて成形した複合基材、
ポリアミド系樹脂基材、ポリエステル系樹脂基材、ポリ
オレフィン系樹脂基材、ポリイミド系樹脂基材、エチレ
ン・ビニルアルコール共重合体基材、ポリビニルアルコ
ール系樹脂基材、ポリ塩化ビニル系樹脂基材、ポリ塩化
ビニリデン系樹脂基材、ポリスチレン系樹脂基材、ポリ
カーボネート系樹脂基材、アクリロニトリルブタジエン
スチレン共重合系樹脂基材、ポリエーテルスルホン系樹
脂基材などのプラスチック基材、あるいはこれらにマッ
ト処理、コロナ放電処理、プラズマ処理、紫外線照射処
理、電子線照射処理、フレームプラズマ処理およびオゾ
ン処理、あるいは各種易接着処理などの表面処理を施し
たもの、などの公知のものから選択して用いることがで
きる。また、これらの基材は、顔料を用いて着色しても
よい。特にＩＣチップが紫外線に対して敏感なデバイス
を有する場合には、濃色、特に黒色に着色したものが好
ましい。
【０００８】まず、ＩＣチップ３がの実装に際して、基
材１のＩＣチップ取付部位ＡにＩＣチップ３が有するバ
ンプ５に対応して貫通孔６を設ける（（図１（ア））。
貫通孔６の穿孔形状は円の他、任意の多角形でも構わな
い。ただし、ＩＣチップ３をＩＣチップ取付部位に固定
した時にＩＣチップ自体で塞がれるようにすることが好
ましい。つぎに、ＩＣチップが配置されるＩＣチップ取
付部位Ａに、ＩＣチップ３を固定するための接着剤をデ
ィスペンス法あるいは印刷法で塗布して接着層７を設け
る（図１（イ））。前記接着剤は熱可塑性樹脂、熱硬化
性樹脂、光硬化性樹脂、電子線硬化性樹脂など、公知の
ものを用いることができる。
【０００９】ＩＣチップ３を、貫通孔６にバンプ５が位
置するようにして上記接着層７が形成されている上記部
位Ａに配置し、このＩＣチップ３を基材１に対して固定
させる（図１（ウ））。この固定化に際して必要な圧
力、及び接着材に応じて熱、光、高周波などの電磁波、
超音波などのエネルギーＦを与えることができる（図１
（エ））。この際、接着層７が上記貫通孔６に掛からな
い最大面積でＩＣチップ３と基材１との隙間を埋めるよ
うに接着剤の塗布量が調整されているとさらに好まし
い。基材１に対して透明なものを用いれば、光硬化接着
剤により基材の裏面（ＩＣチップ取付面とは反対側）か
ら光照射を行なって接着層７を硬化することも可能であ
る。
【００１０】つぎに、基材１の裏面からアンテナとなる
導電パターン２の形成を行なう。この導電パターン２の
形成に際して、導電パターン２を構成する導電材２ａと
して公知のような溶剤揮発型、熱硬化型、あるいは光硬
化型導電ペーストを用い、これら導電ペーストを印刷に
て行なう。そして、導電パターン２は上記貫通孔６の位
置を接続端部８としており、この導電パターン２を形成
するときに導電材２ａである導電ペーストが貫通孔６の
内部に入り込むようになり、その貫通孔６の内部に位置
しているバンプ５と接続した状態でこの導電パターン２
が形成されるようになる（図１（オ））。これによって
ＩＣチップ３と導電パターン２であるアンテナが接続さ
れたＩＣ実装製品である非接触型データ送受信体４が得
られる。
【００１１】上記実施の例では、ＩＣチップ３を基材１
に固定した後、ＩＣチップ取付面とは反対側の面に導電
パターン２を設けるようにしたものであるが、図２に示
すように、導電パターン２は接続端部８を除いた主体部
９のみを予め、被覆あるいは非被覆金属線の貼り付け、
エッチング、金属箔の貼り付け、金属の直接蒸着、金属
蒸着膜転写などの手法を用いて先付け導電材２ｂで形成
しておき、上述した手法によりＩＣチップ３を固定した
後、公知の溶剤揮発型、熱硬化型、あるいは光硬化型導
電ペーストを印刷あるいはディスペンスする手法を用
い、金属線、エッチング金属層、金属箔、金属蒸着膜な
どのこれら後付け導電材２ｃを貫通孔６内のバンプ５か
ら前記先付け導電材２ｂ、即ち、主体部９に亘って接続
するようにして形成してもよい。この後付け導電材２ｃ
の形成に際しても上記実施の例と同様に貫通孔６の内部
バンプ５にこの後付け導電材２ｃが接続することにな
り、先付け導電材２ｂと後付け導電材２ｃとからなる導
電パターン２がＩＣチップ３に接続されたＩＣ実装製品
である非接触型データ送受信体が得られる。
【００１２】ＩＣチップ３と導電パターン２との接続が
行なわれてＩＣチップ３の実装が終了した後、このＩＣ
チップ実装部分には物理的或いは化学的な衝撃が加わる
ことがある。そこで、ＩＣチップ実装部分を物理的或い
は化学的な衝撃から守ことができるＩＣチップ実装製品
を得るためには、ＩＣチップをＩＣチップ取付部位に固
定した後、あるいは導電パターンとＩＣチップとの接続
が行われた後、グローブトップ材などでＩＣチップ実装
部分を被覆保護すればよい。
【００１３】また、ＩＣチップが、ＥＥＰＲＯＭ（Ｅｌ
ｅｃｔｏｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ＆ Ｐｒ
ｏｇｒａｍｍａｂｌｅ ＲＯＭ：電気的書き込みと消去
が可能なＲＯＭ）のように、紫外線に敏感なディバイス
を有するＩＣチップである場合、紫外線を遮光するため
に顔料を含んだアンダーフィル材あるいはグローブトッ
プ材によりＩＣチップ実装部を被覆することが必要であ
る。この場合、接着層形成に光硬化性樹脂の接着剤を用
いることは好ましくなく、その場合にのみ、熱可塑性樹
脂、熱硬化性樹脂の接着剤にて接着層を形成する。この
ように、熱可塑性樹脂、熱硬化性樹脂の接着剤にて接着
層を形成するとＩＣチップ実装製品の製造速度が長くな
ると考えられるが、この場合においても、ＩＣチップの
バンプと導電パターンの導電材（後付け導電材を含む）
とを接続させるとき、その導電材として光硬化型導電ペ
ーストを用いれば、製造速度の向上は損なわれない。即
ち、基材に遮光タイプ（黒に着色したもの）を用いた
り、接着層の接着剤に顔料を混ぜ込むことによって容易
に遮光できて、貫通孔内に入り込んでバンプと接続する
導電材において、その種類や硬化方法を制限しないため
である。よって、ＥＥＰＲＯＭのような紫外線に敏感な
ディバイスを有するＩＣチップを実装したＩＣチップ実
装製品を得る場合でも本発明は実施できるものである。
【００１４】なお、上記実施の例は非接触型データ送受
信体を例示してＩＣチップの実装を説明したが、本発明
はこの実施の例に限定されるものではない。
【００１５】
【発明の効果】以上説明した本発明により、導電パター
ンを形成する導電材がＩＣチップのバンプに対して直接
接続されるようになるため、ＩＣチップと導電パターン
とが確実に接続されて接続信頼性が格段に向上するよう
になる。また、ＩＣチップのバンプが位置している状態
の貫通孔に接続端部が掛かるようにして導電パターンを
形成するようにしているため、導電パターンの形成に際
してその貫通孔を目視できるようにすれば、導電パター
ンを形成する印刷機などの装置による条件制御が容易に
なるとともに、接続の確認も容易に行なえるようにな
る。さらに接着層はＩＣチップ本体の基材に対する固定
に係わる部分だけとすることができ、素材コストを削減
できるなど、実用性に優れた効果を奏するものである。
【図面の簡単な説明】
【図１】本発明に係るＩＣチップの実装方法の一例を示
すもので、（ア）は貫通孔を設けた状態を示す説明図、
（イ）は接着層を形成した状態を示す説明図、（ウ）は
ＩＣチップの配置を示す説明図、（エ）はＩＣチップの
固定を示す説明図、（オ）は導電パターンの形成を示す
説明図である。
【図２】他の実施の例を示す説明図である。
【符号の説明】
１…基材 ２…導電パターン ２ａ…導電材 ２ｂ…先付け導電材 ２ｃ…後付け導電材 ３…ＩＣチップ ５…バンプ ６…貫通孔 ７…接着層 ８…接続端部 ９…主体部
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/18 Ｇ０６Ｋ 19/00 Ｈ 3/32 Ｋ Ｆターム(参考） 2C005 NA09 NA34 NB26 PA04 RA22 5B035 BB09 CA23 5E319 AA03 AA07 AB05 AC01 AC11 BB13 CC03 CD15 CD26 GG20 5E336 AA04 BB01 BC04 BC25 CC32 CC44 CC58 EE07 EE08 GG09 GG11 5F044 KK03 KK23 KK25 LL07

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】接続端子であるバンプを有するＩＣチップ
    を基板に実装するにあたり、前記基板に前記バンプに対
    応した貫通孔を設けて、該貫通孔にバンプが位置するよ
    うにしてＩＣチップを基板に固定し、基板におけるＩＣ
    チップ取付面側とは反対側の面に、前記貫通孔の位置を
    接続端部とする導電パターンを設けて、貫通孔内のバン
    プと前記導電パターンとを接続することを特徴とするＩ
    Ｃチップの実装方法。
  2. 【請求項２】上記導電パターンは、ＩＣチップ固定後に
    おいて貫通孔内のバンプに接続するようにして上記反対
    側の面に設けられた導電材からなるものである請求項１
    に記載のＩＣチップの実装方法。
  3. 【請求項３】上記導電パターンは、ＩＣチップ固定前に
    おいて上記反対側の面に設けられた先付け導電材と、Ｉ
    Ｃチップ固定後において貫通孔内のバンプから前記先付
    け導電材に亘って接続するようにして反対側の面に設け
    られた後付け導電材とからなるものである請求項１に記
    載のＩＣチップの実装方法。
  4. 【請求項４】基板に設けた貫通孔に接続端子であるバン
    プを位置させてＩＣチップが固定され、前記基板におけ
    るＩＣチップ取付面側とは反対側の面に設けた導電パタ
    ーンが、貫通孔内のバンプに接続されていることを特徴
    とするＩＣチップ実装体。
JP2001025876A 2001-02-01 2001-02-01 Ｉｃチップの実装方法とｉｃチップ実装体 Pending JP2002231762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001025876A JP2002231762A (ja) 2001-02-01 2001-02-01 Ｉｃチップの実装方法とｉｃチップ実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001025876A JP2002231762A (ja) 2001-02-01 2001-02-01 Ｉｃチップの実装方法とｉｃチップ実装体

Publications (1)

Publication Number Publication Date
JP2002231762A true JP2002231762A (ja) 2002-08-16

Family

ID=18890790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001025876A Pending JP2002231762A (ja) 2001-02-01 2001-02-01 Ｉｃチップの実装方法とｉｃチップ実装体

Country Status (1)

Country Link
JP (1) JP2002231762A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318234A (ja) * 2002-02-25 2003-11-07 Sony Corp 電子部品および電子部品の製造方法
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
KR100726414B1 (ko) 2004-03-24 2007-06-11 한국조폐공사 콤비카드 및 이의 제조방법
JP2008270740A (ja) * 2007-04-18 2008-11-06 Korea Advanced Inst Of Sci Technol 布製半導体素子のパッケージ、その取り付け方法およびその製造方法
WO2015038250A1 (en) * 2013-09-11 2015-03-19 Harris Corporation Embedded electronic packaging and associated methods
JPWO2014006787A1 (ja) * 2012-07-04 2016-06-02 パナソニックＩｐマネジメント株式会社 電子部品実装構造体、ｉｃカード、ｃｏｆパッケージ
EP3111474A1 (de) * 2014-02-28 2017-01-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum herstellen einer leiterplatte mit eingebetteten sensorchip sowie leiterplatte
WO2018142577A1 (ja) * 2017-02-03 2018-08-09 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH054482A (ja) * 1991-06-28 1993-01-14 Toshiba Corp Ｉｃ部品の製造方法
JPH07115097A (ja) * 1993-10-18 1995-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07135238A (ja) * 1993-11-10 1995-05-23 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH088293A (ja) * 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH054482A (ja) * 1991-06-28 1993-01-14 Toshiba Corp Ｉｃ部品の製造方法
JPH07115097A (ja) * 1993-10-18 1995-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07135238A (ja) * 1993-11-10 1995-05-23 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH088293A (ja) * 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318234A (ja) * 2002-02-25 2003-11-07 Sony Corp 電子部品および電子部品の製造方法
KR100726414B1 (ko) 2004-03-24 2007-06-11 한국조폐공사 콤비카드 및 이의 제조방법
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP2008270740A (ja) * 2007-04-18 2008-11-06 Korea Advanced Inst Of Sci Technol 布製半導体素子のパッケージ、その取り付け方法およびその製造方法
JPWO2014006787A1 (ja) * 2012-07-04 2016-06-02 パナソニックＩｐマネジメント株式会社 電子部品実装構造体、ｉｃカード、ｃｏｆパッケージ
WO2015038250A1 (en) * 2013-09-11 2015-03-19 Harris Corporation Embedded electronic packaging and associated methods
US9443789B2 (en) 2013-09-11 2016-09-13 Harris Corporation Embedded electronic packaging and associated methods
US9892984B2 (en) 2013-09-11 2018-02-13 Harris Corporation Embedded electronic packaging and associated methods
EP3111474A1 (de) * 2014-02-28 2017-01-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum herstellen einer leiterplatte mit eingebetteten sensorchip sowie leiterplatte
EP3111474B1 (de) * 2014-02-28 2021-06-23 AT&S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum herstellen einer leiterplatte mit eingebettetem sensorchip sowie leiterplatte
WO2018142577A1 (ja) * 2017-02-03 2018-08-09 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
JPWO2018142577A1 (ja) * 2017-02-03 2019-11-07 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置

Similar Documents

Publication Publication Date Title
US7516901B2 (en) RFID tag
US20130176739A1 (en) Flexible printed circuit for mounting light emitting element, and illumination apparatus incorporating the same
US20040004295A1 (en) Smart label web and a method for its manufacture
US6471129B2 (en) Method of fabricating a remote intelligent communications device
KR20010075628A (ko) 실장된 전자 소자를 갖는 제조품 및 그 제조 방법
JP2002231762A (ja) Ｉｃチップの実装方法とｉｃチップ実装体
JP2022529177A (ja) チップカード用の生体認証センサモジュール、およびこのようなモジュールを製造するための方法
JPH11345298A (ja) 非接触型ｉｃカード及びその製造方法
JPH11345299A (ja) 非接触型ｉｃカード及びその製造方法
JP2001035989A (ja) Ｉｃチップを有するアンテナ回路体の形成方法
JP2004514291A (ja) シリコンチップ上の集積回路のスマートラベルへの取付け方法
JP3906331B2 (ja) 手荷物用ｒｆ−ｉｄタグおよびその製造方法
US6251211B1 (en) Circuitry interconnection method
KR20100043925A (ko) 인쇄회로기판과 일체화된 알에프아이디 안테나를 구비한 전자카드 및 그 제조방법
JP4526195B2 (ja) 荷物用紙製タグおよびその製法
JP2810727B2 (ja) Ｉｃカードの製造方法
JP2004005260A (ja) エレクトロルミネッセント表示部を有したｉｃメディアおよびその製造方法
JP2785846B2 (ja) プリント基板回路
JP2002164392A (ja) Ｉｃチップの実装方法
JP3876147B2 (ja) 非接触型ｉｃメデイア
JP2003099742A (ja) Ｉｃモジュール着脱式非接触式ｉｃカード
JP2002222405A (ja) 荷物用タグおよびその製法
JP3965778B2 (ja) インレットおよびｉｃカード
WO2023228941A1 (ja) 電子部品モジュールおよびそれを備える無線通信デバイス
JP5029026B2 (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629