JPH07115097A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH07115097A
JPH07115097A JP26019893A JP26019893A JPH07115097A JP H07115097 A JPH07115097 A JP H07115097A JP 26019893 A JP26019893 A JP 26019893A JP 26019893 A JP26019893 A JP 26019893A JP H07115097 A JPH07115097 A JP H07115097A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
semiconductor device
nozzle
bump electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26019893A
Other languages
English (en)
Other versions
JP3283977B2 (ja
Inventor
Yoshihiko Nemoto
義彦 根本
Takashi Kondo
隆 近藤
Seishi Izumi
清史 出水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26019893A priority Critical patent/JP3283977B2/ja
Publication of JPH07115097A publication Critical patent/JPH07115097A/ja
Application granted granted Critical
Publication of JP3283977B2 publication Critical patent/JP3283977B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item

Abstract

(57)【要約】 【目的】 金属超微粒子４の吹き付けによって形成する
バンプ電極２１において、隣接バンプ電極２１間の接触
を防いで微細化を図る。 【構成】 半導体基板２上に、電極パッド１形成領域を
開口部とするフォトレジスト膜２０のパターンを形成
し、その上から金属超微粒子４を吹き付けて堆積させた
後、フォトレジスト膜２０およびその上に堆積された不
要な金属超微粒子４を除去してバンプ電極２１を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置の電極形
成方法、および該方法により形成された半導体装置に関
するものである。
【０００２】
【従来の技術】従来、半導体チップの電極パッドとリー
ド線とを接続するには、電極パッド上にバンプ電極を形
成し、このバンプ電極とリード線とを接続する方法が知
られている。また、近年、基板上に超微粒子をノズルに
より吹きつけて成膜するガスデポジション法（以下、
Ｇ．Ｄ法と称す）が開発され、Ｇ．Ｄ法によるバンプ形
成も行われている。
【０００３】Ｇ．Ｄ法の概要を説明する。まず、不活性
ガスで加圧した超微粒子生成室内で、金属等の原料を加
熱、蒸発させる。すると、蒸発した金属原子は不活性ガ
スとの衝突によって冷却されて凝縮し、高純度の超微粒
子を生成する。このようにして生成した超微粒子を、圧
力の高い超微粒子生成室とは別に圧力の低い成膜室を設
け、この両室間の圧力差を利用することによって不活性
ガスと共に輸送管を経て細いノズルから高速に噴射させ
る。この噴射された超微粒子を、減圧下に置かれた基板
上に衝突、付着させることにより成膜させるのがＧ．Ｄ
法である。
【０００４】このようなＧ．Ｄ法による従来のバンプ形
成方法を図２０に基づいて説明する。減圧された成膜室
内に、素子構成され電極パッド１まで形成された半導体
基板２を、稼動ステージ３上に載置する。超微粒子生成
室（図示せず）で生成された金属超微粒子４を輸送管５
により導き、それに続くノズル６から高速に噴射する。
このとき稼動ステージ３により、その上の半導体基板２
上の電極パッド１をノズル６直下に位置合わせして、輸
送管５に装備されたシャッター７を開いて金属超微粒子
４を吹き付ける。吹き付けられた金属超微粒子４は電極
パッド１上に凝集し、所定の高さを得るまで堆積してバ
ンプ電極８を形成した後、シャッター７を閉じる。この
後、稼動ステージ３により、次のバンプ電極８を形成す
る電極パッド１をノズル６直下に移動させ同様の処理を
行う。
【０００５】従来のＧ．Ｄ法によるバンプ電極８の形成
は以上のように行われていたため、金属超微粒子を堆積
する際に、横への広がりを制御するのは困難で、バンプ
電極８の形状は、下部になるほど横に広がったものであ
った。このため、隣接バンプ電極８間の接触を招き易
く、バンプ電極８間のピッチを縮小することは困難であ
った。微細な先端径のノズル６を用いて微細バンプ電極
８を微細ピッチで形成しようとすると、バンプ電極８の
形状はその上面が尖塔状となり、リード線との接合が困
難なものとなった。
【０００６】ところで、バンプ電極が形成された半導体
チップをプリント基板等へ接続するには、通常、リード
線とバンプ電極とを接合し、そのリード線をプリント基
板等の基板へ半田付け等によって接続していた。また、
貫通孔を設けたフレキシブルフィルム等の搭載基板に、
半導体チップのバンプ電極等の突起電極を上記貫通孔に
直接合わせて半田付けする等の方法により搭載する方法
も知られている。
【０００７】しかしながら、Ｇ．Ｄ法で形成された上述
したような従来のバンプ電極８を持つ半導体チップ９
を、図２１に示す様に、貫通孔１０を設け、配線１１が
施された搭載基板１２に半田等の接合材１３により接続
すると、従来のバンプ電極８は側面がなだらかな裾広が
りの形状であるため、半導体基板２と搭載基板１２との
距離を一定に確保することが難しく、また、半田等の接
合材１３が半導体基板２上まで廻り込み、半導体基板２
上に配設された素子にダメージを与えたり、リークの原
因となるものであった。このため、Ｇ．Ｄ法で形成され
た従来のバンプ電極８を有する半導体チップ９を、貫通
孔１０を設けた搭載基板１２に搭載して用いるのは困難
であった。
【０００８】一方、半導体チップの実装構造としては、
バンプ電極の頂部が露出するように、半導体チップを樹
脂で覆うものもある。従来の半導体チップの樹脂封止の
方法について、実開平２−１３１３４８号公報に示され
た図２２に基づいて説明する。まず、それぞれ凹部１
４、１５が形成された下金型１６と上金型１７とで、半
導体チップ９をはさみ込む様に覆い、ピストン１８等で
半導体チップ９に荷重を加えてバンプ電極８を下金型１
６に押し付ける（図２２（ａ））。その後金型１６、１
７で囲まれた領域に樹脂１９を注入して半導体チップ９
を封止した後金型１６、１７を取りはずす（図２２
（ｂ））。
【０００９】従来の樹脂封止の方法は、以上の様に、封
止樹脂１９のバンプ電極８上へのにじみ出しを防止する
ためにバンプ電極８を下金型１６に機械的に押し付ける
必要があった。しかしながら、複数のバンプ電極８に均
等に荷重を加えることは難しく、個々のバンプ電極８上
への樹脂１９のにじみ出しを完全に防止するためにはそ
の分強く押し付ける必要があり、そのためにバンプ電極
８の頭頂部をつぶしてその後の搭載基板への接続を困難
にしたり、またバンプ電極８を介して、半導体基板２や
素子にダメージを与えることがあった。
【００１０】
【発明が解決しようとする課題】このように従来では、
Ｇ．Ｄ法で形成されたバンプ電極８は、横方向への広が
りを制御するのが難しいため隣接バンプ電極８との接触
を招き易く、また微細化する程上面が尖塔状となりリー
ド線との接合が困難になる等、微細化の促進が困難であ
った。
【００１１】また、Ｇ．Ｄ法で形成された従来のバンプ
電極８を有する半導体チップ９を、貫通孔１０を設けた
搭載基板１２に、貫通孔１０とバンプ電極８とを半田１
３等で接合することにより搭載する場合、半導体基板２
と搭載基板１２との距離の確保が難しく、また半田１３
が半導体基板２上へ廻り込んで、素子へダメージを与え
たりリークの原因となる等の問題があった。
【００１２】さらに、従来ではバンプ電極８の頂部を露
出させて半導体チップ９を樹脂封止するには、バンプ電
極８を荷重により下金型１６に押し付ける必要があるた
め、バンプ電極８の頭頂部をつぶしたり、その下の半導
体基板２にダメージを与える等の問題があった。
【００１３】この発明は上記のような問題点を解消する
ためになされたもので、微細でかつ隣接バンプ電極間の
接触のない、Ｇ．Ｄ法によるバンプ電極を得ることを目
的としており、さらにこのバンプ電極の形成された半導
体基板を、素子へのダメージやリークの発生を伴うこと
なく、貫通孔を設けた搭載基板に搭載可能とすることを
目的とする。さらにまた、上記バンプ電極の形成された
半導体基板を、荷重によりバンプ電極の頭頂部をつぶし
たり素子へのダメージを与えたりする事なく、バンプ電
極頂部を露出させて樹脂で封止可能とすることを目的と
する。
【００１４】
【課題を解決するための手段】この発明に係る請求項１
記載の半導体装置は、金属超微粒子の吹き付けによって
形成されたバンプ電極の少なくとも下層部が、その半導
体基板と平行な断面が所定高さにわたって一定となる柱
状であることを特徴とするものである。
【００１５】この発明に係る請求項２記載の半導体装置
の製造方法は、素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記半
導体基板上から金属超微粒子をノズルより吹き付けて上
記電極パッド上に凝集させ堆積する工程と、上記フォト
レジスト膜を除去することによってその上に堆積された
不要な上記金属超微粒子を除去して上記電極パッド上に
バンプ電極を形成する工程とを有することを特徴とする
ものである。
【００１６】この発明に係る請求項３記載の半導体装置
の製造方法は、フォトレジスト膜パターンの開口部より
も相対的に大きな開口サイズのノズルを用い、半導体基
板と上記ノズルとを互いに平行な面内で相対的に走査し
ながら金属超微粒子の吹き付けを行い、電極パッド上に
上記フォトレジスト膜を越えない高さに上記金属超微粒
子を堆積させることを特徴とするものである。
【００１７】この発明に係る請求項４記載の半導体装置
は、上部へ行く程断面積が減少して細くなる上層部と、
この上層部の底面と等しい断面を持つ柱状の下層部とで
構成されるバンプ電極を有することを特徴とするもので
ある。
【００１８】この発明に係る請求項５記載の半導体装置
は、上部へ行く程断面積が減少して細くなる上層部とこ
の上層部の底面よりも小さい断面を持つ柱状の下層部と
で構成されるバンプ電極を有することを特徴とするもの
である。
【００１９】この発明に係る請求項６記載の半導体装置
の製造方法は、素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に小さな
開口サイズのノズルを用い、上記半導体基板上から上記
フォトレジスト膜パターンの開口部中心と上記ノズル中
心とを合わせて、上記ノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、上記フォトレジスト
膜パターンの開口部端部において上記フォトレジスト膜
を越えない高さに上記金属超微粒子を堆積させる工程
と、上記フォトレジスト膜を除去することによってその
上に堆積された不要な上記金属超微粒子を除去して上記
電極パッド上にバンプ電極を形成する工程とを有するこ
とを特徴とするものである。
【００２０】この発明に係る請求項７記載の半導体装置
の製造方法は、素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に小さな
開口サイズのノズルを用い、上記半導体基板上から上記
フォトレジスト膜パターンの開口部中心と上記ノズル中
心とを合わせて、上記ノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、上記フォトレジスト
膜パターンの開口部端部において上記フォトレジスト膜
を越える高さに上記金属超微粒子を堆積させる工程と、
上記フォトレジスト膜を除去することによってその上に
堆積された不要な上記金属超微粒子を除去して上記電極
パッド上にバンプ電極を形成する工程とを有することを
特徴とするものである。
【００２１】この発明に係る請求項８記載の半導体装置
は、貫通孔を有し、この貫通孔内から接続される配線層
が形成された搭載基板に半導体基板を接合して成る半導
体装置であって、上記貫通孔が上記半導体基板上のバン
プ電極上層部の底面よりも小さく、このバンプ電極上層
部を上記貫通孔内に差し入れて導電性接合材により接合
することにより、上記搭載基板に上記半導体基板が接合
されることを特徴とするものである。
【００２２】この発明に係る請求項９記載の半導体装置
は、高さの異なる複数種のバンプ電極を有することを特
徴とするものである。
【００２３】この発明に係る請求項１０記載の半導体装
置は、信号用の高いバンプ電極とその周囲を取り囲む様
に形成された接地用の低いバンプ電極とを有することを
特徴とするものである。
【００２４】この発明に係る請求項１１記載の半導体装
置は、貫通孔を有し、両面に配線層が形成された搭載基
板に半導体基板を接合して成る半導体装置であって、上
記半導体基板上に形成された所定の値よりも高いバンプ
電極は、上層部が上部へ行く程断面積が減少する細いも
のであって、このバンプ電極上層部を上記貫通孔内に差
し入れて導電性接合材により接合することにより上記配
線層と接続され、上記所定の値以下の低いバンプ電極
は、上記搭載基板の上記半導体基板と対向する面に上記
配線層と接続して形成された電極ランド部に導電性接合
材により接合されることを特徴とするものである。
【００２５】この発明に係る請求項１２記載の半導体装
置の製造方法は、素子構成され電極パッドが形成された
半導体基板上に、上記電極パッド形成領域を開口部とす
るフォトレジスト膜のパターンを形成する工程と、上記
フォトレジスト膜パターンの開口部よりも相対的に大き
な開口サイズのノズルを用い、上記半導体基板と上記ノ
ズルとを互いに平行な面内で相対的に走査しながら、上
記半導体基板上からノズルより金属超微粒子を吹き付け
て上記電極パッド上に凝集させ、その後上記フォトレジ
スト膜パターンの開口部よりも相対的に小さな開口サイ
ズのノズルを用いて、上記電極パッドのうち所定のもの
の上に、その中心とノズルの中心を合わせて、さらに金
属超微粒子を吹き付けて高く堆積する工程と、上記フォ
トレジスト膜を除去することによってその上に堆積され
た不要な上記金属超微粒子を除去して上記電極パッド上
にバンプ電極を形成する工程とを有することを特徴とす
るものである。
【００２６】この発明に係る請求項１３記載の半導体装
置の製造方法は、円環状の開口部を持つノズルもしくは
円環状の開口部とその中心部に微小開口部とを持つノズ
ルにより電極パッド上に金属微粒子の吹き付けを行っ
て、接地用の低いバンプ電極となる円環状の上記金属微
粒子の膜を堆積する工程と、微小開口部を持つノズルに
より信号用の高いバンプ電極となる金属超微粒子の堆積
を行う工程とを有することを特徴とするものである。
【００２７】この発明に係る請求項１４記載の半導体装
置の製造方法は、バンプ電極上層部の底面よりも小さい
貫通孔を持つ板材に、上記バンプ電極上層部を上記貫通
孔内に差し入れて半導体基板を固定させる工程と、上下
２つの金型で上記板材の上記半導体基板と対向しない面
を密着させて上記板材と上記半導体基板との全体を覆う
工程と、上記半導体基板が閉じ込められた空間に封止樹
脂を注入して硬化させる工程と、その後上記２つの金型
を取り除き、上記板材を除去する工程とを有することを
特徴とするものである。
【００２８】この発明に係る請求項１５記載の半導体装
置の製造方法は、板材に半導体基板を固定させた後、第
２の樹脂を貫通孔内に滴下して凝固させ、その後上記板
材を除去した後、上記第２の樹脂を除去することを特徴
とするものである。
【００２９】この発明に係る請求項１６記載の半導体装
置の製造方法は、板材にアクリル板を用い、第２の樹脂
にアクリル樹脂を用いて、所定の有機溶剤で上記板材と
上記第２の樹脂とを同時に除去することを特徴とするも
のである。
【００３０】
【作用】この発明に係る半導体装置は、金属超微粒子の
吹き付けによって形成されたバンプ電極の少なくとも下
層部が柱状であるため、従来のように、半導体基板に近
い程横に広がって隣接バンプ電極と接触することはな
く、バンプ電極間のピッチを縮小することができる。
【００３１】また、電極パッド形成領域を開口部とする
フォトレジスト膜パターンを形成してその上から金属超
微粒子の吹き付けを行いその後フォトレジスト膜を除去
してバンプ電極を形成するため、当該バンプ電極が電極
パッド上のみに形成されて隣接バンプ電極と確実に分離
でき、少なくとも下層部が柱状のバンプ電極を容易に形
成できる。
【００３２】また、フォトレジスト膜パターンの開口部
よりも大きな開口サイズのノズルで、走査しながらフォ
トレジスト膜を越えない高さでバンプ電極を形成したた
め、柱状で上面の平坦性の良いバンプ電極が形成され、
隣接バンプ電極間の分離性が良いとともにリード線との
接合も容易に確実に行える。
【００３３】また、上部へ行く程細くなる上層部とこの
上層部の底面と等しい断面を持つ柱状の下層部とでバン
プ電極を構成したため、この上層部を上層部底面より小
さい貫通孔へ差し入れて導電性接合材で接合することに
より貫通孔を設けた搭載基板に搭載する場合に、バンプ
電極が二段構造になっているため、接合材が半導体基板
上まで廻り込むのを抑制するとともに、搭載基板と半導
体基板との距離を確保して素子へのダメージやリークの
発生を防止する。これらの効果は、バンプ電極上層部底
面を下層部の断面よりも大きくすることで一層確実とな
る。
【００３４】また、フォトレジスト膜パターンの開口部
よりも小さな開口サイズのノズルで、開口部中心に位置
合わせして、開口部端部でフォトレジスト膜の高さを越
えない様に金属超微粒子を堆積させるため、バンプ電極
の下層部が柱状で、上部へ行く程細くなる上層部もその
底面がフォトレジスト膜パターンの開口部内にあるため
横に広がることなく、隣接バンプ電極間の分離性が良
く、上記した搭載基板に接合する際に利点のあるバンプ
電極が容易に形成され、さらに金属原料の利用効率も良
い。
【００３５】このとき、フォトレジスト膜の高さを越え
て堆積させると、バンプ電極上層部の底面が横に広がっ
たものが容易に形成できる。この上層部底面の広がりに
より、上記した搭載基板へ接合の際の効果を一層確実に
し、金属原料の利用効率もさらに良く、隣接バンプ電極
間の分離性も従来に比べて良い。
【００３６】またバンプ電極の高さの異なるものを同一
半導体基板に持つことによって、搭載基板等への接続方
法をそれぞれのバンプ電極の性質で異なるものにでき
る。またバンプ電極数よりも貫通孔数が少ない搭載基板
にも、半導体基板を接続できる。信号用の高いバンプ電
極の周囲を取り囲む様に接地用の低いバンプ電極を形成
すると、シールド効果のある半導体装置が得られる。こ
の信号用の高いバンプ電極を貫通孔に、接地用の低いバ
ンプ電極を電極ランド部に接合することによって搭載基
板に半導体基板を接合すると、搭載基板の２つの面の配
線層に、信号用と接地用とに分けて接続することがで
き、シールド効果を確実にできる。
【００３７】また、フォトレジスト膜パターン形成後、
開口部より大きい開口サイズのノズルを用いて走査しな
がら金属超微粒子の堆積を行い、その後小さい開口サイ
ズのノズルにして、高いバンプ電極にするものを選ん
で、その開口部中心にノズルを位置合わせしてさらに堆
積させるため、高さの違うバンプ電極を容易に形成でき
る。また円環状の開口部を持つノズルを用いると接地用
の低いバンプ電極を個別に容易に形成できる。
【００３８】また、バンプ電極の頂部を露出して半導体
基板を樹脂封止するのに、二段構造のバンプ電極上層部
を貫通孔に差し入れて板材に固定し、全体を金型で覆っ
て行うため、従来のようにバンプ電極を金型に押し付け
て頭頂部をつぶしたり素子へダメージを与えたりするこ
となく、容易にバンプ電極の頂部を露出できる。このと
き、板材の貫通孔内にバンプ電極を差し入れた後、第２
の樹脂を滴下して凝固させると、板材と半導体基板とは
強固に固定されるとともに、封止樹脂注入時のバンプ電
極上へのにじみ出しも完全に防止でき、さらに板材除去
時にバンプ電極の腐食も防止する。さらに第２の樹脂と
板材とを同じ性質のアクリル系を用いると、除去を同時
にすることができ、工程が簡略化される。
【００３９】
【実施例】
実施例１．以下、この発明の一実施例を図について説明
する。なお、従来の技術と重複する箇所は適宜その説明
を省略する。図１はこの発明の実施例１による半導体装
置の製造方法をバンプ電極形成について示した断面図で
ある。まず、素子構成され電極パッド１まで形成された
半導体基板２上に、電極パッド１部分を開口したフォト
レジストパターン２０を形成する。次にＧ．Ｄ法により
半導体基板２上に金属超微粒子４の吹き付けを行うが、
まず成膜室内の稼動ステージ３上に半導体基板２を載置
し、フォトレジストパターン２０の開口サイズより相対
的に大きい、例えば２倍の開口サイズを持つノズル６に
よって、稼動ステージ３を走査しながら金属超微粒子４
を吹き付ける（図１（ａ））。
【００４０】次に、電極パッド１上に堆積した金属超微
粒子４の膜の高さが、フォトレジスト膜２０の高さより
も低い、例えば８０％の高さで、Ｇ．Ｄ法による金属超
微粒子４の吹き付けを終了し、その後フォトレジストパ
ターン２０を有機溶剤により除去する。これにより金属
超微粒子４の膜でフォトレジスト膜２０上に堆積されて
いたものはフォトレジスト膜２０と同時に除去され、電
極パッド１上にのみ残存してバンプ電極２１を形成する
（図１（ｂ））。
【００４１】このように形成されたバンプ電極２１は、
電極パッド１上以外に堆積された金属超微粒子４の膜が
フォトレジスト膜２０除去時に同時に除去されるため、
電極パッド１上にのみ形成された柱状パターンとなり、
横方向に広がることなく隣接バンプ電極２１と確実に分
離される。また、フォトレジストパターン２０の開口サ
イズより相対的に大きい開口サイズを持つノズル６によ
り金属超微粒子４の吹き付けを行うので、処理時間が短
縮され生産性が向上するとともにバンプ電極２１表面の
平坦性は極めて良好となり、図２に示す様に、バンプ電
極２１とリード線２２との接合を容易に確実に行うこと
ができ、従来のＧ．Ｄ法によるバンプ電極８では不可能
であったＴＡＢ（Tape Automated Bonding）にも利用で
きる。
【００４２】実施例２．図３はこの発明の実施例２によ
る半導体装置の構造をバンプ電極部分について示した断
面図である。図に示す様に、素子構成された半導体基板
２上の電極パッド１上にのみバンプ電極２３が形成さ
れ、このバンプ電極２３は、柱状の下層部２３ａと、底
面が下層部２３ａと等しい断面積を持ち、上部へ行く程
断面積が小さくなる上層部２３ｂとで構成されるもので
ある。
【００４３】次に、このように構成されるバンプ電極２
３の形成方法を、図４に基づいて以下に示す。まず、上
記実施例１と同様に、半導体基板２上に電極パッド１部
分を開口したフォトレジストパターン２０を形成する。
次に、Ｇ．Ｄ法による金属超微粒子４の吹き付けを行う
が、まず稼動ステージ３により、その上に載置された半
導体基板２上の電極パッド１をノズル６直下に中心を合
わせて位置合わせする。このときフォトレジストパター
ン２０の開口サイズより相対的に小さい開口サイズのノ
ズル６を用い、シャッター７と稼動ステージ３とを動作
させて電極パッド１上に個別に金属超微粒子４を吹き付
け、フォトレジストパターン２０の開口端部での金属超
微粒子４の膜の高さ、即ち、バンプ電極下層部２３ａの
高さがフォトレジスト膜２０の高さよりも低い、例えば
８０％の高さに堆積させる（図４）。Ｇ．Ｄ法による金
属超微粒子４の吹き付け完了後、フォトレジストパター
ン２０を有機溶剤により除去すると、フォトレジスト膜
２０上の金属超微粒子４による膜も同時に除去され、電
極パッド１上にバンプ電極２３を形成する（図３参
照）。
【００４４】なお、上記実施例２ではバンプ電極２３の
高さを全て同じに形成したが、Ｇ．Ｄ法によって電極パ
ッド１上に個別に形成するため、金属超微粒子４の堆積
時間や速度を変えることによって、同一半導体基板２内
で複数種の高さを持つバンプ電極２３を形成できる。ま
た、上記実施例２によるバンプ電極２３についても、上
記実施例１と同様に、電極パッド１上以外に堆積された
金属超微粒子４の膜がフォトレジスト膜２０除去時に同
時に除去されるため、隣接バンプ電極２３と確実に分離
できる。また、上記実施例１と比べてフォトレジスト膜
２０上に堆積する金属超微粒子４は僅かであるため、金
属原料の利用効率が良く安価である。これは金等の貴金
属を用いる場合には特に有効となる。さらにまた、上記
実施例２によるバンプ電極２３では、下層部２３ａが柱
状で、その上面を底面とする上層部２３ｂが上部程断面
積が小さくなる二段構造となっているため、貫通孔を設
けたフレキシブルフィルム等の搭載基板へ半導体チップ
を搭載するのに利点がある。これについて、実施例３を
用いて以下に説明する。
【００４５】実施例３．図５は、上記実施例２で示した
バンプ電極２３の形成された半導体基板としての半導体
チップ９を、貫通孔２４を設けたフレキシブルフィルム
等の搭載基板１２に搭載した半導体装置の構造を示した
断面図である。図に示す様に、貫通孔２４内にバンプ電
極上層部２３ｂを差し入れて、貫通孔２４内壁に被着し
て搭載基板１２の両面に設けられた配線層１１と一体化
するＣｕ等の金属１１ａとバンプ電極上層部２３ｂとを
半田等の導電性接合材１３（以下、接合材と称す）で接
合することにより、半導体チップ９を搭載基板１２に搭
載したものである。このとき、貫通孔２４の大きさは、
バンプ電極上層部２３ｂ底面よりも小さいものである。
なお、接合材１３は半田等の低融点金属の他導電性樹脂
や導電性ペーストでも良い。
【００４６】上記実施例３による半導体装置では、半導
体基板２と搭載基板１２との距離を、確実にバンプ電極
下層部２３ａの高さよりも大きくすることができ、また
バンプ電極の側面がなだらかな形状である従来のものと
比べ、バンプ電極２３は二段構造であるため、半田等の
接合材１３の半導体基板２上への廻り込みを抑制でき
る。このため素子へのダメージやリークの発生が防止で
きる。
【００４７】実施例４．上記実施例２、３ではバンプ電
極上層部２３ｂの底面が柱状の下層部２３ａの上面と一
致するものであったが、これに限るものではない。図６
に示すバンプ電極２５は、上部程断面積の小さくなる上
層部２５ｂの底面が柱状の下層部２５ａの上面よりも大
きく形成されたものである。この様なバンプ電極２５の
形成は、図７に示す様に、フォトレジストパターン２０
の開口端部での金属超微粒子４の膜の高さ、即ち、バン
プ電極下層部２５ａの高さをフォトレジスト膜２０の高
さよりも高い、例えば１２０％の高さに形成することに
より行う。この他の工程は上記実施例２の場合と同様で
ある。
【００４８】なお、この場合も同一半導体基板２内でバ
ンプ電極２５の高さを変えても良い。上記実施例４で
は、フォトレジスト膜２０除去時に、その上に堆積され
た金属超微粒子４の膜のうち、フォトレジストパターン
２０の開口部に堆積されたものに連なるものは残存す
る。このようにバンプ電極上層部２５ｂの底面が下層部
２５ａの上面より大きく、横に広がったものになるた
め、上記実施例２のものには劣るが、下層部２５ａが柱
状であるため、従来のものより隣接バンプ電極２５間の
分離性は良い。また、金属原料の利用効率は、上記実施
例２のものよりさらに良い。
【００４９】実施例５．さらに、上記実施例４に示すバ
ンプ電極２５の形成された半導体チップ９を、図８に示
す様に、バンプ電極上層部２５ｂの底面積よりも小さい
貫通孔２４を持つ搭載基板１２に上記実施例３と同様に
搭載すると、上記実施例３と同様の効果が、バンプ電極
上層部２５ｂの底面の広がりが大きいため、一層確実に
得られる。
【００５０】実施例６．次に、同一半導体チップ９内で
高さの異なるバンプ電極が形成された半導体チップ９を
貫通孔２４を設けた搭載基板１２に接合した半導体装置
について述べる。図９に示す様な、低いバンプ電極２６
ａと高いバンプ電極２６ｂとの二種類の高さのバンプ電
極２６が形成された半導体チップ９を図１０に示す様
に、低いバンプ電極２６ａと、搭載基板１２の半導体チ
ップ９と対向する面に形成された電極である電極ランド
部としてのランド２７とを接合し、高いバンプ電極２６
ｂを上記実施例３で示した様に貫通孔２４内に差し入れ
て接合したものである。接合材１３は半田等の低融点金
属の他導電性樹脂や導電性ペーストでも良い。
【００５１】一般に貫通孔２４の形成は半導体素子の加
工精度に比べて粗く、半導体チップ９上に形成可能なバ
ンプ電極数に比べ、搭載基板１２上に形成可能な貫通孔
２４の数は少ない。上記実施例６では二種類の高さのバ
ンプ電極２６を形成して低いバンプ電極２６ａを貫通孔
２４を用いないランド２７に接合することにより、バン
プ電極数の多い半導体チップ９にも適用できる。
【００５２】実施例７．上記実施例６の高いバンプ電極
２６ｂを信号用に、低いバンプ電極２６ａを接地用に利
用した場合について図１１〜図１３に基づいて以下に示
す。図１１はバンプ電極２６の斜視図、図１２はこのバ
ンプ電極２６を形成した半導体チップ９を示す断面図で
ある。図１１、図１２に示す様に、信号用の高いバンプ
電極２６ｂの周囲を取り囲んで接地用の低いバンプ電極
２６ａが形成されたものである。
【００５３】図１３は、図１２に示す半導体チップ９を
搭載基板１２に、上記実施例６に示した様に接合したも
のである。図１３に示す様に、搭載基板１２の半導体チ
ップ９と対向する面には接地用配線層２８ａが、対向し
ない面には信号用配線層２８ｂがそれぞれ設けられ、接
地用の低いバンプ電極２６ａは接地用配線層２８ａと接
続されて一体化するランド２７に、信号用の高いバンプ
電極２６ｂは信号用配線層２８ｂと接続されて一体化す
る貫通孔２４内壁の被着金属２９に、それぞれ接合され
る。
【００５４】このように構成される半導体装置のバンプ
電極２６部分の形成方法について図１４に基づいて以下
に説明する。まず、上記実施例１と同様の方法で、フォ
トレジストパターン２０を形成後、Ｇ．Ｄ法により電極
パッド１上に、フォトレジストパターン２０の開口サイ
ズよりも大きい開口サイズのノズル６を用いて稼動ステ
ージ３を走査しながら金属超微粒子４の吹き付けを行う
（図１４（ａ））。続いて、信号用のバンプ電極２６ｂ
を形成する電極パッド１上に、上記実施例２と同様の方
法で、フォトレジストパターン２０の開口サイズよりも
小さい開口サイズのノズル６を用いて個別にＧ．Ｄ法に
よる金属超微粒子４の吹き付けを行う（図１４
（ｂ））。その後、フォトレジスト膜２０とその上に堆
積された金属超微粒子４の膜を除去して、バンプ電極２
６を完成する（図１２参照）。
【００５５】上記の様な半導体装置では、信号用の高い
バンプ電極２６ｂの周囲を取り囲んで接地用の低いバン
プ電極２６ａが形成されているため、シールド効果があ
り、ノイズやクロストークによる悪影響が防止でき、各
信号配線の特性インピーダンスをほぼ一定に保つことが
できるため、高速化が図れる。
【００５６】なお、上記実施例７で示すバンプ電極２６
は、以下に示す様な変形開口のノズル６を用いても形成
できる。図１５（ａ）に示すノズル６の開口部３０は、
一部にノズル６の支持部分を有する円環状の開口部３０
ａであり、この様な円環状の開口部３０ａを持つノズル
６で接地用の低いバンプ電極２６ａを１個所づつ形成で
きる。この円環状の開口部３０ａを持つノズル６による
金属超微粒子４の堆積とは別途、微小な開口を持つノズ
ル６を用いた堆積を行って、中央部の信号用の高いバン
プ電極２６ｂを形成して図１６に示すバンプ電極２６を
完成する。この様に形成されたバンプ電極２６はノズル
６の支持部分による影のため凹部３１が形成されるもの
であるが、悪影響のない微小な程度に形成でき、同様に
シールド効果がある。
【００５７】また図１５（ｂ）に示すノズル６の開口部
３０は、円環状の開口部３０ａの中央部に微小な開口部
３０ｂを持ち、この様な１対の開口部３０を持つノズル
６によって接地用の低いバンプ電極２６ａと信号用の高
いバンプ電極２６ｂ下層部とが一対づつ形成できる。さ
らに別途、微小な開口を持つノズル６によって信号用の
高いバンプ電極２６ｂ上層部を形成して図１６に示すバ
ンプ電極２６を完成する。
【００５８】実施例８．次に、上記実施例４に示すバン
プ電極２５の形成された半導体チップ９を樹脂封止する
場合について説明する。図１７は樹脂封止型半導体装置
の構造を示す断面図であり、バンプ電極２５の頂部を露
出して封止樹脂１９で半導体チップ９を覆ったものであ
る。
【００５９】以下、製造方法を樹脂封止工程について、
図１８に基づいて説明する。まず、バンプ電極上層部２
５ｂの底面積よりも小さい貫通孔３２が形成されたＡｌ
等から成る板材３３に、バンプ電極上層部２５ｂを貫通
孔３２内に差し入れることにより、半導体チップ９を固
定する（図１８（ａ））。次に凹部の形成された上下の
２つの金型３４ａ、３４ｂで、板材３３と半導体チップ
９全体を覆う。このとき板材３３の半導体チップ９と対
向しない面は下金型３４ｂと密着し、その上から上金型
３４ａの凹部で半導体チップ９を覆って板材３３を押さ
えるように固定する（図１８（ｂ））。
【００６０】次に、流動性のあるエポキシ系等の封止樹
脂１９を、半導体チップ９が閉じ込められた空間３５に
注入し、熱処理などにより硬化された後、上下の金型３
４ａ、３４ｂを取り除く（図１８（ｃ））。次に、板材
３３をエッチング等により除去すると、板材３３の貫通
孔３２内に差し入れられていたバンプ電極上層部２５ｂ
の頂部のみが露出した樹脂封止型の半導体装置が得られ
る（図１７参照）。
【００６１】上記のような樹脂封止の方法では、従来の
ようにバンプ電極２５を直接金型３４に押し付けること
はなく、バンプ電極２５の頭頂部をつぶしたり素子にダ
メージを与えることはない。また、板材３３に設けられ
た貫通孔３２にバンプ電極上層部２５ｂを差し入れるた
め、樹脂１９がバンプ電極２５上ににじみ出すことが防
止される。若干にじみ出しがあっても、板材３３のエッ
チング除去時に同時に除去される。また、この方法で
は、バンプ電極２５の数の多少にかかわらず同様の効果
を奏することができる。
【００６２】なお、上記実施例８では、上記実施例４に
示すバンプ電極２５について説明したが、上記実施例２
に示すバンプ電極２３の場合でも同様の効果を奏する。
【００６３】実施例９．次に、樹脂封止の方法の別例に
ついて図１９に基づいて以下に説明する。まず、上記実
施例８と同様に、貫通孔３２を設けた板材３３に半導体
チップ９を載置して固定させた後、貫通孔３２内に、封
止樹脂１９とは性質の異なるアクリル系等の第２の樹脂
３６を滴下して硬化させる（図１９（ａ））。次に、上
記実施例８と同様に、上下の金型３４ａ、３４ｂで板材
３３と半導体チップ９とを覆い（図１９（ｂ））、その
後半導体チップ９が閉じ込められた空間３５に封止樹脂
１９を注入して硬化させ、金型３４を取り除く（図１９
（ｃ））。
【００６４】次に、板材３３をエッチング等により除去
すると、バンプ電極２５頂部が貫通孔３２内に滴下した
第２の樹脂３６で覆われ、それ以外の半導体チップ９全
体は封止樹脂１９で覆われたものとなる（図１９
（ｄ））。その後、有機溶剤等によりバンプ電極２５頂
部を覆う第２の樹脂３６を除去し、バンプ電極２５頂部
を露出して樹脂封止された半導体装置を得る（図１７参
照）。
【００６５】上記実施例９では、板材３３と半導体チッ
プ９を固定する際に、バンプ電極２５を差し入れた貫通
孔３２内に第２の樹脂３６を滴下して硬化させる。これ
によって、上記実施例８の効果に加えて板材３３と半導
体チップ９をより強固に固定することができ、また封止
樹脂１９注入時のバンプ電極２５上へのにじみ出しが完
全に防止でき、さらに、板材３３をエッチング除去する
際にバンプ電極２５の腐食を防止することができ、信頼
性が向上する。
【００６６】なお、上記実施例９において、板材３３に
アクリル板を用い、貫通孔３２に滴下する第２の樹脂３
６にアクリル樹脂を用いて、板材３３と第２の樹脂３６
とを同時に有機溶剤で除去すると製造工程が簡略化され
る。
【００６７】
【発明の効果】以上のように、この発明によれば、Ｇ．
Ｄ法によるバンプ電極を横への広がりを制御して下層部
を柱状に形成したので、隣接バンプ電極との接触を防止
し、バンプ電極間ピッチが縮小できるため微細化が促進
できる。また、フォトレジスト膜パターンを形成した
後、Ｇ．Ｄ法による堆積を行うため、確実に隣接バンプ
電極間の分離性の良い半導体装置を容易に形成できる。
【００６８】また、ノズル開口部の大きさと堆積する高
さ等をそれぞれ所定の通り設定することにより、リード
線との接合が良好となる、ほぼ柱状で上面の平坦性の良
いバンプ電極を、また、柱状の下層部とこの下層部上面
を底面として上部へ行く程細い上層部とで構成され、貫
通孔を設けた搭載基板との接合が確実に行えてリークの
発生や素子へのダメージが防止でき、さらに金属原料の
利用効率も良いバンプ電極を、また上層部の底面が下層
部よりも横に広がり、上記搭載基板との接合の際の効果
および金属原料の利用効率が一層良好となるバンプ電極
をそれぞれ有する半導体装置を容易に得ることができ
る。
【００６９】また、高さの異なるバンプ電極を同一半導
体基板上に形成することで、貫通孔数がバンプ電極数よ
りも少なくても搭載基板に接合することができ、高いバ
ンプ電極を貫通孔に、低いバンプ電極を電極ランド部に
接合すると容易に貫通孔数の少ない搭載基板に接合でき
る。また信号用バンプ電極を高く形成し、接地用バンプ
電極を信号用の高いバンプ電極の周囲を取り囲んで低く
形成すると、シールド効果があり、搭載基板の２つの面
の配線層に信号用と接地用とに分けて接続することがで
きるので、シールド効果が確実に保たれ、ノイズやクロ
ストークによる悪影響のない半導体装置が得られる。
【００７０】また、大きい開口サイズで全体のバンプ電
極の堆積を行った後、高いバンプ電極にするもののみ
に、小さい開口サイズのノズルでさらに堆積させること
により、異なる高さのバンプ電極を容易に形成できる。
また円環状の開口部を持つノズルを用いると上記接地用
の低いバンプ電極を個別に容易に形成できる。
【００７１】また、貫通孔を設けた板材を用いて、樹脂
封止を行うことにより、従来のようにバンプ電極の頭頂
部をつぶしたり素子へのダメージを与えたりすることな
く、容易にバンプ電極の頂部を露出して樹脂封止した半
導体装置が得られる。また、バンプ電極を差し入れた貫
通孔内に第２の樹脂を用いることにより、板材と半導体
基板とを一層強固に固定し、封止樹脂のバンプ電極上へ
のにじみ出しを完全に防止し、板材除去時にバンプ電極
の腐食も防止する。さらに、第２の樹脂と板材とを同じ
性質のアクリル系を用いると、同時に除去することがで
き、工程が簡略化される。
【図面の簡単な説明】
【図１】この発明の実施例１による半導体装置の製造方
法を示す断面図である。
【図２】この発明の実施例１による半導体装置とリード
線との接続構造を示す断面図である。
【図３】この発明の実施例２による半導体装置の構造を
示す断面図である。
【図４】この発明の実施例２による半導体装置の製造方
法を示す断面図である。
【図５】この発明の実施例３による半導体装置の構造を
示す断面図である。
【図６】この発明の実施例４による半導体装置の構造を
示す断面図である。
【図７】この発明の実施例４による半導体装置の製造方
法を示す断面図である。
【図８】この発明の実施例５による半導体装置の構造を
示す断面図である。
【図９】この発明の実施例６による半導体装置の構造を
示す断面図である。
【図１０】この発明の実施例６による搭載基板に接合さ
れた半導体装置の構造を示す断面図である。
【図１１】この発明の実施例７によるバンプ電極の斜視
図である。
【図１２】この発明の実施例７による半導体装置の構造
を示す断面図である。
【図１３】この発明の実施例７による搭載基板に接合さ
れた半導体装置の構造を示す断面図である。
【図１４】この発明の実施例７による半導体装置の製造
方法を示す断面図である。
【図１５】この発明の実施例７による半導体装置の製造
に用いるノズルの開口部を示す断面図である。
【図１６】図１５のノズルを用いて形成されたバンプ電
極の斜視図である。
【図１７】この発明の実施例８による半導体装置の構造
を示す断面図である。
【図１８】この発明の実施例８による半導体装置の製造
方法を示す断面図である。
【図１９】この発明の実施例９による半導体装置の製造
方法を示す断面図である。
【図２０】従来の半導体装置の製造方法を示す断面図で
ある。
【図２１】従来の搭載基板に接合された半導体装置の構
造を示す断面図である。
【図２２】従来の半導体装置の樹脂封止方法を示す断面
図である。
【符号の説明】
１ 電極パッド ２ 半導体基板 ４ 金属超微粒子 ６ ノズル ９ 半導体基板としての半導体チップ １１ 配線層 １２ 搭載基板 １３ 導電性接合材としての接合材 １９ 封止樹脂 ２０ フォトレジスト膜 ２１、２３、２５ バンプ電極 ２３ａ、２５ａ バンプ電極下層部 ２３ｂ、２５ｂ バンプ電極上層部 ２４ 貫通孔 ２６ バンプ電極 ２６ａ 低いバンプ電極 ２６ｂ 高いバンプ電極 ２７ 電極ランド部としてのランド ２８ａ、２８ｂ 配線層 ３０ａ 円環状の開口部 ３０ｂ 微小開口部 ３２ 貫通孔 ３３ 板材 ３４ 金型 ３５ 空間 ３６ 第２の樹脂
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】実施例４．上記実施例２、３ではバンプ電
極上層部２３ｂの底面が柱状の下層部２３ａの上面と一
致するものであったが、これに限るものではない。図６
に示すバンプ電極２５は、上部程断面積の小さくなる上
層部２５ｂの底面が柱状の下層部２５ａの上面よりも大
きく形成されたものである。この様なバンプ電極２５の
形成は、図７に示す様に、フォトレジストパターン２０
の開口端部での金属超微粒子４の膜の高さをフォトレジ
スト膜２０の高さよりも高い、例えば１２０％の高さに
形成することにより行う。この他の工程は上記実施例２
の場合と同様である。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 素子構成された半導体基板上に電極パッ
    ドと、この電極パッド上に金属超微粒子の吹き付けによ
    り形成されたバンプ電極とを有する半導体装置におい
    て、上記バンプ電極の少なくとも下層部が、その上記半
    導体基板と平行な断面が所定高さにわたって一定となる
    柱状であることを特徴とする半導体装置。
  2. 【請求項２】 素子構成され電極パッドが形成された半
    導体基板上に、上記電極パッド形成領域を開口部とする
    フォトレジスト膜のパターンを形成する工程と、上記半
    導体基板上から金属超微粒子をノズルより吹き付けて上
    記電極パッド上に凝集させ堆積する工程と、上記フォト
    レジスト膜を除去することによってその上に堆積された
    不要な上記金属超微粒子を除去して上記電極パッド上に
    バンプ電極を形成する工程とを有することを特徴とする
    半導体装置の製造方法。
  3. 【請求項３】 フォトレジスト膜パターンの開口部より
    も相対的に大きな開口サイズのノズルを用い、半導体基
    板と上記ノズルとを互いに平行な面内で相対的に走査し
    ながら金属超微粒子の吹き付けを行い、電極パッド上に
    上記フォトレジスト膜を越えない高さに上記金属超微粒
    子を堆積させることを特徴とする請求項２記載の半導体
    装置の製造方法。
  4. 【請求項４】 上部へ行く程断面積が減少して細くなる
    上層部と、この上層部の底面と等しい断面を持つ柱状の
    下層部とで構成されるバンプ電極を有することを特徴と
    する請求項１記載の半導体装置。
  5. 【請求項５】 上部へ行く程断面積が減少して細くなる
    上層部とこの上層部の底面よりも小さい断面を持つ柱状
    の下層部とで構成されるバンプ電極を有することを特徴
    とする請求項１記載の半導体装置。
  6. 【請求項６】 素子構成され電極パッドが形成された半
    導体基板上に、上記電極パッド形成領域を開口部とする
    フォトレジスト膜のパターンを形成する工程と、上記フ
    ォトレジスト膜パターンの開口部よりも相対的に小さな
    開口サイズのノズルを用い、上記半導体基板上から上記
    フォトレジスト膜パターンの開口部中心と上記ノズル中
    心とを合わせて、上記ノズルより金属超微粒子を吹き付
    けて上記電極パッド上に凝集させ、上記フォトレジスト
    膜パターンの開口部端部において上記フォトレジスト膜
    を越えない高さに上記金属超微粒子を堆積させる工程
    と、上記フォトレジスト膜を除去することによってその
    上に堆積された不要な上記金属超微粒子を除去して上記
    電極パッド上にバンプ電極を形成する工程とを有するこ
    とを特徴とする請求項４記載の半導体装置の製造方法。
  7. 【請求項７】 素子構成され電極パッドが形成された半
    導体基板上に、上記電極パッド形成領域を開口部とする
    フォトレジスト膜のパターンを形成する工程と、上記フ
    ォトレジスト膜パターンの開口部よりも相対的に小さな
    開口サイズのノズルを用い、上記半導体基板上から上記
    フォトレジスト膜パターンの開口部中心と上記ノズル中
    心とを合わせて、上記ノズルより金属超微粒子を吹き付
    けて上記電極パッド上に凝集させ、上記フォトレジスト
    膜パターンの開口部端部において上記フォトレジスト膜
    を越える高さに上記金属超微粒子を堆積させる工程と、
    上記フォトレジスト膜を除去することによってその上に
    堆積された不要な上記金属超微粒子を除去して上記電極
    パッド上にバンプ電極を形成する工程とを有することを
    特徴とする請求項５記載の半導体装置の製造方法。
  8. 【請求項８】 貫通孔を有し、この貫通孔内から接続さ
    れる配線層が形成された搭載基板に半導体基板を接合し
    て成る半導体装置において、上記貫通孔が上記半導体基
    板上のバンプ電極上層部の底面よりも小さく、このバン
    プ電極上層部を上記貫通孔内に差し入れて導電性接合材
    により接合することにより、上記搭載基板に上記半導体
    基板が接合されることを特徴とする請求項４または５記
    載の半導体装置。
  9. 【請求項９】 高さの異なる複数種のバンプ電極を有す
    ることを特徴とする請求項１または４または５記載の半
    導体装置。
  10. 【請求項１０】 信号用の高いバンプ電極とその周囲を
    取り囲む様に形成された接地用の低いバンプ電極とを有
    することを特徴とする請求項９記載の半導体装置。
  11. 【請求項１１】 貫通孔を有し、両面に配線層が形成さ
    れた搭載基板に半導体基板を接合して成る半導体装置に
    おいて、上記半導体基板上に形成された所定の値よりも
    高いバンプ電極は、上層部が上部へ行く程断面積が減少
    する細いものであって、このバンプ電極上層部を上記貫
    通孔内に差し入れて導電性接合材により接合することに
    より上記配線層と接続され、上記所定の値以下の低いバ
    ンプ電極は、上記搭載基板の上記半導体基板と対向する
    面に上記配線層と接続して形成された電極ランド部に導
    電性接合材により接合されることを特徴とする請求項９
    または１０記載の半導体装置。
  12. 【請求項１２】 素子構成され電極パッドが形成された
    半導体基板上に、上記電極パッド形成領域を開口部とす
    るフォトレジスト膜のパターンを形成する工程と、上記
    フォトレジスト膜パターンの開口部よりも相対的に大き
    な開口サイズのノズルを用い、上記半導体基板と上記ノ
    ズルとを互いに平行な面内で相対的に走査しながら、上
    記半導体基板上からノズルより金属超微粒子を吹き付け
    て上記電極パッド上に凝集させ、その後上記フォトレジ
    スト膜パターンの開口部よりも相対的に小さな開口サイ
    ズのノズルを用いて、上記電極パッドのうち所定のもの
    の上に、その中心とノズルの中心を合わせて、さらに金
    属超微粒子を吹き付けて高く堆積する工程と、上記フォ
    トレジスト膜を除去することによってその上に堆積され
    た不要な上記金属超微粒子を除去して上記電極パッド上
    にバンプ電極を形成する工程とを有することを特徴とす
    る請求項９または１０記載の半導体装置の製造方法。
  13. 【請求項１３】 円環状の開口部を持つノズルもしくは
    円環状の開口部とその中心部に微小開口部とを持つノズ
    ルにより電極パッド上に金属微粒子の吹き付けを行っ
    て、接地用の低いバンプ電極となる円環状の上記金属微
    粒子の膜を堆積する工程と、微小開口部を持つノズルに
    より信号用の高いバンプ電極となる金属超微粒子の堆積
    を行う工程とを有することを特徴とする請求項１０記載
    の半導体装置の製造方法。
  14. 【請求項１４】 半導体基板上に、上部へ行く程断面積
    が細くなる上層部と柱状の下層部とで構成されるバンプ
    電極が形成され、このバンプ電極の頂部を露出して樹脂
    封止された半導体装置の製造方法であって、上記バンプ
    電極上層部の底面よりも小さい貫通孔を持つ板材に、上
    記バンプ電極上層部を上記貫通孔内に差し入れて上記半
    導体基板を固定させる工程と、上下２つの金型で上記板
    材の上記半導体基板と対向しない面を密着させて上記板
    材と上記半導体基板との全体を覆う工程と、上記半導体
    基板が閉じ込められた空間に封止樹脂を注入して硬化さ
    せる工程と、その後上記２つの金型を取り除き、上記板
    材を除去する工程とを有することを特徴とする半導体装
    置の製造方法。
  15. 【請求項１５】 板材に半導体基板を固定させた後、第
    ２の樹脂を貫通孔内に滴下して凝固させ、その後上記板
    材を除去した後、上記第２の樹脂を除去することを特徴
    とする請求項１４記載の半導体装置の製造方法。
  16. 【請求項１６】 板材にアクリル板を用い、第２の樹脂
    にアクリル樹脂を用いて、所定の有機溶剤で上記板材と
    上記第２の樹脂とを同時に除去することを特徴とする請
    求項１５記載の半導体装置の製造方法。
JP26019893A 1993-10-18 1993-10-18 半導体装置およびその製造方法 Expired - Fee Related JP3283977B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26019893A JP3283977B2 (ja) 1993-10-18 1993-10-18 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26019893A JP3283977B2 (ja) 1993-10-18 1993-10-18 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2001317647A Division JP3559013B2 (ja) 2001-10-16 2001-10-16 半導体装置
JP2001317671A Division JP3647792B2 (ja) 2001-10-16 2001-10-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07115097A true JPH07115097A (ja) 1995-05-02
JP3283977B2 JP3283977B2 (ja) 2002-05-20

Family

ID=17344699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26019893A Expired - Fee Related JP3283977B2 (ja) 1993-10-18 1993-10-18 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3283977B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0797247A1 (en) * 1996-03-21 1997-09-24 Matsushita Electric Industrial Co., Ltd Substrate on which bumps are formed and method of forming the same
JP2002231762A (ja) * 2001-02-01 2002-08-16 Toppan Forms Co Ltd Ｉｃチップの実装方法とｉｃチップ実装体
JP2003526937A (ja) * 2000-03-10 2003-09-09 チップパック，インク． フリップチップ接合構造
JP2006131991A (ja) * 2004-10-05 2006-05-25 Mikuni Kogyo:Kk 微細金属バンプの形成方法
WO2007114314A1 (ja) * 2006-03-30 2007-10-11 Kabushiki Kaisha Mikuni Kogyo 微細金属バンプの形成方法
JP2012049579A (ja) * 2011-12-09 2012-03-08 Fujitsu Ltd 配線基板の製造方法
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP2020072114A (ja) * 2018-10-29 2020-05-07 国立研究開発法人産業技術総合研究所 微細金属バンプの形成方法及び微細金属バンプ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259848A (ja) 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914274A (en) * 1996-03-21 1999-06-22 Matsushita Electric Industrial Co., Ltd. Substrate on which bumps are formed and method of forming the same
US6042953A (en) * 1996-03-21 2000-03-28 Matsushita Electric Industrial Co., Ltd. Substrate on which bumps are formed and method of forming the same
KR100251677B1 (ko) * 1996-03-21 2000-04-15 모리시타 요이찌 범프형성체 및 범프의 형성방법
EP0797247A1 (en) * 1996-03-21 1997-09-24 Matsushita Electric Industrial Co., Ltd Substrate on which bumps are formed and method of forming the same
US7994636B2 (en) 2000-03-10 2011-08-09 Stats Chippac, Ltd. Flip chip interconnection structure
JP2003526937A (ja) * 2000-03-10 2003-09-09 チップパック，インク． フリップチップ接合構造
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US8697490B2 (en) 2000-03-10 2014-04-15 Stats Chippac, Ltd. Flip chip interconnection structure
JP4903966B2 (ja) * 2000-03-10 2012-03-28 スタッツ・チップパック・インコーポレイテッド フリップチップ接合構造及びフリップチップ接合構造を形成する方法
JP2002231762A (ja) * 2001-02-01 2002-08-16 Toppan Forms Co Ltd Ｉｃチップの実装方法とｉｃチップ実装体
JP2006131991A (ja) * 2004-10-05 2006-05-25 Mikuni Kogyo:Kk 微細金属バンプの形成方法
JP4826924B2 (ja) * 2006-03-30 2011-11-30 株式会社みくに工業 微細金属バンプの形成方法
US7767574B2 (en) 2006-03-30 2010-08-03 Kabushiki Kaisha Mikuni Kogyo Method of forming micro metal bump
WO2007114314A1 (ja) * 2006-03-30 2007-10-11 Kabushiki Kaisha Mikuni Kogyo 微細金属バンプの形成方法
JP2012049579A (ja) * 2011-12-09 2012-03-08 Fujitsu Ltd 配線基板の製造方法
JP2020072114A (ja) * 2018-10-29 2020-05-07 国立研究開発法人産業技術総合研究所 微細金属バンプの形成方法及び微細金属バンプ

Also Published As

Publication number Publication date
JP3283977B2 (ja) 2002-05-20

Similar Documents

Publication Publication Date Title
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US6469393B2 (en) Semiconductor package and mount board
US8796561B1 (en) Fan out build up substrate stackable package and method
US7825499B2 (en) Semiconductor package and trenched semiconductor power device using the same
US20090315156A1 (en) Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US20040004291A1 (en) Semiconductor device
US8329554B2 (en) Ultra thin bumped wafer with under-film
US6849955B2 (en) High density integrated circuit packages and method for the same
JP6737914B2 (ja) インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
US11239179B2 (en) Semiconductor package and fabrication method thereof
US9974181B2 (en) Module with external shield and back-spill barrier for protecting contact pads
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
US11942437B2 (en) Semiconductor package including an electromagnetic shield and method of fabricating the same
US7935576B2 (en) Semiconductor device and manufacturing method of the same
JPH07115097A (ja) 半導体装置およびその製造方法
US6046501A (en) RF-driven semiconductor device
US7714417B2 (en) Substrate for mounting semiconductor element and method of manufacturing the same
JP3559013B2 (ja) 半導体装置
JP3647792B2 (ja) 半導体装置の製造方法
KR102651266B1 (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
JPH03218039A (ja) 半導体素子の実装方法
JP3611463B2 (ja) 電子部品の製造方法
KR100973268B1 (ko) 인쇄회로기판 및 그의 제조방법
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080301

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees