JP3647792B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3647792B2 JP3647792B2 JP2001317671A JP2001317671A JP3647792B2 JP 3647792 B2 JP3647792 B2 JP 3647792B2 JP 2001317671 A JP2001317671 A JP 2001317671A JP 2001317671 A JP2001317671 A JP 2001317671A JP 3647792 B2 JP3647792 B2 JP 3647792B2
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- resin
- semiconductor substrate
- semiconductor device
- plate material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、半導体装置の製造方法に関し、特にバンプ電極を有する半導体装置の樹脂封止に関するものである。
【０００２】
【従来の技術】
従来、半導体チップの電極パッドとリード線とを接続するには、電極パッド上にバンプ電極を形成し、このバンプ電極とリード線とを接続する方法が知られている。また、近年、基板上に超微粒子をノズルにより吹きつけて成膜するガスデポジション法（以下、Ｇ．Ｄ法と称す）が開発され、Ｇ．Ｄ法によるバンプ形成も行われている。
【０００３】
Ｇ．Ｄ法の概要を説明する。まず、不活性ガスで加圧した超微粒子生成室内で、金属等の原料を加熱、蒸発させる。すると、蒸発した金属原子は不活性ガスとの衝突によって冷却されて凝縮し、高純度の超微粒子を生成する。このようにして生成した超微粒子を、圧力の高い超微粒子生成室とは別に圧力の低い成膜室を設け、この両室間の圧力差を利用することによって不活性ガスと共に輸送管を経て細いノズルから高速に噴射させる。この噴射された超微粒子を、減圧下に置かれた基板上に衝突、付着させることにより成膜させるのがＧ．Ｄ法である。
【０００４】
このようなＧ．Ｄ法による従来のバンプ形成方法を図２０に基づいて説明する。減圧された成膜室内に、素子構成され電極パッド１まで形成された半導体基板２を、稼動ステージ３上に載置する。超微粒子生成室（図示せず）で生成された金属超微粒子４を輸送管５により導き、それに続くノズル６から高速に噴射する。このとき稼動ステージ３により、その上の半導体基板２上の電極パッド１をノズル６直下に位置合わせして、輸送管５に装備されたシャッター７を開いて金属超微粒子４を吹き付ける。吹き付けられた金属超微粒子４は電極パッド１上に凝集し、所定の高さを得るまで堆積してバンプ電極８を形成した後、シャッター７を閉じる。この後、稼動ステージ３により、次のバンプ電極８を形成する電極パッド１をノズル６直下に移動させ同様の処理を行う。
【０００５】
従来のＧ．Ｄ法によるバンプ電極８の形成は以上のように行われていたため、金属超微粒子を堆積する際に、横への広がりを制御するのは困難で、バンプ電極８の形状は、下部になるほど横に広がったものであった。このため、隣接バンプ電極８間の接触を招き易く、バンプ電極８間のピッチを縮小することは困難であった。微細な先端径のノズル６を用いて微細バンプ電極８を微細ピッチで形成しようとすると、バンプ電極８の形状はその上面が尖塔状となり、リード線との接合が困難なものとなった。
【０００６】
ところで、バンプ電極が形成された半導体チップをプリント基板等へ接続するには、通常、リード線とバンプ電極とを接合し、そのリード線をプリント基板等の基板へ半田付け等によって接続していた。また、貫通孔を設けたフレキシブルフィルム等の搭載基板に、半導体チップのバンプ電極等の突起電極を上記貫通孔に直接合わせて半田付けする等の方法により搭載する方法も知られている。
【０００７】
しかしながら、Ｇ．Ｄ法で形成された上述したような従来のバンプ電極８を持つ半導体チップ９を、図２１に示す様に、貫通孔１０を設け、配線１１が施された搭載基板１２に半田等の接合材１３により接続すると、従来のバンプ電極８は側面がなだらかな裾広がりの形状であるため、半導体基板２と搭載基板１２との距離を一定に確保することが難しく、また、半田等の接合材１３が半導体基板２上まで廻り込み、半導体基板２上に配設された素子にダメージを与えたり、リークの原因となるものであった。このため、Ｇ．Ｄ法で形成された従来のバンプ電極８を有する半導体チップ９を、貫通孔１０を設けた搭載基板１２に搭載して用いるのは困難であった。
【０００８】
一方、半導体チップの実装構造としては、バンプ電極の頂部が露出するように、半導体チップを樹脂で覆うものもある。従来の半導体チップの樹脂封止の方法について、実開平２−１３１３４８号公報に示された図２２に基づいて説明する。
まず、それぞれ凹部１４、１５が形成された下金型１６と上金型１７とで、半導体チップ９をはさみ込む様に覆い、ピストン１８等で半導体チップ９に荷重を加えてバンプ電極８を下金型１６に押し付ける（図２２（ａ））。その後金型１６、１７で囲まれた領域に樹脂１９を注入して半導体チップ９を封止した後金型１６、１７を取りはずす（図２２（ｂ））。
【０００９】
従来の樹脂封止の方法は、以上の様に、封止樹脂１９のバンプ電極８上へのにじみ出しを防止するためにバンプ電極８を下金型１６に機械的に押し付ける必要があった。しかしながら、複数のバンプ電極８に均等に荷重を加えることは難しく、個々のバンプ電極８上への樹脂１９のにじみ出しを完全に防止するためにはその分強く押し付ける必要があり、そのためにバンプ電極８の頭頂部をつぶしてその後の搭載基板への接続を困難にしたり、またバンプ電極８を介して、半導体基板２や素子にダメージを与えることがあった。
【００１０】
【発明が解決しようとする課題】
このように従来では、Ｇ．Ｄ法で形成されたバンプ電極８は、横方向への広がりを制御するのが難しいため隣接バンプ電極８との接触を招き易く、また微細化する程上面が尖塔状となりリード線との接合が困難になる等、微細化の促進が困難であった。
【００１１】
また、Ｇ．Ｄ法で形成された従来のバンプ電極８を有する半導体チップ９を、貫通孔１０を設けた搭載基板１２に、貫通孔１０とバンプ電極８とを半田１３等で接合することにより搭載する場合、半導体基板２と搭載基板１２との距離の確保が難しく、また半田１３が半導体基板２上へ廻り込んで、素子へダメージを与えたりリークの原因となる等の問題があった。
【００１２】
さらに、従来ではバンプ電極８の頂部を露出させて半導体チップ９を樹脂封止するには、バンプ電極８を荷重により下金型１６に押し付ける必要があるため、バンプ電極８の頭頂部をつぶしたり、その下の半導体基板２にダメージを与える等の問題があった。
【００１３】
この発明は上記のような問題点を解消するためになされたもので、微細でかつ隣接バンプ電極間の接触のない、Ｇ．Ｄ法によるバンプ電極を得ることを目的としており、さらにこのバンプ電極の形成された半導体基板を、素子へのダメージやリークの発生を伴うことなく、貫通孔を設けた搭載基板に搭載可能とすることを目的とする。さらにまた、上記バンプ電極の形成された半導体基板を、荷重によりバンプ電極の頭頂部をつぶしたり素子へのダメージを与えたりする事なく、バンプ電極頂部を露出させて樹脂で封止可能とすることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係る請求項１記載の半導体装置の製造方法は、半導体基板上に形成されたバンプ電極の頂部を露出して樹脂封止された半導体装置の製造方法であって、上記半導体基板上に、上部へ行く程断面積が細くなる上層部と柱状の下層部とで構成される上記バンプ電極を形成する工程と、該バンプ電極上層部の底面よりも小さい開口の貫通孔を持つ板材に、上記バンプ電極上層部を上記貫通孔内に差し入れて半導体基板を固定させる工程と、上下２つの金型で上記板材の上記半導体基板と対向しない面を密着させて上記板材と上記半導体基板との全体を覆う工程と、上記半導体基板が閉じ込められた空間に封止樹脂を注入して硬化させる工程と、その後上記２つの金型を取り除き、上記板材を除去する工程とを有することを特徴とするものである。
【００１５】
この発明に係る請求項２記載の半導体装置の製造方法は、板材に半導体基板を固定させた後、第２の樹脂を貫通孔内に滴下して凝固させ、その後上記板材を除去した後、上記第２の樹脂を除去することを特徴とするものである。
【００１６】
この発明に係る請求項３記載の半導体装置の製造方法は、板材にアクリル板を用い、第２の樹脂にアクリル樹脂を用いて、所定の有機溶剤で上記板材と上記第２の樹脂とを同時に除去することを特徴とするものである。
【００１７】
【作用】
この発明に係る半導体装置の製造方法は、バンプ電極の頂部を露出して半導体基板を樹脂封止するのに、上部へ行く程断面積が細くなる上層部と柱状の下層部とで構成されるバンプ電極を形成し、このバンプ電極上層部をその底面より小さい開口の貫通孔に差し入れて板材に固定し、全体を金型で覆って行うため、従来のようにバンプ電極を金型に押し付けて頭頂部をつぶしたり素子へダメージを与えたりすることなく、容易にバンプ電極の頂部を露出できる。
このとき、板材の貫通孔内にバンプ電極を差し入れた後、第２の樹脂を滴下して凝固させると、板材と半導体基板とは強固に固定されるとともに、封止樹脂注入時のバンプ電極上へのにじみ出しも完全に防止でき、さらに板材除去時にバンプ電極の腐食も防止する。
さらに第２の樹脂と板材とを同じ性質のアクリル系を用いると、除去を同時にすることができ、工程が簡略化される。
【００１８】
【実施例】
実施例１．
以下、この発明の一実施例を図について説明する。なお、従来の技術と重複する箇所は適宜その説明を省略する。図１はこの発明の実施例１による半導体装置の製造方法をバンプ電極形成について示した断面図である。
まず、素子構成され電極パッド１まで形成された半導体基板２上に、電極パッド１部分を開口したフォトレジストパターン２０を形成する。次にＧ．Ｄ法により半導体基板２上に金属超微粒子４の吹き付けを行うが、まず成膜室内の稼動ステージ３上に半導体基板２を載置し、フォトレジストパターン２０の開口サイズより相対的に大きい、例えば２倍の開口サイズを持つノズル６によって、稼動ステージ３を走査しながら金属超微粒子４を吹き付ける（図１（ａ））。
【００１９】
次に、電極パッド１上に堆積した金属超微粒子４の膜の高さが、フォトレジスト膜２０の高さよりも低い、例えば８０％の高さで、Ｇ．Ｄ法による金属超微粒子４の吹き付けを終了し、その後フォトレジストパターン２０を有機溶剤により除去する。これにより金属超微粒子４の膜でフォトレジスト膜２０上に堆積されていたものはフォトレジスト膜２０と同時に除去され、電極パッド１上にのみ残存してバンプ電極２１を形成する（図１（ｂ））。
【００２０】
このように形成されたバンプ電極２１は、電極パッド１上以外に堆積された金属超微粒子４の膜がフォトレジスト膜２０除去時に同時に除去されるため、電極パッド１上にのみ形成された柱状パターンとなり、横方向に広がることなく隣接バンプ電極２１と確実に分離される。
また、フォトレジストパターン２０の開口サイズより相対的に大きい開口サイズを持つノズル６により金属超微粒子４の吹き付けを行うので、処理時間が短縮され生産性が向上するとともにバンプ電極２１表面の平坦性は極めて良好となり、図２に示す様に、バンプ電極２１とリード線２２との接合を容易に確実に行うことができ、従来のＧ．Ｄ法によるバンプ電極８では不可能であったＴＡＢ（Tape Automated Bonding）にも利用できる。
【００２１】
実施例２．
図３はこの発明の実施例２による半導体装置の構造をバンプ電極部分について示した断面図である。
図に示す様に、素子構成された半導体基板２上の電極パッド１上にのみバンプ電極２３が形成され、このバンプ電極２３は、柱状の下層部２３ａと、底面が下層部２３ａと等しい断面積を持ち、上部へ行く程断面積が小さくなる上層部２３ｂとで構成されるものである。
【００２２】
次に、このように構成されるバンプ電極２３の形成方法を、図４に基づいて以下に示す。
まず、上記実施例１と同様に、半導体基板２上に電極パッド１部分を開口したフォトレジストパターン２０を形成する。
次に、Ｇ．Ｄ法による金属超微粒子４の吹き付けを行うが、まず稼動ステージ３により、その上に載置された半導体基板２上の電極パッド１をノズル６直下に中心を合わせて位置合わせする。このときフォトレジストパターン２０の開口サイズより相対的に小さい開口サイズのノズル６を用い、シャッター７と稼動ステージ３とを動作させて電極パッド１上に個別に金属超微粒子４を吹き付け、フォトレジストパターン２０の開口端部での金属超微粒子４の膜の高さ、即ち、バンプ電極下層部２３ａの高さがフォトレジスト膜２０の高さよりも低い、例えば８０％の高さに堆積させる（図４）。
Ｇ．Ｄ法による金属超微粒子４の吹き付け完了後、フォトレジストパターン２０を有機溶剤により除去すると、フォトレジスト膜２０上の金属超微粒子４による膜も同時に除去され、電極パッド１上にバンプ電極２３を形成する（図３参照）。
【００２３】
なお、上記実施例２ではバンプ電極２３の高さを全て同じに形成したが、Ｇ．Ｄ法によって電極パッド１上に個別に形成するため、金属超微粒子４の堆積時間や速度を変えることによって、同一半導体基板２内で複数種の高さを持つバンプ電極２３を形成できる。
また、上記実施例２によるバンプ電極２３についても、上記実施例１と同様に、電極パッド１上以外に堆積された金属超微粒子４の膜がフォトレジスト膜２０除去時に同時に除去されるため、隣接バンプ電極２３と確実に分離できる。
また、上記実施例１と比べてフォトレジスト膜２０上に堆積する金属超微粒子４は僅かであるため、金属原料の利用効率が良く安価である。これは金等の貴金属を用いる場合には特に有効となる。
さらにまた、上記実施例２によるバンプ電極２３では、下層部２３ａが柱状で、その上面を底面とする上層部２３ｂが上部程断面積が小さくなる二段構造となっているため、貫通孔を設けたフレキシブルフィルム等の搭載基板へ半導体チップを搭載するのに利点がある。これについて、実施例３を用いて以下に説明する。
【００２４】
実施例３．
図５は、上記実施例２で示したバンプ電極２３の形成された半導体基板としての半導体チップ９を、貫通孔２４を設けたフレキシブルフィルム等の搭載基板１２に搭載した半導体装置の構造を示した断面図である。
図に示す様に、貫通孔２４内にバンプ電極上層部２３ｂを差し入れて、貫通孔２４内壁に被着して搭載基板１２の両面に設けられた配線層１１と一体化するＣｕ等の金属１１ａとバンプ電極上層部２３ｂとを半田等の導電性接合材１３（以下、接合材と称す）で接合することにより、半導体チップ９を搭載基板１２に搭載したものである。このとき、貫通孔２４の大きさは、バンプ電極上層部２３ｂ底面よりも小さいものである。
なお、接合材１３は半田等の低融点金属の他導電性樹脂や導電性ペーストでも良い。
【００２５】
上記実施例３による半導体装置では、半導体基板２と搭載基板１２との距離を、確実にバンプ電極下層部２３ａの高さよりも大きくすることができ、またバンプ電極の側面がなだらかな形状である従来のものと比べ、バンプ電極２３は二段構造であるため、半田等の接合材１３の半導体基板２上への廻り込みを抑制できる。このため素子へのダメージやリークの発生が防止できる。
【００２６】
実施例４．
上記実施例２、３ではバンプ電極上層部２３ｂの底面が柱状の下層部２３ａの上面と一致するものであったが、これに限るものではない。
図６に示すバンプ電極２５は、上部程断面積の小さくなる上層部２５ｂの底面が柱状の下層部２５ａの上面よりも大きく形成されたものである。
この様なバンプ電極２５の形成は、図７に示す様に、フォトレジストパターン２０の開口端部での金属超微粒子４の膜の高さをフォトレジスト膜２０の高さよりも高い、例えば１２０％の高さに形成することにより行う。この他の工程は上記実施例２の場合と同様である。
【００２７】
なお、この場合も同一半導体基板２内でバンプ電極２５の高さを変えても良い。上記実施例４では、フォトレジスト膜２０除去時に、その上に堆積された金属超微粒子４の膜のうち、フォトレジストパターン２０の開口部に堆積されたものに連なるものは残存する。
このようにバンプ電極上層部２５ｂの底面が下層部２５ａの上面より大きく、横に広がったものになるため、上記実施例２のものには劣るが、下層部２５ａが柱状であるため、従来のものより隣接バンプ電極２５間の分離性は良い。
また、金属原料の利用効率は、上記実施例２のものよりさらに良い。
【００２８】
実施例５．
さらに、上記実施例４に示すバンプ電極２５の形成された半導体チップ９を、図８に示す様に、バンプ電極上層部２５ｂの底面積よりも小さい貫通孔２４を持つ搭載基板１２に上記実施例３と同様に搭載すると、上記実施例３と同様の効果が、バンプ電極上層部２５ｂの底面の広がりが大きいため、一層確実に得られる。
【００２９】
実施例６．
次に、同一半導体チップ９内で高さの異なるバンプ電極が形成された半導体チップ９を貫通孔２４を設けた搭載基板１２に接合した半導体装置について述べる。
図９に示す様な、低いバンプ電極２６ａと高いバンプ電極２６ｂとの二種類の高さのバンプ電極２６が形成された半導体チップ９を図１０に示す様に、低いバンプ電極２６ａと、搭載基板１２の半導体チップ９と対向する面に形成された電極である電極ランド部としてのランド２７とを接合し、高いバンプ電極２６ｂを上記実施例３で示した様に貫通孔２４内に差し入れて接合したものである。接合材１３は半田等の低融点金属の他導電性樹脂や導電性ペーストでも良い。
【００３０】
一般に貫通孔２４の形成は半導体素子の加工精度に比べて粗く、半導体チップ９上に形成可能なバンプ電極数に比べ、搭載基板１２上に形成可能な貫通孔２４の数は少ない。上記実施例６では二種類の高さのバンプ電極２６を形成して低いバンプ電極２６ａを貫通孔２４を用いないランド２７に接合することにより、バンプ電極数の多い半導体チップ９にも適用できる。
【００３１】
実施例７．
上記実施例６の高いバンプ電極２６ｂを信号用に、低いバンプ電極２６ａを接地用に利用した場合について図１１〜図１３に基づいて以下に示す。
図１１はバンプ電極２６の斜視図、図１２はこのバンプ電極２６を形成した半導体チップ９を示す断面図である。
図１１、図１２に示す様に、信号用の高いバンプ電極２６ｂの周囲を取り囲んで接地用の低いバンプ電極２６ａが形成されたものである。
【００３２】
図１３は、図１２に示す半導体チップ９を搭載基板１２に、上記実施例６に示した様に接合したものである。
図１３に示す様に、搭載基板１２の半導体チップ９と対向する面には接地用配線層２８ａが、対向しない面には信号用配線層２８ｂがそれぞれ設けられ、接地用の低いバンプ電極２６ａは接地用配線層２８ａと接続されて一体化するランド２７に、信号用の高いバンプ電極２６ｂは信号用配線層２８ｂと接続されて一体化する貫通孔２４内壁の被着金属２９に、それぞれ接合される。
【００３３】
このように構成される半導体装置のバンプ電極２６部分の形成方法について図１４に基づいて以下に説明する。
まず、上記実施例１と同様の方法で、フォトレジストパターン２０を形成後、Ｇ．Ｄ法により電極パッド１上に、フォトレジストパターン２０の開口サイズよりも大きい開口サイズのノズル６を用いて稼動ステージ３を走査しながら金属超微粒子４の吹き付けを行う（図１４（ａ））。続いて、信号用のバンプ電極２６ｂを形成する電極パッド１上に、上記実施例２と同様の方法で、フォトレジストパターン２０の開口サイズよりも小さい開口サイズのノズル６を用いて個別にＧ．Ｄ法による金属超微粒子４の吹き付けを行う（図１４（ｂ））。
その後、フォトレジスト膜２０とその上に堆積された金属超微粒子４の膜を除去して、バンプ電極２６を完成する（図１２参照）。
【００３４】
上記の様な半導体装置では、信号用の高いバンプ電極２６ｂの周囲を取り囲んで接地用の低いバンプ電極２６ａが形成されているため、シールド効果があり、ノイズやクロストークによる悪影響が防止でき、各信号配線の特性インピーダンスをほぼ一定に保つことができるため、高速化が図れる。
【００３５】
なお、上記実施例７で示すバンプ電極２６は、以下に示す様な変形開口のノズル６を用いても形成できる。
図１５（ａ）に示すノズル６の開口部３０は、一部にノズル６の支持部分を有する円環状の開口部３０ａであり、この様な円環状の開口部３０ａを持つノズル６で接地用の低いバンプ電極２６ａを１個所づつ形成できる。この円環状の開口部３０ａを持つノズル６による金属超微粒子４の堆積とは別途、微小な開口を持つノズル６を用いた堆積を行って、中央部の信号用の高いバンプ電極２６ｂを形成して図１６に示すバンプ電極２６を完成する。この様に形成されたバンプ電極２６はノズル６の支持部分による影のため凹部３１が形成されるものであるが、悪影響のない微小な程度に形成でき、同様にシールド効果がある。
【００３６】
また図１５（ｂ）に示すノズル６の開口部３０は、円環状の開口部３０ａの中央部に微小な開口部３０ｂを持ち、この様な１対の開口部３０を持つノズル６によって接地用の低いバンプ電極２６ａと信号用の高いバンプ電極２６ｂ下層部とが一対づつ形成できる。さらに別途、微小な開口を持つノズル６によって信号用の高いバンプ電極２６ｂ上層部を形成して図１６に示すバンプ電極２６を完成する。
【００３７】
実施例８．
次に、上記実施例４に示すバンプ電極２５の形成された半導体チップ９を樹脂封止する場合について説明する。
図１７は樹脂封止型半導体装置の構造を示す断面図であり、バンプ電極２５の頂部を露出して封止樹脂１９で半導体チップ９を覆ったものである。
【００３８】
以下、製造方法を樹脂封止工程について、図１８に基づいて説明する。
まず、バンプ電極上層部２５ｂの底面積よりも小さい貫通孔３２が形成されたＡｌ等から成る板材３３に、バンプ電極上層部２５ｂを貫通孔３２内に差し入れることにより、半導体チップ９を固定する（図１８（ａ））。
次に凹部の形成された上下の２つの金型３４ａ、３４ｂで、板材３３と半導体チップ９全体を覆う。このとき板材３３の半導体チップ９と対向しない面は下金型３４ｂと密着し、その上から上金型３４ａの凹部で半導体チップ９を覆って板材３３を押さえるように固定する（図１８（ｂ））。
【００３９】
次に、流動性のあるエポキシ系等の封止樹脂１９を、半導体チップ９が閉じ込められた空間３５に注入し、熱処理などにより硬化された後、上下の金型３４ａ、３４ｂを取り除く（図１８（ｃ））。
次に、板材３３をエッチング等により除去すると、板材３３の貫通孔３２内に差し入れられていたバンプ電極上層部２５ｂの頂部のみが露出した樹脂封止型の半導体装置が得られる（図１７参照）。
【００４０】
上記のような樹脂封止の方法では、従来のようにバンプ電極２５を直接金型３４に押し付けることはなく、バンプ電極２５の頭頂部をつぶしたり素子にダメージを与えることはない。また、板材３３に設けられた貫通孔３２にバンプ電極上層部２５ｂを差し入れるため、樹脂１９がバンプ電極２５上ににじみ出すことが防止される。若干にじみ出しがあっても、板材３３のエッチング除去時に同時に除去される。また、この方法では、バンプ電極２５の数の多少にかかわらず同様の効果を奏することができる。
【００４１】
なお、上記実施例８では、上記実施例４に示すバンプ電極２５について説明したが、上記実施例２に示すバンプ電極２３の場合でも同様の効果を奏する。
【００４２】
実施例９．
次に、樹脂封止の方法の別例について図１９に基づいて以下に説明する。まず、上記実施例８と同様に、貫通孔３２を設けた板材３３に半導体チップ９を載置して固定させた後、貫通孔３２内に、封止樹脂１９とは性質の異なるアクリル系等の第２の樹脂３６を滴下して硬化させる（図１９（ａ））。
次に、上記実施例８と同様に、上下の金型３４ａ、３４ｂで板材３３と半導体チップ９とを覆い（図１９（ｂ））、その後半導体チップ９が閉じ込められた空間３５に封止樹脂１９を注入して硬化させ、金型３４を取り除く（図１９（ｃ））。
【００４３】
次に、板材３３をエッチング等により除去すると、バンプ電極２５頂部が貫通孔３２内に滴下した第２の樹脂３６で覆われ、それ以外の半導体チップ９全体は封止樹脂１９で覆われたものとなる（図１９（ｄ））。
その後、有機溶剤等によりバンプ電極２５頂部を覆う第２の樹脂３６を除去し、バンプ電極２５頂部を露出して樹脂封止された半導体装置を得る（図１７参照）。
【００４４】
上記実施例９では、板材３３と半導体チップ９を固定する際に、バンプ電極２５を差し入れた貫通孔３２内に第２の樹脂３６を滴下して硬化させる。これによって、上記実施例８の効果に加えて板材３３と半導体チップ９をより強固に固定することができ、また封止樹脂１９注入時のバンプ電極２５上へのにじみ出しが完全に防止でき、さらに、板材３３をエッチング除去する際にバンプ電極２５の腐食を防止することができ、信頼性が向上する。
【００４５】
なお、上記実施例９において、板材３３にアクリル板を用い、貫通孔３２に滴下する第２の樹脂３６にアクリル樹脂を用いて、板材３３と第２の樹脂３６とを同時に有機溶剤で除去すると製造工程が簡略化される。
【００４６】
【発明の効果】
以上のようにこの発明によれば、上部へ行く程断面積が細くなる上層部と柱状の下層部とで構成されるバンプ電極を形成し、貫通孔を設けた板材を用いて、樹脂封止を行うことにより、従来のようにバンプ電極の頭頂部をつぶしたり素子へのダメージを与えたりすることなく、容易にバンプ電極の頂部を露出して樹脂封止した半導体装置が得られる。
また、バンプ電極を差し入れた貫通孔内に第２の樹脂を用いることにより、板材と半導体基板とを一層強固に固定し、封止樹脂のバンプ電極上へのにじみ出しを完全に防止し、板材除去時にバンプ電極の腐食も防止する。
さらに、第２の樹脂と板材とを同じ性質のアクリル系を用いると、同時に除去することができ、工程が簡略化される。
【図面の簡単な説明】
【図１】この発明の実施例１による半導体装置の製造方法を示す断面図である。
【図２】この発明の実施例１による半導体装置とリード線との接続構造を示す断面図である。
【図３】この発明の実施例２による半導体装置の構造を示す断面図である。
【図４】この発明の実施例２による半導体装置の製造方法を示す断面図である。
【図５】この発明の実施例３による半導体装置の構造を示す断面図である。
【図６】この発明の実施例４による半導体装置の構造を示す断面図である。
【図７】この発明の実施例４による半導体装置の製造方法を示す断面図である。
【図８】この発明の実施例５による半導体装置の構造を示す断面図である。
【図９】この発明の実施例６による半導体装置の構造を示す断面図である。
【図１０】この発明の実施例６による搭載基板に接合された半導体装置の構造を示す断面図である。
【図１１】この発明の実施例７によるバンプ電極の斜視図である。
【図１２】この発明の実施例７による半導体装置の構造を示す断面図である。
【図１３】この発明の実施例７による搭載基板に接合された半導体装置の構造を示す断面図である。
【図１４】この発明の実施例７による半導体装置の製造方法を示す断面図である。
【図１５】この発明の実施例７による半導体装置の製造に用いるノズルの開口部を示す断面図である。
【図１６】図１５のノズルを用いて形成されたバンプ電極の斜視図である。
【図１７】この発明の実施例８による半導体装置の構造を示す断面図である。
【図１８】この発明の実施例８による半導体装置の製造方法を示す断面図である。
【図１９】この発明の実施例９による半導体装置の製造方法を示す断面図である。
【図２０】従来の半導体装置の製造方法を示す断面図である。
【図２１】従来の搭載基板に接合された半導体装置の構造を示す断面図である。
【図２２】従来の半導体装置の樹脂封止方法を示す断面図である。
【符号の説明】
１ 電極パッド
２ 半導体基板
４ 金属超微粒子
６ ノズル
９ 半導体基板としての半導体チップ
１１ 配線層
１２ 搭載基板
１３ 導電性接合材としての接合材
１９ 封止樹脂
２０ フォトレジスト膜
２１、２３、２５ バンプ電極
２３ａ、２５ａ バンプ電極下層部
２３ｂ、２５ｂ バンプ電極上層部
２４ 貫通孔
２６ バンプ電極
２６ａ 低いバンプ電極
２６ｂ 高いバンプ電極
２７ 電極ランド部としてのランド
２８ａ、２８ｂ 配線層
３０ａ 円環状の開口部
３０ｂ 微小開口部
３２ 貫通孔
３３ 板材
３４ 金型
３５ 空間
３６ 第２の樹脂
【産業上の利用分野】
この発明は、半導体装置の製造方法に関し、特にバンプ電極を有する半導体装置の樹脂封止に関するものである。
【０００２】
【従来の技術】
従来、半導体チップの電極パッドとリード線とを接続するには、電極パッド上にバンプ電極を形成し、このバンプ電極とリード線とを接続する方法が知られている。また、近年、基板上に超微粒子をノズルにより吹きつけて成膜するガスデポジション法（以下、Ｇ．Ｄ法と称す）が開発され、Ｇ．Ｄ法によるバンプ形成も行われている。
【０００３】
Ｇ．Ｄ法の概要を説明する。まず、不活性ガスで加圧した超微粒子生成室内で、金属等の原料を加熱、蒸発させる。すると、蒸発した金属原子は不活性ガスとの衝突によって冷却されて凝縮し、高純度の超微粒子を生成する。このようにして生成した超微粒子を、圧力の高い超微粒子生成室とは別に圧力の低い成膜室を設け、この両室間の圧力差を利用することによって不活性ガスと共に輸送管を経て細いノズルから高速に噴射させる。この噴射された超微粒子を、減圧下に置かれた基板上に衝突、付着させることにより成膜させるのがＧ．Ｄ法である。
【０００４】
このようなＧ．Ｄ法による従来のバンプ形成方法を図２０に基づいて説明する。減圧された成膜室内に、素子構成され電極パッド１まで形成された半導体基板２を、稼動ステージ３上に載置する。超微粒子生成室（図示せず）で生成された金属超微粒子４を輸送管５により導き、それに続くノズル６から高速に噴射する。このとき稼動ステージ３により、その上の半導体基板２上の電極パッド１をノズル６直下に位置合わせして、輸送管５に装備されたシャッター７を開いて金属超微粒子４を吹き付ける。吹き付けられた金属超微粒子４は電極パッド１上に凝集し、所定の高さを得るまで堆積してバンプ電極８を形成した後、シャッター７を閉じる。この後、稼動ステージ３により、次のバンプ電極８を形成する電極パッド１をノズル６直下に移動させ同様の処理を行う。
【０００５】
従来のＧ．Ｄ法によるバンプ電極８の形成は以上のように行われていたため、金属超微粒子を堆積する際に、横への広がりを制御するのは困難で、バンプ電極８の形状は、下部になるほど横に広がったものであった。このため、隣接バンプ電極８間の接触を招き易く、バンプ電極８間のピッチを縮小することは困難であった。微細な先端径のノズル６を用いて微細バンプ電極８を微細ピッチで形成しようとすると、バンプ電極８の形状はその上面が尖塔状となり、リード線との接合が困難なものとなった。
【０００６】
ところで、バンプ電極が形成された半導体チップをプリント基板等へ接続するには、通常、リード線とバンプ電極とを接合し、そのリード線をプリント基板等の基板へ半田付け等によって接続していた。また、貫通孔を設けたフレキシブルフィルム等の搭載基板に、半導体チップのバンプ電極等の突起電極を上記貫通孔に直接合わせて半田付けする等の方法により搭載する方法も知られている。
【０００７】
しかしながら、Ｇ．Ｄ法で形成された上述したような従来のバンプ電極８を持つ半導体チップ９を、図２１に示す様に、貫通孔１０を設け、配線１１が施された搭載基板１２に半田等の接合材１３により接続すると、従来のバンプ電極８は側面がなだらかな裾広がりの形状であるため、半導体基板２と搭載基板１２との距離を一定に確保することが難しく、また、半田等の接合材１３が半導体基板２上まで廻り込み、半導体基板２上に配設された素子にダメージを与えたり、リークの原因となるものであった。このため、Ｇ．Ｄ法で形成された従来のバンプ電極８を有する半導体チップ９を、貫通孔１０を設けた搭載基板１２に搭載して用いるのは困難であった。
【０００８】
一方、半導体チップの実装構造としては、バンプ電極の頂部が露出するように、半導体チップを樹脂で覆うものもある。従来の半導体チップの樹脂封止の方法について、実開平２−１３１３４８号公報に示された図２２に基づいて説明する。
まず、それぞれ凹部１４、１５が形成された下金型１６と上金型１７とで、半導体チップ９をはさみ込む様に覆い、ピストン１８等で半導体チップ９に荷重を加えてバンプ電極８を下金型１６に押し付ける（図２２（ａ））。その後金型１６、１７で囲まれた領域に樹脂１９を注入して半導体チップ９を封止した後金型１６、１７を取りはずす（図２２（ｂ））。
【０００９】
従来の樹脂封止の方法は、以上の様に、封止樹脂１９のバンプ電極８上へのにじみ出しを防止するためにバンプ電極８を下金型１６に機械的に押し付ける必要があった。しかしながら、複数のバンプ電極８に均等に荷重を加えることは難しく、個々のバンプ電極８上への樹脂１９のにじみ出しを完全に防止するためにはその分強く押し付ける必要があり、そのためにバンプ電極８の頭頂部をつぶしてその後の搭載基板への接続を困難にしたり、またバンプ電極８を介して、半導体基板２や素子にダメージを与えることがあった。
【００１０】
【発明が解決しようとする課題】
このように従来では、Ｇ．Ｄ法で形成されたバンプ電極８は、横方向への広がりを制御するのが難しいため隣接バンプ電極８との接触を招き易く、また微細化する程上面が尖塔状となりリード線との接合が困難になる等、微細化の促進が困難であった。
【００１１】
また、Ｇ．Ｄ法で形成された従来のバンプ電極８を有する半導体チップ９を、貫通孔１０を設けた搭載基板１２に、貫通孔１０とバンプ電極８とを半田１３等で接合することにより搭載する場合、半導体基板２と搭載基板１２との距離の確保が難しく、また半田１３が半導体基板２上へ廻り込んで、素子へダメージを与えたりリークの原因となる等の問題があった。
【００１２】
さらに、従来ではバンプ電極８の頂部を露出させて半導体チップ９を樹脂封止するには、バンプ電極８を荷重により下金型１６に押し付ける必要があるため、バンプ電極８の頭頂部をつぶしたり、その下の半導体基板２にダメージを与える等の問題があった。
【００１３】
この発明は上記のような問題点を解消するためになされたもので、微細でかつ隣接バンプ電極間の接触のない、Ｇ．Ｄ法によるバンプ電極を得ることを目的としており、さらにこのバンプ電極の形成された半導体基板を、素子へのダメージやリークの発生を伴うことなく、貫通孔を設けた搭載基板に搭載可能とすることを目的とする。さらにまた、上記バンプ電極の形成された半導体基板を、荷重によりバンプ電極の頭頂部をつぶしたり素子へのダメージを与えたりする事なく、バンプ電極頂部を露出させて樹脂で封止可能とすることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係る請求項１記載の半導体装置の製造方法は、半導体基板上に形成されたバンプ電極の頂部を露出して樹脂封止された半導体装置の製造方法であって、上記半導体基板上に、上部へ行く程断面積が細くなる上層部と柱状の下層部とで構成される上記バンプ電極を形成する工程と、該バンプ電極上層部の底面よりも小さい開口の貫通孔を持つ板材に、上記バンプ電極上層部を上記貫通孔内に差し入れて半導体基板を固定させる工程と、上下２つの金型で上記板材の上記半導体基板と対向しない面を密着させて上記板材と上記半導体基板との全体を覆う工程と、上記半導体基板が閉じ込められた空間に封止樹脂を注入して硬化させる工程と、その後上記２つの金型を取り除き、上記板材を除去する工程とを有することを特徴とするものである。
【００１５】
この発明に係る請求項２記載の半導体装置の製造方法は、板材に半導体基板を固定させた後、第２の樹脂を貫通孔内に滴下して凝固させ、その後上記板材を除去した後、上記第２の樹脂を除去することを特徴とするものである。
【００１６】
この発明に係る請求項３記載の半導体装置の製造方法は、板材にアクリル板を用い、第２の樹脂にアクリル樹脂を用いて、所定の有機溶剤で上記板材と上記第２の樹脂とを同時に除去することを特徴とするものである。
【００１７】
【作用】
この発明に係る半導体装置の製造方法は、バンプ電極の頂部を露出して半導体基板を樹脂封止するのに、上部へ行く程断面積が細くなる上層部と柱状の下層部とで構成されるバンプ電極を形成し、このバンプ電極上層部をその底面より小さい開口の貫通孔に差し入れて板材に固定し、全体を金型で覆って行うため、従来のようにバンプ電極を金型に押し付けて頭頂部をつぶしたり素子へダメージを与えたりすることなく、容易にバンプ電極の頂部を露出できる。
このとき、板材の貫通孔内にバンプ電極を差し入れた後、第２の樹脂を滴下して凝固させると、板材と半導体基板とは強固に固定されるとともに、封止樹脂注入時のバンプ電極上へのにじみ出しも完全に防止でき、さらに板材除去時にバンプ電極の腐食も防止する。
さらに第２の樹脂と板材とを同じ性質のアクリル系を用いると、除去を同時にすることができ、工程が簡略化される。
【００１８】
【実施例】
実施例１．
以下、この発明の一実施例を図について説明する。なお、従来の技術と重複する箇所は適宜その説明を省略する。図１はこの発明の実施例１による半導体装置の製造方法をバンプ電極形成について示した断面図である。
まず、素子構成され電極パッド１まで形成された半導体基板２上に、電極パッド１部分を開口したフォトレジストパターン２０を形成する。次にＧ．Ｄ法により半導体基板２上に金属超微粒子４の吹き付けを行うが、まず成膜室内の稼動ステージ３上に半導体基板２を載置し、フォトレジストパターン２０の開口サイズより相対的に大きい、例えば２倍の開口サイズを持つノズル６によって、稼動ステージ３を走査しながら金属超微粒子４を吹き付ける（図１（ａ））。
【００１９】
次に、電極パッド１上に堆積した金属超微粒子４の膜の高さが、フォトレジスト膜２０の高さよりも低い、例えば８０％の高さで、Ｇ．Ｄ法による金属超微粒子４の吹き付けを終了し、その後フォトレジストパターン２０を有機溶剤により除去する。これにより金属超微粒子４の膜でフォトレジスト膜２０上に堆積されていたものはフォトレジスト膜２０と同時に除去され、電極パッド１上にのみ残存してバンプ電極２１を形成する（図１（ｂ））。
【００２０】
このように形成されたバンプ電極２１は、電極パッド１上以外に堆積された金属超微粒子４の膜がフォトレジスト膜２０除去時に同時に除去されるため、電極パッド１上にのみ形成された柱状パターンとなり、横方向に広がることなく隣接バンプ電極２１と確実に分離される。
また、フォトレジストパターン２０の開口サイズより相対的に大きい開口サイズを持つノズル６により金属超微粒子４の吹き付けを行うので、処理時間が短縮され生産性が向上するとともにバンプ電極２１表面の平坦性は極めて良好となり、図２に示す様に、バンプ電極２１とリード線２２との接合を容易に確実に行うことができ、従来のＧ．Ｄ法によるバンプ電極８では不可能であったＴＡＢ（Tape Automated Bonding）にも利用できる。
【００２１】
実施例２．
図３はこの発明の実施例２による半導体装置の構造をバンプ電極部分について示した断面図である。
図に示す様に、素子構成された半導体基板２上の電極パッド１上にのみバンプ電極２３が形成され、このバンプ電極２３は、柱状の下層部２３ａと、底面が下層部２３ａと等しい断面積を持ち、上部へ行く程断面積が小さくなる上層部２３ｂとで構成されるものである。
【００２２】
次に、このように構成されるバンプ電極２３の形成方法を、図４に基づいて以下に示す。
まず、上記実施例１と同様に、半導体基板２上に電極パッド１部分を開口したフォトレジストパターン２０を形成する。
次に、Ｇ．Ｄ法による金属超微粒子４の吹き付けを行うが、まず稼動ステージ３により、その上に載置された半導体基板２上の電極パッド１をノズル６直下に中心を合わせて位置合わせする。このときフォトレジストパターン２０の開口サイズより相対的に小さい開口サイズのノズル６を用い、シャッター７と稼動ステージ３とを動作させて電極パッド１上に個別に金属超微粒子４を吹き付け、フォトレジストパターン２０の開口端部での金属超微粒子４の膜の高さ、即ち、バンプ電極下層部２３ａの高さがフォトレジスト膜２０の高さよりも低い、例えば８０％の高さに堆積させる（図４）。
Ｇ．Ｄ法による金属超微粒子４の吹き付け完了後、フォトレジストパターン２０を有機溶剤により除去すると、フォトレジスト膜２０上の金属超微粒子４による膜も同時に除去され、電極パッド１上にバンプ電極２３を形成する（図３参照）。
【００２３】
なお、上記実施例２ではバンプ電極２３の高さを全て同じに形成したが、Ｇ．Ｄ法によって電極パッド１上に個別に形成するため、金属超微粒子４の堆積時間や速度を変えることによって、同一半導体基板２内で複数種の高さを持つバンプ電極２３を形成できる。
また、上記実施例２によるバンプ電極２３についても、上記実施例１と同様に、電極パッド１上以外に堆積された金属超微粒子４の膜がフォトレジスト膜２０除去時に同時に除去されるため、隣接バンプ電極２３と確実に分離できる。
また、上記実施例１と比べてフォトレジスト膜２０上に堆積する金属超微粒子４は僅かであるため、金属原料の利用効率が良く安価である。これは金等の貴金属を用いる場合には特に有効となる。
さらにまた、上記実施例２によるバンプ電極２３では、下層部２３ａが柱状で、その上面を底面とする上層部２３ｂが上部程断面積が小さくなる二段構造となっているため、貫通孔を設けたフレキシブルフィルム等の搭載基板へ半導体チップを搭載するのに利点がある。これについて、実施例３を用いて以下に説明する。
【００２４】
実施例３．
図５は、上記実施例２で示したバンプ電極２３の形成された半導体基板としての半導体チップ９を、貫通孔２４を設けたフレキシブルフィルム等の搭載基板１２に搭載した半導体装置の構造を示した断面図である。
図に示す様に、貫通孔２４内にバンプ電極上層部２３ｂを差し入れて、貫通孔２４内壁に被着して搭載基板１２の両面に設けられた配線層１１と一体化するＣｕ等の金属１１ａとバンプ電極上層部２３ｂとを半田等の導電性接合材１３（以下、接合材と称す）で接合することにより、半導体チップ９を搭載基板１２に搭載したものである。このとき、貫通孔２４の大きさは、バンプ電極上層部２３ｂ底面よりも小さいものである。
なお、接合材１３は半田等の低融点金属の他導電性樹脂や導電性ペーストでも良い。
【００２５】
上記実施例３による半導体装置では、半導体基板２と搭載基板１２との距離を、確実にバンプ電極下層部２３ａの高さよりも大きくすることができ、またバンプ電極の側面がなだらかな形状である従来のものと比べ、バンプ電極２３は二段構造であるため、半田等の接合材１３の半導体基板２上への廻り込みを抑制できる。このため素子へのダメージやリークの発生が防止できる。
【００２６】
実施例４．
上記実施例２、３ではバンプ電極上層部２３ｂの底面が柱状の下層部２３ａの上面と一致するものであったが、これに限るものではない。
図６に示すバンプ電極２５は、上部程断面積の小さくなる上層部２５ｂの底面が柱状の下層部２５ａの上面よりも大きく形成されたものである。
この様なバンプ電極２５の形成は、図７に示す様に、フォトレジストパターン２０の開口端部での金属超微粒子４の膜の高さをフォトレジスト膜２０の高さよりも高い、例えば１２０％の高さに形成することにより行う。この他の工程は上記実施例２の場合と同様である。
【００２７】
なお、この場合も同一半導体基板２内でバンプ電極２５の高さを変えても良い。上記実施例４では、フォトレジスト膜２０除去時に、その上に堆積された金属超微粒子４の膜のうち、フォトレジストパターン２０の開口部に堆積されたものに連なるものは残存する。
このようにバンプ電極上層部２５ｂの底面が下層部２５ａの上面より大きく、横に広がったものになるため、上記実施例２のものには劣るが、下層部２５ａが柱状であるため、従来のものより隣接バンプ電極２５間の分離性は良い。
また、金属原料の利用効率は、上記実施例２のものよりさらに良い。
【００２８】
実施例５．
さらに、上記実施例４に示すバンプ電極２５の形成された半導体チップ９を、図８に示す様に、バンプ電極上層部２５ｂの底面積よりも小さい貫通孔２４を持つ搭載基板１２に上記実施例３と同様に搭載すると、上記実施例３と同様の効果が、バンプ電極上層部２５ｂの底面の広がりが大きいため、一層確実に得られる。
【００２９】
実施例６．
次に、同一半導体チップ９内で高さの異なるバンプ電極が形成された半導体チップ９を貫通孔２４を設けた搭載基板１２に接合した半導体装置について述べる。
図９に示す様な、低いバンプ電極２６ａと高いバンプ電極２６ｂとの二種類の高さのバンプ電極２６が形成された半導体チップ９を図１０に示す様に、低いバンプ電極２６ａと、搭載基板１２の半導体チップ９と対向する面に形成された電極である電極ランド部としてのランド２７とを接合し、高いバンプ電極２６ｂを上記実施例３で示した様に貫通孔２４内に差し入れて接合したものである。接合材１３は半田等の低融点金属の他導電性樹脂や導電性ペーストでも良い。
【００３０】
一般に貫通孔２４の形成は半導体素子の加工精度に比べて粗く、半導体チップ９上に形成可能なバンプ電極数に比べ、搭載基板１２上に形成可能な貫通孔２４の数は少ない。上記実施例６では二種類の高さのバンプ電極２６を形成して低いバンプ電極２６ａを貫通孔２４を用いないランド２７に接合することにより、バンプ電極数の多い半導体チップ９にも適用できる。
【００３１】
実施例７．
上記実施例６の高いバンプ電極２６ｂを信号用に、低いバンプ電極２６ａを接地用に利用した場合について図１１〜図１３に基づいて以下に示す。
図１１はバンプ電極２６の斜視図、図１２はこのバンプ電極２６を形成した半導体チップ９を示す断面図である。
図１１、図１２に示す様に、信号用の高いバンプ電極２６ｂの周囲を取り囲んで接地用の低いバンプ電極２６ａが形成されたものである。
【００３２】
図１３は、図１２に示す半導体チップ９を搭載基板１２に、上記実施例６に示した様に接合したものである。
図１３に示す様に、搭載基板１２の半導体チップ９と対向する面には接地用配線層２８ａが、対向しない面には信号用配線層２８ｂがそれぞれ設けられ、接地用の低いバンプ電極２６ａは接地用配線層２８ａと接続されて一体化するランド２７に、信号用の高いバンプ電極２６ｂは信号用配線層２８ｂと接続されて一体化する貫通孔２４内壁の被着金属２９に、それぞれ接合される。
【００３３】
このように構成される半導体装置のバンプ電極２６部分の形成方法について図１４に基づいて以下に説明する。
まず、上記実施例１と同様の方法で、フォトレジストパターン２０を形成後、Ｇ．Ｄ法により電極パッド１上に、フォトレジストパターン２０の開口サイズよりも大きい開口サイズのノズル６を用いて稼動ステージ３を走査しながら金属超微粒子４の吹き付けを行う（図１４（ａ））。続いて、信号用のバンプ電極２６ｂを形成する電極パッド１上に、上記実施例２と同様の方法で、フォトレジストパターン２０の開口サイズよりも小さい開口サイズのノズル６を用いて個別にＧ．Ｄ法による金属超微粒子４の吹き付けを行う（図１４（ｂ））。
その後、フォトレジスト膜２０とその上に堆積された金属超微粒子４の膜を除去して、バンプ電極２６を完成する（図１２参照）。
【００３４】
上記の様な半導体装置では、信号用の高いバンプ電極２６ｂの周囲を取り囲んで接地用の低いバンプ電極２６ａが形成されているため、シールド効果があり、ノイズやクロストークによる悪影響が防止でき、各信号配線の特性インピーダンスをほぼ一定に保つことができるため、高速化が図れる。
【００３５】
なお、上記実施例７で示すバンプ電極２６は、以下に示す様な変形開口のノズル６を用いても形成できる。
図１５（ａ）に示すノズル６の開口部３０は、一部にノズル６の支持部分を有する円環状の開口部３０ａであり、この様な円環状の開口部３０ａを持つノズル６で接地用の低いバンプ電極２６ａを１個所づつ形成できる。この円環状の開口部３０ａを持つノズル６による金属超微粒子４の堆積とは別途、微小な開口を持つノズル６を用いた堆積を行って、中央部の信号用の高いバンプ電極２６ｂを形成して図１６に示すバンプ電極２６を完成する。この様に形成されたバンプ電極２６はノズル６の支持部分による影のため凹部３１が形成されるものであるが、悪影響のない微小な程度に形成でき、同様にシールド効果がある。
【００３６】
また図１５（ｂ）に示すノズル６の開口部３０は、円環状の開口部３０ａの中央部に微小な開口部３０ｂを持ち、この様な１対の開口部３０を持つノズル６によって接地用の低いバンプ電極２６ａと信号用の高いバンプ電極２６ｂ下層部とが一対づつ形成できる。さらに別途、微小な開口を持つノズル６によって信号用の高いバンプ電極２６ｂ上層部を形成して図１６に示すバンプ電極２６を完成する。
【００３７】
実施例８．
次に、上記実施例４に示すバンプ電極２５の形成された半導体チップ９を樹脂封止する場合について説明する。
図１７は樹脂封止型半導体装置の構造を示す断面図であり、バンプ電極２５の頂部を露出して封止樹脂１９で半導体チップ９を覆ったものである。
【００３８】
以下、製造方法を樹脂封止工程について、図１８に基づいて説明する。
まず、バンプ電極上層部２５ｂの底面積よりも小さい貫通孔３２が形成されたＡｌ等から成る板材３３に、バンプ電極上層部２５ｂを貫通孔３２内に差し入れることにより、半導体チップ９を固定する（図１８（ａ））。
次に凹部の形成された上下の２つの金型３４ａ、３４ｂで、板材３３と半導体チップ９全体を覆う。このとき板材３３の半導体チップ９と対向しない面は下金型３４ｂと密着し、その上から上金型３４ａの凹部で半導体チップ９を覆って板材３３を押さえるように固定する（図１８（ｂ））。
【００３９】
次に、流動性のあるエポキシ系等の封止樹脂１９を、半導体チップ９が閉じ込められた空間３５に注入し、熱処理などにより硬化された後、上下の金型３４ａ、３４ｂを取り除く（図１８（ｃ））。
次に、板材３３をエッチング等により除去すると、板材３３の貫通孔３２内に差し入れられていたバンプ電極上層部２５ｂの頂部のみが露出した樹脂封止型の半導体装置が得られる（図１７参照）。
【００４０】
上記のような樹脂封止の方法では、従来のようにバンプ電極２５を直接金型３４に押し付けることはなく、バンプ電極２５の頭頂部をつぶしたり素子にダメージを与えることはない。また、板材３３に設けられた貫通孔３２にバンプ電極上層部２５ｂを差し入れるため、樹脂１９がバンプ電極２５上ににじみ出すことが防止される。若干にじみ出しがあっても、板材３３のエッチング除去時に同時に除去される。また、この方法では、バンプ電極２５の数の多少にかかわらず同様の効果を奏することができる。
【００４１】
なお、上記実施例８では、上記実施例４に示すバンプ電極２５について説明したが、上記実施例２に示すバンプ電極２３の場合でも同様の効果を奏する。
【００４２】
実施例９．
次に、樹脂封止の方法の別例について図１９に基づいて以下に説明する。まず、上記実施例８と同様に、貫通孔３２を設けた板材３３に半導体チップ９を載置して固定させた後、貫通孔３２内に、封止樹脂１９とは性質の異なるアクリル系等の第２の樹脂３６を滴下して硬化させる（図１９（ａ））。
次に、上記実施例８と同様に、上下の金型３４ａ、３４ｂで板材３３と半導体チップ９とを覆い（図１９（ｂ））、その後半導体チップ９が閉じ込められた空間３５に封止樹脂１９を注入して硬化させ、金型３４を取り除く（図１９（ｃ））。
【００４３】
次に、板材３３をエッチング等により除去すると、バンプ電極２５頂部が貫通孔３２内に滴下した第２の樹脂３６で覆われ、それ以外の半導体チップ９全体は封止樹脂１９で覆われたものとなる（図１９（ｄ））。
その後、有機溶剤等によりバンプ電極２５頂部を覆う第２の樹脂３６を除去し、バンプ電極２５頂部を露出して樹脂封止された半導体装置を得る（図１７参照）。
【００４４】
上記実施例９では、板材３３と半導体チップ９を固定する際に、バンプ電極２５を差し入れた貫通孔３２内に第２の樹脂３６を滴下して硬化させる。これによって、上記実施例８の効果に加えて板材３３と半導体チップ９をより強固に固定することができ、また封止樹脂１９注入時のバンプ電極２５上へのにじみ出しが完全に防止でき、さらに、板材３３をエッチング除去する際にバンプ電極２５の腐食を防止することができ、信頼性が向上する。
【００４５】
なお、上記実施例９において、板材３３にアクリル板を用い、貫通孔３２に滴下する第２の樹脂３６にアクリル樹脂を用いて、板材３３と第２の樹脂３６とを同時に有機溶剤で除去すると製造工程が簡略化される。
【００４６】
【発明の効果】
以上のようにこの発明によれば、上部へ行く程断面積が細くなる上層部と柱状の下層部とで構成されるバンプ電極を形成し、貫通孔を設けた板材を用いて、樹脂封止を行うことにより、従来のようにバンプ電極の頭頂部をつぶしたり素子へのダメージを与えたりすることなく、容易にバンプ電極の頂部を露出して樹脂封止した半導体装置が得られる。
また、バンプ電極を差し入れた貫通孔内に第２の樹脂を用いることにより、板材と半導体基板とを一層強固に固定し、封止樹脂のバンプ電極上へのにじみ出しを完全に防止し、板材除去時にバンプ電極の腐食も防止する。
さらに、第２の樹脂と板材とを同じ性質のアクリル系を用いると、同時に除去することができ、工程が簡略化される。
【図面の簡単な説明】
【図１】この発明の実施例１による半導体装置の製造方法を示す断面図である。
【図２】この発明の実施例１による半導体装置とリード線との接続構造を示す断面図である。
【図３】この発明の実施例２による半導体装置の構造を示す断面図である。
【図４】この発明の実施例２による半導体装置の製造方法を示す断面図である。
【図５】この発明の実施例３による半導体装置の構造を示す断面図である。
【図６】この発明の実施例４による半導体装置の構造を示す断面図である。
【図７】この発明の実施例４による半導体装置の製造方法を示す断面図である。
【図８】この発明の実施例５による半導体装置の構造を示す断面図である。
【図９】この発明の実施例６による半導体装置の構造を示す断面図である。
【図１０】この発明の実施例６による搭載基板に接合された半導体装置の構造を示す断面図である。
【図１１】この発明の実施例７によるバンプ電極の斜視図である。
【図１２】この発明の実施例７による半導体装置の構造を示す断面図である。
【図１３】この発明の実施例７による搭載基板に接合された半導体装置の構造を示す断面図である。
【図１４】この発明の実施例７による半導体装置の製造方法を示す断面図である。
【図１５】この発明の実施例７による半導体装置の製造に用いるノズルの開口部を示す断面図である。
【図１６】図１５のノズルを用いて形成されたバンプ電極の斜視図である。
【図１７】この発明の実施例８による半導体装置の構造を示す断面図である。
【図１８】この発明の実施例８による半導体装置の製造方法を示す断面図である。
【図１９】この発明の実施例９による半導体装置の製造方法を示す断面図である。
【図２０】従来の半導体装置の製造方法を示す断面図である。
【図２１】従来の搭載基板に接合された半導体装置の構造を示す断面図である。
【図２２】従来の半導体装置の樹脂封止方法を示す断面図である。
【符号の説明】
１ 電極パッド
２ 半導体基板
４ 金属超微粒子
６ ノズル
９ 半導体基板としての半導体チップ
１１ 配線層
１２ 搭載基板
１３ 導電性接合材としての接合材
１９ 封止樹脂
２０ フォトレジスト膜
２１、２３、２５ バンプ電極
２３ａ、２５ａ バンプ電極下層部
２３ｂ、２５ｂ バンプ電極上層部
２４ 貫通孔
２６ バンプ電極
２６ａ 低いバンプ電極
２６ｂ 高いバンプ電極
２７ 電極ランド部としてのランド
２８ａ、２８ｂ 配線層
３０ａ 円環状の開口部
３０ｂ 微小開口部
３２ 貫通孔
３３ 板材
３４ 金型
３５ 空間
３６ 第２の樹脂
Claims (3)
- 半導体基板上に形成されたバンプ電極の頂部を露出して樹脂封止された半導体装置の製造方法において、上記半導体基板上に、上部へ行く程断面積が細くなる上層部と柱状の下層部とで構成される上記バンプ電極を形成する工程と、該バンプ電極上層部の底面よりも小さい開口の貫通孔を持つ板材に、上記バンプ電極上層部を上記貫通孔内に差し入れて上記半導体基板を固定させる工程と、上下２つの金型で上記板材の上記半導体基板と対向しない面を密着させて上記板材と上記半導体基板との全体を覆う工程と、上記半導体基板が閉じ込められた空間に封止樹脂を注入して硬化させる工程と、その後上記２つの金型を取り除き、上記板材を除去する工程とを有することを特徴とする半導体装置の製造方法。
- 板材に半導体基板を固定させた後、第２の樹脂を貫通孔内に滴下して凝固させ、その後上記板材を除去した後、上記第２の樹脂を除去することを特徴とする請求項１記載の半導体装置の製造方法。
- 板材にアクリル板を用い、第２の樹脂にアクリル樹脂を用いて、所定の有機溶剤で上記板材と上記第２の樹脂とを同時に除去することを特徴とする請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317671A JP3647792B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317671A JP3647792B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26019893A Division JP3283977B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164367A JP2002164367A (ja) | 2002-06-07 |
| JP3647792B2 true JP3647792B2 (ja) | 2005-05-18 |
Family
ID=19135503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001317671A Expired - Fee Related JP3647792B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647792B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4967502B2 (ja) * | 2006-07-27 | 2012-07-04 | ヤマハ株式会社 | 電気接続用バンプ形成方法、電気接続用バンプ及び電子部品の接続方法 |
| JP5356980B2 (ja) * | 2009-11-06 | 2013-12-04 | シャープ株式会社 | 電子素子モジュールおよびその製造方法、電子素子ウエハモジュールおよびその製造方法、並びに電子情報機器 |
-
2001
- 2001-10-16 JP JP2001317671A patent/JP3647792B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164367A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| US20130168856A1 (en) | Package on Package Devices and Methods of Packaging Semiconductor Dies | |
| US8355262B2 (en) | Electronic component built-in substrate and method of manufacturing electronic component built-in substrate | |
| WO2003061006B1 (en) | Stacked die in die bga package | |
| US20080099891A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20010049481A (ko) | 반도체장치 및 그 제조방법 | |
| US20020074147A1 (en) | Bump chip lead frame and package | |
| US7074704B2 (en) | Bump formed on semiconductor device chip and method for manufacturing the bump | |
| US7935576B2 (en) | Semiconductor device and manufacturing method of the same | |
| US20080289177A1 (en) | Circuit board, semiconductor package having the board, and methods of fabricating the circuit board and the semiconductor package | |
| JP3283977B2 (ja) | 半導体装置およびその製造方法 | |
| KR20240041894A (ko) | 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐 | |
| US20200043821A1 (en) | Electronic assembly and a method of forming thereof | |
| JP3647792B2 (ja) | 半導体装置の製造方法 | |
| JP3559013B2 (ja) | 半導体装置 | |
| US20050266611A1 (en) | Flip chip packaging method and flip chip assembly thereof | |
| US6730539B2 (en) | Method of manufacturing semiconductor device package | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2002314003A (ja) | ベース配線基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
| CN100552933C (zh) | 封装结构及其导线架 | |
| KR100871371B1 (ko) | 센터 패드 칩의 스택 패키지 및 그 제조방법 | |
| CN112117242A (zh) | 芯片封装结构及其制造方法 | |
| TWI836254B (zh) | 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 | |
| US20240170415A1 (en) | Electronic package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |