JP3283977B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3283977B2 JP3283977B2 JP26019893A JP26019893A JP3283977B2 JP 3283977 B2 JP3283977 B2 JP 3283977B2 JP 26019893 A JP26019893 A JP 26019893A JP 26019893 A JP26019893 A JP 26019893A JP 3283977 B2 JP3283977 B2 JP 3283977B2
- Authority
- JP
- Japan
- Prior art keywords
- nozzle
- electrode pad
- electrode
- photoresist film
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の電極形
成方法、および該方法により形成された半導体装置に関
するものである。
成方法、および該方法により形成された半導体装置に関
するものである。
【０００２】
【従来の技術】従来、半導体チップの電極パッドとリー
ド線とを接続するには、電極パッド上にバンプ電極を形
成し、このバンプ電極とリード線とを接続する方法が知
られている。また、近年、基板上に超微粒子をノズルに
より吹きつけて成膜するガスデポジション法（以下、
Ｇ．Ｄ法と称す）が開発され、Ｇ．Ｄ法によるバンプ形
成も行われている。
ド線とを接続するには、電極パッド上にバンプ電極を形
成し、このバンプ電極とリード線とを接続する方法が知
られている。また、近年、基板上に超微粒子をノズルに
より吹きつけて成膜するガスデポジション法（以下、
Ｇ．Ｄ法と称す）が開発され、Ｇ．Ｄ法によるバンプ形
成も行われている。
【０００３】Ｇ．Ｄ法の概要を説明する。まず、不活性
ガスで加圧した超微粒子生成室内で、金属等の原料を加
熱、蒸発させる。すると、蒸発した金属原子は不活性ガ
スとの衝突によって冷却されて凝縮し、高純度の超微粒
子を生成する。このようにして生成した超微粒子を、圧
力の高い超微粒子生成室とは別に圧力の低い成膜室を設
け、この両室間の圧力差を利用することによって不活性
ガスと共に輸送管を経て細いノズルから高速に噴射させ
る。この噴射された超微粒子を、減圧下に置かれた基板
上に衝突、付着させることにより成膜させるのがＧ．Ｄ
法である。
ガスで加圧した超微粒子生成室内で、金属等の原料を加
熱、蒸発させる。すると、蒸発した金属原子は不活性ガ
スとの衝突によって冷却されて凝縮し、高純度の超微粒
子を生成する。このようにして生成した超微粒子を、圧
力の高い超微粒子生成室とは別に圧力の低い成膜室を設
け、この両室間の圧力差を利用することによって不活性
ガスと共に輸送管を経て細いノズルから高速に噴射させ
る。この噴射された超微粒子を、減圧下に置かれた基板
上に衝突、付着させることにより成膜させるのがＧ．Ｄ
法である。
【０００４】このようなＧ．Ｄ法による従来のバンプ形
成方法を図２０に基づいて説明する。減圧された成膜室
内に、素子構成され電極パッド１まで形成された半導体
基板２を、稼動ステージ３上に載置する。超微粒子生成
室（図示せず）で生成された金属超微粒子４を輸送管５
により導き、それに続くノズル６から高速に噴射する。
このとき稼動ステージ３により、その上の半導体基板２
上の電極パッド１をノズル６直下に位置合わせして、輸
送管５に装備されたシャッター７を開いて金属超微粒子
４を吹き付ける。吹き付けられた金属超微粒子４は電極
パッド１上に凝集し、所定の高さを得るまで堆積してバ
ンプ電極８を形成した後、シャッター７を閉じる。この
後、稼動ステージ３により、次のバンプ電極８を形成す
る電極パッド１をノズル６直下に移動させ同様の処理を
行う。
成方法を図２０に基づいて説明する。減圧された成膜室
内に、素子構成され電極パッド１まで形成された半導体
基板２を、稼動ステージ３上に載置する。超微粒子生成
室（図示せず）で生成された金属超微粒子４を輸送管５
により導き、それに続くノズル６から高速に噴射する。
このとき稼動ステージ３により、その上の半導体基板２
上の電極パッド１をノズル６直下に位置合わせして、輸
送管５に装備されたシャッター７を開いて金属超微粒子
４を吹き付ける。吹き付けられた金属超微粒子４は電極
パッド１上に凝集し、所定の高さを得るまで堆積してバ
ンプ電極８を形成した後、シャッター７を閉じる。この
後、稼動ステージ３により、次のバンプ電極８を形成す
る電極パッド１をノズル６直下に移動させ同様の処理を
行う。
【０００５】従来のＧ．Ｄ法によるバンプ電極８の形成
は以上のように行われていたため、金属超微粒子を堆積
する際に、横への広がりを制御するのは困難で、バンプ
電極８の形状は、下部になるほど横に広がったものであ
った。このため、隣接バンプ電極８間の接触を招き易
く、バンプ電極８間のピッチを縮小することは困難であ
った。微細な先端径のノズル６を用いて微細バンプ電極
８を微細ピッチで形成しようとすると、バンプ電極８の
形状はその上面が尖塔状となり、リード線との接合が困
難なものとなった。
は以上のように行われていたため、金属超微粒子を堆積
する際に、横への広がりを制御するのは困難で、バンプ
電極８の形状は、下部になるほど横に広がったものであ
った。このため、隣接バンプ電極８間の接触を招き易
く、バンプ電極８間のピッチを縮小することは困難であ
った。微細な先端径のノズル６を用いて微細バンプ電極
８を微細ピッチで形成しようとすると、バンプ電極８の
形状はその上面が尖塔状となり、リード線との接合が困
難なものとなった。
【０００６】ところで、バンプ電極が形成された半導体
チップをプリント基板等へ接続するには、通常、リード
線とバンプ電極とを接合し、そのリード線をプリント基
板等の基板へ半田付け等によって接続していた。また、
貫通孔を設けたフレキシブルフィルム等の搭載基板に、
半導体チップのバンプ電極等の突起電極を上記貫通孔に
直接合わせて半田付けする等の方法により搭載する方法
も知られている。
チップをプリント基板等へ接続するには、通常、リード
線とバンプ電極とを接合し、そのリード線をプリント基
板等の基板へ半田付け等によって接続していた。また、
貫通孔を設けたフレキシブルフィルム等の搭載基板に、
半導体チップのバンプ電極等の突起電極を上記貫通孔に
直接合わせて半田付けする等の方法により搭載する方法
も知られている。
【０００７】しかしながら、Ｇ．Ｄ法で形成された上述
したような従来のバンプ電極８を持つ半導体チップ９
を、図２１に示す様に、貫通孔１０を設け、配線１１が
施された搭載基板１２に半田等の接合材１３により接続
すると、従来のバンプ電極８は側面がなだらかな裾広が
りの形状であるため、半導体基板２と搭載基板１２との
距離を一定に確保することが難しく、また、半田等の接
合材１３が半導体基板２上まで廻り込み、半導体基板２
上に配設された素子にダメージを与えたり、リークの原
因となるものであった。このため、Ｇ．Ｄ法で形成され
た従来のバンプ電極８を有する半導体チップ９を、貫通
孔１０を設けた搭載基板１２に搭載して用いるのは困難
であった。
したような従来のバンプ電極８を持つ半導体チップ９
を、図２１に示す様に、貫通孔１０を設け、配線１１が
施された搭載基板１２に半田等の接合材１３により接続
すると、従来のバンプ電極８は側面がなだらかな裾広が
りの形状であるため、半導体基板２と搭載基板１２との
距離を一定に確保することが難しく、また、半田等の接
合材１３が半導体基板２上まで廻り込み、半導体基板２
上に配設された素子にダメージを与えたり、リークの原
因となるものであった。このため、Ｇ．Ｄ法で形成され
た従来のバンプ電極８を有する半導体チップ９を、貫通
孔１０を設けた搭載基板１２に搭載して用いるのは困難
であった。
【０００８】一方、半導体チップの実装構造としては、
バンプ電極の頂部が露出するように、半導体チップを樹
脂で覆うものもある。従来の半導体チップの樹脂封止の
方法について、実開平２−１３１３４８号公報に示され
た図２２に基づいて説明する。まず、それぞれ凹部１
４、１５が形成された下金型１６と上金型１７とで、半
導体チップ９をはさみ込む様に覆い、ピストン１８等で
半導体チップ９に荷重を加えてバンプ電極８を下金型１
６に押し付ける（図２２（ａ））。その後金型１６、１
７で囲まれた領域に樹脂１９を注入して半導体チップ９
を封止した後金型１６、１７を取りはずす（図２２
（ｂ））。
バンプ電極の頂部が露出するように、半導体チップを樹
脂で覆うものもある。従来の半導体チップの樹脂封止の
方法について、実開平２−１３１３４８号公報に示され
た図２２に基づいて説明する。まず、それぞれ凹部１
４、１５が形成された下金型１６と上金型１７とで、半
導体チップ９をはさみ込む様に覆い、ピストン１８等で
半導体チップ９に荷重を加えてバンプ電極８を下金型１
６に押し付ける（図２２（ａ））。その後金型１６、１
７で囲まれた領域に樹脂１９を注入して半導体チップ９
を封止した後金型１６、１７を取りはずす（図２２
（ｂ））。
【０００９】従来の樹脂封止の方法は、以上の様に、封
止樹脂１９のバンプ電極８上へのにじみ出しを防止する
ためにバンプ電極８を下金型１６に機械的に押し付ける
必要があった。しかしながら、複数のバンプ電極８に均
等に荷重を加えることは難しく、個々のバンプ電極８上
への樹脂１９のにじみ出しを完全に防止するためにはそ
の分強く押し付ける必要があり、そのためにバンプ電極
８の頭頂部をつぶしてその後の搭載基板への接続を困難
にしたり、またバンプ電極８を介して、半導体基板２や
素子にダメージを与えることがあった。
止樹脂１９のバンプ電極８上へのにじみ出しを防止する
ためにバンプ電極８を下金型１６に機械的に押し付ける
必要があった。しかしながら、複数のバンプ電極８に均
等に荷重を加えることは難しく、個々のバンプ電極８上
への樹脂１９のにじみ出しを完全に防止するためにはそ
の分強く押し付ける必要があり、そのためにバンプ電極
８の頭頂部をつぶしてその後の搭載基板への接続を困難
にしたり、またバンプ電極８を介して、半導体基板２や
素子にダメージを与えることがあった。
【００１０】
【発明が解決しようとする課題】このように従来では、
Ｇ．Ｄ法で形成されたバンプ電極８は、横方向への広が
りを制御するのが難しいため隣接バンプ電極８との接触
を招き易く、また微細化する程上面が尖塔状となりリー
ド線との接合が困難になる等、微細化の促進が困難であ
った。
Ｇ．Ｄ法で形成されたバンプ電極８は、横方向への広が
りを制御するのが難しいため隣接バンプ電極８との接触
を招き易く、また微細化する程上面が尖塔状となりリー
ド線との接合が困難になる等、微細化の促進が困難であ
った。
【００１１】また、Ｇ．Ｄ法で形成された従来のバンプ
電極８を有する半導体チップ９を、貫通孔１０を設けた
搭載基板１２に、貫通孔１０とバンプ電極８とを半田１
３等で接合することにより搭載する場合、半導体基板２
と搭載基板１２との距離の確保が難しく、また半田１３
が半導体基板２上へ廻り込んで、素子へダメージを与え
たりリークの原因となる等の問題があった。
電極８を有する半導体チップ９を、貫通孔１０を設けた
搭載基板１２に、貫通孔１０とバンプ電極８とを半田１
３等で接合することにより搭載する場合、半導体基板２
と搭載基板１２との距離の確保が難しく、また半田１３
が半導体基板２上へ廻り込んで、素子へダメージを与え
たりリークの原因となる等の問題があった。
【００１２】さらに、従来ではバンプ電極８の頂部を露
出させて半導体チップ９を樹脂封止するには、バンプ電
極８を荷重により下金型１６に押し付ける必要があるた
め、バンプ電極８の頭頂部をつぶしたり、その下の半導
体基板２にダメージを与える等の問題があった。
出させて半導体チップ９を樹脂封止するには、バンプ電
極８を荷重により下金型１６に押し付ける必要があるた
め、バンプ電極８の頭頂部をつぶしたり、その下の半導
体基板２にダメージを与える等の問題があった。
【００１３】この発明は上記のような問題点を解消する
ためになされたもので、微細でかつ隣接バンプ電極間の
接触のない、Ｇ．Ｄ法によるバンプ電極を得ることを目
的としており、さらにこのバンプ電極の形成された半導
体基板を、素子へのダメージやリークの発生を伴うこと
なく、貫通孔を設けた搭載基板に搭載可能とすることを
目的とする。さらにまた、上記バンプ電極の形成された
半導体基板を、荷重によりバンプ電極の頭頂部をつぶし
たり素子へのダメージを与えたりする事なく、バンプ電
極頂部を露出させて樹脂で封止可能とすることを目的と
する。
ためになされたもので、微細でかつ隣接バンプ電極間の
接触のない、Ｇ．Ｄ法によるバンプ電極を得ることを目
的としており、さらにこのバンプ電極の形成された半導
体基板を、素子へのダメージやリークの発生を伴うこと
なく、貫通孔を設けた搭載基板に搭載可能とすることを
目的とする。さらにまた、上記バンプ電極の形成された
半導体基板を、荷重によりバンプ電極の頭頂部をつぶし
たり素子へのダメージを与えたりする事なく、バンプ電
極頂部を露出させて樹脂で封止可能とすることを目的と
する。
【００１４】
【課題を解決するための手段】この発明に係る請求項１
記載の半導体装置の製造方法は、素子構成され電極パッ
ドが形成された半導体基板上に、上記電極パッド形成領
域を開口部とするフォトレジスト膜のパターンを形成す
る工程と、上記フォトレジスト膜パターンの開口部より
も相対的に大きな開口サイズのノズルを用い、上記半導
体基板と上記ノズルとを互いに平行な面内で相対的に走
査しながら、上記半導体基板上から金属超微粒子を上記
ノズルより吹き付けて上記電極パッド上に凝集させ、上
記電極パッド上に上記フォトレジスト膜を越えない高さ
に上記金属超微粒子を堆積する工程と、上記フォトレジ
スト膜を除去することによってその上に堆積された不要
な上記金属超微粒子を除去して上記電極パッド上に表面
が略平坦なバンプ電極を形成する工程とを有することを
特徴とするものである。
記載の半導体装置の製造方法は、素子構成され電極パッ
ドが形成された半導体基板上に、上記電極パッド形成領
域を開口部とするフォトレジスト膜のパターンを形成す
る工程と、上記フォトレジスト膜パターンの開口部より
も相対的に大きな開口サイズのノズルを用い、上記半導
体基板と上記ノズルとを互いに平行な面内で相対的に走
査しながら、上記半導体基板上から金属超微粒子を上記
ノズルより吹き付けて上記電極パッド上に凝集させ、上
記電極パッド上に上記フォトレジスト膜を越えない高さ
に上記金属超微粒子を堆積する工程と、上記フォトレジ
スト膜を除去することによってその上に堆積された不要
な上記金属超微粒子を除去して上記電極パッド上に表面
が略平坦なバンプ電極を形成する工程とを有することを
特徴とするものである。
【００１５】この発明に係る請求項２記載の半導体装置
は、金属超微粒子の吹き付けによって形成されたバンプ
電極が、上部へ行く程断面積が減少し上面が尖塔状であ
る上層部と、この上層部の底面と等しい断面を持つ柱状
の下層部とで構成されることを特徴とするものである。
は、金属超微粒子の吹き付けによって形成されたバンプ
電極が、上部へ行く程断面積が減少し上面が尖塔状であ
る上層部と、この上層部の底面と等しい断面を持つ柱状
の下層部とで構成されることを特徴とするものである。
【００１６】この発明に係る請求項３記載の半導体装置
は、金属超微粒子の吹き付けによって形成されたバンプ
電極が、上部へ行く程断面積が減少して細くなる上層部
とこの上層部の底面よりも小さい断面を持つ柱状の下層
部とで構成されることを特徴とするものである。
は、金属超微粒子の吹き付けによって形成されたバンプ
電極が、上部へ行く程断面積が減少して細くなる上層部
とこの上層部の底面よりも小さい断面を持つ柱状の下層
部とで構成されることを特徴とするものである。
【００１７】この発明に係る請求項４記載の半導体装置
の製造方法は、素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に小さな
開口サイズのノズルを用い、上記半導体基板上から上記
フォトレジスト膜パターンの開口部中心と上記ノズル中
心とを合わせて、上記ノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、上記フォトレジスト
膜パターンの開口部端部において上記フォトレジスト膜
を越えない高さに上記金属超微粒子を堆積させる工程
と、上記フォトレジスト膜を除去することによってその
上に堆積された不要な上記金属超微粒子を除去して上記
電極パッド上にバンプ電極を形成する工程とを有するこ
とを特徴とするものである。
の製造方法は、素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に小さな
開口サイズのノズルを用い、上記半導体基板上から上記
フォトレジスト膜パターンの開口部中心と上記ノズル中
心とを合わせて、上記ノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、上記フォトレジスト
膜パターンの開口部端部において上記フォトレジスト膜
を越えない高さに上記金属超微粒子を堆積させる工程
と、上記フォトレジスト膜を除去することによってその
上に堆積された不要な上記金属超微粒子を除去して上記
電極パッド上にバンプ電極を形成する工程とを有するこ
とを特徴とするものである。
【００１８】この発明に係る請求項５記載の半導体装置
の製造方法は、素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に小さな
開口サイズのノズルを用い、上記半導体基板上から上記
フォトレジスト膜パターンの開口部中心と上記ノズル中
心とを合わせて、上記ノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、上記フォトレジスト
膜パターンの開口部端部において上記フォトレジスト膜
を越える高さに上記金属超微粒子を堆積させる工程と、
上記フォトレジスト膜を除去することによってその上に
堆積された不要な上記金属超微粒子を除去して上記電極
パッド上にバンプ電極を形成する工程とを有することを
特徴とするものである。
の製造方法は、素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に小さな
開口サイズのノズルを用い、上記半導体基板上から上記
フォトレジスト膜パターンの開口部中心と上記ノズル中
心とを合わせて、上記ノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、上記フォトレジスト
膜パターンの開口部端部において上記フォトレジスト膜
を越える高さに上記金属超微粒子を堆積させる工程と、
上記フォトレジスト膜を除去することによってその上に
堆積された不要な上記金属超微粒子を除去して上記電極
パッド上にバンプ電極を形成する工程とを有することを
特徴とするものである。
【００１９】この発明に係る請求項６記載の半導体装置
は、金属超微粒子の吹き付けによって形成されたバンプ
電極の少なくとも下層部が、その上記半導体基板と平行
な断面が所定高さにわたって一定となる柱状であり、該
バンプ電極が複数種の異なる高さを有することを特徴と
するものである。
は、金属超微粒子の吹き付けによって形成されたバンプ
電極の少なくとも下層部が、その上記半導体基板と平行
な断面が所定高さにわたって一定となる柱状であり、該
バンプ電極が複数種の異なる高さを有することを特徴と
するものである。
【００２０】この発明に係る請求項７記載の半導体装置
は、信号用の高いバンプ電極とその周囲を取り囲む様に
形成された接地用の低いバンプ電極とを有することを特
徴とするものである。
は、信号用の高いバンプ電極とその周囲を取り囲む様に
形成された接地用の低いバンプ電極とを有することを特
徴とするものである。
【００２１】この発明に係る請求項８記載の半導体装置
の製造方法は、素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に大きな
開口サイズのノズルを用い、上記半導体基板と上記ノズ
ルとを互いに平行な面内で相対的に走査しながら、上記
半導体基板上からノズルより金属超微粒子を吹き付けて
上記電極パッド上に凝集させ、その後上記フォトレジス
ト膜パターンの開口部よりも相対的に小さな開口サイズ
のノズルを用いて、上記電極パッドのうち所定のものの
上に、その中心とノズルの中心を合わせて、さらに金属
超微粒子を吹き付けて高く堆積する工程と、上記フォト
レジスト膜を除去することによってその上に堆積された
不要な上記金属超微粒子を除去して上記電極パッド上に
バンプ電極を形成する工程とを有することを特徴とする
ものである。
の製造方法は、素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に大きな
開口サイズのノズルを用い、上記半導体基板と上記ノズ
ルとを互いに平行な面内で相対的に走査しながら、上記
半導体基板上からノズルより金属超微粒子を吹き付けて
上記電極パッド上に凝集させ、その後上記フォトレジス
ト膜パターンの開口部よりも相対的に小さな開口サイズ
のノズルを用いて、上記電極パッドのうち所定のものの
上に、その中心とノズルの中心を合わせて、さらに金属
超微粒子を吹き付けて高く堆積する工程と、上記フォト
レジスト膜を除去することによってその上に堆積された
不要な上記金属超微粒子を除去して上記電極パッド上に
バンプ電極を形成する工程とを有することを特徴とする
ものである。
【００２２】この発明に係る請求項９記載の半導体装置
の製造方法は、円環状の開口部を持つノズルもしくは円
環状の開口部とその中心部に微小開口部とを持つノズル
により電極パッド上に金属微粒子の吹き付けを行って、
接地用の低いバンプ電極となる円環状の上記金属微粒子
の膜を堆積する工程と、微小開口部を持つノズルにより
信号用の高いバンプ電極となる金属超微粒子の堆積を行
う工程とを有することを特徴とするものである。
の製造方法は、円環状の開口部を持つノズルもしくは円
環状の開口部とその中心部に微小開口部とを持つノズル
により電極パッド上に金属微粒子の吹き付けを行って、
接地用の低いバンプ電極となる円環状の上記金属微粒子
の膜を堆積する工程と、微小開口部を持つノズルにより
信号用の高いバンプ電極となる金属超微粒子の堆積を行
う工程とを有することを特徴とするものである。
【００２３】
【作用】この発明に係る半導体装置の製造方法は、電極
パッド形成領域を開口部とするフォトレジスト膜パター
ンを形成してその上から金属超微粒子の吹き付けを行い
その後フォトレジスト膜を除去してバンプ電極を形成す
るため、当該バンプ電極が電極パッド上のみに形成され
て隣接バンプ電極と確実に分離でき、柱状のバンプ電極
を容易に形成できる。さらに、フォトレジスト膜パター
ンの開口部よりも大きな開口サイズのノズルで、走査し
ながらフォトレジスト膜を越えない高さでバンプ電極を
形成したため、上面が略平坦なバンプ電極が容易に形成
でき、リード線との接合も容易に確実に行える。
パッド形成領域を開口部とするフォトレジスト膜パター
ンを形成してその上から金属超微粒子の吹き付けを行い
その後フォトレジスト膜を除去してバンプ電極を形成す
るため、当該バンプ電極が電極パッド上のみに形成され
て隣接バンプ電極と確実に分離でき、柱状のバンプ電極
を容易に形成できる。さらに、フォトレジスト膜パター
ンの開口部よりも大きな開口サイズのノズルで、走査し
ながらフォトレジスト膜を越えない高さでバンプ電極を
形成したため、上面が略平坦なバンプ電極が容易に形成
でき、リード線との接合も容易に確実に行える。
【００２４】また、金属超微粒子の吹き付けによって形
成されたバンプ電極が、上部へ行く程断面積が減少し上
面が尖塔状である上層部と、この上層部の底面と等しい
断＋面を持つ柱状の下層部とで構成されるため、この上
層部を上層部底面より小さい貫通孔へ差し入れて導電性
接合材で接合することにより貫通孔を設けた搭載基板に
搭載する場合に、バンプ電極が二段構造になっているた
め、接合材が半導体基板上まで廻り込むのを抑制すると
ともに、搭載基板と半導体基板との距離を確保して素子
へのダメージやリークの発生を防止する。これらの効果
は、バンプ電極上層部底面を下層部の断面よりも大きく
することで一層確実となる。
成されたバンプ電極が、上部へ行く程断面積が減少し上
面が尖塔状である上層部と、この上層部の底面と等しい
断＋面を持つ柱状の下層部とで構成されるため、この上
層部を上層部底面より小さい貫通孔へ差し入れて導電性
接合材で接合することにより貫通孔を設けた搭載基板に
搭載する場合に、バンプ電極が二段構造になっているた
め、接合材が半導体基板上まで廻り込むのを抑制すると
ともに、搭載基板と半導体基板との距離を確保して素子
へのダメージやリークの発生を防止する。これらの効果
は、バンプ電極上層部底面を下層部の断面よりも大きく
することで一層確実となる。
【００２５】また、フォトレジスト膜パターンの開口部
よりも小さな開口サイズのノズルで、開口部中心に位置
合わせして、開口部端部でフォトレジスト膜の高さを越
えない様に金属超微粒子を堆積させるため、バンプ電極
の下層部が柱状で、上部へ行く程細くなる上層部もその
底面がフォトレジスト膜パターンの開口部内にあるため
横に広がることなく、隣接バンプ電極間の分離性が良
く、上記した搭載基板に接合する際に利点のあるバンプ
電極が容易に形成され、さらに金属原料の利用効率も良
い。
よりも小さな開口サイズのノズルで、開口部中心に位置
合わせして、開口部端部でフォトレジスト膜の高さを越
えない様に金属超微粒子を堆積させるため、バンプ電極
の下層部が柱状で、上部へ行く程細くなる上層部もその
底面がフォトレジスト膜パターンの開口部内にあるため
横に広がることなく、隣接バンプ電極間の分離性が良
く、上記した搭載基板に接合する際に利点のあるバンプ
電極が容易に形成され、さらに金属原料の利用効率も良
い。
【００２６】このとき、フォトレジスト膜の高さを越え
て堆積させると、バンプ電極上層部の底面が横に広がっ
たものが容易に形成できる。この上層部底面の広がりに
より、上記した搭載基板へ接合の際の効果を一層確実に
し、金属原料の利用効率もさらに良く、隣接バンプ電極
間の分離性も従来に比べて良い。
て堆積させると、バンプ電極上層部の底面が横に広がっ
たものが容易に形成できる。この上層部底面の広がりに
より、上記した搭載基板へ接合の際の効果を一層確実に
し、金属原料の利用効率もさらに良く、隣接バンプ電極
間の分離性も従来に比べて良い。
【００２７】またバンプ電極の高さの異なるものを同一
半導体基板に持つことによって、搭載基板等への接続方
法をそれぞれのバンプ電極の性質で異なるものにでき
る。またバンプ電極数よりも貫通孔数が少ない搭載基板
にも、半導体基板を接続できる。信号用の高いバンプ電
極の周囲を取り囲む様に接地用の低いバンプ電極を形成
すると、シールド効果のある半導体装置が得られる。こ
の信号用の高いバンプ電極を貫通孔に、接地用の低いバ
ンプ電極を電極ランド部に接合することによって搭載基
板に半導体基板を接合すると、搭載基板の２つの面の配
線層に、信号用と接地用とに分けて接続することがで
き、シールド効果を確実にできる。
半導体基板に持つことによって、搭載基板等への接続方
法をそれぞれのバンプ電極の性質で異なるものにでき
る。またバンプ電極数よりも貫通孔数が少ない搭載基板
にも、半導体基板を接続できる。信号用の高いバンプ電
極の周囲を取り囲む様に接地用の低いバンプ電極を形成
すると、シールド効果のある半導体装置が得られる。こ
の信号用の高いバンプ電極を貫通孔に、接地用の低いバ
ンプ電極を電極ランド部に接合することによって搭載基
板に半導体基板を接合すると、搭載基板の２つの面の配
線層に、信号用と接地用とに分けて接続することがで
き、シールド効果を確実にできる。
【００２８】また、フォトレジスト膜パターン形成後、
開口部より大きい開口サイズのノズルを用いて走査しな
がら金属超微粒子の堆積を行い、その後小さい開口サイ
ズのノズルにして、高いバンプ電極にするものを選ん
で、その開口部中心にノズルを位置合わせしてさらに堆
積させるため、高さの違うバンプ電極を容易に形成でき
る。また円環状の開口部を持つノズルを用いると接地用
の低いバンプ電極を個別に容易に形成できる。
開口部より大きい開口サイズのノズルを用いて走査しな
がら金属超微粒子の堆積を行い、その後小さい開口サイ
ズのノズルにして、高いバンプ電極にするものを選ん
で、その開口部中心にノズルを位置合わせしてさらに堆
積させるため、高さの違うバンプ電極を容易に形成でき
る。また円環状の開口部を持つノズルを用いると接地用
の低いバンプ電極を個別に容易に形成できる。
【００２９】
【実施例】実施例１． 以下、この発明の一実施例を図について説明する。な
お、従来の技術と重複する箇所は適宜その説明を省略す
る。図１はこの発明の実施例１による半導体装置の製造
方法をバンプ電極形成について示した断面図である。ま
ず、素子構成され電極パッド１まで形成された半導体基
板２上に、電極パッド１部分を開口したフォトレジスト
パターン２０を形成する。次にＧ．Ｄ法により半導体基
板２上に金属超微粒子４の吹き付けを行うが、まず成膜
室内の稼動ステージ３上に半導体基板２を載置し、フォ
トレジストパターン２０の開口サイズより相対的に大き
い、例えば２倍の開口サイズを持つノズル６によって、
稼動ステージ３を走査しながら金属超微粒子４を吹き付
ける（図１（ａ））。
お、従来の技術と重複する箇所は適宜その説明を省略す
る。図１はこの発明の実施例１による半導体装置の製造
方法をバンプ電極形成について示した断面図である。ま
ず、素子構成され電極パッド１まで形成された半導体基
板２上に、電極パッド１部分を開口したフォトレジスト
パターン２０を形成する。次にＧ．Ｄ法により半導体基
板２上に金属超微粒子４の吹き付けを行うが、まず成膜
室内の稼動ステージ３上に半導体基板２を載置し、フォ
トレジストパターン２０の開口サイズより相対的に大き
い、例えば２倍の開口サイズを持つノズル６によって、
稼動ステージ３を走査しながら金属超微粒子４を吹き付
ける（図１（ａ））。
【００３０】次に、電極パッド１上に堆積した金属超微
粒子４の膜の高さが、フォトレジスト膜２０の高さより
も低い、例えば８０％の高さで、Ｇ．Ｄ法による金属超
微粒子４の吹き付けを終了し、その後フォトレジストパ
ターン２０を有機溶剤により除去する。これにより金属
超微粒子４の膜でフォトレジスト膜２０上に堆積されて
いたものはフォトレジスト膜２０と同時に除去され、電
極パッド１上にのみ残存してバンプ電極２１を形成する
（図１（ｂ））。
粒子４の膜の高さが、フォトレジスト膜２０の高さより
も低い、例えば８０％の高さで、Ｇ．Ｄ法による金属超
微粒子４の吹き付けを終了し、その後フォトレジストパ
ターン２０を有機溶剤により除去する。これにより金属
超微粒子４の膜でフォトレジスト膜２０上に堆積されて
いたものはフォトレジスト膜２０と同時に除去され、電
極パッド１上にのみ残存してバンプ電極２１を形成する
（図１（ｂ））。
【００３１】このように形成されたバンプ電極２１は、
電極パッド１上以外に堆積された金属超微粒子４の膜が
フォトレジスト膜２０除去時に同時に除去されるため、
電極パッド１上にのみ形成された柱状パターンとなり、
横方向に広がることなく隣接バンプ電極２１と確実に分
離される。また、フォトレジストパターン２０の開口サ
イズより相対的に大きい開口サイズを持つノズル６によ
り金属超微粒子４の吹き付けを行うので、処理時間が短
縮され生産性が向上するとともにバンプ電極２１表面の
平坦性は極めて良好となり、図２に示す様に、バンプ電
極２１とリード線２２との接合を容易に確実に行うこと
ができ、従来のＧ．Ｄ法によるバンプ電極８では不可能
であったＴＡＢ（Tape Automated Bonding）にも利用で
きる。
電極パッド１上以外に堆積された金属超微粒子４の膜が
フォトレジスト膜２０除去時に同時に除去されるため、
電極パッド１上にのみ形成された柱状パターンとなり、
横方向に広がることなく隣接バンプ電極２１と確実に分
離される。また、フォトレジストパターン２０の開口サ
イズより相対的に大きい開口サイズを持つノズル６によ
り金属超微粒子４の吹き付けを行うので、処理時間が短
縮され生産性が向上するとともにバンプ電極２１表面の
平坦性は極めて良好となり、図２に示す様に、バンプ電
極２１とリード線２２との接合を容易に確実に行うこと
ができ、従来のＧ．Ｄ法によるバンプ電極８では不可能
であったＴＡＢ（Tape Automated Bonding）にも利用で
きる。
【００３２】実施例２． 図３はこの発明の実施例２による半導体装置の構造をバ
ンプ電極部分について示した断面図である。図に示す様
に、素子構成された半導体基板２上の電極パッド１上に
のみバンプ電極２３が形成され、このバンプ電極２３
は、柱状の下層部２３ａと、底面が下層部２３ａと等し
い断面積を持ち、上部へ行く程断面積が小さくなる上層
部２３ｂとで構成されるものである。
ンプ電極部分について示した断面図である。図に示す様
に、素子構成された半導体基板２上の電極パッド１上に
のみバンプ電極２３が形成され、このバンプ電極２３
は、柱状の下層部２３ａと、底面が下層部２３ａと等し
い断面積を持ち、上部へ行く程断面積が小さくなる上層
部２３ｂとで構成されるものである。
【００３３】次に、このように構成されるバンプ電極２
３の形成方法を、図４に基づいて以下に示す。まず、上
記実施例１と同様に、半導体基板２上に電極パッド１部
分を開口したフォトレジストパターン２０を形成する。
次に、Ｇ．Ｄ法による金属超微粒子４の吹き付けを行う
が、まず稼動ステージ３により、その上に載置された半
導体基板２上の電極パッド１をノズル６直下に中心を合
わせて位置合わせする。このときフォトレジストパター
ン２０の開口サイズより相対的に小さい開口サイズのノ
ズル６を用い、シャッター７と稼動ステージ３とを動作
させて電極パッド１上に個別に金属超微粒子４を吹き付
け、フォトレジストパターン２０の開口端部での金属超
微粒子４の膜の高さ、即ち、バンプ電極下層部２３ａの
高さがフォトレジスト膜２０の高さよりも低い、例えば
８０％の高さに堆積させる（図４）。Ｇ．Ｄ法による金
属超微粒子４の吹き付け完了後、フォトレジストパター
ン２０を有機溶剤により除去すると、フォトレジスト膜
２０上の金属超微粒子４による膜も同時に除去され、電
極パッド１上にバンプ電極２３を形成する（図３参
照）。
３の形成方法を、図４に基づいて以下に示す。まず、上
記実施例１と同様に、半導体基板２上に電極パッド１部
分を開口したフォトレジストパターン２０を形成する。
次に、Ｇ．Ｄ法による金属超微粒子４の吹き付けを行う
が、まず稼動ステージ３により、その上に載置された半
導体基板２上の電極パッド１をノズル６直下に中心を合
わせて位置合わせする。このときフォトレジストパター
ン２０の開口サイズより相対的に小さい開口サイズのノ
ズル６を用い、シャッター７と稼動ステージ３とを動作
させて電極パッド１上に個別に金属超微粒子４を吹き付
け、フォトレジストパターン２０の開口端部での金属超
微粒子４の膜の高さ、即ち、バンプ電極下層部２３ａの
高さがフォトレジスト膜２０の高さよりも低い、例えば
８０％の高さに堆積させる（図４）。Ｇ．Ｄ法による金
属超微粒子４の吹き付け完了後、フォトレジストパター
ン２０を有機溶剤により除去すると、フォトレジスト膜
２０上の金属超微粒子４による膜も同時に除去され、電
極パッド１上にバンプ電極２３を形成する（図３参
照）。
【００３４】なお、上記実施例２ではバンプ電極２３の
高さを全て同じに形成したが、Ｇ．Ｄ法によって電極パ
ッド１上に個別に形成するため、金属超微粒子４の堆積
時間や速度を変えることによって、同一半導体基板２内
で複数種の高さを持つバンプ電極２３を形成できる。ま
た、上記実施例２によるバンプ電極２３についても、上
記実施例１と同様に、電極パッド１上以外に堆積された
金属超微粒子４の膜がフォトレジスト膜２０除去時に同
時に除去されるため、隣接バンプ電極２３と確実に分離
できる。また、上記実施例１と比べてフォトレジスト膜
２０上に堆積する金属超微粒子４は僅かであるため、金
属原料の利用効率が良く安価である。これは金等の貴金
属を用いる場合には特に有効となる。さらにまた、上記
実施例２によるバンプ電極２３では、下層部２３ａが柱
状で、その上面を底面とする上層部２３ｂが上部程断面
積が小さくなる二段構造となっているため、貫通孔を設
けたフレキシブルフィルム等の搭載基板へ半導体チップ
を搭載するのに利点がある。これについて、実施例３を
用いて以下に説明する。
高さを全て同じに形成したが、Ｇ．Ｄ法によって電極パ
ッド１上に個別に形成するため、金属超微粒子４の堆積
時間や速度を変えることによって、同一半導体基板２内
で複数種の高さを持つバンプ電極２３を形成できる。ま
た、上記実施例２によるバンプ電極２３についても、上
記実施例１と同様に、電極パッド１上以外に堆積された
金属超微粒子４の膜がフォトレジスト膜２０除去時に同
時に除去されるため、隣接バンプ電極２３と確実に分離
できる。また、上記実施例１と比べてフォトレジスト膜
２０上に堆積する金属超微粒子４は僅かであるため、金
属原料の利用効率が良く安価である。これは金等の貴金
属を用いる場合には特に有効となる。さらにまた、上記
実施例２によるバンプ電極２３では、下層部２３ａが柱
状で、その上面を底面とする上層部２３ｂが上部程断面
積が小さくなる二段構造となっているため、貫通孔を設
けたフレキシブルフィルム等の搭載基板へ半導体チップ
を搭載するのに利点がある。これについて、実施例３を
用いて以下に説明する。
【００３５】実施例３． 図５は、上記実施例２で示したバンプ電極２３の形成さ
れた半導体基板としての半導体チップ９を、貫通孔２４
を設けたフレキシブルフィルム等の搭載基板１２に搭載
した半導体装置の構造を示した断面図である。図に示す
様に、貫通孔２４内にバンプ電極上層部２３ｂを差し入
れて、貫通孔２４内壁に被着して搭載基板１２の両面に
設けられた配線層１１と一体化するＣｕ等の金属１１ａ
とバンプ電極上層部２３ｂとを半田等の導電性接合材１
３（以下、接合材と称す）で接合することにより、半導
体チップ９を搭載基板１２に搭載したものである。この
とき、貫通孔２４の大きさは、バンプ電極上層部２３ｂ
底面よりも小さいものである。なお、接合材１３は半田
等の低融点金属の他導電性樹脂や導電性ペーストでも良
い。
れた半導体基板としての半導体チップ９を、貫通孔２４
を設けたフレキシブルフィルム等の搭載基板１２に搭載
した半導体装置の構造を示した断面図である。図に示す
様に、貫通孔２４内にバンプ電極上層部２３ｂを差し入
れて、貫通孔２４内壁に被着して搭載基板１２の両面に
設けられた配線層１１と一体化するＣｕ等の金属１１ａ
とバンプ電極上層部２３ｂとを半田等の導電性接合材１
３（以下、接合材と称す）で接合することにより、半導
体チップ９を搭載基板１２に搭載したものである。この
とき、貫通孔２４の大きさは、バンプ電極上層部２３ｂ
底面よりも小さいものである。なお、接合材１３は半田
等の低融点金属の他導電性樹脂や導電性ペーストでも良
い。
【００３６】上記実施例３による半導体装置では、半導
体基板２と搭載基板１２との距離を、確実にバンプ電極
下層部２３ａの高さよりも大きくすることができ、また
バンプ電極の側面がなだらかな形状である従来のものと
比べ、バンプ電極２３は二段構造であるため、半田等の
接合材１３の半導体基板２上への廻り込みを抑制でき
る。このため素子へのダメージやリークの発生が防止で
きる。
体基板２と搭載基板１２との距離を、確実にバンプ電極
下層部２３ａの高さよりも大きくすることができ、また
バンプ電極の側面がなだらかな形状である従来のものと
比べ、バンプ電極２３は二段構造であるため、半田等の
接合材１３の半導体基板２上への廻り込みを抑制でき
る。このため素子へのダメージやリークの発生が防止で
きる。
【００３７】実施例４． 上記実施例２、３ではバンプ電極上層部２３ｂの底面が
柱状の下層部２３ａの上面と一致するものであったが、
これに限るものではない。図６に示すバンプ電極２５
は、上部程断面積の小さくなる上層部２５ｂの底面が柱
状の下層部２５ａの上面よりも大きく形成されたもので
ある。この様なバンプ電極２５の形成は、図７に示す様
に、フォトレジストパターン２０の開口端部での金属超
微粒子４の膜の高さをフォトレジスト膜２０の高さより
も高い、例えば１２０％の高さに形成することにより行
う。この他の工程は上記実施例２の場合と同様である。
柱状の下層部２３ａの上面と一致するものであったが、
これに限るものではない。図６に示すバンプ電極２５
は、上部程断面積の小さくなる上層部２５ｂの底面が柱
状の下層部２５ａの上面よりも大きく形成されたもので
ある。この様なバンプ電極２５の形成は、図７に示す様
に、フォトレジストパターン２０の開口端部での金属超
微粒子４の膜の高さをフォトレジスト膜２０の高さより
も高い、例えば１２０％の高さに形成することにより行
う。この他の工程は上記実施例２の場合と同様である。
【００３８】なお、この場合も同一半導体基板２内でバ
ンプ電極２５の高さを変えても良い。上記実施例４で
は、フォトレジスト膜２０除去時に、その上に堆積され
た金属超微粒子４の膜のうち、フォトレジストパターン
２０の開口部に堆積されたものに連なるものは残存す
る。このようにバンプ電極上層部２５ｂの底面が下層部
２５ａの上面より大きく、横に広がったものになるた
め、上記実施例２のものには劣るが、下層部２５ａが柱
状であるため、従来のものより隣接バンプ電極２５間の
分離性は良い。また、金属原料の利用効率は、上記実施
例２のものよりさらに良い。
ンプ電極２５の高さを変えても良い。上記実施例４で
は、フォトレジスト膜２０除去時に、その上に堆積され
た金属超微粒子４の膜のうち、フォトレジストパターン
２０の開口部に堆積されたものに連なるものは残存す
る。このようにバンプ電極上層部２５ｂの底面が下層部
２５ａの上面より大きく、横に広がったものになるた
め、上記実施例２のものには劣るが、下層部２５ａが柱
状であるため、従来のものより隣接バンプ電極２５間の
分離性は良い。また、金属原料の利用効率は、上記実施
例２のものよりさらに良い。
【００３９】実施例５． さらに、上記実施例４に示すバンプ電極２５の形成され
た半導体チップ９を、図８に示す様に、バンプ電極上層
部２５ｂの底面積よりも小さい貫通孔２４を持つ搭載基
板１２に上記実施例３と同様に搭載すると、上記実施例
３と同様の効果が、バンプ電極上層部２５ｂの底面の広
がりが大きいため、一層確実に得られる。
た半導体チップ９を、図８に示す様に、バンプ電極上層
部２５ｂの底面積よりも小さい貫通孔２４を持つ搭載基
板１２に上記実施例３と同様に搭載すると、上記実施例
３と同様の効果が、バンプ電極上層部２５ｂの底面の広
がりが大きいため、一層確実に得られる。
【００４０】実施例６． 次に、同一半導体チップ９内で高さの異なるバンプ電極
が形成された半導体チップ９を貫通孔２４を設けた搭載
基板１２に接合した半導体装置について述べる。図９に
示す様な、低いバンプ電極２６ａと高いバンプ電極２６
ｂとの二種類の高さのバンプ電極２６が形成された半導
体チップ９を図１０に示す様に、低いバンプ電極２６ａ
と、搭載基板１２の半導体チップ９と対向する面に形成
された電極である電極ランド部としてのランド２７とを
接合し、高いバンプ電極２６ｂを上記実施例３で示した
様に貫通孔２４内に差し入れて接合したものである。接
合材１３は半田等の低融点金属の他導電性樹脂や導電性
ペーストでも良い。
が形成された半導体チップ９を貫通孔２４を設けた搭載
基板１２に接合した半導体装置について述べる。図９に
示す様な、低いバンプ電極２６ａと高いバンプ電極２６
ｂとの二種類の高さのバンプ電極２６が形成された半導
体チップ９を図１０に示す様に、低いバンプ電極２６ａ
と、搭載基板１２の半導体チップ９と対向する面に形成
された電極である電極ランド部としてのランド２７とを
接合し、高いバンプ電極２６ｂを上記実施例３で示した
様に貫通孔２４内に差し入れて接合したものである。接
合材１３は半田等の低融点金属の他導電性樹脂や導電性
ペーストでも良い。
【００４１】一般に貫通孔２４の形成は半導体素子の加
工精度に比べて粗く、半導体チップ９上に形成可能なバ
ンプ電極数に比べ、搭載基板１２上に形成可能な貫通孔
２４の数は少ない。上記実施例６では二種類の高さのバ
ンプ電極２６を形成して低いバンプ電極２６ａを貫通孔
２４を用いないランド２７に接合することにより、バン
プ電極数の多い半導体チップ９にも適用できる。
工精度に比べて粗く、半導体チップ９上に形成可能なバ
ンプ電極数に比べ、搭載基板１２上に形成可能な貫通孔
２４の数は少ない。上記実施例６では二種類の高さのバ
ンプ電極２６を形成して低いバンプ電極２６ａを貫通孔
２４を用いないランド２７に接合することにより、バン
プ電極数の多い半導体チップ９にも適用できる。
【００４２】実施例７． 上記実施例６の高いバンプ電極２６ｂを信号用に、低い
バンプ電極２６ａを接地用に利用した場合について図１
１〜図１３に基づいて以下に示す。図１１はバンプ電極
２６の斜視図、図１２はこのバンプ電極２６を形成した
半導体チップ９を示す断面図である。図１１、図１２に
示す様に、信号用の高いバンプ電極２６ｂの周囲を取り
囲んで接地用の低いバンプ電極２６ａが形成されたもの
である。
バンプ電極２６ａを接地用に利用した場合について図１
１〜図１３に基づいて以下に示す。図１１はバンプ電極
２６の斜視図、図１２はこのバンプ電極２６を形成した
半導体チップ９を示す断面図である。図１１、図１２に
示す様に、信号用の高いバンプ電極２６ｂの周囲を取り
囲んで接地用の低いバンプ電極２６ａが形成されたもの
である。
【００４３】図１３は、図１２に示す半導体チップ９を
搭載基板１２に、上記実施例６に示した様に接合したも
のである。図１３に示す様に、搭載基板１２の半導体チ
ップ９と対向する面には接地用配線層２８ａが、対向し
ない面には信号用配線層２８ｂがそれぞれ設けられ、接
地用の低いバンプ電極２６ａは接地用配線層２８ａと接
続されて一体化するランド２７に、信号用の高いバンプ
電極２６ｂは信号用配線層２８ｂと接続されて一体化す
る貫通孔２４内壁の被着金属２９に、それぞれ接合され
る。
搭載基板１２に、上記実施例６に示した様に接合したも
のである。図１３に示す様に、搭載基板１２の半導体チ
ップ９と対向する面には接地用配線層２８ａが、対向し
ない面には信号用配線層２８ｂがそれぞれ設けられ、接
地用の低いバンプ電極２６ａは接地用配線層２８ａと接
続されて一体化するランド２７に、信号用の高いバンプ
電極２６ｂは信号用配線層２８ｂと接続されて一体化す
る貫通孔２４内壁の被着金属２９に、それぞれ接合され
る。
【００４４】このように構成される半導体装置のバンプ
電極２６部分の形成方法について図１４に基づいて以下
に説明する。まず、上記実施例１と同様の方法で、フォ
トレジストパターン２０を形成後、Ｇ．Ｄ法により電極
パッド１上に、フォトレジストパターン２０の開口サイ
ズよりも大きい開口サイズのノズル６を用いて稼動ステ
ージ３を走査しながら金属超微粒子４の吹き付けを行う
（図１４（ａ））。続いて、信号用のバンプ電極２６ｂ
を形成する電極パッド１上に、上記実施例２と同様の方
法で、フォトレジストパターン２０の開口サイズよりも
小さい開口サイズのノズル６を用いて個別にＧ．Ｄ法に
よる金属超微粒子４の吹き付けを行う（図１４
（ｂ））。その後、フォトレジスト膜２０とその上に堆
積された金属超微粒子４の膜を除去して、バンプ電極２
６を完成する（図１２参照）。
電極２６部分の形成方法について図１４に基づいて以下
に説明する。まず、上記実施例１と同様の方法で、フォ
トレジストパターン２０を形成後、Ｇ．Ｄ法により電極
パッド１上に、フォトレジストパターン２０の開口サイ
ズよりも大きい開口サイズのノズル６を用いて稼動ステ
ージ３を走査しながら金属超微粒子４の吹き付けを行う
（図１４（ａ））。続いて、信号用のバンプ電極２６ｂ
を形成する電極パッド１上に、上記実施例２と同様の方
法で、フォトレジストパターン２０の開口サイズよりも
小さい開口サイズのノズル６を用いて個別にＧ．Ｄ法に
よる金属超微粒子４の吹き付けを行う（図１４
（ｂ））。その後、フォトレジスト膜２０とその上に堆
積された金属超微粒子４の膜を除去して、バンプ電極２
６を完成する（図１２参照）。
【００４５】上記の様な半導体装置では、信号用の高い
バンプ電極２６ｂの周囲を取り囲んで接地用の低いバン
プ電極２６ａが形成されているため、シールド効果があ
り、ノイズやクロストークによる悪影響が防止でき、各
信号配線の特性インピーダンスをほぼ一定に保つことが
できるため、高速化が図れる。
バンプ電極２６ｂの周囲を取り囲んで接地用の低いバン
プ電極２６ａが形成されているため、シールド効果があ
り、ノイズやクロストークによる悪影響が防止でき、各
信号配線の特性インピーダンスをほぼ一定に保つことが
できるため、高速化が図れる。
【００４６】なお、上記実施例７で示すバンプ電極２６
は、以下に示す様な変形開口のノズル６を用いても形成
できる。図１５（ａ）に示すノズル６の開口部３０は、
一部にノズル６の支持部分を有する円環状の開口部３０
ａであり、この様な円環状の開口部３０ａを持つノズル
６で接地用の低いバンプ電極２６ａを１個所づつ形成で
きる。この円環状の開口部３０ａを持つノズル６による
金属超微粒子４の堆積とは別途、微小な開口を持つノズ
ル６を用いた堆積を行って、中央部の信号用の高いバン
プ電極２６ｂを形成して図１６に示すバンプ電極２６を
完成する。この様に形成されたバンプ電極２６はノズル
６の支持部分による影のため凹部３１が形成されるもの
であるが、悪影響のない微小な程度に形成でき、同様に
シールド効果がある。
は、以下に示す様な変形開口のノズル６を用いても形成
できる。図１５（ａ）に示すノズル６の開口部３０は、
一部にノズル６の支持部分を有する円環状の開口部３０
ａであり、この様な円環状の開口部３０ａを持つノズル
６で接地用の低いバンプ電極２６ａを１個所づつ形成で
きる。この円環状の開口部３０ａを持つノズル６による
金属超微粒子４の堆積とは別途、微小な開口を持つノズ
ル６を用いた堆積を行って、中央部の信号用の高いバン
プ電極２６ｂを形成して図１６に示すバンプ電極２６を
完成する。この様に形成されたバンプ電極２６はノズル
６の支持部分による影のため凹部３１が形成されるもの
であるが、悪影響のない微小な程度に形成でき、同様に
シールド効果がある。
【００４７】また図１５（ｂ）に示すノズル６の開口部
３０は、円環状の開口部３０ａの中央部に微小な開口部
３０ｂを持ち、この様な１対の開口部３０を持つノズル
６によって接地用の低いバンプ電極２６ａと信号用の高
いバンプ電極２６ｂ下層部とが一対づつ形成できる。さ
らに別途、微小な開口を持つノズル６によって信号用の
高いバンプ電極２６ｂ上層部を形成して図１６に示すバ
ンプ電極２６を完成する。
３０は、円環状の開口部３０ａの中央部に微小な開口部
３０ｂを持ち、この様な１対の開口部３０を持つノズル
６によって接地用の低いバンプ電極２６ａと信号用の高
いバンプ電極２６ｂ下層部とが一対づつ形成できる。さ
らに別途、微小な開口を持つノズル６によって信号用の
高いバンプ電極２６ｂ上層部を形成して図１６に示すバ
ンプ電極２６を完成する。
【００４８】実施例８． 次に、上記実施例４に示すバンプ電極２５の形成された
半導体チップ９を樹脂封止する場合について説明する。
図１７は樹脂封止型半導体装置の構造を示す断面図であ
り、バンプ電極２５の頂部を露出して封止樹脂１９で半
導体チップ９を覆ったものである。
半導体チップ９を樹脂封止する場合について説明する。
図１７は樹脂封止型半導体装置の構造を示す断面図であ
り、バンプ電極２５の頂部を露出して封止樹脂１９で半
導体チップ９を覆ったものである。
【００４９】以下、製造方法を樹脂封止工程について、
図１８に基づいて説明する。まず、バンプ電極上層部２
５ｂの底面積よりも小さい貫通孔３２が形成されたＡｌ
等から成る板材３３に、バンプ電極上層部２５ｂを貫通
孔３２内に差し入れることにより、半導体チップ９を固
定する（図１８（ａ））。次に凹部の形成された上下の
２つの金型３４ａ、３４ｂで、板材３３と半導体チップ
９全体を覆う。このとき板材３３の半導体チップ９と対
向しない面は下金型３４ｂと密着し、その上から上金型
３４ａの凹部で半導体チップ９を覆って板材３３を押さ
えるように固定する（図１８（ｂ））。
図１８に基づいて説明する。まず、バンプ電極上層部２
５ｂの底面積よりも小さい貫通孔３２が形成されたＡｌ
等から成る板材３３に、バンプ電極上層部２５ｂを貫通
孔３２内に差し入れることにより、半導体チップ９を固
定する（図１８（ａ））。次に凹部の形成された上下の
２つの金型３４ａ、３４ｂで、板材３３と半導体チップ
９全体を覆う。このとき板材３３の半導体チップ９と対
向しない面は下金型３４ｂと密着し、その上から上金型
３４ａの凹部で半導体チップ９を覆って板材３３を押さ
えるように固定する（図１８（ｂ））。
【００５０】次に、流動性のあるエポキシ系等の封止樹
脂１９を、半導体チップ９が閉じ込められた空間３５に
注入し、熱処理などにより硬化された後、上下の金型３
４ａ、３４ｂを取り除く（図１８（ｃ））。次に、板材
３３をエッチング等により除去すると、板材３３の貫通
孔３２内に差し入れられていたバンプ電極上層部２５ｂ
の頂部のみが露出した樹脂封止型の半導体装置が得られ
る（図１７参照）。
脂１９を、半導体チップ９が閉じ込められた空間３５に
注入し、熱処理などにより硬化された後、上下の金型３
４ａ、３４ｂを取り除く（図１８（ｃ））。次に、板材
３３をエッチング等により除去すると、板材３３の貫通
孔３２内に差し入れられていたバンプ電極上層部２５ｂ
の頂部のみが露出した樹脂封止型の半導体装置が得られ
る（図１７参照）。
【００５１】上記のような樹脂封止の方法では、従来の
ようにバンプ電極２５を直接金型３４に押し付けること
はなく、バンプ電極２５の頭頂部をつぶしたり素子にダ
メージを与えることはない。また、板材３３に設けられ
た貫通孔３２にバンプ電極上層部２５ｂを差し入れるた
め、樹脂１９がバンプ電極２５上ににじみ出すことが防
止される。若干にじみ出しがあっても、板材３３のエッ
チング除去時に同時に除去される。また、この方法で
は、バンプ電極２５の数の多少にかかわらず同様の効果
を奏することができる。
ようにバンプ電極２５を直接金型３４に押し付けること
はなく、バンプ電極２５の頭頂部をつぶしたり素子にダ
メージを与えることはない。また、板材３３に設けられ
た貫通孔３２にバンプ電極上層部２５ｂを差し入れるた
め、樹脂１９がバンプ電極２５上ににじみ出すことが防
止される。若干にじみ出しがあっても、板材３３のエッ
チング除去時に同時に除去される。また、この方法で
は、バンプ電極２５の数の多少にかかわらず同様の効果
を奏することができる。
【００５２】なお、上記実施例８では、上記実施例４に
示すバンプ電極２５について説明したが、上記実施例２
に示すバンプ電極２３の場合でも同様の効果を奏する。
示すバンプ電極２５について説明したが、上記実施例２
に示すバンプ電極２３の場合でも同様の効果を奏する。
【００５３】実施例９． 次に、樹脂封止の方法の別例について図１９に基づいて
以下に説明する。まず、上記実施例８と同様に、貫通孔
３２を設けた板材３３に半導体チップ９を載置して固定
させた後、貫通孔３２内に、封止樹脂１９とは性質の異
なるアクリル系等の第２の樹脂３６を滴下して硬化させ
る（図１９（ａ））。次に、上記実施例８と同様に、上
下の金型３４ａ、３４ｂで板材３３と半導体チップ９と
を覆い（図１９（ｂ））、その後半導体チップ９が閉じ
込められた空間３５に封止樹脂１９を注入して硬化さ
せ、金型３４を取り除く（図１９（ｃ））。
以下に説明する。まず、上記実施例８と同様に、貫通孔
３２を設けた板材３３に半導体チップ９を載置して固定
させた後、貫通孔３２内に、封止樹脂１９とは性質の異
なるアクリル系等の第２の樹脂３６を滴下して硬化させ
る（図１９（ａ））。次に、上記実施例８と同様に、上
下の金型３４ａ、３４ｂで板材３３と半導体チップ９と
を覆い（図１９（ｂ））、その後半導体チップ９が閉じ
込められた空間３５に封止樹脂１９を注入して硬化さ
せ、金型３４を取り除く（図１９（ｃ））。
【００５４】次に、板材３３をエッチング等により除去
すると、バンプ電極２５頂部が貫通孔３２内に滴下した
第２の樹脂３６で覆われ、それ以外の半導体チップ９全
体は封止樹脂１９で覆われたものとなる（図１９
（ｄ））。その後、有機溶剤等によりバンプ電極２５頂
部を覆う第２の樹脂３６を除去し、バンプ電極２５頂部
を露出して樹脂封止された半導体装置を得る（図１７参
照）。
すると、バンプ電極２５頂部が貫通孔３２内に滴下した
第２の樹脂３６で覆われ、それ以外の半導体チップ９全
体は封止樹脂１９で覆われたものとなる（図１９
（ｄ））。その後、有機溶剤等によりバンプ電極２５頂
部を覆う第２の樹脂３６を除去し、バンプ電極２５頂部
を露出して樹脂封止された半導体装置を得る（図１７参
照）。
【００５５】上記実施例９では、板材３３と半導体チッ
プ９を固定する際に、バンプ電極２５を差し入れた貫通
孔３２内に第２の樹脂３６を滴下して硬化させる。これ
によって、上記実施例８の効果に加えて板材３３と半導
体チップ９をより強固に固定することができ、また封止
樹脂１９注入時のバンプ電極２５上へのにじみ出しが完
全に防止でき、さらに、板材３３をエッチング除去する
際にバンプ電極２５の腐食を防止することができ、信頼
性が向上する。
プ９を固定する際に、バンプ電極２５を差し入れた貫通
孔３２内に第２の樹脂３６を滴下して硬化させる。これ
によって、上記実施例８の効果に加えて板材３３と半導
体チップ９をより強固に固定することができ、また封止
樹脂１９注入時のバンプ電極２５上へのにじみ出しが完
全に防止でき、さらに、板材３３をエッチング除去する
際にバンプ電極２５の腐食を防止することができ、信頼
性が向上する。
【００５６】なお、上記実施例９において、板材３３に
アクリル板を用い、貫通孔３２に滴下する第２の樹脂３
６にアクリル樹脂を用いて、板材３３と第２の樹脂３６
とを同時に有機溶剤で除去すると製造工程が簡略化され
る。
アクリル板を用い、貫通孔３２に滴下する第２の樹脂３
６にアクリル樹脂を用いて、板材３３と第２の樹脂３６
とを同時に有機溶剤で除去すると製造工程が簡略化され
る。
【００５７】
【発明の効果】以上のように、この発明に係る請求項１
記載の半導体装置の製造方法は、素子構成され電極パッ
ドが形成された半導体基板上に、上記電極パッド形成領
域を開口部とするフォトレジスト膜のパターンを形成す
る工程と、上記フォトレジスト膜パターンの開口部より
も相対的に大きな開口サイズのノズルを用い、上記半導
体基板と上記ノズルとを互いに平行な面内で相対的に走
査しながら、上記半導体基板上から金属超微粒子を上記
ノズルより吹き付けて上記電極パッド上に凝集させ、上
記電極パッド上に上記フォトレジスト膜を越えない高さ
に上記金属超微粒子を堆積する工程と、上記フォトレジ
スト膜を除去することによってその上に堆積された不要
な上記金属超微粒子を除去して上記電極パッド上に表面
が略平坦なバンプ電極を形成する工程とを有するため、
ほぼ柱状で上面の平坦性の高いバンプ電極が容易に形成
でき、隣接バンプ電極間の分離が確実にできバンプ電極
とリード線との接合が良好となる半導体装置を容易に製
造できる。
記載の半導体装置の製造方法は、素子構成され電極パッ
ドが形成された半導体基板上に、上記電極パッド形成領
域を開口部とするフォトレジスト膜のパターンを形成す
る工程と、上記フォトレジスト膜パターンの開口部より
も相対的に大きな開口サイズのノズルを用い、上記半導
体基板と上記ノズルとを互いに平行な面内で相対的に走
査しながら、上記半導体基板上から金属超微粒子を上記
ノズルより吹き付けて上記電極パッド上に凝集させ、上
記電極パッド上に上記フォトレジスト膜を越えない高さ
に上記金属超微粒子を堆積する工程と、上記フォトレジ
スト膜を除去することによってその上に堆積された不要
な上記金属超微粒子を除去して上記電極パッド上に表面
が略平坦なバンプ電極を形成する工程とを有するため、
ほぼ柱状で上面の平坦性の高いバンプ電極が容易に形成
でき、隣接バンプ電極間の分離が確実にできバンプ電極
とリード線との接合が良好となる半導体装置を容易に製
造できる。
【００５８】またこの発明に係る請求項２記載の半導体
装置は、金属超微粒子の吹き付けによって形成されたバ
ンプ電極が、上部へ行く程断面積が減少し上面が尖塔状
である上層部と、この上層部の底面と等しい断面を持つ
柱状の下層部とで構成されるため、搭載基板への信頼性
の高い接合が容易に行える。
装置は、金属超微粒子の吹き付けによって形成されたバ
ンプ電極が、上部へ行く程断面積が減少し上面が尖塔状
である上層部と、この上層部の底面と等しい断面を持つ
柱状の下層部とで構成されるため、搭載基板への信頼性
の高い接合が容易に行える。
【００５９】またこの発明に係る請求項３記載の半導体
装置は、金属超微粒子の吹き付けによって形成されたバ
ンプ電極が、上部へ行く程断面積が減少して細くなる上
層部とこの上層部の底面よりも小さい断面を持つ柱状の
下層部とで構成されるため、搭載基板への接合の信頼性
がさらに向上する。
装置は、金属超微粒子の吹き付けによって形成されたバ
ンプ電極が、上部へ行く程断面積が減少して細くなる上
層部とこの上層部の底面よりも小さい断面を持つ柱状の
下層部とで構成されるため、搭載基板への接合の信頼性
がさらに向上する。
【００６０】またこの発明に係る請求項４記載の半導体
装置の製造方法は、素子構成され電極パッドが形成され
た半導体基板上に、上記電極パッド形成領域を開口部と
するフォトレジスト膜のパターンを形成する工程と、上
記フォトレジスト膜パターンの開口部よりも相対的に小
さな開口サイズのノズルを用い、上記半導体基板上から
上記フォトレジスト膜パターンの開口部中心と上記ノズ
ル中心とを合わせて、上記ノズルより金属超微粒子を吹
き付けて上記電極パッド上に凝集させ、上記フォトレジ
スト膜パターンの開口部端部において上記フォトレジス
ト膜を越えない高さに上記金属超微粒子を堆積させる工
程と、上記フォトレジスト膜を除去することによってそ
の上に堆積された不要な上記金属超微粒子を除去して上
記電極パッド上にバンプ電極を形成する工程とを有する
ため、隣接バンプ電極間の分離性が良く、搭載基板に信
頼性良く接合できるバンプ電極が容易に形成でき、また
金属原料の利用効率も良い。
装置の製造方法は、素子構成され電極パッドが形成され
た半導体基板上に、上記電極パッド形成領域を開口部と
するフォトレジスト膜のパターンを形成する工程と、上
記フォトレジスト膜パターンの開口部よりも相対的に小
さな開口サイズのノズルを用い、上記半導体基板上から
上記フォトレジスト膜パターンの開口部中心と上記ノズ
ル中心とを合わせて、上記ノズルより金属超微粒子を吹
き付けて上記電極パッド上に凝集させ、上記フォトレジ
スト膜パターンの開口部端部において上記フォトレジス
ト膜を越えない高さに上記金属超微粒子を堆積させる工
程と、上記フォトレジスト膜を除去することによってそ
の上に堆積された不要な上記金属超微粒子を除去して上
記電極パッド上にバンプ電極を形成する工程とを有する
ため、隣接バンプ電極間の分離性が良く、搭載基板に信
頼性良く接合できるバンプ電極が容易に形成でき、また
金属原料の利用効率も良い。
【００６１】またこの発明に係る請求項５記載の半導体
装置の製造方法は、素子構成され電極パッドが形成され
た半導体基板上に、上記電極パッド形成領域を開口部と
するフォトレジスト膜のパターンを形成する工程と、上
記フォトレジスト膜パターンの開口部よりも相対的に小
さな開口サイズのノズルを用い、上記半導体基板上から
上記フォトレジスト膜パターンの開口部中心と上記ノズ
ル中心とを合わせて、上記ノズルより金属超微粒子を吹
き付けて上記電極パッド上に凝集させ、上記フォトレジ
スト膜パターンの開口部端部において上記フォトレジス
ト膜を越える高さに上記金属超微粒子を堆積させる工程
と、上記フォトレジスト膜を除去することによってその
上に堆積された不要な上記金属超微粒子を除去して上記
電極パッド上にバンプ電極を形成する工程とを有するた
め、隣接バンプ電極間の分離性が良く、搭載基板にさら
に信頼性良く接合できるバンプ電極が容易に形成でき、
また金属原料の利用効率も良い。
装置の製造方法は、素子構成され電極パッドが形成され
た半導体基板上に、上記電極パッド形成領域を開口部と
するフォトレジスト膜のパターンを形成する工程と、上
記フォトレジスト膜パターンの開口部よりも相対的に小
さな開口サイズのノズルを用い、上記半導体基板上から
上記フォトレジスト膜パターンの開口部中心と上記ノズ
ル中心とを合わせて、上記ノズルより金属超微粒子を吹
き付けて上記電極パッド上に凝集させ、上記フォトレジ
スト膜パターンの開口部端部において上記フォトレジス
ト膜を越える高さに上記金属超微粒子を堆積させる工程
と、上記フォトレジスト膜を除去することによってその
上に堆積された不要な上記金属超微粒子を除去して上記
電極パッド上にバンプ電極を形成する工程とを有するた
め、隣接バンプ電極間の分離性が良く、搭載基板にさら
に信頼性良く接合できるバンプ電極が容易に形成でき、
また金属原料の利用効率も良い。
【００６２】またこの発明に係る請求項６記載の半導体
装置は、金属超微粒子の吹き付けによって形成されたバ
ンプ電極の少なくとも下層部が、その上記半導体基板と
平行な断面が所定高さにわたって一定となる柱状であ
り、該バンプ電極が複数種の異なる高さを有するため、
搭載基板への接続の際の自由度が向上し信頼性も高ま
る。
装置は、金属超微粒子の吹き付けによって形成されたバ
ンプ電極の少なくとも下層部が、その上記半導体基板と
平行な断面が所定高さにわたって一定となる柱状であ
り、該バンプ電極が複数種の異なる高さを有するため、
搭載基板への接続の際の自由度が向上し信頼性も高ま
る。
【００６３】またこの発明に係る請求項７記載の半導体
装置は、信号用の高いバンプ電極とその周囲を取り囲む
様に形成された接地用の低いバンプ電極とを有するた
め、搭載基板への接続の際、搭載基板の２つの面の配線
層に信号用と接地用とに分けて接続することができ、シ
ールド効果を確実にできる。
装置は、信号用の高いバンプ電極とその周囲を取り囲む
様に形成された接地用の低いバンプ電極とを有するた
め、搭載基板への接続の際、搭載基板の２つの面の配線
層に信号用と接地用とに分けて接続することができ、シ
ールド効果を確実にできる。
【００６４】またこの発明に係る請求項８記載の半導体
装置の製造方法は、素子構成され電極パッドが形成され
た半導体基板上に、上記電極パッド形成領域を開口部と
するフォトレジスト膜のパターンを形成する工程と、上
記フォトレジスト膜パターンの開口部よりも相対的に大
きな開口サイズのノズルを用い、上記半導体基板と上記
ノズルとを互いに平行な面内で相対的に走査しながら、
上記半導体基板上からノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、その後上記フォトレ
ジスト膜パターンの開口部よりも相対的に小さな開口サ
イズのノズルを用いて、上記電極パッドのうち所定のも
のの上に、その中心とノズルの中心を合わせて、さらに
金属超微粒子を吹き付けて高く堆積する工程と、上記フ
ォトレジスト膜を除去することによってその上に堆積さ
れた不要な上記金属超微粒子を除去して上記電極パッド
上にバンプ電極を形成する工程とを有するため、異なる
高さのバンプ電極を容易に形成できる。
装置の製造方法は、素子構成され電極パッドが形成され
た半導体基板上に、上記電極パッド形成領域を開口部と
するフォトレジスト膜のパターンを形成する工程と、上
記フォトレジスト膜パターンの開口部よりも相対的に大
きな開口サイズのノズルを用い、上記半導体基板と上記
ノズルとを互いに平行な面内で相対的に走査しながら、
上記半導体基板上からノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、その後上記フォトレ
ジスト膜パターンの開口部よりも相対的に小さな開口サ
イズのノズルを用いて、上記電極パッドのうち所定のも
のの上に、その中心とノズルの中心を合わせて、さらに
金属超微粒子を吹き付けて高く堆積する工程と、上記フ
ォトレジスト膜を除去することによってその上に堆積さ
れた不要な上記金属超微粒子を除去して上記電極パッド
上にバンプ電極を形成する工程とを有するため、異なる
高さのバンプ電極を容易に形成できる。
【００６５】またこの発明に係る請求項９記載の半導体
装置の製造方法は、円環状の開口部を持つノズルもしく
は円環状の開口部とその中心部に微小開口部とを持つノ
ズルにより電極パッド上に金属微粒子の吹き付けを行っ
て、接地用の低いバンプ電極となる円環状の上記金属微
粒子の膜を堆積する工程と、微小開口部を持つノズルに
より信号用の高いバンプ電極となる金属超微粒子の堆積
を行う工程とを有するため、信号用の高いバンプ電極と
接地用の低いバンプ電極とを個別に容易に形成できる。
装置の製造方法は、円環状の開口部を持つノズルもしく
は円環状の開口部とその中心部に微小開口部とを持つノ
ズルにより電極パッド上に金属微粒子の吹き付けを行っ
て、接地用の低いバンプ電極となる円環状の上記金属微
粒子の膜を堆積する工程と、微小開口部を持つノズルに
より信号用の高いバンプ電極となる金属超微粒子の堆積
を行う工程とを有するため、信号用の高いバンプ電極と
接地用の低いバンプ電極とを個別に容易に形成できる。
【図１】 この発明の実施例１による半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図２】 この発明の実施例１による半導体装置とリー
ド線との接続構造を示す断面図である。
ド線との接続構造を示す断面図である。
【図３】 この発明の実施例２による半導体装置の構造
を示す断面図である。
を示す断面図である。
【図４】 この発明の実施例２による半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図５】 この発明の実施例３による半導体装置の構造
を示す断面図である。
を示す断面図である。
【図６】 この発明の実施例４による半導体装置の構造
を示す断面図である。
を示す断面図である。
【図７】 この発明の実施例４による半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図８】 この発明の実施例５による半導体装置の構造
を示す断面図である。
を示す断面図である。
【図９】 この発明の実施例６による半導体装置の構造
を示す断面図である。
を示す断面図である。
【図１０】 この発明の実施例６による搭載基板に接合
された半導体装置の構造を示す断面図である。
された半導体装置の構造を示す断面図である。
【図１１】 この発明の実施例７によるバンプ電極の斜
視図である。
視図である。
【図１２】 この発明の実施例７による半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図１３】 この発明の実施例７による搭載基板に接合
された半導体装置の構造を示す断面図である。
された半導体装置の構造を示す断面図である。
【図１４】 この発明の実施例７による半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図１５】 この発明の実施例７による半導体装置の製
造に用いるノズルの開口部を示す断面図である。
造に用いるノズルの開口部を示す断面図である。
【図１６】 図１５のノズルを用いて形成されたバンプ
電極の斜視図である。
電極の斜視図である。
【図１７】 この発明の実施例８による半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図１８】 この発明の実施例８による半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図１９】 この発明の実施例９による半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図２０】 従来の半導体装置の製造方法を示す断面図
である。
である。
【図２１】 従来の搭載基板に接合された半導体装置の
構造を示す断面図である。
構造を示す断面図である。
【図２２】 従来の半導体装置の樹脂封止方法を示す断
面図である。
面図である。
１ 電極パッド、２ 半導体基板、４ 金属超微粒子、
６ ノズル、９ 半導体基板としての半導体チップ、１
１ 配線層、１２ 搭載基板、１３ 導電性接合材とし
ての接合材、１９ 封止樹脂、２０ フォトレジスト
膜、２１，２３，２５ バンプ電極、２３ａ，２５ａ
バンプ電極下層部、２３ｂ，２５ｂ バンプ電極上層
部、２４ 貫通孔、２６ バンプ電極、２６ａ 低いバ
ンプ電極、２６ｂ 高いバンプ電極、２７ 電極ランド
部としてのランド、２８ａ，２８ｂ 配線層、３０ａ
円環状の開口部、３０ｂ 微小開口部、３２ 貫通孔、
３３ 板材、３４ 金型、３５ 空間、３６ 第２の樹
脂。
６ ノズル、９ 半導体基板としての半導体チップ、１
１ 配線層、１２ 搭載基板、１３ 導電性接合材とし
ての接合材、１９ 封止樹脂、２０ フォトレジスト
膜、２１，２３，２５ バンプ電極、２３ａ，２５ａ
バンプ電極下層部、２３ｂ，２５ｂ バンプ電極上層
部、２４ 貫通孔、２６ バンプ電極、２６ａ 低いバ
ンプ電極、２６ｂ 高いバンプ電極、２７ 電極ランド
部としてのランド、２８ａ，２８ｂ 配線層、３０ａ
円環状の開口部、３０ｂ 微小開口部、３２ 貫通孔、
３３ 板材、３４ 金型、３５ 空間、３６ 第２の樹
脂。
フロントページの続き (72)発明者 出水 清史 伊丹市瑞原４丁目１番地 三菱電機株式 会社 ユー・エル・エス・アイ開発研究 所内 (56)参考文献 特開 昭64−84738（ＪＰ，Ａ) 特開 平５−47771（ＪＰ，Ａ) 特開 平６−252289（ＪＰ，Ａ) 特開 平７−22461（ＪＰ，Ａ) 特開 平６−93418（ＪＰ，Ａ) 特開 平６−280002（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H05K 3/34 B23K 3/06
Claims (9)
- 【請求項１】 素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に大きな
開口サイズのノズルを用い、上記半導体基板と上記ノズ
ルとを互いに平行な面内で相対的に走査しながら、上記
半導体基板上から金属超微粒子を上記ノズルより吹き付
けて上記電極パッド上に凝集させ、上記電極パッド上に
上記フォトレジスト膜を越えない高さに上記金属超微粒
子を堆積する工程と、上記フォトレジスト膜を除去する
ことによってその上に堆積された不要な上記金属超微粒
子を除去して上記電極パッド上に表面が略平坦なバンプ
電極を形成する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項２】 素子構成された半導体基板上に電極パッ
ドと、この電極パッド上に金属超微粒子の吹き付けによ
り形成されたバンプ電極とを有する半導体装置におい
て、上記バンプ電極が、上部へ行く程断面積が減少し上
面が尖塔状である上層部と、この上層部の底面と等しい
断面を持つ柱状の下層部とで構成されることを特徴とす
る半導体装置。 - 【請求項３】 素子構成された半導体基板上に電極パッ
ドと、この電極パッド上に金属超微粒子の吹き付けによ
り形成されたバンプ電極とを有する半導体装置におい
て、上記バンプ電極が、上部へ行く程断面積が減少して
細くなる上層部とこの上層部の底面よりも小さい断面を
持つ柱状の下層部とで構成されることを特徴とする半導
体装置。 - 【請求項４】 素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に小さな
開口サイズのノズルを用い、上記半導体基板上から上記
フォトレジスト膜パターンの開口部中心と上記ノズル中
心とを合わせて、上記ノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、上記フォトレジスト
膜パターンの開口部端部において上記フォトレジスト膜
を越えない高さに上記金属超微粒子を堆積させる工程
と、上記フォトレジスト膜を除去することによってその
上に堆積された不要な上記金属超微粒子を除去して上記
電極パッド上にバンプ電極を形成する工程とを有するこ
とを特徴とする請求項２記載の半導体装置の製造方法。 - 【請求項５】 素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に小さな
開口サイズのノズルを用い、上記半導体基板上から上記
フォトレジスト膜パターンの開口部中心と上記ノズル中
心とを合わせて、上記ノズルより金属超微粒子を吹き付
けて上記電極パッド上に凝集させ、上記フォトレジスト
膜パターンの開口部端部において上記フォトレジスト膜
を越える高さに上記金属超微粒子を堆積させる工程と、
上記フォトレジスト膜を除去することによってその上に
堆積された不要な上記金属超微粒子を除去して上記電極
パッド上にバンプ電極を形成する工程とを有することを
特徴とする請求項３記載の半導体装置の製造方法。 - 【請求項６】 素子構成された半導体基板上に電極パッ
ドと、この電極パッド上に金属超微粒子の吹き付けによ
り形成されたバンプ電極とを有する半導体装置におい
て、上記バンプ電極の少なくとも下層部が、その上記半
導体基板と平行な断面が所定高さにわたって一定となる
柱状であり、該バンプ電極が複数種の異なる高さを有す
ることを特徴とする半導体装置。 - 【請求項７】 信号用の高いバンプ電極とその周囲を取
り囲む様に形成された接地用の低いバンプ電極とを有す
ることを特徴とする請求項６記載の半導体装置。 - 【請求項８】 素子構成され電極パッドが形成された半
導体基板上に、上記電極パッド形成領域を開口部とする
フォトレジスト膜のパターンを形成する工程と、上記フ
ォトレジスト膜パターンの開口部よりも相対的に大きな
開口サイズのノズルを用い、上記半導体基板と上記ノズ
ルとを互いに平行な面内で相対的に走査しながら、上記
半導体基板上からノズルより金属超微粒子を吹き付けて
上記電極パッド上に凝集させ、その後上記フォトレジス
ト膜パターンの開口部よりも相対的に小さな開口サイズ
のノズルを用いて、上記電極パッドのうち所定のものの
上に、その中心とノズルの中心を合わせて、さらに金属
超微粒子を吹き付けて高く堆積する工程と、上記フォト
レジスト膜を除去することによってその上に堆積された
不要な上記金属超微粒子を除去して上記電極パッド上に
バンプ電極を形成する工程とを有することを特徴とする
請求項６または７記載の半導体装置の製造方法。 - 【請求項９】 円環状の開口部を持つノズルもしくは円
環状の開口部とその中心部に微小開口部とを持つノズル
により電極パッド上に金属微粒子の吹き付けを行って、
接地用の低いバンプ電極となる円環状の上記金属微粒子
の膜を堆積する工程と、微小開口部を持つノズルにより
信号用の高いバンプ電極となる金属超微粒子の堆積を行
う工程とを有することを特徴とする請求項７記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26019893A JP3283977B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26019893A JP3283977B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置およびその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001317671A Division JP3647792B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置の製造方法 |
| JP2001317647A Division JP3559013B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115097A JPH07115097A (ja) | 1995-05-02 |
| JP3283977B2 true JP3283977B2 (ja) | 2002-05-20 |
Family
ID=17344699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26019893A Expired - Fee Related JP3283977B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3283977B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259046B2 (en) | 2004-03-10 | 2007-08-21 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6042953A (en) * | 1996-03-21 | 2000-03-28 | Matsushita Electric Industrial Co., Ltd. | Substrate on which bumps are formed and method of forming the same |
| EP1278612B1 (en) | 2000-03-10 | 2010-02-24 | Chippac, Inc. | Flip chip Interconnection structure and method of obtaining the same |
| US10388626B2 (en) | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
| JP2002231762A (ja) * | 2001-02-01 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法とｉｃチップ実装体 |
| JP4856914B2 (ja) * | 2004-10-05 | 2012-01-18 | 株式会社みくに工業 | 微細金属バンプの形成方法 |
| CN101416294B (zh) * | 2006-03-30 | 2011-03-30 | 株式会社美高仁工业 | 微细金属凸点的形成方法 |
| JP5494635B2 (ja) * | 2011-12-09 | 2014-05-21 | 富士通株式会社 | 配線基板の製造方法 |
| JP7232502B2 (ja) * | 2018-10-29 | 2023-03-03 | 国立研究開発法人産業技術総合研究所 | 微細金属バンプの形成方法及び微細金属バンプ |
-
1993
- 1993-10-18 JP JP26019893A patent/JP3283977B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259046B2 (en) | 2004-03-10 | 2007-08-21 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07115097A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| US20040137723A1 (en) | Manufacturing method of semiconductor device | |
| US20040004291A1 (en) | Semiconductor device | |
| US20030133274A1 (en) | Integrated circuit package and method of manufacture | |
| JP3082905B2 (ja) | チップ・オン・ボード遮蔽構造およびその製造方法 | |
| US9355992B2 (en) | Land grid array semiconductor device packages | |
| US6849955B2 (en) | High density integrated circuit packages and method for the same | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| JP3283977B2 (ja) | 半導体装置およびその製造方法 | |
| US20080237821A1 (en) | Package structure and manufacturing method thereof | |
| US6046501A (en) | RF-driven semiconductor device | |
| KR20240041894A (ko) | 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐 | |
| KR20080005735A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| KR20240023415A (ko) | 사전 형성된 마스크를 이용한 선택적 emi 차폐 | |
| JP3559013B2 (ja) | 半導体装置 | |
| JP3647792B2 (ja) | 半導体装置の製造方法 | |
| KR20070081946A (ko) | 집적회로 칩 및 패키지. | |
| TWI836254B (zh) | 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 | |
| US11784135B2 (en) | Semiconductor device including conductive bumps to improve EMI/RFI shielding | |
| KR20070019359A (ko) | 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 | |
| JPH1032373A (ja) | プリント配線基板及びこれを用いたパッケージ | |
| KR20010019260A (ko) | 접착제 범람 방지 댐이 형성된 인쇄회로기판 및 그를 이용한 파인 피치 볼 그리드 어레이 패키지 | |
| KR20020074792A (ko) | 적층형 반도체 패키지 | |
| KR20040091985A (ko) | 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080301 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |