JPH1032373A - プリント配線基板及びこれを用いたパッケージ - Google Patents
プリント配線基板及びこれを用いたパッケージInfo
- Publication number
- JPH1032373A JPH1032373A JP8183878A JP18387896A JPH1032373A JP H1032373 A JPH1032373 A JP H1032373A JP 8183878 A JP8183878 A JP 8183878A JP 18387896 A JP18387896 A JP 18387896A JP H1032373 A JPH1032373 A JP H1032373A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- package
- resin
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 工程が複雑となる、製造コストが高価となる
といった不都合を生じることなく、小型化に対応可能と
する。 【解決手段】 ベアチップ実装面である一主面１ａの端
縁部近傍に、上記端縁部に略沿うように凸部６を形成
し、一主面１ａにベアチップ２を実装し、このベアチッ
プ２をチップコート樹脂７により封止する。なお、上記
凸部６は導電材料よりなることが好ましい。
といった不都合を生じることなく、小型化に対応可能と
する。 【解決手段】 ベアチップ実装面である一主面１ａの端
縁部近傍に、上記端縁部に略沿うように凸部６を形成
し、一主面１ａにベアチップ２を実装し、このベアチッ
プ２をチップコート樹脂７により封止する。なお、上記
凸部６は導電材料よりなることが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、ベアチップを実装
するプリント配線基板及びこれを用いたパッケージに関
するものである。詳しくは、ベアチップ実装面に端縁部
に略沿うような凸部を設け、これによりベアチップを封
止する樹脂の面内方向の広がりを抑え、小型化に対応可
能とされるプリント配線基板及びこれを用いたパッケー
ジに係わるものである。
するプリント配線基板及びこれを用いたパッケージに関
するものである。詳しくは、ベアチップ実装面に端縁部
に略沿うような凸部を設け、これによりベアチップを封
止する樹脂の面内方向の広がりを抑え、小型化に対応可
能とされるプリント配線基板及びこれを用いたパッケー
ジに係わるものである。
【０００２】
【従来の技術】ＩＣパッケージ等の各種チップ部品がプ
リント配線がなされる基板に搭載されてなる電子部品に
おいては、面実装技術の急速な発展により、チップ部品
の高密度実装化が進められている。そこで、ＩＣパッケ
ージの小型化等が進められているものの、現在以上の高
密度実装化は難しい。これに対し、近年においては、Ｉ
ＣチップをＩＣパッケージから出して直接基板に実装す
る、いわゆるベア・チップ実装が検討されている。
リント配線がなされる基板に搭載されてなる電子部品に
おいては、面実装技術の急速な発展により、チップ部品
の高密度実装化が進められている。そこで、ＩＣパッケ
ージの小型化等が進められているものの、現在以上の高
密度実装化は難しい。これに対し、近年においては、Ｉ
ＣチップをＩＣパッケージから出して直接基板に実装す
る、いわゆるベア・チップ実装が検討されている。
【０００３】そして、上記のベア・チップ実装を行う方
法としては、例えば、ボールグリッドアレイ方式（以
下、ＢＧＡ方式と称する。）が挙げられる。上記ＢＧＡ
方式は、ベアチップとされるＩＣチップにおいて、マザ
ーボードと称されるプリント配線板対向面側にプリント
配線がなされる基板を配し、この基板のプリント配線板
対向面側にＩＣチップの端子部と接続されるとともに、
外部との接続端子となる第２のランドを形成し、この第
２のランドにはんだボールをマウントしたボールグリッ
ドアレイタイプの電子部品（以下、ＢＧＡと称する。）
を用意しておき、上記はんだボールを溶融固化させてＢ
ＧＡのランドとマザーボードと称されるプリント配線板
のランド間を接続し、当該プリント配線板上にＢＧＡを
実装するものである。
法としては、例えば、ボールグリッドアレイ方式（以
下、ＢＧＡ方式と称する。）が挙げられる。上記ＢＧＡ
方式は、ベアチップとされるＩＣチップにおいて、マザ
ーボードと称されるプリント配線板対向面側にプリント
配線がなされる基板を配し、この基板のプリント配線板
対向面側にＩＣチップの端子部と接続されるとともに、
外部との接続端子となる第２のランドを形成し、この第
２のランドにはんだボールをマウントしたボールグリッ
ドアレイタイプの電子部品（以下、ＢＧＡと称する。）
を用意しておき、上記はんだボールを溶融固化させてＢ
ＧＡのランドとマザーボードと称されるプリント配線板
のランド間を接続し、当該プリント配線板上にＢＧＡを
実装するものである。
【０００４】なお、上記ＢＧＡの基板においては、一主
面にＩＣチップの端子部に対応し、これに接続されるよ
うな第１のランドが形成され、相対向する主面に上記第
１のランドと配線回路パターンにより接続される第２の
ランドが形成されており、第１のランドにＩＣチップの
端子部を接続することによりＩＣチップの端子部と第２
のランドが接続されるようになされている。すなわち、
上記ＢＧＡ方式においては、ＩＣチップの端子部を基板
を介して外部に引き出すこととなり、外部との接続端子
となる第２のランドの形成位置を比較的自由に決定する
ことが可能である。
面にＩＣチップの端子部に対応し、これに接続されるよ
うな第１のランドが形成され、相対向する主面に上記第
１のランドと配線回路パターンにより接続される第２の
ランドが形成されており、第１のランドにＩＣチップの
端子部を接続することによりＩＣチップの端子部と第２
のランドが接続されるようになされている。すなわち、
上記ＢＧＡ方式においては、ＩＣチップの端子部を基板
を介して外部に引き出すこととなり、外部との接続端子
となる第２のランドの形成位置を比較的自由に決定する
ことが可能である。
【０００５】また、上記のベア・チップ実装を行う方法
としては、チップスケールパッケージタイプの電子部品
（以下、ＣＳＰと称する。）を使用する方法も挙げられ
る。このＣＳＰは、ＢＧＡと略同様の構成を有する電子
部品であり、ベアチップと略同じ寸法の電子部品であ
り、ＢＧＡよりも狭ピッチで小型化されたものである。
としては、チップスケールパッケージタイプの電子部品
（以下、ＣＳＰと称する。）を使用する方法も挙げられ
る。このＣＳＰは、ＢＧＡと略同様の構成を有する電子
部品であり、ベアチップと略同じ寸法の電子部品であ
り、ＢＧＡよりも狭ピッチで小型化されたものである。
【０００６】上記ＣＳＰとしては、例えば図４に示され
るようなものが挙げられる。すなわち、プリント配線基
板１０１の一主面１０１ａ側にベアチップであるＩＣチ
ップ１０２を載置し、このＩＣチップ１０２の端子部と
一主面１０１ａ上の図示しないワイヤボンディングパッ
ド間を金或いはアルミニウム等よりなるワイヤ１０３に
より接続し、プリント配線基板１０１の一主面１０１ａ
と相対向する主面１０１ｂに上記ワイヤボンディングパ
ッドと電気的に接続される図示しない端子部を設け、こ
の上にはんだ等よりなるボール１０４を設けて外部との
接続端子としたものが挙げられる。
るようなものが挙げられる。すなわち、プリント配線基
板１０１の一主面１０１ａ側にベアチップであるＩＣチ
ップ１０２を載置し、このＩＣチップ１０２の端子部と
一主面１０１ａ上の図示しないワイヤボンディングパッ
ド間を金或いはアルミニウム等よりなるワイヤ１０３に
より接続し、プリント配線基板１０１の一主面１０１ａ
と相対向する主面１０１ｂに上記ワイヤボンディングパ
ッドと電気的に接続される図示しない端子部を設け、こ
の上にはんだ等よりなるボール１０４を設けて外部との
接続端子としたものが挙げられる。
【０００７】なお、このＣＳＰにおいては、プリント配
線基板１０１の一主面１０１ａ側にＩＣチップ１０２を
封止するべくチップコート樹脂１０５をＩＣチップ１０
２及びワイヤ１０３を覆うように配している。
線基板１０１の一主面１０１ａ側にＩＣチップ１０２を
封止するべくチップコート樹脂１０５をＩＣチップ１０
２及びワイヤ１０３を覆うように配している。
【０００８】
【発明が解決しようとする課題】ところで、このような
ＣＳＰにおいては更なる小型化が要求されているが、対
応は困難である。このＣＳＰを小型化するには、図４中
ａで示すＩＣチップ１０２の端部からプリント配線基板
１０１の端部までの距離を小さくし、プリント配線基板
１０１の大きさをＩＣチップ１０２の大きさに近づける
ことが必要であるが、下記のような理由から難しい。
ＣＳＰにおいては更なる小型化が要求されているが、対
応は困難である。このＣＳＰを小型化するには、図４中
ａで示すＩＣチップ１０２の端部からプリント配線基板
１０１の端部までの距離を小さくし、プリント配線基板
１０１の大きさをＩＣチップ１０２の大きさに近づける
ことが必要であるが、下記のような理由から難しい。
【０００９】このＣＳＰにおいて、ＩＣチップ１０２及
びワイヤ１０３を覆うチップコート樹脂１０５は、液体
状の樹脂をプリント配線基板１０１上に供給した後に硬
化させて配される。上記のように液体状の樹脂をプリン
ト配線基板１０１上に供給する場合、当然のことながら
液体状の樹脂は、プリント配線基板１０１の面内方向に
広がっていき、ワイヤ１０３端部よりも外周側にまで広
がる。このため、上述のようにＣＳＰの小型化のため
に、図４中ａで示すＩＣチップ１０２の端部からプリン
ト配線基板１０１の端部までの距離を例えば１．０ｍｍ
程度と小さくすると、プリント配線基板１０１の大きさ
は樹脂が広がるのに十分な大きさとは言えず、実現が難
しい。従って、プリント配線基板１０１自体をより小型
化して、ＣＳＰを小型化することは難しい。
びワイヤ１０３を覆うチップコート樹脂１０５は、液体
状の樹脂をプリント配線基板１０１上に供給した後に硬
化させて配される。上記のように液体状の樹脂をプリン
ト配線基板１０１上に供給する場合、当然のことながら
液体状の樹脂は、プリント配線基板１０１の面内方向に
広がっていき、ワイヤ１０３端部よりも外周側にまで広
がる。このため、上述のようにＣＳＰの小型化のため
に、図４中ａで示すＩＣチップ１０２の端部からプリン
ト配線基板１０１の端部までの距離を例えば１．０ｍｍ
程度と小さくすると、プリント配線基板１０１の大きさ
は樹脂が広がるのに十分な大きさとは言えず、実現が難
しい。従って、プリント配線基板１０１自体をより小型
化して、ＣＳＰを小型化することは難しい。
【００１０】そこで、トランスファーモールドのよう
に、チップコート樹脂を粉体樹脂を供給した後に金型を
使用して加圧加熱してプリント配線基板上に配するよう
にして樹脂が広がる範囲を狭め、プリント配線基板を小
型化してＣＳＰの小型化を図る方法も考えられている。
しかしながら、金型を使用した加圧加熱は工程が複雑と
なる、製造コストが高価となるといった不都合を有し、
好ましくない。また、このように金型による加熱を必要
とすると、ＣＳＰの形状変更の度にこれに合わせた金型
が必要となることから、設計変更に柔軟に対応すること
が困難となり、製品のラインナップも限定され、好まし
くない。
に、チップコート樹脂を粉体樹脂を供給した後に金型を
使用して加圧加熱してプリント配線基板上に配するよう
にして樹脂が広がる範囲を狭め、プリント配線基板を小
型化してＣＳＰの小型化を図る方法も考えられている。
しかしながら、金型を使用した加圧加熱は工程が複雑と
なる、製造コストが高価となるといった不都合を有し、
好ましくない。また、このように金型による加熱を必要
とすると、ＣＳＰの形状変更の度にこれに合わせた金型
が必要となることから、設計変更に柔軟に対応すること
が困難となり、製品のラインナップも限定され、好まし
くない。
【００１１】そこで本発明は、従来の実情に鑑みて提案
されたものであり、工程が複雑となる、製造コストが高
価となるといった不都合を生じることなく、小型化に対
応可能なプリント配線基板及びこれを用いたパッケージ
を提供することを目的とする。
されたものであり、工程が複雑となる、製造コストが高
価となるといった不都合を生じることなく、小型化に対
応可能なプリント配線基板及びこれを用いたパッケージ
を提供することを目的とする。
【００１２】
【課題を解決するための手段】上述の目的を達成するた
めに本発明のプリント配線基板は、一主面がベアチップ
実装面とされており、当該ベアチップ実装面の端縁部近
傍に、上記端縁部に略沿うように凸部が設けられている
ことを特徴とするものである。
めに本発明のプリント配線基板は、一主面がベアチップ
実装面とされており、当該ベアチップ実装面の端縁部近
傍に、上記端縁部に略沿うように凸部が設けられている
ことを特徴とするものである。
【００１３】また、本発明のパッケージは、上記本発明
のプリント配線基板の凸部形成面上にベアチップが実装
され、このベアチップが樹脂により封止されていること
を特徴とするものである。
のプリント配線基板の凸部形成面上にベアチップが実装
され、このベアチップが樹脂により封止されていること
を特徴とするものである。
【００１４】そして、本発明のプリント配線基板におい
ては、凸部が導電材料よりなることが好ましく、プリン
ト配線基板のベアチップとの接続部となるワイヤボンデ
ィングパッド等と同時に形成されることが好ましい。
ては、凸部が導電材料よりなることが好ましく、プリン
ト配線基板のベアチップとの接続部となるワイヤボンデ
ィングパッド等と同時に形成されることが好ましい。
【００１５】本発明のプリント配線基板においては、ベ
アチップ実装面の端縁部近傍に、上記端縁部に略沿うよ
うに凸部が設けられていることから、この上にベアチッ
プを実装し、このベアチップを樹脂により封止するため
に、液体状の樹脂を供給しても、当該樹脂はプリント配
線基板端縁部近傍に設けられる凸部によりせき止めら
れ、必要以上にプリント配線基板面内方向に広がること
はない。従って、従来のようにプリント配線基板の大き
さを樹脂が広がる領域に合わせた大きさとする必要がな
くなり、従来よりも小型化される。また、これを用いた
パッケージも小型化されることとなる。
アチップ実装面の端縁部近傍に、上記端縁部に略沿うよ
うに凸部が設けられていることから、この上にベアチッ
プを実装し、このベアチップを樹脂により封止するため
に、液体状の樹脂を供給しても、当該樹脂はプリント配
線基板端縁部近傍に設けられる凸部によりせき止めら
れ、必要以上にプリント配線基板面内方向に広がること
はない。従って、従来のようにプリント配線基板の大き
さを樹脂が広がる領域に合わせた大きさとする必要がな
くなり、従来よりも小型化される。また、これを用いた
パッケージも小型化されることとなる。
【００１６】さらに、本発明のプリント配線板におい
て、凸部を導電材料により形成し、プリント配線板のベ
アチップとの接続部となるワイヤボンディングパッド等
と同時に形成するようにすれば、新たに凸部形成工程を
組み込む必要がなく、工程が簡略化され、製造コストが
高価になることもない。
て、凸部を導電材料により形成し、プリント配線板のベ
アチップとの接続部となるワイヤボンディングパッド等
と同時に形成するようにすれば、新たに凸部形成工程を
組み込む必要がなく、工程が簡略化され、製造コストが
高価になることもない。
【００１７】
【発明の実施の形態】以下、本発明の具体的な実施の形
態を図面を参照しながら詳細に説明する。
態を図面を参照しながら詳細に説明する。
【００１８】本例のパッケージは、図１及び図２に示す
ように、プリント配線基板１の一主面１ａ側にＩＣチッ
プ等のベアチップ２が搭載されてなり、このベアチップ
２の図示しない端子部と基板１の一主面１ａ側のベアチ
ップ２との接続部となるワイヤボンディングパッド３間
がワイヤ４により接続されてなるものである。
ように、プリント配線基板１の一主面１ａ側にＩＣチッ
プ等のベアチップ２が搭載されてなり、このベアチップ
２の図示しない端子部と基板１の一主面１ａ側のベアチ
ップ２との接続部となるワイヤボンディングパッド３間
がワイヤ４により接続されてなるものである。
【００１９】また、本例のパッケージにおいては、プリ
ント配線基板１の一主面１ａに相対向する一主面１ｂ側
に上記ワイヤボンディングパッド３に電気的に接続され
る図示しない端子部が形成されており、この上にはんだ
等よりなるボール５が形成されている。
ント配線基板１の一主面１ａに相対向する一主面１ｂ側
に上記ワイヤボンディングパッド３に電気的に接続され
る図示しない端子部が形成されており、この上にはんだ
等よりなるボール５が形成されている。
【００２０】そして、本例のパッケージにおいては特
に、ベアチップ２実装面である一主面１ａの端縁部近傍
に、上記端縁部に略沿うように凸部６が形成されてい
る。この凸部６は高さ２０μｍ程度の凸部であり、本例
においてはプリント配線基板１の端縁部に沿って四角形
の枠状に形成されている。
に、ベアチップ２実装面である一主面１ａの端縁部近傍
に、上記端縁部に略沿うように凸部６が形成されてい
る。この凸部６は高さ２０μｍ程度の凸部であり、本例
においてはプリント配線基板１の端縁部に沿って四角形
の枠状に形成されている。
【００２１】この凸部６は、プリント配線基板１のワイ
ヤボンディングパッド３等と同時に導電材料により形成
するのが好ましく、このようにすれば、凸部６形成工程
を新たに組み込む必要がなく、工程が簡略化され、好ま
しい。また、この凸部６は樹脂をスクリーン印刷する等
の手法により形成しても良い。
ヤボンディングパッド３等と同時に導電材料により形成
するのが好ましく、このようにすれば、凸部６形成工程
を新たに組み込む必要がなく、工程が簡略化され、好ま
しい。また、この凸部６は樹脂をスクリーン印刷する等
の手法により形成しても良い。
【００２２】さらに、本例のパッケージにおいては、ベ
アチップ２とワイヤ４を封止するべく、プリント配線基
板１の一主面１ａ側にベアチップ２とワイヤ４を覆うよ
うなチップコート樹脂７が配されている。
アチップ２とワイヤ４を封止するべく、プリント配線基
板１の一主面１ａ側にベアチップ２とワイヤ４を覆うよ
うなチップコート樹脂７が配されている。
【００２３】本例のパッケージにおいては、プリント配
線基板１の一主面１ａ側に端縁部に沿うように四角い枠
状の凸部６が形成されていることから、チップコート樹
脂７はこの凸部６にせき止められ、これよりも外側に配
されることはない。
線基板１の一主面１ａ側に端縁部に沿うように四角い枠
状の凸部６が形成されていることから、チップコート樹
脂７はこの凸部６にせき止められ、これよりも外側に配
されることはない。
【００２４】この凸部６は、四角い枠状に限られるもの
ではなく、端縁部に略沿った形状であれば良く、例えば
所々切断された四角形の枠状や、角部が除去された略四
角形の枠状等の形状が挙げられる。
ではなく、端縁部に略沿った形状であれば良く、例えば
所々切断された四角形の枠状や、角部が除去された略四
角形の枠状等の形状が挙げられる。
【００２５】本例のパッケージにおいては、プリント配
線基板のベアチップ実装面となる一主面の端縁部に略沿
うように凸部が設けられており、この凸部に囲まれた領
域内にチップコート樹脂７が配されることから、従来の
ようにプリント配線基板の大きさをチップコート樹脂の
広がる領域に合わせた大きさとする必要がなくなり、プ
リント配線基板の大きさが従来よりも小型化される。従
って、パッケージ自体の大きさも小型化される。
線基板のベアチップ実装面となる一主面の端縁部に略沿
うように凸部が設けられており、この凸部に囲まれた領
域内にチップコート樹脂７が配されることから、従来の
ようにプリント配線基板の大きさをチップコート樹脂の
広がる領域に合わせた大きさとする必要がなくなり、プ
リント配線基板の大きさが従来よりも小型化される。従
って、パッケージ自体の大きさも小型化される。
【００２６】このような本例のパッケージの製造方法と
しては、以下に示すような方法が挙げられる。この製造
方法は、従来の混成集積回路（Ｈｙｂｒｉｄ Ｉｎｔｅ
ｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ：ＨＩＣ）等のチップ
・オン・ボードプロセスを応用したものである。すなわ
ち、図３に示すように、第１工程ＳＴ１において、ダイ
ボンド剤となる樹脂、ＩＣ等のベアチップ、プリント配
線基板を用意し、第２工程ＳＴ２においてプリント配線
基板上に樹脂を介してベアチップを搭載（ダイボンド）
し、これを硬化（キュア）させる。続いて、第３工程Ｓ
Ｔ３において金或いはアルミニウム等よりなるワイヤ
（ここでは金のワイヤ）を用意し、第４工程ＳＴ４にお
いてベアチップの端子部とプリント配線基板のワイヤボ
ンディングパッド間をワイヤにより接続（ワイヤボン
ド）する。
しては、以下に示すような方法が挙げられる。この製造
方法は、従来の混成集積回路（Ｈｙｂｒｉｄ Ｉｎｔｅ
ｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ：ＨＩＣ）等のチップ
・オン・ボードプロセスを応用したものである。すなわ
ち、図３に示すように、第１工程ＳＴ１において、ダイ
ボンド剤となる樹脂、ＩＣ等のベアチップ、プリント配
線基板を用意し、第２工程ＳＴ２においてプリント配線
基板上に樹脂を介してベアチップを搭載（ダイボンド）
し、これを硬化（キュア）させる。続いて、第３工程Ｓ
Ｔ３において金或いはアルミニウム等よりなるワイヤ
（ここでは金のワイヤ）を用意し、第４工程ＳＴ４にお
いてベアチップの端子部とプリント配線基板のワイヤボ
ンディングパッド間をワイヤにより接続（ワイヤボン
ド）する。
【００２７】さらに、第５工程ＳＴ５において、チップ
コート樹脂となる液状の樹脂を用意し、第６工程ＳＴ６
において、この樹脂をプリント配線基板上にベアチップ
とワイヤを覆うように供給（チップコート）し、この樹
脂を硬化（キュアー）させて本例のパッケージを完成す
る。
コート樹脂となる液状の樹脂を用意し、第６工程ＳＴ６
において、この樹脂をプリント配線基板上にベアチップ
とワイヤを覆うように供給（チップコート）し、この樹
脂を硬化（キュアー）させて本例のパッケージを完成す
る。
【００２８】本例のパッケージにおいては、プリント配
線基板１の一主面１ａの端縁部に略沿うように凸部６を
形成しているため、第６工程において液状の樹脂の供給
時に当該樹脂がプリント配線基板１の面内方向に広がっ
ても凸部６によりせき止められそれ以上外側に広がるこ
とはない。
線基板１の一主面１ａの端縁部に略沿うように凸部６を
形成しているため、第６工程において液状の樹脂の供給
時に当該樹脂がプリント配線基板１の面内方向に広がっ
ても凸部６によりせき止められそれ以上外側に広がるこ
とはない。
【００２９】また、上記凸部６の形状を前述のような所
々切断された四角形の枠状や、角部が除去された略四角
形の枠状等の形状とした場合においても、樹脂に粘度が
あること、円形に広がっていくことから、必要以上に広
がることはなく、問題はない。
々切断された四角形の枠状や、角部が除去された略四角
形の枠状等の形状とした場合においても、樹脂に粘度が
あること、円形に広がっていくことから、必要以上に広
がることはなく、問題はない。
【００３０】従って、前述のようにプリント配線基板を
樹脂が広がる大きさに合わせた大きさとする必要がな
く、従来よりも小型化が可能であり、本例のパッケージ
においては小型化に対応可能である。
樹脂が広がる大きさに合わせた大きさとする必要がな
く、従来よりも小型化が可能であり、本例のパッケージ
においては小型化に対応可能である。
【００３１】また、凸部６をワイヤボンディングパッド
３等と同時に形成する等して、上記のような方法により
製造するようにすれば、工程が複雑となる、製造コスト
が高価となるといった不都合を生じることなく、製造が
可能であり、生産性も良好である。
３等と同時に形成する等して、上記のような方法により
製造するようにすれば、工程が複雑となる、製造コスト
が高価となるといった不都合を生じることなく、製造が
可能であり、生産性も良好である。
【００３２】さらに、実際にパッケージを製造したとこ
ろ、本発明を適用したパッケージにおいては、図１中Ｌ
2 で示すワイヤボンディングパッド３の外側端部から凸
部６の中央までの距離、図１中Ｌ1 で示す凸部６の中央
からプリント配線基板１の端部までの距離、図１中Ｌ3
で示す凸部６の幅をそれぞれ０．１ｍｍとすることが可
能であり、図１中Ｌで示すベアチップ２の端部からプリ
ント配線基板１の端部までの距離を１．０ｍｍにまで抑
えることが可能であった。一方、従来のパッケージにお
いては、図４中ａで示すＩＣチップ１０２の端部からプ
リント配線基板１０１の端部までの距離は１．５ｍｍが
限界であった。
ろ、本発明を適用したパッケージにおいては、図１中Ｌ
2 で示すワイヤボンディングパッド３の外側端部から凸
部６の中央までの距離、図１中Ｌ1 で示す凸部６の中央
からプリント配線基板１の端部までの距離、図１中Ｌ3
で示す凸部６の幅をそれぞれ０．１ｍｍとすることが可
能であり、図１中Ｌで示すベアチップ２の端部からプリ
ント配線基板１の端部までの距離を１．０ｍｍにまで抑
えることが可能であった。一方、従来のパッケージにお
いては、図４中ａで示すＩＣチップ１０２の端部からプ
リント配線基板１０１の端部までの距離は１．５ｍｍが
限界であった。
【００３３】すなわち、プリント配線基板の各辺、言い
換えればパッケージの各辺を１ｍｍ小さくすることが可
能であることがわかった。なお、１０ｍｍ×１０ｍｍの
パッケージの場合には、本発明を適用することにより従
来よりも面積比で１９％の小型化が可能となる。
換えればパッケージの各辺を１ｍｍ小さくすることが可
能であることがわかった。なお、１０ｍｍ×１０ｍｍの
パッケージの場合には、本発明を適用することにより従
来よりも面積比で１９％の小型化が可能となる。
【００３４】
【発明の効果】以上の説明からも明らかなように、本発
明のプリント配線基板においては、ベアチップ実装面の
端縁部近傍に、上記端縁部に略沿うように凸部が設けら
れていることから、この上にベアチップを実装し、この
ベアチップを樹脂により封止するために、液体状の樹脂
を供給しても、当該樹脂はプリント配線基板端縁部近傍
に設けられる凸部によりせき止められ、必要以上にプリ
ント配線基板面内方向に広がることはない。従って、従
来のようにプリント配線基板の大きさを樹脂の広がる領
域に合わせた大きさとする必要がなくなり、従来よりも
小型化される。すなわち、これを用いたパッケージも小
型化されることとなる。
明のプリント配線基板においては、ベアチップ実装面の
端縁部近傍に、上記端縁部に略沿うように凸部が設けら
れていることから、この上にベアチップを実装し、この
ベアチップを樹脂により封止するために、液体状の樹脂
を供給しても、当該樹脂はプリント配線基板端縁部近傍
に設けられる凸部によりせき止められ、必要以上にプリ
ント配線基板面内方向に広がることはない。従って、従
来のようにプリント配線基板の大きさを樹脂の広がる領
域に合わせた大きさとする必要がなくなり、従来よりも
小型化される。すなわち、これを用いたパッケージも小
型化されることとなる。
【００３５】さらに、本発明のプリント配線板におい
て、凸部を導電材料により形成し、プリント配線板のベ
アチップとの接続部となるワイヤボンディングパッド等
と同時に形成するようにすれば、新たに凸部形成工程を
組み込む必要がなく、工程が簡略化され、製造コストが
高価になることもなく、生産性も良好である。
て、凸部を導電材料により形成し、プリント配線板のベ
アチップとの接続部となるワイヤボンディングパッド等
と同時に形成するようにすれば、新たに凸部形成工程を
組み込む必要がなく、工程が簡略化され、製造コストが
高価になることもなく、生産性も良好である。
【図１】本発明を適用したパッケージを示す要部概略断
面図である。
面図である。
【図２】本発明を適用したパッケージを示す平面図であ
る。
る。
【図３】本発明を適用したパッケージの製造方法を示す
フローチャートである。
フローチャートである。
【図４】従来のＣＳＰを示す要部概略断面図である。
１ プリント配線基板、１ａ，１ｂ 一主面、２ ベア
チップ、６ 凸部、７チップコート樹脂
チップ、６ 凸部、７チップコート樹脂
Claims (4)
- 【請求項１】 一主面がベアチップ実装面とされてお
り、当該ベアチップ実装面の端縁部近傍に、上記端縁部
に略沿うように凸部が設けられていることを特徴とする
プリント配線基板。 - 【請求項２】 凸部が導電材料よりなることを特徴とす
る請求項１記載のプリント配線基板。 - 【請求項３】 少なくとも一主面に配線回路パターンが
形成されており、この配線回路パターンが形成されてい
る面のうち、一方の面の端縁部近傍に、上記端縁部に略
沿うように凸部が設けられているプリント配線基板の凸
部形成面上にベアチップが実装され、このベアチップが
樹脂により封止されてなることを特徴とするパッケー
ジ。 - 【請求項４】 凸部が導電材料よりなることを特徴とす
る請求項３記載のパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183878A JPH1032373A (ja) | 1996-07-12 | 1996-07-12 | プリント配線基板及びこれを用いたパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183878A JPH1032373A (ja) | 1996-07-12 | 1996-07-12 | プリント配線基板及びこれを用いたパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032373A true JPH1032373A (ja) | 1998-02-03 |
Family
ID=16143418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8183878A Withdrawn JPH1032373A (ja) | 1996-07-12 | 1996-07-12 | プリント配線基板及びこれを用いたパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032373A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014072414A (ja) * | 2012-09-28 | 2014-04-21 | Nichia Chem Ind Ltd | 発光装置 |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| WO2022002669A1 (de) * | 2020-07-02 | 2022-01-06 | Vitesco Technologies Germany Gmbh | Leiterplatte, getriebesteuergerät mit einer leiterplatte und verfahren zur herstellung einer leiterplatte |
-
1996
- 1996-07-12 JP JP8183878A patent/JPH1032373A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014072414A (ja) * | 2012-09-28 | 2014-04-21 | Nichia Chem Ind Ltd | 発光装置 |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| WO2022002669A1 (de) * | 2020-07-02 | 2022-01-06 | Vitesco Technologies Germany Gmbh | Leiterplatte, getriebesteuergerät mit einer leiterplatte und verfahren zur herstellung einer leiterplatte |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| US7087991B2 (en) | Integrated circuit package and method of manufacture | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US6790711B2 (en) | Method of making semiconductor device | |
| KR20030008616A (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| JPH10214923A (ja) | チップ・オン・ボード遮蔽構造およびその製造方法 | |
| US20080009104A1 (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
| US20060022316A1 (en) | Semiconductor package with flip chip on leadless leadframe | |
| JP3283977B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1032373A (ja) | プリント配線基板及びこれを用いたパッケージ | |
| US7492037B2 (en) | Package structure and lead frame using the same | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP2006203096A (ja) | 実装体およびその製造方法 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JPH03228355A (ja) | 混成集積回路基板 | |
| US20050074923A1 (en) | Metallic dam and method of forming therefor | |
| JP2001267452A (ja) | 半導体装置 | |
| JP2947225B2 (ja) | 半導体装置の製造方法 | |
| KR200169583Y1 (ko) | 볼 그리드 어레이 패키지 | |
| JP2003209332A (ja) | プリント配線基板、プリント配線基板の製造方法、及び実装基板 | |
| JPH03157959A (ja) | 実装構造及び製造方法 | |
| JPH04119655A (ja) | プリント配線板 | |
| JPH10144728A (ja) | 表面実装部品及びこれを用いたプリント配線板 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |