JPH03157959A - 実装構造及び製造方法 - Google Patents
実装構造及び製造方法Info
- Publication number
- JPH03157959A JPH03157959A JP29702989A JP29702989A JPH03157959A JP H03157959 A JPH03157959 A JP H03157959A JP 29702989 A JP29702989 A JP 29702989A JP 29702989 A JP29702989 A JP 29702989A JP H03157959 A JPH03157959 A JP H03157959A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- integrated circuit
- semiconductor integrated
- circuit element
- molding agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000465 moulding Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000003795 chemical substances by application Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、テープキャリアパッケージの実装槽数及び製
造方法に関する。
造方法に関する。
［従来の技術］
従来のテープキャリアパッケージの実装構造は、第２図
に示すように、４のアウターリードにバンプ２を介して
接続された１の牛導体集費回路累子の能動面にのみ、７
で示すモールド剤が存在する構造であった。
に示すように、４のアウターリードにバンプ２を介して
接続された１の牛導体集費回路累子の能動面にのみ、７
で示すモールド剤が存在する構造であった。
［発明が解決しようとする課題］
しかし、前述の従来技術では、インナーリード４がモー
ルド剤で覆われていないため、後工程のアクタ−リード
ボンディングやバーンイン工程において応力がかかり、
インナーリード４が切断されやすいという問題点を有し
ていた。また半導体集積回路素子１の側面も露出してい
るために、水分が半導体集積回路素子１の能動面に入り
やす（信頼性に劣ることから、アウターボンデインク後
にさらにそ−ルド剤により半導体集積回路素子側面を覆
う必要があった。そして、牛導体集幀（ロ）路素子側面
を覆う工程以降でそのテープキャリアパッケージが不良
となった場合でも、追加のモールド剤によりマザーボー
ドに接着されてしまっていることから、リペア不可能と
いう問題点を有していた。
ルド剤で覆われていないため、後工程のアクタ−リード
ボンディングやバーンイン工程において応力がかかり、
インナーリード４が切断されやすいという問題点を有し
ていた。また半導体集積回路素子１の側面も露出してい
るために、水分が半導体集積回路素子１の能動面に入り
やす（信頼性に劣ることから、アウターボンデインク後
にさらにそ−ルド剤により半導体集積回路素子側面を覆
う必要があった。そして、牛導体集幀（ロ）路素子側面
を覆う工程以降でそのテープキャリアパッケージが不良
となった場合でも、追加のモールド剤によりマザーボー
ドに接着されてしまっていることから、リペア不可能と
いう問題点を有していた。
そこで本発明はこのような問題点を解決するものであり
、その目的とするところは、後工程での不良発生を減少
させ、また不良が発生した場合でもリペアが可能な実装
構造を提供するところにある。
、その目的とするところは、後工程での不良発生を減少
させ、また不良が発生した場合でもリペアが可能な実装
構造を提供するところにある。
［課題を解決するための手段］
（１１本発明の実装構造は、テープキャリアパッケージ
において、 α）半導体集積回路素子がインナーリードに接続された
構成と、 ｂ）半導体集積回路素子の能動面及び側面がモールド剤
により被覆された構成と、 Ｃ）インナーリードがモールド剤により被覆された構成
と、 ｄ）サポートリング外周にてアクタ−リードが切断され
ている構成と、 ｅ）サポートリング表側の面に存在するアクタ−リード
がモールド剤にて被覆されていない構成と、 ｆ）サポートリング裏側の面がモールド剤にて被覆され
ていない構成と、 を有することを特徴とする。
において、 α）半導体集積回路素子がインナーリードに接続された
構成と、 ｂ）半導体集積回路素子の能動面及び側面がモールド剤
により被覆された構成と、 Ｃ）インナーリードがモールド剤により被覆された構成
と、 ｄ）サポートリング外周にてアクタ−リードが切断され
ている構成と、 ｅ）サポートリング表側の面に存在するアクタ−リード
がモールド剤にて被覆されていない構成と、 ｆ）サポートリング裏側の面がモールド剤にて被覆され
ていない構成と、 を有することを特徴とする。
（２） また、第１項記載の本発明のテープキャリア
パッケージの製造方法において、 α）フレキシブル基板テープのサポートリング部表面に
存在するアクタ−リード表面にレジストを塗布する工程
と、 ｂ）次にフレキシブル基板テープのインナーリードに半
導体集積回路素子をボンディングする工程と、 Ｃ）次に半導体集積回路素子の能動面及び側面と、イン
ナーリードなモールド剤により被覆する工程と、 ｄ）次に、アクタ−リード表面のレジストを除去する工
程と、 を有することを特徴とする製造方法。
パッケージの製造方法において、 α）フレキシブル基板テープのサポートリング部表面に
存在するアクタ−リード表面にレジストを塗布する工程
と、 ｂ）次にフレキシブル基板テープのインナーリードに半
導体集積回路素子をボンディングする工程と、 Ｃ）次に半導体集積回路素子の能動面及び側面と、イン
ナーリードなモールド剤により被覆する工程と、 ｄ）次に、アクタ−リード表面のレジストを除去する工
程と、 を有することを特徴とする製造方法。
［実施例コ
第１図は本発明の実施例における主要断面図であって、
１は半導体集積回路素子、２はバンプ、３はフレキシブ
ル基板上のサポートリング、４は半導体集積回路素子を
接続するインナーリード、５はマザーボードと接続する
ためのアウターリード、６はモールド剤である。このそ
−ルド剤６は、半導体集積回路素子１の能動面だけでな
（、その側面及びインナ−リード４全体を覆っている。
１は半導体集積回路素子、２はバンプ、３はフレキシブ
ル基板上のサポートリング、４は半導体集積回路素子を
接続するインナーリード、５はマザーボードと接続する
ためのアウターリード、６はモールド剤である。このそ
−ルド剤６は、半導体集積回路素子１の能動面だけでな
（、その側面及びインナ−リード４全体を覆っている。
ただし、アクタ−リード５及びサポートリング５の裏面
すなわちアウターリード５と反対面は、モールド剤６で
覆りては無く、露出するようにして、後工程でのマザー
ボードに対するアウターリードボンデインクが可能なよ
うにしである。このようにそ−ルド範囲を制御する方法
は次の第５図の工程図により説明する。なお、構成要素
の仕様を詳述すると、半導体集積回路素子１は、厚さ４
００ｐｍ、外形１０ ｙＨＸ ６ ｍｍ、バンプ２は０
１００μｍ、高さ２０μｍ、サポートリング５はポリイ
ミド製で厚み７５μｍ、インナーリード４は電解銅製で
厚み３５μｍ、ピッチ２００μ扉で表面にニッケル及び
金がメツキされている。アクタ−リード５はインナーリ
ード４と同材料であり、ピッチは４５０μｍである。モ
ールド剤６は゛液状エポキシ樹脂を熱硬化させるタイプ
である。
すなわちアウターリード５と反対面は、モールド剤６で
覆りては無く、露出するようにして、後工程でのマザー
ボードに対するアウターリードボンデインクが可能なよ
うにしである。このようにそ−ルド範囲を制御する方法
は次の第５図の工程図により説明する。なお、構成要素
の仕様を詳述すると、半導体集積回路素子１は、厚さ４
００ｐｍ、外形１０ ｙＨＸ ６ ｍｍ、バンプ２は０
１００μｍ、高さ２０μｍ、サポートリング５はポリイ
ミド製で厚み７５μｍ、インナーリード４は電解銅製で
厚み３５μｍ、ピッチ２００μ扉で表面にニッケル及び
金がメツキされている。アクタ−リード５はインナーリ
ード４と同材料であり、ピッチは４５０μｍである。モ
ールド剤６は゛液状エポキシ樹脂を熱硬化させるタイプ
である。
次に製造方法につき説明する。第６図は本発明の実施例
における製造工程図であって、第３図（α）に示すフレ
キシブル基板テープに、第５図（ｂ）の様に、アウター
リード５０部分にレジスト８を印刷塗布する。次に第５
図（Ｃ）の様に半導体集積回路素子１をインナーリード
４に接合する。そして第３図（ｄ）に示す様に、半導体
集積回路素子１の能動面とその側面、及びインナーリー
ド４の全体をモールド剤６にて覆う。この時レジスト８
はそ−ルド剤が流れ込まないようマスクする役目を果た
す。そして第５図（ｇ）に示すようにレジスト８を溶剤
にて除去し、最後に第５図（ｂ）に示す様に、型にて外
形な矩型に切断する。
における製造工程図であって、第３図（α）に示すフレ
キシブル基板テープに、第５図（ｂ）の様に、アウター
リード５０部分にレジスト８を印刷塗布する。次に第５
図（Ｃ）の様に半導体集積回路素子１をインナーリード
４に接合する。そして第３図（ｄ）に示す様に、半導体
集積回路素子１の能動面とその側面、及びインナーリー
ド４の全体をモールド剤６にて覆う。この時レジスト８
はそ−ルド剤が流れ込まないようマスクする役目を果た
す。そして第５図（ｇ）に示すようにレジスト８を溶剤
にて除去し、最後に第５図（ｂ）に示す様に、型にて外
形な矩型に切断する。
ここで使用したレジスト４８は、溶剤剥離型のソルダー
レジストであり、トリクロロエタン、フロン、アルコー
ル等で剥離可能なタイプである。
レジストであり、トリクロロエタン、フロン、アルコー
ル等で剥離可能なタイプである。
前述のテープキャリアパッケージ構造を採れば、後工程
においてマザーボードにアウターリードボンディングし
、バーンイン工程等を経るにあたり、インナーリードが
モールド剤に・て保護されていることにより、応力によ
りインナーリードが切れることを防止出来る。また半導
体集積回路素子１は側面までモールド剤６により覆われ
ているため、外部から水分が浸入しにく（信頼性が高い
。
においてマザーボードにアウターリードボンディングし
、バーンイン工程等を経るにあたり、インナーリードが
モールド剤に・て保護されていることにより、応力によ
りインナーリードが切れることを防止出来る。また半導
体集積回路素子１は側面までモールド剤６により覆われ
ているため、外部から水分が浸入しにく（信頼性が高い
。
また、マザーボード上でのりペアも可能であるというメ
リットが生じる。
リットが生じる。
また他の実施例として、半導体集積回路素子１にバンプ
２が無いものを使用し、かつフレキシブル基板としてイ
ンナーリードにバンプを有するものを使用することも出
来る。
２が無いものを使用し、かつフレキシブル基板としてイ
ンナーリードにバンプを有するものを使用することも出
来る。
［発明の効果］
以上述べたように本発明によれば、レジストを利用し、
モールド領域として、アウターリード部は露出させ、か
つインナーリード部は全体を覆う構造とした事により、
後工程でのインナーリード切れを防止でき、また信頼性
も向上し、さらに万一後工程で不良となってもリペアが
可能であるという優れた効果を有する。
モールド領域として、アウターリード部は露出させ、か
つインナーリード部は全体を覆う構造とした事により、
後工程でのインナーリード切れを防止でき、また信頼性
も向上し、さらに万一後工程で不良となってもリペアが
可能であるという優れた効果を有する。
８・・・・・・・・・レジスト
以上
第１図は本発明のテープキャリアパッケージの一実施例
を示す主要断面図。 第２図は従来のテープキャリアパッケージを示す主要断
面図。
を示す主要断面図。 第２図は従来のテープキャリアパッケージを示す主要断
面図。
Claims (2)
- （１）テープキャリアパッケージにおいて、ａ）半導体
集積回路素子がインナーリードに接続された構成と、 ｂ）半導体集積回路素子の能動面及び側面がモールド剤
により被覆された構成と、 ｃ）インナーリードがモールド剤により被覆された構成
と、 ｄ）サポートリンク外周にてアウターリードが切断され
ている構成と、 ｅ）サポートリング表側の面に存在するアウターリード
がモールド剤にて被覆されていない構成と、 ｆ）サポートリング裏側の面がモールド剤にて被覆され
ていない構成と をなすことを特徴とする実装構造。 - （２）特許請求の範囲第１項記載のテープキャリアパッ
ケージの製造方法において、 ａ）フレキシブル基板テープのサポートリンク部表面に
存在するアウターリード表面にレジストを塗布する工程
と、 ｂ）次にフレキシブル基板テープのインナーリードに半
導体集積回路素子をボンディングする工程と、 ｃ）次に半導体集積回路素子の能動面及び側面と、イン
ナーリードをモールド剤により被覆する工程と、 ｄ）次に、アウターリード表面のレジストを除去する工
程と、 を有することを特徴とする製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29702989A JPH03157959A (ja) | 1989-11-15 | 1989-11-15 | 実装構造及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29702989A JPH03157959A (ja) | 1989-11-15 | 1989-11-15 | 実装構造及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03157959A true JPH03157959A (ja) | 1991-07-05 |
Family
ID=17841301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29702989A Pending JPH03157959A (ja) | 1989-11-15 | 1989-11-15 | 実装構造及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03157959A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519251A (en) * | 1992-10-20 | 1996-05-21 | Fujitsu Limited | Semiconductor device and method of producing the same |
| KR100230922B1 (ko) * | 1996-10-04 | 1999-11-15 | 황인길 | CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법 |
| KR100230921B1 (ko) * | 1996-10-04 | 1999-11-15 | 황인길 | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 |
| US6084309A (en) * | 1992-10-20 | 2000-07-04 | Fujitsu Limited | Semiconductor device and semiconductor device mounting structure |
| US6165819A (en) * | 1992-10-20 | 2000-12-26 | Fujitsu Limited | Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure |
-
1989
- 1989-11-15 JP JP29702989A patent/JPH03157959A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519251A (en) * | 1992-10-20 | 1996-05-21 | Fujitsu Limited | Semiconductor device and method of producing the same |
| US5773313A (en) * | 1992-10-20 | 1998-06-30 | Fujitsu Limited | Semiconductor device and method of producing the same |
| US6084309A (en) * | 1992-10-20 | 2000-07-04 | Fujitsu Limited | Semiconductor device and semiconductor device mounting structure |
| US6165819A (en) * | 1992-10-20 | 2000-12-26 | Fujitsu Limited | Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure |
| US6462424B1 (en) | 1992-10-20 | 2002-10-08 | Fujitsu Limited | Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure |
| KR100230922B1 (ko) * | 1996-10-04 | 1999-11-15 | 황인길 | CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법 |
| KR100230921B1 (ko) * | 1996-10-04 | 1999-11-15 | 황인길 | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| US6175151B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| US6372620B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| US20090001606A1 (en) | Semiconductor package and semiconductor device using the same | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| JPH0621326A (ja) | Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法 | |
| KR100405248B1 (ko) | 캐리어필름 및 그것을 사용한 집적회로장치 | |
| JP2000133738A (ja) | チップスケ―ルパッケ―ジの製造方法 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JPH03157959A (ja) | 実装構造及び製造方法 | |
| KR20010070081A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| KR20000011643A (ko) | 두개의전자부품을접속하는장치와방법 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JPS59175753A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP2819747B2 (ja) | 半導体装置及びその実装構造及びその実装方法 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| US6700184B1 (en) | Lead frame and semiconductor device having the same | |
| JPH09266369A (ja) | プリント基板の加工方法並びにプリント基板 |