JP2819747B2 - 半導体装置及びその実装構造及びその実装方法 - Google Patents

半導体装置及びその実装構造及びその実装方法

Info

Publication number
JP2819747B2
JP2819747B2 JP7322990A JP7322990A JP2819747B2 JP 2819747 B2 JP2819747 B2 JP 2819747B2 JP 7322990 A JP7322990 A JP 7322990A JP 7322990 A JP7322990 A JP 7322990A JP 2819747 B2 JP2819747 B2 JP 2819747B2
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
wiring
electrode
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7322990A
Other languages
English (en)
Other versions
JPH03274739A (ja
Inventor
英夫 中吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7322990A priority Critical patent/JP2819747B2/ja
Publication of JPH03274739A publication Critical patent/JPH03274739A/ja
Application granted granted Critical
Publication of JP2819747B2 publication Critical patent/JP2819747B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置及びその実装構造及びその実
装方法並びに異方性接着剤及び回路基板に関するもので
ある。
[従来の技術] 最近では電子機器の小形化、薄形化に伴ない、薄くか
つ小型の半導体装置の出現が望まれ、テープキャリアの
デバイスホールに半導体素子を配設し、半導体素子の電
極とテープキャリアのリードに設けたバンプとを接続
し、これに液状の樹脂(例えばエポキシ樹脂)からなる
封止剤を印刷或いはポッティングしてパッケージしたTA
B方式の半導体装置が出現している。
かかる半導体装置と外部回路基板との接続ピッテは約
90μm程度まで微細化されている。
ところで、現在の半導体素子の集積度は外部回路基板
に対する実装接続の微細化に比べると格段に進んでお
り、パターン幅がサブミクロンの世界に突出している。
この半導体素子の集積度と実装接続のピッチとは3桁の
オーダのギャップが生じており、数μm〜数十μmピッ
チの実装接続技術の開発が強く望まれている。かかる数
μm〜数十μmピッチ実装技術として半導体素子の電極
を直接外部回路基板に接続する方法が最も効果的である
と考えられる。
第3図は従来の実装例を示す断面図である。図におい
て、1は半導体素子、2は半導体素子1のシリコン層、
3はシリコン層2上に設けられたアルミニウム配線層、
4はシリコン層2及びアルミニウム配線層3上に設けら
れたパッシベーションである絶縁層で、アルミニウム配
線層3の電極部位(パッド)3aは外部に露出させられて
いる。5はアルミニウム配線層3の電極部位3aに設けら
れた金の凸状電極(バンプ)である。6は外部回路基
板、7は外部回路基板6上に設けられたパターン配線で
ある。
半導体素子1の外部回路基板6への実装は外部回路基
板6のパターン配線7の接続部位7aに半導体素子1の凸
状電極5を位置決めし、ウレタン、エポキシ等の熱硬化
性樹脂或いは紫外線硬化樹脂8を外部回路基板6と半導
体素子1の能動面との間に封入し、半導体素子1を外部
回路基板6に向けて加圧した状態で上記樹脂を熱或いは
紫外線によって硬化させ、半導体素子1を外部回路基板
6に接着し、半導体素子1の凸状電極5を外部回路基板
6の接続部位7aに接続して行っていた。かかる実装方法
によって100μm以下のピッチの接続が可能となった。
第4図はもう一つの従来の実装例を示す断面図であ
る。図において、第3図の従来例と同一の構成は同一符
号を付して構成の説明を省略する。9は粒径が5μm〜
10μmの樹脂ボールにニッケル及び金メッキを施した導
電粒子である。
この従来例の半導体素子1の外部回路基板1の外部回
路基板6への実装は外部回路基板6のパターン配線7の
接続部位7aにのみ熱硬化性樹脂或いは紫外線硬化樹脂8
と混合した導電粒子9を塗布し、その導電粒子9に半導
体素子1のアルミニウム配線層3の外部に露出させられ
ている電極部位3aを位置決めし、半導体素子1を外部回
路基板6に向けて加圧して状態で上記樹脂8を熱或いは
紫外線によって硬化させ、半導体素子1を外部回路基板
6に接着し、半導体素子1の電極部位3aを導電粒子9を
介して外部回路基板6の接続部位7aに接続して行ってい
た。
[発明が解決しようとする課題] 上記のような従来の半導体装置の実装方法では、半導
体素子1のアルミニウム配線層3の電極部位3aに金の凸
状電極5を設けており、その凸状電極5を設ける製造プ
ロセスにレジストによるフォトプロセスが入っており、
スパッタ等の真空薄膜技術を使用しているために、半導
体素子1の凸状電極5を形成するコストが非常に高くな
るという問題点があった。
また、従来のもう一つの半導体装置の実装方法では、
半導体素子1の電極部位3aと外部回路基板6の接続部位
7aを導電粒子9を介して接続するものであり、導電粒子
9を外部回路基板6の接続部位7aにのみ塗布する必要が
あるため、塗布に手間とコストがかかり、その導電粒子
9の樹脂ボールの粒径5〜10μmであるため、接続ピッ
チが100μmまでが限界であるという問題点があった。
この発明は、上記の課題を解決すべくなされたもの
で、接続ピッチを10μm以下とし、しかも安価な半導体
装置の実装方法を得ることを目的ととしたものである。
[課題を解決するための手段] 本発明に係る半導体装置は、外部回路基板に電極形成
面を対向させるように接続する半導体装置であって、前
記電極形成面側に所望のアルミニウム配線が形成された
半導体素子と、前記アルミニウム配線上の電極部位とす
べき位置を除く位置に設けられた絶縁層と、前記電極部
位となる位置に前記絶縁層よりも突出するように設けた
ニッケル金属層と、を有することを特徴とする。
またこの発明に係る半導体装置の実装構造としては、
接続部位を有すると共に所定の間隔を隔てて複数配置さ
れた配線パターンが形成された回路基板と、電極形成面
側に所望のアルミニウム配線が形成された半導体素子、
前記アルミニウム配線上の電極部位とすべき位置を除く
位置に設けられた絶縁層、前記電極部位となる位置に前
記絶縁層よりも突出するように設けたニッケル金属層、
を有し、前記回路基板に前記電極形成面が対向するよう
に設けられる半導体装置と、少なくとも前記配線パター
ンと前記ニッケル金属層との間において隣接する前記配
線パターンの前記接続部位間の距離の1/5以下の径から
なる導電粒子を含有する異方性接着剤と、を有すること
を特徴とする。
また、上記の半導体装置の実装構造において、前記導
電粒子は1μm〜5μmの径からなることを特徴とす
る。また、上記いずれかの半導体装置の実装構造におい
て、前記導電粒子は単体からなる金及びアルミニウムの
少なくともいずれか一方からなることを特徴とする。
一方、本発明に係る半導体装置の実装方法としては、
回路基板に電極形成面を対向させるように接続する半導
体装置の実装方法であって、所定の間隔を隔てて複数配
置された配線パターンの少なくとも前記配線パターンの
接続部位を含む位置に隣接する前記配線パターンの前記
接続部位間の距離の1/5以下の径からなる導電粒子を含
有させた異方性接着剤を回路基板に塗布する工程と、電
極形成面側に所定のアルミニウム配線が形成された半導
体素子の前記アルミニウム配線上の電極部位とすべき位
置を除く位置に絶縁層を設け、更に前記電極部位となる
位置に前記絶縁層よりも突出するようにニッケル金属層
が設けられた半導体装置を用意する工程と、前記回路基
板と前記半導体装置とを接続する工程と、を含んでなる
ことを特徴とする。
[作 用] この発明における半導体装置は、電極部位となる位置
に絶縁層よりも突出するようにニッケル金属層を設けて
いるので、従来の金からなる金属層を設けることに比べ
極めて安価に形成することができる。また絶縁層よりも
突出させることで外部との接続時に絶縁層に対してクラ
ックを生じさせないので、絶縁層の保護が図れる。
また、半導体装置の実装構造としては、上記の半導体
装置と、接続部位を有すると共に所定の間隔を隔てて複
数配置された配線パターンが形成された回路基板と、少
なくとも前記配線パターンと前記ニッケル金属層との間
において隣接する前記配線パターンの前記接続部位間の
距離の1/5以下の径からなる導電粒子を含有する異方性
接着剤と、を有するため、接続面積が微小になっても、
すなわちパターンギャップが非常に狭くなっても接続可
能である。また、例えば回路基板側に接着剤を設けると
すれば、その作業は、半導体装置側に設ける場合に比べ
て極めて容易に行うことができる。例えば単に塗布する
ことで設ければ非常に簡単且つ作業コストが極めて安価
にできる。また、前記導電粒子径を具体的には1μm〜
5μmの径にすると、接続ピッチが100μm以下の実装
が極めて容易に可能となるため、上記範囲内に設定する
ことが好ましい。また、導電粒子は単体からなる金及び
アルミニウムの少なくともいずれか一方を用いると良
い。また異方性接着剤としては、1μm〜5μmの径か
らなる導電粒子を含有するものを用いることで、被接続
体、例えば半導体装置や回路基板等の接続ピッチを狭く
することができる。また導電粒子は単体からなる金及び
アルミニウムの少なくともいずれか一方を用いることが
好ましい。
[実施例] 第1図はこの発明による実装例を示す断面図、第2図
(a)〜(c)はこの発明の半導体装置の実装方法の手
順を示す説明図である。図において従来例と同一の構成
は同一符号を付して重複した構成した構成の説明はポイ
ントのみ行い、その他の重複箇所については説明を省略
する。3はアルミニウム配線であり、電極形成面側の所
望の位置に形成されている。4は絶縁層でありアルミニ
ウム配線上の電極部位とすべき位置を除いた位置に設け
られている。10は半導体素子1のアルミニウム配線層3
の外部に露出している電極部位3aに設けられた1〜5μ
mのニッケル金属層で、絶縁層4よりわずかに厚く、絶
縁層4よりも突出するように形成されている。11は金、
ニッケル等の導電粒子を熱硬化性樹脂であるエポキシ樹
脂流に分散させてなるゾル状の異方性接着剤である。
半導体素子1のアルミニウム配線層3の外部に露出し
ている電極部位3aへのニッケル金属層10の形成は、まず
電極部位3a上の汚染物を取り除くため、イソプロピルア
ルコールに浸漬した後硫酸にて軽くエッチングを行い、
PdCl2溶液に浸漬してPdをアルミニウムの電極部位3a表
面に吸着させた後、市販の無電解Niメッキ液浸漬してニ
ッケル金属層10を形成する。
次にこの発明の半導体装置の実装方法の手順について
説明する。
まず、第2図(a)に示す半導体素子1のアルミニウ
ム配線3の外部に露出している電極部位3aに上述の無電
解メッキにより絶縁層4よりわずかに厚いニッケル金属
層10を形成し(第2図(b)を参照)、半導体装置を構
成する。次に、半導体装置が実装される外部回路基板6
の表面にゾル状の異方性接着剤11をスクリーン印刷やタ
コ印刷によって塗布する。この異方性接着剤11の導電粒
子は金、アルミニウムの単体で、その径がパターンギャ
ップに対して1/5以下である1〜5μmのものである。
ここで、パターンギャップとは外部回路基板6のアルミ
ニウムのパターン配線7の互いに隣接する接続部位3aの
側部間の距離をいう。
しかる後に、半導体装置を第2図(b)に示す状態か
ら第2図(c)に示す状態に反転させ、半導体素子1の
ニッケル金属層10を外部回路基板6のパターン配線7の
接続部位7aに位置決めし、外部回路基板6に対して半導
体チップ1を適宜加圧手段で加圧してニッケル金属層10
が異方性接着剤11を介して接続部位7aを押圧するように
する。その押圧状態で、適宜加熱手段によって異方性接
着剤11を加熱して硬化させる。そうすると、半導体素子
1のニッケル金属層10が異方性接着剤11の導電粒子を介
して外部回路基板6の接続部位7aと電気的に接続し、更
に半導体素子1が外部回路基板6に機械的に接着し、半
導体素子1の外部回路基板6への実装が完了する。
かかる実装方法では異方性接着剤11の導電粒子はその
粒子径がパターンギャップに対して1/5以下で1〜5μ
m程度であるため、半導体素子1のニッケル金属層10と
外部回路基板6のパターン配線7の接続部位7aの接続面
積が小さくなっても接続でき、接続ピッチ100μm以下
の実装接続が可能となった。
また、半導体素子1の電極部位3aにニッケル金属層10
を設けることは従来の金の凸状電極を設けることに比べ
て極めて安価に行え、更に異方性接着剤11を外部回路基
板6の表面全体に塗布することも、従来の外部回路基板
6の接続部位7aだけに塗布する場合に比べて手間もかか
らず、安価で済む。従って、実装コストは従来の金の凸
状電極を用いたものに比べて大幅に軽減された。更に、
半導体素子1のニッケル金属層10は絶縁層4よりわずか
に厚く設けられているので、ニッケル金属層10だけが異
方性接着剤11を介して外部回路基板6の接続部位7aを加
圧するため、絶縁層4にクラックを生じさせるおそれも
ないものとしている。
また、この発明方法が実施された半導体素子1の電極
構造は、ニッケル金属層10を一層を設けたものである
が、そのニッケル金属層11上に無電解Auメッキ液で置換
メッキを行って、金メッキ層を施こし、より耐腐蝕性を
向上させると共に低接触抵抗化を図るようにしてもよい
ことは勿論である。
また、異方性接着剤11としてゾル状のものを用いてい
るが、ゲル状のものであっても実施し得ることはいうま
でもなく、その作用・効果はゾル状のものと同じであ
る。更に、異方性接着剤として紫外線硬化樹脂を用いて
も実施し得ることは勿論である。
次に、この発明方法を実施して半導体装置を外部回路
基板に実装した場合の温度サイクル試験の結果を下記第
1表に示す。
第1表は接続ピッチが100μm以下の外部回路基板6
であって、その外部回路基板6がセラミック基板、ガラ
ス基板、アラミド基板、ガラエボ基板である場合であ
る。
第1表をみると、例えばガラス基板で500サイクルで
始めて実装数20個中、1個に接続不良が生じ、外部回路
基板6への実装後の熱応力を考えると、線膨脹率の小さ
いセラミック基板、ガラス基板、アラミド基板が良好で
あり、ガラエボ基板では実装後の熱応力により、接続不
良が200サイクルで生じ、外部回路基板6として不適な
ことがわかる。なお、セラミック基板のときにはプリン
ト配線はアルミニウムの蒸着によって行われ、ガラス基
板のときにはニッケルメッキによって行われる。
また、この発明方法を実施して半導体装置を実装した
外部回路基板6において、異方性接着剤11の導電粒子の
粒子径が異なる場合におけるギャップ間ショートの結果
を下記第2表に示す。
外部回路基板6のパターン配線7の接続部位7aにおけ
るピッチを50μm、パターン幅を25μm、パターンギャ
ップを25μmにしたときの例である。ここで、ピッチと
は隣接する接続部位7aの中心間距離であり、パターン幅
とは、接続部位7a自体の幅、パターンギャップとは隣接
する接続部位7aの側部間距離をいう。
第2表でみると、異方性接着剤11の導電粒子の粒径が
5〜10μmで実装数が500個中に5個のギャップ間ショ
ートが生じており、粒径1〜5μmではギャップ間シャ
ートが生じていない。このことはパターンギャップに対
して1/5以下粒径である導電粒子のものを使用すること
が最適であることがわかる。
[発明の効果] 本発明は以上の説明からあきらかなように、半導体装
置においては電極部位となる位置に絶縁層よりも突出す
るように設けたニッケル金属層を有するので、安価に形
成できるとともに突出しているため、接続の際にはニッ
ケル金属層の突出部分のみで接続可能となる。
また本発明に係る回路基板としては、所定の間隔を隔
てて複数配置された配線パターンと、少なくとも配線パ
ターンの接続部位を含む位置に設けられた異方性接着剤
とを有して、異方性接着剤には、隣接する配線パターン
の接続部位間の距離の1/5以下の径からなる導電粒子を
含有させているので、配線パターン間ギャップが極めて
小さいものに対しても接続できることのみならず、隣接
する配線パターンの接続部位間の距離の1/5以下の径か
らなる導電粒子をい用いることで接続信頼性が得られる
ことになる。
また、本発明に係る半導体装置の実装構造としては、
接続部位を有すると共に所定の間隔を隔てて複数配置さ
れた配線パターンが形成された回路基板と、電極形成面
側に所望のアルミニウム配線が形成された半導体素子、
アルミニウム配線上の電極部位とすべき位置を除く位置
に設けられた絶縁層、電極部位となる位置に絶縁層より
も突出するように設けたニッケル金属層、を有し、回路
基板に前記電極形成面が対向するように設けられる半導
体装置と、少なくとも前記配線パターンとニッケル金属
層との間において隣接する前記配線パターンの前記接続
部位間の距離の1/5以下の径からなる導電粒子を含有す
る異方性接着剤と、を有するので、半導体装置のニッケ
ル金属層及び回路基板の配線パターンの接続部位の接続
面積が小さくなっても、異方性接着剤の導電粒子の粒子
径が小さいために接続できる。また、異方性接着剤の粒
径が1〜5μmのものならば接続ピッチが100μm以下
のものも実装接続が可能となる。
【図面の簡単な説明】
第1図はこの発明による実装例を示す断面図、第2図
(a)〜(c)はこの発明の半導体装置の実装方法の手
順を示す説明図、第3図は従来の実装例を示す断面図、
第4図はもう一つの従来の実装例を示す断面図である。 1……半導体素子、2……シリコン層、3……アルミニ
ウム配線層、3a……電極部位、4……絶縁層、6……外
部回路基板、7……パターン配線、7a……接続部位、10
……異方性接着剤、11……ニッケル金属層。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】外部回路基板に電極形成面を対向させるよ
    うに接続する半導体装置であって、 前記電極形成面側に所望のアルミニウム配線が形成され
    た半導体素子と、前記アルミニウム配線上の電極部位と
    すべき位置を除く位置に設けられた絶縁層と、前記電極
    部位となる位置に前記絶縁層よりも突出するように設け
    たニッケル金属層と、を有することを特徴とする半導体
    装置。
  2. 【請求項2】接続部位を有すると共に所定の間隔を隔て
    て複数配置された配線パターンが形成された回路基板
    と、 電極形成面側に所望のアルミニウム配線が形成された半
    導体素子、前記アルミニウム配線上の電極部位とすべき
    位置を除く位置に設けられた絶縁層、前記電極部位とな
    る位置に前記絶縁層よりも突出するように設けたニッケ
    ル金属層、を有し、前記回路基板に前記電極形成面が対
    向するように設けられる半導体装置と、 少なくとも前記配線パターンと前記ニッケル金属層との
    間において隣接する前記配線パターンの前記接続部位間
    の距離の1/5以下の径からなる導電粒子を含有する異方
    性接着剤と、 を有することを特徴とする半導体装置の実装構造。
  3. 【請求項3】前記導電粒子は1μm〜5μmの径からな
    ることを特徴とする請求項2記載の半導体装置の実装構
    造。
  4. 【請求項4】前記導電粒子は単体からなる金及びアルミ
    ニウムの少なくともいずれか一方からなることを特徴と
    する請求項2または3記載の半導体装置の実装構造。
  5. 【請求項5】回路基板に電極形成面を対向させるように
    接続する半導体装置の実装方法であって、 所定の間隔を隔てて複数配置された配線パターンの少な
    くとも前記配線パターンの接続部位を含む位置に隣接す
    る前記配線パターンの前記接続部位間の距離の1/5以下
    の径からなる導電粒子を含有させた異方性接着剤を回路
    基板に塗布する工程と、 電極形成面側に所望のアルミニウム配線が形成された半
    導体素子の前記アルミニウム配線上の電極部位とすべき
    位置を除く位置に絶縁層を設け、更に前記電極部位とな
    る位置に前記絶縁層よりも突出するようにニッケル金属
    層が設けられた半導体装置を用意する工程と、 前記回路基板と前記半導体装置とを接続する工程と、を
    含んでなることを特徴とする半導体装置の実装方法。
JP7322990A 1990-03-26 1990-03-26 半導体装置及びその実装構造及びその実装方法 Expired - Lifetime JP2819747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7322990A JP2819747B2 (ja) 1990-03-26 1990-03-26 半導体装置及びその実装構造及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7322990A JP2819747B2 (ja) 1990-03-26 1990-03-26 半導体装置及びその実装構造及びその実装方法

Publications (2)

Publication Number Publication Date
JPH03274739A JPH03274739A (ja) 1991-12-05
JP2819747B2 true JP2819747B2 (ja) 1998-11-05

Family

ID=13512145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7322990A Expired - Lifetime JP2819747B2 (ja) 1990-03-26 1990-03-26 半導体装置及びその実装構造及びその実装方法

Country Status (1)

Country Link
JP (1) JP2819747B2 (ja)

Also Published As

Publication number Publication date
JPH03274739A (ja) 1991-12-05

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP3410396B2 (ja) 高性能集積回路チップパッケージ
US6420787B1 (en) Semiconductor device and process of producing same
JP4176961B2 (ja) 半導体装置
JP2001189337A (ja) 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JPH031828B2 (ja)
JPH1092865A (ja) 半導体装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP4465891B2 (ja) 半導体装置
JP2819747B2 (ja) 半導体装置及びその実装構造及びその実装方法
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
KR20030069321A (ko) 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법
JPH01192125A (ja) 半導体装置の実装構造
JP2002134541A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JPH03129745A (ja) 半導体装置の実装方法
JPH03157959A (ja) 実装構造及び製造方法
JPH11297751A (ja) 半導体装置
JP3258564B2 (ja) 半導体装置およびその製造方法
JPS62285432A (ja) 電気的接続材料のマイクロ形成方法
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법
JP3598189B2 (ja) チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
JP3895020B2 (ja) 導電性バンプの形成方法
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070828

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20090828

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20100828

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12