KR100310037B1 - 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법 - Google Patents

복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법 Download PDF

Info

Publication number
KR100310037B1
KR100310037B1 KR1019980039238A KR19980039238A KR100310037B1 KR 100310037 B1 KR100310037 B1 KR 100310037B1 KR 1019980039238 A KR1019980039238 A KR 1019980039238A KR 19980039238 A KR19980039238 A KR 19980039238A KR 100310037 B1 KR100310037 B1 KR 100310037B1
Authority
KR
South Korea
Prior art keywords
printed circuit
flexible printed
circuit board
chips
chip
Prior art date
Application number
KR1019980039238A
Other languages
English (en)
Other versions
KR20000020570A (ko
Inventor
지용
신준균
도원철
이재준
Original Assignee
지용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지용 filed Critical 지용
Priority to KR1019980039238A priority Critical patent/KR100310037B1/ko
Publication of KR20000020570A publication Critical patent/KR20000020570A/ko
Application granted granted Critical
Publication of KR100310037B1 publication Critical patent/KR100310037B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Abstract

연성인쇄회로기판에 복수 개의 IC 칩을 실장하는 방법이 개시되어 있다. 복수 개의 베어(Bare) 칩 형태의 IC 칩을 폴리이미드(Polyimide) 재질의 연성인쇄회로기판에 연결시킬 때, IC 칩의 패드에 범프를 형성하고, 이방성도전필름을 통한 저온 열압착식 플립칩 본딩방법에 의해 상기 범프가 연성인쇄회로기판의 전극에 본딩되도록 하는 것이다. 이와 같이 복수 개의 베어 IC 칩이 연성인쇄회로기판에 실장되는 구조는 다중칩모듈(Multichip Module)의 장점을 도입할 수 있는 경제적이면서도 우수한 실장구조로써, 복수의 베어 칩을 하나의 모듈에 집적함으로써 모듈의 크기와 무게를 줄일 수 있게 된다. 그리고 기존의 COF 방식과는 달리 모듈 위에 열방출 기구를 집중화할 수 있어 물리적인 신뢰성이 증가하게 되고 모듈의 부피가 줄어들게 되며 전기적 특성도 향상시킬 수 있는 실장구조이다. 또한, 기판의 유연성으로 부품의 삽입이나 검사가 쉬울 뿐만 아니라, 회로나 부품간의 움직임이 있는 곳의 연결이 가능하므로 3차원적인 시스템 구성이 가능하여 입체적으로 부품이 실장되기 때문에 모듈의 실장 면적을 극소화시킬 수 있고 열전도도가 우수한 폴리이미드를 사용함으로 높은 열 발산율과 낮은 유전율을 적용시켜 전기적 특성을 높일 수 있다.

Description

복수개의 집적회로 칩을 연성인쇄회로기판 상에 실장하기 위한 방법{Method for fabricating flexible printed circuit boad with a plurality of chip}
본 발명은 연성(flexible) 인쇄회로기판(PCB : printed circuit board)에 베어 칩(bare chip, 패키지가 이루어지지 않은 상태의 칩) 형태의 집적회로(IC) 칩을 복수개 실장하기 위한 방법에 관한 것으로,
통상적으로 액정디스플레이는 그 구동을 위한 주변회로로서 구동회로 칩을 갖는바, 이 칩을 디스플레이 평판과 용이하게 연결하기 위해서는 휘어짐이 가능한 인쇄회로기판 상에 구동회로 칩을 실장시켜야 한다. 이렇듯, 휘어짐이 가능한 인쇄회로기판 상에 칩을 실장하는 방법으로는 COF(chip on film) 방법이 있는데, 이는 TAB(Tape Automated Bonding)를 사용하여 인쇄회로기판 상에 칩을 실장하는 방법으로서 인쇄회로기판 상에 복수개의 칩을 실장시킬 수 없고 단일 칩만을 실장시킬 수 있는 방법이다. 그런데, 액정디스플레이가 25 인치(inch) 이상으로 대구경화되면서 구동회로 칩 역시 다수개가 필요한데, 이를 위해서는 복수개의 칩을 유연성있는 연성인쇄회로기판 상에 실장 할 수 있어야 한다.
본 발명은 상기 제반 요구사항 및 문제점을 해결하기 위하여 안출된 것으로서, 예컨대 25 인치(inch) 이상의 대구경 액정디스플레이와 같이 3차원적으로 대형 시스템을 구성하는 것이 가능하도록 복수개의 칩을 연성인쇄회로기판 상에 실장 할수 있는 방법을 제공하는데 그 목적이 있다.
도1은 한 개의 IC 칩을 실장한 연성인쇄회로기판의 구조를 나타내는 단면도,
도2는 복수개의 IC 칩을 실장한 연성인쇄회로기판의 구조를 나타내는 단면도,
도3a 및 도3b는 연성인쇄회로기판 위에 복수개의 IC 칩을 실장하는 방법을 나타내는 단면도,
도4는 IC 칩에 범프가 형성된 상태를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
101 : 연성인쇄회로기판 102 : IC 칩
103 : 이방성도전필름 104 : 전극
105 : 범프 106 : 패드
107 : UMB층 201 : 입출력 단자
301 : 열압착
상기 목적을 달성하기 위하여 안출된 본 발명은, 복수 개의 집적회로 칩을 연성인쇄회로기판 상에 실장하기 위한 방법에 있어서, 패드에 범프가 형성된 복수 개의 집적회로 칩과, 다수의 전극이 형성된 연성인쇄회로기판을 각각 준비하는 단계; 상기 연성인쇄회로기판 상에 이방성도전필름을 형성하는 단계; 및 상기 패드가 상기 전극에 오버랩되도록 정렬한 후 130∼170℃의 온도하에서 압착하여 상기 패드와 상기 전극을 접착시키는 단계를 포함하여 이루어진다.
바람직하게, 상기 집적회로에 범프를 형성하는 방법은, 상기 패드와 범프의 접착을 위하여 상기 패드 상에 UBM(Under Bump Metallurgy)층을 형성하는 단계; 및 상기 UBM층 상에 전기도금법에 의해 납/주석 또는 금 또는 니켈/금을 형성하여 범프를 형성하는 단계를 포함하여 이루어진다.
이와 같은 본 발명은, 복수 개의 집적회로(IC) 칩을 휘어짐이 가능한 연성인쇄회로기판에 실장하기 위해서, 이방성도전필름과 범프를 이용하는 것에 그 특징이 있다.
본 발명에서 본딩에 사용되는 이방성도전필름은 실장되는 칩의 패드와 연성인쇄회로기판의 전극 사이에 기계적, 전기적인 전도를 가능하게 하는 접착제로서, 열경화성 또는 열가소성 수지로 이루어진 접착수지에 예컨대 납(Pb)과 같은 전도성 입자가 분산되어 들어간 접착물질이다. IC 칩의 범프와 연성인쇄회로기판의 전극은 이방성도전필름에 포함된 접착수지중의 도전 입자와의 접촉을 통하여 전기적인 도통이 가능하게 된다.
본 발명에서는 이방성도전필름을 사용하여 플립칩본딩의 방법으로 복수의 베어칩을 직접적으로 연성인쇄회로기판에 실장시키기 위해서, 베어칩의 패드 위에 범프를 형성시키는바, 범프의 종류는 솔더(납/주석), 금, 니켈/금이 있다. 첫 번째로 솔더 범프는 베어칩의 본딩 패드 위에 솔더를 형성하기 위해서 금속 마스크를 이용한 증기 증착 방법, 전기도금 방법, 솔더 페이스트를 이용한 프린팅 방법, 그리고 공납 전이 방법 등을 사용하여 형성 가능하다. 솔더의 재질로는 세라믹 기판을 사용하는 본딩의 경우에는 높은 공융점을 가지는 95Pb/Sn이나 97Pb/Sn을 주로 사용하며, FR-4나 폴리이미드와 같은 유기 박막을 사용하는 기판에서는 183℃의 비교적 낮은 공융점을 가지는 63Sn/Pb 합금을 사용하고, 더불어 리플로우(reflow) 온도, 부식 강도, 제조 조건 등의 요소들이 고려되어야 한다. 솔더를 베어칩위에 접착시키는 접착물질로는 솔더와 본딩 패드사이에 UBM(Under Bump Metallurgy)를 사용하며 스퍼터링이나 증기증착 또는 전기도금방법을 이용하여 UBM층을 형성시킨다. UBM층은 보통 접착층, 솔더 확산층, 솔더 가용층, 그리고 산화 방지층으로 구성되며 그 재질은 솔더의 형성방법에 따라 서로 다르다. 이러한 솔더 범프와 UBM층은 플립칩 본딩의 신뢰도를 좌우하게 된다. 두 번째로 금 범프를 이용하는 것이 있다. 금 범프를 형성하기 위한 방법으로는 보통 전기도금 방법이 사용되며 재질로는 금, 금/주석 등이 이용된다. UBM층은 보통 전기도금을 이용한 솔더 범프에 사용되는 것과 같은 재질의 것을 사용한다. 마지막으로 무전해 니켈/금을 이용한 범프가 있다. 이와 같은 무전해 니켈/금 범프는 스퍼터링이나 사진식각, 에칭과 같은 복잡한 장비와 높은 비용이 요구되는 공정과정이 생략되고, 경제적인 습식 화학적 범프 형성 방법이므로 범프 형성공정에 있어서 기존의 방법에 비해 비용이 저렴하다. 무전해 니켈/금 범프는 높이가 균일한 범프를 효과적으로 얻을 수 있을 뿐 아니라 전기적 특성 및 신뢰성도 우수한 범프 형성 방법이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명의 일실시예에 따라 한 개의 IC 칩을 실장한 연성인쇄회로기판의 구조를 나타내는 단면도이다. 도1에 도시된 바와 같이 본 발명은 IC 칩(102)의 패드(106)에 범프(105)가 형성되고, 이 범프가 이방성도전필름(103)을 통해 연성인쇄회로기판(101)의 전극(104)과 접착되므로써, IC 칩(102)이 연성인쇄회로기판(101) 상에 실장되어 진다.
연성인쇄회로기판(102)은 예컨대 폴리이미드와 같은 유연성을 가지는 재질이며, 전극(104)은 통상 구리 재질로 이루어진다. 또한, IC 칩(102)은 베어 칩(bare chip, 패키지가 이루어지지 않은 상태의 칩) 형태로서, 패드(106)와 범프(105) 사이에는 범프(105)의 접착을 위한 전극층으로 UBM(Under Bump Metallurgy)층(107)이 형성되어 있다. 범프(105)는 전기도금법에 의해 형성된 납/주석 또는 금 또는 니켈/금으로 이루어진다.
도2는 본 발명에 따라 복수 개의 IC 칩(102a 내지 102h)이연성인쇄회로기판(101) 상에 실장된 상태를 나타낸 단면도로서, 이방성도전필름(도2에는 도시되지 않음)에 의해서 동시에 복수 개의 IC 칩이 연성인쇄회로기판 위에 실장되어 복수 개의 칩이 한 개의 모듈로 구성된 것을 도시하고 있다. 도면부호 201a 및 202b는 입출력 단자를 나타낸다.
이와 같은 복수 개의 베어 IC 칩이 연성인쇄회로기판에 실장되는 구조는 다중칩모듈(Multichip Module)의 장점을 도입할 수 있는 경제적이면서도 우수한 실장구조로써, 복수의 베어 칩을 하나의 모듈에 집적함으로써 모듈의 크기와 무게를 줄일 수 있게 된다. 그리고 기존의 COF 방식과는 달리 모듈 위에 열방출 기구를 집중화할 수 있어 물리적인 신뢰성이 증가하게 되고 모듈의 부피가 줄어들게 되며 전기적 특성도 향상시킬 수 있는 실장구조이다.
도3a 내지 도3b는 본 발명에 따라 IC 칩을 연성인쇄회로기판에 실장하는 방법을 나타내는 개략적인 사시도로서, 연성인쇄회로기판(101) 상의 칩 실장 부위에 이방성도전필름(103)을 일차적으로 부착하고, 그 위에 IC 칩의 범프(105)가 전극(104)에 오버랩되도록 정렬한 후 부착한 다음, 플립칩 본더를 이용하여 칩에 130∼170℃ 근방의 온도와 압력(301)을 가하여 IC 칩의 범프(105)와 연성인쇄회로기판의 전극(104)이 열압착되도록 한다. 이방성도전필름(103)은 열을 받게되면 이방성도전필름의 접착수지가 경화되어 연성인쇄회로기판(101)의 전극(104)과 IC 칩(102)이 전기적, 기계적으로 본딩되게 된다.
도4는 베어 IC 칩(102)에 범프(105)가 형성된 세부적인 구조를 나타내는 단면도이다. 먼저, 베어 IC 칩(102)의 패드(106)에는 진공증착에 의해 Ti/W 또는 Cr금속이 증착되는 바, 이는 범프의 접착을 위한 전극층으로 UBM(Under Bump Metallurgy)층(107)을 형성하기 위함이다. 이어서, 전기도금법에 의해 납/주석, 금, 니켈/금 등으로 범프(105)를 형성한다. 도면부호 401은 통상의 보호막(Passivation layer)을 나타낸다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
전술한 바와 같이 본 발명은 복수 개의 IC 칩을 연성인쇄회로기판에 실장하는 것으로, 25" 이상의 대구경 액정디스플레이 모듈의 적용뿐만 아니라, 다중칩모듈(Multichip Module) 기반 기술 확립, μ-BGA(ball grid array) 기술로의 응용이 가능하여 모듈의 고집적 효과를 얻을 수 있다. 또한, 본 발명은 인쇄회로기판의 유연성으로 부품의 삽입이나 검사가 쉬울 뿐만 아니라, 회로나 부품간의 움직임이 있는 곳의 연결이 가능하므로 3차원적인 시스템 구성이 가능하여 입체적으로 부품이 실장되기 때문에 모듈의 실장 면적을 극소화시킬 수 있고 열전도도가 우수한 폴리이미드를 사용함으로 높은 열 발산율과 낮은 유전율을 적용시켜 전기적 특성을 높일 수 있다.

Claims (1)

  1. 복수 개의 집적회로 칩(102a 내지 102e)을 연성인쇄회로기판(101) 상에 실장하기 위한 방법에 있어서,
    상기 집적회로 칩의 각 패드(106)에 범프(105)의 접착을 위하여 Ti/W 또는 Cr 금속의 UBM(Under Bump Metallurgy)층(107)을 형성하는 단계;
    상기 UBM층 상에 전기도금법에 의해 납/주석 또는 금 또는 니켈/금의 범프(105)를 형성하는 단계;
    다수의 전극(104)이 형성된 연성인쇄회로기판 상에 이방성도전필름(103)을 형성하는 단계; 및
    상기 범프가 상기 연성인쇄회로기판의 전극에 오버랩되도록 정렬한 후, 130∼170℃의 온도하에서 압착하여 상기 패드와 상기 전극을 전기적으로 접속하는 단계
    를 포함하여 이루어진 복수 개의 집적회로 칩을 연성인쇄회로기판 상에 실장하기 위한 방법.
KR1019980039238A 1998-09-22 1998-09-22 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법 KR100310037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980039238A KR100310037B1 (ko) 1998-09-22 1998-09-22 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039238A KR100310037B1 (ko) 1998-09-22 1998-09-22 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법

Publications (2)

Publication Number Publication Date
KR20000020570A KR20000020570A (ko) 2000-04-15
KR100310037B1 true KR100310037B1 (ko) 2001-11-15

Family

ID=19551476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039238A KR100310037B1 (ko) 1998-09-22 1998-09-22 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법

Country Status (1)

Country Link
KR (1) KR100310037B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030092572A (ko) * 2002-05-30 2003-12-06 엘지이노텍 주식회사 반도체 소자의 패키징 방법
KR100708033B1 (ko) * 2006-01-06 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 섭스트레이트 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980027359A (ko) * 1996-10-15 1998-07-15 김광호 이방성 전도 필름을 이용한 볼 그리드 어레이형 반도체 칩 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980027359A (ko) * 1996-10-15 1998-07-15 김광호 이방성 전도 필름을 이용한 볼 그리드 어레이형 반도체 칩 패키지

Also Published As

Publication number Publication date
KR20000020570A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US7759240B2 (en) Use of palladium in IC manufacturing with conductive polymer bump
US6413862B1 (en) Use of palladium in IC manufacturing
KR100886778B1 (ko) 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들
US6780675B2 (en) Flip-chip technique for chip assembly
US6586843B2 (en) Integrated circuit device with covalently bonded connection structure
US7947602B2 (en) Conductive pattern formation method
JP3262497B2 (ja) チップ実装回路カード構造
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
JPH1197480A (ja) 導電性接着剤による相互接続構造物
JPH08255965A (ja) マイクロチップモジュール組立体
JPH08332590A (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
KR20020018133A (ko) 전자 장치 및 그 제조 방법
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
JPH0432541B2 (ko)
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법
US20070063344A1 (en) Chip package structure and bumping process
JPH04264731A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP2003152022A (ja) 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器
JPS63122135A (ja) 半導体チツプの電気的接続方法
JP3938017B2 (ja) 電子装置
JPS63168028A (ja) 微細接続構造
JPH11204573A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee