JPH11297751A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11297751A JPH11297751A JP10106253A JP10625398A JPH11297751A JP H11297751 A JPH11297751 A JP H11297751A JP 10106253 A JP10106253 A JP 10106253A JP 10625398 A JP10625398 A JP 10625398A JP H11297751 A JPH11297751 A JP H11297751A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- conductive adhesive
- protruding
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
- H01L2224/13014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 導電性接着剤３１を配置した突起電極１５を
有する半導体装置１１と透明電極２２を配置した基板２
１とを押圧しながら接続する。半導体装置１１の突起電
極１５と基板２１の透明電極２２との間は薄い導電性接
着剤３１の層となる。薄い導電性接着剤３１の層以外の
大量の導電性接着剤３１は基板２１の透明電極２２に流
出して隣の端子の導電性接着剤３１と接触して短絡不良
に至る。 【解決手段】 半導体装置１１の突起電極１５は長円形
状に接続電極パッド１２の上と保護膜１３の上とに跨が
り設け、接続電極パッド１２の上に設けた突起電極１５
の頂部より保護膜１３の上に設けた突起電極１５の頂部
が高くなるように配置する。さらに、接続電極パッド１
２を近接する端子の一線状の位置に設け、保護膜１３の
上に設ける突起電極１５を近接する端子の一線状の位置
からずらした場所に設ける構造を採用した。
有する半導体装置１１と透明電極２２を配置した基板２
１とを押圧しながら接続する。半導体装置１１の突起電
極１５と基板２１の透明電極２２との間は薄い導電性接
着剤３１の層となる。薄い導電性接着剤３１の層以外の
大量の導電性接着剤３１は基板２１の透明電極２２に流
出して隣の端子の導電性接着剤３１と接触して短絡不良
に至る。 【解決手段】 半導体装置１１の突起電極１５は長円形
状に接続電極パッド１２の上と保護膜１３の上とに跨が
り設け、接続電極パッド１２の上に設けた突起電極１５
の頂部より保護膜１３の上に設けた突起電極１５の頂部
が高くなるように配置する。さらに、接続電極パッド１
２を近接する端子の一線状の位置に設け、保護膜１３の
上に設ける突起電極１５を近接する端子の一線状の位置
からずらした場所に設ける構造を採用した。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に設ける
突起電極と基板との接続を導電性接着剤を用いて接続す
る半導体装置に関するものである。
突起電極と基板との接続を導電性接着剤を用いて接続す
る半導体装置に関するものである。
【０００２】
【従来の技術】近年の電子機器における軽薄短小化への
要求を満足するために、液晶表示装置は小型，高密度，
高精細化が図られている。とくに、画素領域でない部分
である半導体装置の実装領域の縮小化には強い要望があ
る。実装領域の縮小化を図るため半導体装置の素子寸法
を微細化し、半導体装置の外形を小さくしている。
要求を満足するために、液晶表示装置は小型，高密度，
高精細化が図られている。とくに、画素領域でない部分
である半導体装置の実装領域の縮小化には強い要望があ
る。実装領域の縮小化を図るため半導体装置の素子寸法
を微細化し、半導体装置の外形を小さくしている。
【０００３】また、液晶表示装置の基板の透明電極も微
細化を進め、実装領域縮小に対応している。液晶表示装
置への半導体装置の実装手段では、実装領域の狭いチッ
プオングラス実装構造が注目されている。
細化を進め、実装領域縮小に対応している。液晶表示装
置への半導体装置の実装手段では、実装領域の狭いチッ
プオングラス実装構造が注目されている。
【０００４】チップオングラス実装構造の中でも微細接
続が可能かつ量産性に優れている、導電性接着剤を用い
た接続を図面を用いて説明する。図５は半導体装置の突
起電極に導電性接着剤を配置する方法を説明するための
断面図、図９は半導体装置の実装構造を示す断面図、図
１０は半導体装置を示す断面図である。
続が可能かつ量産性に優れている、導電性接着剤を用い
た接続を図面を用いて説明する。図５は半導体装置の突
起電極に導電性接着剤を配置する方法を説明するための
断面図、図９は半導体装置の実装構造を示す断面図、図
１０は半導体装置を示す断面図である。
【０００５】図１０に示すように、半導体装置１１は半
導体装置１１の半導体素子形成面に外部と接続するため
の接続電極パッド１２を配置する。半導体素子の保護を
目的とする保護膜１３を接続電極パッド１２が開口露出
するように設ける。
導体装置１１の半導体素子形成面に外部と接続するため
の接続電極パッド１２を配置する。半導体素子の保護を
目的とする保護膜１３を接続電極パッド１２が開口露出
するように設ける。
【０００６】突起電極１５を接続電極パッド１２の上に
設ける。突起電極１５は、バリアメタル層１５ａと突起
電極層１５ｂからなる。バリアメタル層１５ａは、接続
電極パッド１２との接着および拡散防止さらに突起電極
層１５ｂを形成する電解メッキの共通電極膜として用い
る。突起電極層１５ｂは導電性接着剤３１を選択的に突
起電極１５の頂部だけに配置する目的で形成する。突起
電極１５は高さ２０μｍ設ける。
設ける。突起電極１５は、バリアメタル層１５ａと突起
電極層１５ｂからなる。バリアメタル層１５ａは、接続
電極パッド１２との接着および拡散防止さらに突起電極
層１５ｂを形成する電解メッキの共通電極膜として用い
る。突起電極層１５ｂは導電性接着剤３１を選択的に突
起電極１５の頂部だけに配置する目的で形成する。突起
電極１５は高さ２０μｍ設ける。
【０００７】導電性接着剤３１を半導体装置１１の突起
電極１５の頂部に半円球状に配置する。導電性接着剤３
１はエポキシ系の接着剤に金，銀，銅，アルミニウム，
ニッケルなどの導電粒を混入したもので構成する。
電極１５の頂部に半円球状に配置する。導電性接着剤３
１はエポキシ系の接着剤に金，銀，銅，アルミニウム，
ニッケルなどの導電粒を混入したもので構成する。
【０００８】導電性接着剤３１を半導体装置１１の突起
電極１５の頂部に配置する方法として、ディップ法が一
般的である。図５に示すように、ペースト溜３３に設け
たペースト溝３４に導電性接着剤３１を充填し、スキー
ジして導電性接着剤３１の表面を平にする。
電極１５の頂部に配置する方法として、ディップ法が一
般的である。図５に示すように、ペースト溜３３に設け
たペースト溝３４に導電性接着剤３１を充填し、スキー
ジして導電性接着剤３１の表面を平にする。
【０００９】つぎに半導体装置１１の突起電極１５を突
起電極１５の高さの１／３程度ペースト溝３４の導電性
接着剤３１に漬け、その後引き上げる。このようにし
て、半導体装置１１の突起電極１５の頂部に半円球状に
配置する。
起電極１５の高さの１／３程度ペースト溝３４の導電性
接着剤３１に漬け、その後引き上げる。このようにし
て、半導体装置１１の突起電極１５の頂部に半円球状に
配置する。
【００１０】導電性接着剤３１の粘度は１００〜５００
ｐの範囲にする。導電性接着剤３１の粘度が１００ｐ未
満になると、半導体装置１１の突起電極１５の頂部に配
置した導電性接着剤３１が保護膜１３に流れる。
ｐの範囲にする。導電性接着剤３１の粘度が１００ｐ未
満になると、半導体装置１１の突起電極１５の頂部に配
置した導電性接着剤３１が保護膜１３に流れる。
【００１１】また、導電性接着剤３１の粘度が５００ｐ
以上になると、導電性接着剤３１をスキージしたとき導
電性接着剤３１の表面の平坦度が悪くなる。その結果、
導電性接着剤３１が半導体装置１１の突起電極１５の頂
部だけではなく、保護膜１３の上にもに配置されて隣の
端子と短絡する不良になる。
以上になると、導電性接着剤３１をスキージしたとき導
電性接着剤３１の表面の平坦度が悪くなる。その結果、
導電性接着剤３１が半導体装置１１の突起電極１５の頂
部だけではなく、保護膜１３の上にもに配置されて隣の
端子と短絡する不良になる。
【００１２】図９に示すように、基板２１は半導体装置
１１の突起電極１５と接続する電極パターンとなる酸化
インジウムスズ（以下、ＩＴＯと記載する）からなる透
明電極２２を配置する。
１１の突起電極１５と接続する電極パターンとなる酸化
インジウムスズ（以下、ＩＴＯと記載する）からなる透
明電極２２を配置する。
【００１３】半導体装置１１の突起電極１５と基板２１
の透明電極２２とを、導電性接着剤３１を介在させて接
続する。さらに半導体装置１１と基板２１との接続を長
期的に保持するため、封止樹脂３２を半導体装置１１と
基板２１との隙間に設ける。
の透明電極２２とを、導電性接着剤３１を介在させて接
続する。さらに半導体装置１１と基板２１との接続を長
期的に保持するため、封止樹脂３２を半導体装置１１と
基板２１との隙間に設ける。
【００１４】
【発明が解決しようとする課題】図９に示す従来技術の
構造では、導電性接着剤３１を配置した突起電極１５を
有する半導体装置１１と透明電極２２を配置した基板２
１とを位置合わせしたのち、半導体装置１１と基板２１
とを押圧しながら接続する。
構造では、導電性接着剤３１を配置した突起電極１５を
有する半導体装置１１と透明電極２２を配置した基板２
１とを位置合わせしたのち、半導体装置１１と基板２１
とを押圧しながら接続する。
【００１５】そのため、半導体装置１１の突起電極１５
と基板２１の透明電極２２とのあいだは、非常に薄い導
電性接着剤３１の層となる。その薄い導電性接着剤３１
の層以外の大量の導電性接着剤３１は基板２１の透明電
極２２に流出して広がり、隣の端子の導電性接着剤３１
と接触して短絡不良の原因となる。
と基板２１の透明電極２２とのあいだは、非常に薄い導
電性接着剤３１の層となる。その薄い導電性接着剤３１
の層以外の大量の導電性接着剤３１は基板２１の透明電
極２２に流出して広がり、隣の端子の導電性接着剤３１
と接触して短絡不良の原因となる。
【００１６】この導電性接着剤３１の広がりによる短絡
不良の対策として考えられるのが、半導体装置１１の突
起電極１５の頂部に配置する導電性接着剤３１の設置量
を減らすことである。
不良の対策として考えられるのが、半導体装置１１の突
起電極１５の頂部に配置する導電性接着剤３１の設置量
を減らすことである。
【００１７】しかしながら、図９に示すように半導体装
置１１の突起電極１５の頂部に導電性接着剤３１を配置
するとき、半導体装置１１の表面とスキージ後の導電性
接着剤３１の表面とが平行に設置しなければならない。
この平行がずれると、導電性接着剤３１が半導体装置１
１の突起電極１５に配置されなかったり、導電性接着剤
３１が半導体装置１１の突起電極１５だけではなく保護
膜１３の上にまで配置されてしまう。
置１１の突起電極１５の頂部に導電性接着剤３１を配置
するとき、半導体装置１１の表面とスキージ後の導電性
接着剤３１の表面とが平行に設置しなければならない。
この平行がずれると、導電性接着剤３１が半導体装置１
１の突起電極１５に配置されなかったり、導電性接着剤
３１が半導体装置１１の突起電極１５だけではなく保護
膜１３の上にまで配置されてしまう。
【００１８】さらにスキージ後の導電性接着剤３１の表
面の凹凸や半導体装置１１の突起電極１５の高さばらつ
きなどを考慮すると、半導体装置１１の全面に形成した
複数の突起電極１５の頂部に安定して導電性接着剤３１
を供給することは非常に難しく、ある一部の端子だけ導
電性接着剤３１が半導体装置１１の突起電極１５に配置
されない危険性が非常に高い。
面の凹凸や半導体装置１１の突起電極１５の高さばらつ
きなどを考慮すると、半導体装置１１の全面に形成した
複数の突起電極１５の頂部に安定して導電性接着剤３１
を供給することは非常に難しく、ある一部の端子だけ導
電性接着剤３１が半導体装置１１の突起電極１５に配置
されない危険性が非常に高い。
【００１９】半導体装置１１の全面に形成した複数の突
起電極１５の頂部に安定して導電性接着剤３１を供給す
るには、半導体装置１１の突起電極１５を突起電極１５
の高さの１／３程度スキージして平らになった導電性接
着剤３１に漬けなければならないため、半導体装置置１
１の突起電極１５の頂部に半円球状に配置されるのが現
状である。
起電極１５の頂部に安定して導電性接着剤３１を供給す
るには、半導体装置１１の突起電極１５を突起電極１５
の高さの１／３程度スキージして平らになった導電性接
着剤３１に漬けなければならないため、半導体装置置１
１の突起電極１５の頂部に半円球状に配置されるのが現
状である。
【００２０】〔発明の目的〕本発明の目的は、上記の課
題点を解決して、隣接する端子間の距離が狭くなって
も、導電性接着剤が隣接する端子と短絡しない、半導体
装置の実装構造を提供することにある。
題点を解決して、隣接する端子間の距離が狭くなって
も、導電性接着剤が隣接する端子と短絡しない、半導体
装置の実装構造を提供することにある。
【００２１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置においては、下記記載の構成
を採用する。
めに、本発明の半導体装置においては、下記記載の構成
を採用する。
【００２２】半導体装置の突起電極は長円形状に接続電
極パッドの上と保護膜の上とに跨がり設け、接続電極パ
ッドの上に設けた突起電極の頂部より保護膜の上に設け
た突起電極の頂部が高くなるように配置する。さらに、
接続電極パッドを近接する端子の一線状の位置に設け、
保護膜の上に設ける突起電極を近接する端子の一線状の
位置からずらした場所に設ける構造を採用した。
極パッドの上と保護膜の上とに跨がり設け、接続電極パ
ッドの上に設けた突起電極の頂部より保護膜の上に設け
た突起電極の頂部が高くなるように配置する。さらに、
接続電極パッドを近接する端子の一線状の位置に設け、
保護膜の上に設ける突起電極を近接する端子の一線状の
位置からずらした場所に設ける構造を採用した。
【００２３】〔作用〕半導体装置１１の接続電極パッド
１２の上に設けた突起電極１５の頂部は、保護膜１３の
上に設けた突起電極１５の頂部より、接続電極パッド１
２の厚さと保護膜１３の厚さとの差分だけ高さが低くな
る。
１２の上に設けた突起電極１５の頂部は、保護膜１３の
上に設けた突起電極１５の頂部より、接続電極パッド１
２の厚さと保護膜１３の厚さとの差分だけ高さが低くな
る。
【００２４】半導体装置１１の突起電極１５と基板２１
の透明電極２２との間に導電性接着剤３１を介在させて
接続したとき、接続電極パッド１２の上に設けた突起電
極１５の部分からはみだす導電性接着剤３１の量は、保
護膜１３の上に設けた突起電極１５の部分からはみだす
導電性接着剤３１の量より少ない。
の透明電極２２との間に導電性接着剤３１を介在させて
接続したとき、接続電極パッド１２の上に設けた突起電
極１５の部分からはみだす導電性接着剤３１の量は、保
護膜１３の上に設けた突起電極１５の部分からはみだす
導電性接着剤３１の量より少ない。
【００２５】導電性接着剤３１のはみだす量が少ない接
続電極パッド１２の上に設けた突起電極１５の部分が近
接する端子との最接近部分になり、導電性接着剤３１の
はみだす量が多い保護膜１３の上に設けた突起電極１５
の部分が接近しないように互い違いに位置をずらして突
起電極１５を半導体装置１１に配置した。このことによ
り近接する端子の距離を狭くしても導電性接着剤が隣接
する端子と短絡しない、従来に無い微細な半導体装置実
装を実現できる。
続電極パッド１２の上に設けた突起電極１５の部分が近
接する端子との最接近部分になり、導電性接着剤３１の
はみだす量が多い保護膜１３の上に設けた突起電極１５
の部分が接近しないように互い違いに位置をずらして突
起電極１５を半導体装置１１に配置した。このことによ
り近接する端子の距離を狭くしても導電性接着剤が隣接
する端子と短絡しない、従来に無い微細な半導体装置実
装を実現できる。
【００２６】
【発明の実施の形態】以下、図面を用いて本発明を実施
するための最良の形態における半導体装置の実装構造を
説明する。
するための最良の形態における半導体装置の実装構造を
説明する。
【００２７】〔第１の実施形態：図１から図６〕第１の
実施形態を図１から図６を用いて説明する。図１は半導
体装置の実装構造を示す断面図、図２，図３は半導体装
置を示す平面図、図４は半導体装置を示す断面図、図５
は半導体装置の突起電極の頂部に導電性接着剤を配置す
る方法を説明するための断面図、図６は半導体装置と基
板とを接続したときの導電性接着剤のはみだす状況を示
す平面図である。
実施形態を図１から図６を用いて説明する。図１は半導
体装置の実装構造を示す断面図、図２，図３は半導体装
置を示す平面図、図４は半導体装置を示す断面図、図５
は半導体装置の突起電極の頂部に導電性接着剤を配置す
る方法を説明するための断面図、図６は半導体装置と基
板とを接続したときの導電性接着剤のはみだす状況を示
す平面図である。
【００２８】図２に示すように、半導体装置１１は半導
体装置１１の半導体素子形成面に設けたアルミニウムか
らなる膜厚１μｍの接続電極パッド１２を配置する。こ
の接続電極パッド１２は半導体装置１１の外周部に一線
状に形成する。半導体素子の保護を目的とする保護膜１
３を接続電極パッド１２が開口露出するように設ける。
保護膜１３は膜厚３μｍ形成する。
体装置１１の半導体素子形成面に設けたアルミニウムか
らなる膜厚１μｍの接続電極パッド１２を配置する。こ
の接続電極パッド１２は半導体装置１１の外周部に一線
状に形成する。半導体素子の保護を目的とする保護膜１
３を接続電極パッド１２が開口露出するように設ける。
保護膜１３は膜厚３μｍ形成する。
【００２９】図３に示すように、突起電極１５は接続電
極パッドの上と保護膜１３の上とに跨り長円形状に設け
る。保護膜１３の上に設けた突起電極１５が隣り合う端
子と互い違いになるように位置をずらして配置する。
極パッドの上と保護膜１３の上とに跨り長円形状に設け
る。保護膜１３の上に設けた突起電極１５が隣り合う端
子と互い違いになるように位置をずらして配置する。
【００３０】図４に示すように、半導体装置１１の接続
電極パッド１２と半導体装置１１の保護膜１３との上と
に跨り設けた突起電極１５は、バリアメタル層１５ａと
突起電極層１５ｂからなり、突起電極１５の頂部に導電
性接着剤３１を選択的に配置するために、バリアメタル
層１５ａと突起電極層１５ｂとを合わせ高さ２０μｍ必
要となる。
電極パッド１２と半導体装置１１の保護膜１３との上と
に跨り設けた突起電極１５は、バリアメタル層１５ａと
突起電極層１５ｂからなり、突起電極１５の頂部に導電
性接着剤３１を選択的に配置するために、バリアメタル
層１５ａと突起電極層１５ｂとを合わせ高さ２０μｍ必
要となる。
【００３１】バリアメタル層１５ａと突起電極層１５ｂ
とを合わせて高さ２０μｍ以下にすると、導電性接着剤
３１が半導体装置１１の突起電極１５の頂部だけではな
く、保護膜１３の上にもに配置されて隣の端子と短絡す
る不良になる。
とを合わせて高さ２０μｍ以下にすると、導電性接着剤
３１が半導体装置１１の突起電極１５の頂部だけではな
く、保護膜１３の上にもに配置されて隣の端子と短絡す
る不良になる。
【００３２】バリアメタル層１５ａと突起電極層１５ｂ
とを合わせて高さ２０μｍ以上形成すると、突起電極層
１５ｂをメッキ法で形成するため等方成長し突起電極１
５の直径が大きくなり微細接続を目的とした半導体装置
実装には不向きである。また、バリアメタル層１５ａを
厚く形成すると、バリアメタル層１５ａの加工が非常に
難しくなる。
とを合わせて高さ２０μｍ以上形成すると、突起電極層
１５ｂをメッキ法で形成するため等方成長し突起電極１
５の直径が大きくなり微細接続を目的とした半導体装置
実装には不向きである。また、バリアメタル層１５ａを
厚く形成すると、バリアメタル層１５ａの加工が非常に
難しくなる。
【００３３】半導体装置１１の接続電極パッド１２上に
設けた突起電極１５の頂部は、保護膜１３の上に設けた
突起電極１５の頂部より、接続電極パッド１２の厚さ１
μｍと保護膜１３の厚さ３μｍとの差分の２μｍ高さが
低くなる。
設けた突起電極１５の頂部は、保護膜１３の上に設けた
突起電極１５の頂部より、接続電極パッド１２の厚さ１
μｍと保護膜１３の厚さ３μｍとの差分の２μｍ高さが
低くなる。
【００３４】半導体装置１１の突起電極１５の頂部に、
導電性接着剤３１を選択的に配置する。導電性接着剤３
１はエポキシ系の接着剤に金，銀，銅，アルミニウム，
ニッケルなどの導電粒を混入して構成する。
導電性接着剤３１を選択的に配置する。導電性接着剤３
１はエポキシ系の接着剤に金，銀，銅，アルミニウム，
ニッケルなどの導電粒を混入して構成する。
【００３５】図１に示すように、ガラスからなる基板２
１の上に、半導体装置１１の突起電極１５に対応する透
明電極２２を設ける。透明電極２２はＩＴＯを用いて、
膜厚０．２μｍ設ける。半導体装置１１の突起電極１５
と基板２１の透明電極２２との間に、導電性接着剤３１
を介在させ電気的接続を得る。さらに半導体装置１１と
基板２１との接続を長期的に保持するため、封止樹脂３
２を半導体装置１１と基板２１との隙間に設ける。
１の上に、半導体装置１１の突起電極１５に対応する透
明電極２２を設ける。透明電極２２はＩＴＯを用いて、
膜厚０．２μｍ設ける。半導体装置１１の突起電極１５
と基板２１の透明電極２２との間に、導電性接着剤３１
を介在させ電気的接続を得る。さらに半導体装置１１と
基板２１との接続を長期的に保持するため、封止樹脂３
２を半導体装置１１と基板２１との隙間に設ける。
【００３６】つぎに第１の実施形態における、半導体装
置の実装構造を形成するための製造方法を説明する。図
４に示すように、半導体装置１１の素子形成表面にアル
ミニウムからなる接続電極パッド１２を外部と接続する
ために厚さ１μｍ形成する。この接続電極パッド１２は
半導体装置１１の外周部に一線状に形成する。
置の実装構造を形成するための製造方法を説明する。図
４に示すように、半導体装置１１の素子形成表面にアル
ミニウムからなる接続電極パッド１２を外部と接続する
ために厚さ１μｍ形成する。この接続電極パッド１２は
半導体装置１１の外周部に一線状に形成する。
【００３７】さらに、アルミニウム電極１２を含む半導
体装置１１の全面に、半導体素子の保護を目的とする保
護膜１３を形成する。この保護膜１３は一般的にリン
（Ｐ）を含有したシリコン酸化膜，窒化シリコン膜など
の無機質膜や、ポリイミド樹脂等の有機質膜や、これら
の積層構造を用い、形成する膜厚は３μｍである。その
後、所定のマスクを用いて露光現像処理を行なうフォト
ソリグラフィーとエッチングにより接続電極パッド１２
が露出するように保護膜１３を開口する。
体装置１１の全面に、半導体素子の保護を目的とする保
護膜１３を形成する。この保護膜１３は一般的にリン
（Ｐ）を含有したシリコン酸化膜，窒化シリコン膜など
の無機質膜や、ポリイミド樹脂等の有機質膜や、これら
の積層構造を用い、形成する膜厚は３μｍである。その
後、所定のマスクを用いて露光現像処理を行なうフォト
ソリグラフィーとエッチングにより接続電極パッド１２
が露出するように保護膜１３を開口する。
【００３８】突起電極１５は、バリアメタル層１５ａと
突起電極層１５ｂからなる。バリアメタル層１５ａは接
続電極パッド１２との接着および拡散防止さらに突起電
極層１５ｂを形成する電解メッキの共通電極膜として用
いる。
突起電極層１５ｂからなる。バリアメタル層１５ａは接
続電極パッド１２との接着および拡散防止さらに突起電
極層１５ｂを形成する電解メッキの共通電極膜として用
いる。
【００３９】バリアメタル層１５ａは半導体装置１１の
全面にアルミニウム，クロム，銅，ニッケル，チタン等
の金属多層膜を、それぞれ０．１〜１０μｍの厚さでス
パッタリング法や真空蒸着法等の方法で形成する。
全面にアルミニウム，クロム，銅，ニッケル，チタン等
の金属多層膜を、それぞれ０．１〜１０μｍの厚さでス
パッタリング法や真空蒸着法等の方法で形成する。
【００４０】つぎに半導体装置１１の上に形成したバリ
アメタル層１５ａの全面に、感光性レジストからなるメ
ッキレジストを厚さ５μｍ形成する。その後、所定のマ
スクを用いて露光現像処理を行なうフォトリソグラフィ
ーにより、接続電極パッド１２と保護膜１３との上に開
口部を設ける。保護膜１３の上に設ける突起電極１５は
隣り合う端子と互い違いになるように位置をずらして配
置する。
アメタル層１５ａの全面に、感光性レジストからなるメ
ッキレジストを厚さ５μｍ形成する。その後、所定のマ
スクを用いて露光現像処理を行なうフォトリソグラフィ
ーにより、接続電極パッド１２と保護膜１３との上に開
口部を設ける。保護膜１３の上に設ける突起電極１５は
隣り合う端子と互い違いになるように位置をずらして配
置する。
【００４１】その後、銅や金などの金属からなる突起電
極１５の突起電極層１５ｂを電解メッキ法にて形成す
る。突起電極１５は導電性接着剤３１を選択的に突起電
極１５の頂部だけに配置するために、バリアメタル層１
５ａと突起電極層１５ｂとを合わせ高さ２０μｍ形成す
る。その後不用になったメッキレジストを除去し、さら
に突起電極１５をエッチングのマスクとしてバリアメタ
ル層１５ａを除去する。
極１５の突起電極層１５ｂを電解メッキ法にて形成す
る。突起電極１５は導電性接着剤３１を選択的に突起電
極１５の頂部だけに配置するために、バリアメタル層１
５ａと突起電極層１５ｂとを合わせ高さ２０μｍ形成す
る。その後不用になったメッキレジストを除去し、さら
に突起電極１５をエッチングのマスクとしてバリアメタ
ル層１５ａを除去する。
【００４２】つぎに突起電極１５の頂部に導電性接着剤
３１を配置する。導電性接着剤３１はエポキシ系の接着
剤に金，銀，銅，アルミニウム，ニッケルなどの導電粒
を混入したものである。導電性接着剤３１を半導体装置
１１の突起電極１５の頂部に配置する方法としてはディ
ップ法が知られている。図５に示すように、ペースト溜
３３に設けたペースト溝３４に導電性接着剤３１を充填
し、スキージして導電性接着剤３１の表面を平にする。
３１を配置する。導電性接着剤３１はエポキシ系の接着
剤に金，銀，銅，アルミニウム，ニッケルなどの導電粒
を混入したものである。導電性接着剤３１を半導体装置
１１の突起電極１５の頂部に配置する方法としてはディ
ップ法が知られている。図５に示すように、ペースト溜
３３に設けたペースト溝３４に導電性接着剤３１を充填
し、スキージして導電性接着剤３１の表面を平にする。
【００４３】さらに半導体装置１１の突起電極１５を突
起電極１５の高さの１／３程度ペースト溝３４の導電性
接着剤３１に漬け、その後引き上げる。このようにし
て、半導体装置１１の突起電極１５の頂部だけに半円球
状に配置する。
起電極１５の高さの１／３程度ペースト溝３４の導電性
接着剤３１に漬け、その後引き上げる。このようにし
て、半導体装置１１の突起電極１５の頂部だけに半円球
状に配置する。
【００４４】導電性接着剤３１の粘度は１００〜５００
ｐの範囲にする。導電性接着剤３１の粘度が１００ｐ未
満になると、半導体装置１１の突起電極１５の頂部に配
置した導電性接着剤３１が保護膜に流れる。また、導電
性接着剤３１の粘度が５００ｐ以上になると、導電性接
着剤３１をスキージしたとき導電性接着剤３１の表面の
平坦度が悪くなる。その結果、導電性接着剤３１が半導
体装置１１の突起電極１５の頂部だけではなく、保護膜
の上にもに配置されて隣の端子と短絡する不良になる。
ｐの範囲にする。導電性接着剤３１の粘度が１００ｐ未
満になると、半導体装置１１の突起電極１５の頂部に配
置した導電性接着剤３１が保護膜に流れる。また、導電
性接着剤３１の粘度が５００ｐ以上になると、導電性接
着剤３１をスキージしたとき導電性接着剤３１の表面の
平坦度が悪くなる。その結果、導電性接着剤３１が半導
体装置１１の突起電極１５の頂部だけではなく、保護膜
の上にもに配置されて隣の端子と短絡する不良になる。
【００４５】つぎに基板の製造方法を説明する。図１に
示すようにガラスからなる基板２１の全面に透明電極２
２となるＩＴＯを、スパッタリング法や真空蒸着法によ
って形成する。形成する膜厚は、０．２μｍである。
示すようにガラスからなる基板２１の全面に透明電極２
２となるＩＴＯを、スパッタリング法や真空蒸着法によ
って形成する。形成する膜厚は、０．２μｍである。
【００４６】つぎに透明電極２２の全面に、感光性樹脂
からなるレジストを厚さ１〜２μｍ塗布する。半導体装
置１１の突起電極１５に対応するパターンになるよう
に、所定のマスクを用いて露光現像処理を行う。
からなるレジストを厚さ１〜２μｍ塗布する。半導体装
置１１の突起電極１５に対応するパターンになるよう
に、所定のマスクを用いて露光現像処理を行う。
【００４７】さらにエッチングによって透明電極２２を
パターニングし、さらに不要になったレジストを除去す
る。透明電極２２のエッチングは、塩酸系のエッチング
液に漬ける方法が一般的である。また透明電極２２のエ
ッチングは、反応性ガスを用いた反応性イオンエッチン
グなどのドライエッチングを用いても可能である。
パターニングし、さらに不要になったレジストを除去す
る。透明電極２２のエッチングは、塩酸系のエッチング
液に漬ける方法が一般的である。また透明電極２２のエ
ッチングは、反応性ガスを用いた反応性イオンエッチン
グなどのドライエッチングを用いても可能である。
【００４８】半導体装置１１の突起電極１５と基板２１
の透明電極２２とを双眼顕微鏡などで位置合わせする。
その後、半導体装置１１と基板２１とを押圧しながら、
半導体装置１１の突起電極１５と基板２１の透明電極２
２との間に、導電性接着剤３１を介在させて接続する。
その後、温度８０〜１００℃で導電性接着剤３１を硬化
させる。
の透明電極２２とを双眼顕微鏡などで位置合わせする。
その後、半導体装置１１と基板２１とを押圧しながら、
半導体装置１１の突起電極１５と基板２１の透明電極２
２との間に、導電性接着剤３１を介在させて接続する。
その後、温度８０〜１００℃で導電性接着剤３１を硬化
させる。
【００４９】さらに、半導体装置１１と基板２１との接
続を長期的に保持するため、封止樹脂３２を半導体装置
１１と基板２１との隙間に流し込む。封止樹脂３２は、
エポキシ系などの有機材料からなる絶縁樹脂を用いる。
その後、温度８０〜１００℃で封止樹脂３２を硬化させ
る。
続を長期的に保持するため、封止樹脂３２を半導体装置
１１と基板２１との隙間に流し込む。封止樹脂３２は、
エポキシ系などの有機材料からなる絶縁樹脂を用いる。
その後、温度８０〜１００℃で封止樹脂３２を硬化させ
る。
【００５０】第１の実施形態では、半導体装置１１の突
起電極１５は長円形状に接続電極パッド１２の上と保護
膜１３の上とに跨って設ける。さらに、接続電極パッド
１２を近接する端子の一線状の位置に設け、保護膜１３
の上に設ける突起電極１５を近接する端子の一線状の位
置からずらした場所に設ける構造を採用した。
起電極１５は長円形状に接続電極パッド１２の上と保護
膜１３の上とに跨って設ける。さらに、接続電極パッド
１２を近接する端子の一線状の位置に設け、保護膜１３
の上に設ける突起電極１５を近接する端子の一線状の位
置からずらした場所に設ける構造を採用した。
【００５１】半導体装置１１の接続電極パッド１２の上
に設けた突起電極１５の頂部は、保護膜１３の上に設け
た突起電極１５の頂部より、接続電極パッド１２の厚さ
と保護膜１３の厚さとの差分の２μｍだけ高さが低くな
る。
に設けた突起電極１５の頂部は、保護膜１３の上に設け
た突起電極１５の頂部より、接続電極パッド１２の厚さ
と保護膜１３の厚さとの差分の２μｍだけ高さが低くな
る。
【００５２】図６に示すように、半導体装置１１の突起
電極１５と基板２１の透明電極２２とのあいだに導電性
接着剤３１を介在させて接続したとき、接続電極パッド
１２の上に設けた突起電極１５の部分からはみだす導電
性接着剤３１の量は、保護膜１３の上に設けた突起電極
１５の部分からはみだす導電性接着剤３１の量より少な
い。
電極１５と基板２１の透明電極２２とのあいだに導電性
接着剤３１を介在させて接続したとき、接続電極パッド
１２の上に設けた突起電極１５の部分からはみだす導電
性接着剤３１の量は、保護膜１３の上に設けた突起電極
１５の部分からはみだす導電性接着剤３１の量より少な
い。
【００５３】導電性接着剤３１のはみだす量が少ない接
続電極パッド１２の上に設けた突起電極１５の部分が近
接する端子との最接近部分になり、導電性接着剤３１の
はみだす量が多い保護膜１３の上に設けた突起電極１５
の部分が接近しないように互い違いに位置をずらして突
起電極１５を半導体装置１１に配置した。このことによ
り近接する端子の距離を狭くすることが可能となり、従
来に無い微細な半導体装置実装を実現した。
続電極パッド１２の上に設けた突起電極１５の部分が近
接する端子との最接近部分になり、導電性接着剤３１の
はみだす量が多い保護膜１３の上に設けた突起電極１５
の部分が接近しないように互い違いに位置をずらして突
起電極１５を半導体装置１１に配置した。このことによ
り近接する端子の距離を狭くすることが可能となり、従
来に無い微細な半導体装置実装を実現した。
【００５４】〔第２の実施形態：図１、図４、図７、お
よび図８〕つぎに第２の実施形態を図面を用いて説明す
る。図１は半導体装置の実装構造を示す断面図、図４は
半導体装置を示す平面図、図７，図８は半導体装置を示
す平面図である。
よび図８〕つぎに第２の実施形態を図面を用いて説明す
る。図１は半導体装置の実装構造を示す断面図、図４は
半導体装置を示す平面図、図７，図８は半導体装置を示
す平面図である。
【００５５】第２の実施形態は、接続電極パッドを半導
体装置の全面に分散させて形成した半導体装置におい
て、近接する端子の互いの導電性接着剤のはみだす量が
少ない接続電極パッドの上に設けた突起電極の部分と導
電性接着剤のはみだす量が多い保護膜の上に設けた突起
電極の部分とが相対するように配置し、限られた実装領
域で多端子接続が可能となる半導体装置を例に説明す
る。
体装置の全面に分散させて形成した半導体装置におい
て、近接する端子の互いの導電性接着剤のはみだす量が
少ない接続電極パッドの上に設けた突起電極の部分と導
電性接着剤のはみだす量が多い保護膜の上に設けた突起
電極の部分とが相対するように配置し、限られた実装領
域で多端子接続が可能となる半導体装置を例に説明す
る。
【００５６】図７に示すように、半導体装置１１は半導
体装置１１の半導体素子形成面に設けたアルミニウムか
らなる膜厚１μｍの接続電極パッド１２を配置する。こ
の接続電極パッド１２は限られた実装領域で高密度高精
細化を実現するため、接続電極パッド１２を半導体装置
１１の半導体素子形成面の全面に分散させ設ける。
体装置１１の半導体素子形成面に設けたアルミニウムか
らなる膜厚１μｍの接続電極パッド１２を配置する。こ
の接続電極パッド１２は限られた実装領域で高密度高精
細化を実現するため、接続電極パッド１２を半導体装置
１１の半導体素子形成面の全面に分散させ設ける。
【００５７】接続電極パッド１２は、隣り合う端子が互
い違いになるように接続電極パッド１２の位置をずらし
て配置する。半導体素子の保護を目的とする保護膜１３
を接続電極パッド１２が開口露出するように設ける。
い違いになるように接続電極パッド１２の位置をずらし
て配置する。半導体素子の保護を目的とする保護膜１３
を接続電極パッド１２が開口露出するように設ける。
【００５８】図８に示すように、突起電極１５は接続電
極パッドの上と保護膜１３の上とに跨り長円形状に設け
る。保護膜１３の上に設けた突起電極１５が隣り合う端
子と互い違いになるように位置をずらして配置する。
極パッドの上と保護膜１３の上とに跨り長円形状に設け
る。保護膜１３の上に設けた突起電極１５が隣り合う端
子と互い違いになるように位置をずらして配置する。
【００５９】図４に示すように、半導体装置１１の接続
電極パッド１２と半導体装置１１の保護膜１３との上と
に跨り設けた突起電極１５は、バリアメタル層１５ａと
突起電極層１５ｂからなり、突起電極１５の頂部に導電
性接着剤３１を選択的に配置するために、バリアメタル
層１５ａと突起電極層１５ｂとを合わせ高さ２０μｍ必
要となる。
電極パッド１２と半導体装置１１の保護膜１３との上と
に跨り設けた突起電極１５は、バリアメタル層１５ａと
突起電極層１５ｂからなり、突起電極１５の頂部に導電
性接着剤３１を選択的に配置するために、バリアメタル
層１５ａと突起電極層１５ｂとを合わせ高さ２０μｍ必
要となる。
【００６０】半導体装置１１の突起電極１５の頂部に、
導電性接着剤３１を選択的に配置する。導電性接着剤３
１はエポキシ系の接着剤に金，銀，銅，アルミニウム，
ニッケルなどの導電粒を混入して構成する。
導電性接着剤３１を選択的に配置する。導電性接着剤３
１はエポキシ系の接着剤に金，銀，銅，アルミニウム，
ニッケルなどの導電粒を混入して構成する。
【００６１】図１に示すように、ガラスからなる基板２
１上に、突起電極１５に対応する透明電極２２を設け
る。透明電極２２はＩＴＯを用いて、膜厚０．２μｍ設
ける。半導体装置１１の突起電極１５と基板２１の透明
電極２２との間に、導電性接着剤３１を介在させ電気的
接続を得る。さらに半導体装置１１と基板２１との接続
を長期的に保持するため、封止樹脂３２を半導体装置１
１と基板２１との隙間に設ける。
１上に、突起電極１５に対応する透明電極２２を設け
る。透明電極２２はＩＴＯを用いて、膜厚０．２μｍ設
ける。半導体装置１１の突起電極１５と基板２１の透明
電極２２との間に、導電性接着剤３１を介在させ電気的
接続を得る。さらに半導体装置１１と基板２１との接続
を長期的に保持するため、封止樹脂３２を半導体装置１
１と基板２１との隙間に設ける。
【００６２】第２の実施形態における、半導体装置の実
装構造を形成するための製造方法は第１の実施形態と同
じ方法を用いる。
装構造を形成するための製造方法は第１の実施形態と同
じ方法を用いる。
【００６３】第２の実施形態は、半導体装置１１の突起
電極１５は長円形状に接続電極パッド１２の上と保護膜
１３の上とに跨って設ける。さらに、保護膜１３の上に
設ける突起電極１５および接続電極パッド１２を近接す
る端子の一線状の位置からずらした場所に設ける構造を
採用した。
電極１５は長円形状に接続電極パッド１２の上と保護膜
１３の上とに跨って設ける。さらに、保護膜１３の上に
設ける突起電極１５および接続電極パッド１２を近接す
る端子の一線状の位置からずらした場所に設ける構造を
採用した。
【００６４】半導体装置１１の接続電極パッド１２の上
に設けた突起電極１５の頂部は、保護膜１３の上に設け
た突起電極１５の頂部より、接続電極パッド１２の厚さ
と保護膜１３の厚さとの差分の２μｍだけ高さが低くな
る。
に設けた突起電極１５の頂部は、保護膜１３の上に設け
た突起電極１５の頂部より、接続電極パッド１２の厚さ
と保護膜１３の厚さとの差分の２μｍだけ高さが低くな
る。
【００６５】半導体装置１１の突起電極１５と基板２１
の透明電極２２とのあいだに導電性接着剤３１を介在さ
せて接続したとき、接続電極パッド１２の上に設けた突
起電極１５の部分からはみだす導電性接着剤３１の量
は、保護膜１３の上に設けた突起電極１５の部分からは
みだす導電性接着剤３１の量より少ない。
の透明電極２２とのあいだに導電性接着剤３１を介在さ
せて接続したとき、接続電極パッド１２の上に設けた突
起電極１５の部分からはみだす導電性接着剤３１の量
は、保護膜１３の上に設けた突起電極１５の部分からは
みだす導電性接着剤３１の量より少ない。
【００６６】近接する端子の互いの導電性接着剤３１の
はみだす量が少ない接続電極パッド１２の上に設けた突
起電極１５の部分と導電性接着剤３１のはみだす量が多
い保護膜１３の上に設けた突起電極１５の部分とが相対
するように配置した。このことにより近接する端子の距
離を狭くすることが可能となり、限られた実装領域で多
端子接続が可能となる。
はみだす量が少ない接続電極パッド１２の上に設けた突
起電極１５の部分と導電性接着剤３１のはみだす量が多
い保護膜１３の上に設けた突起電極１５の部分とが相対
するように配置した。このことにより近接する端子の距
離を狭くすることが可能となり、限られた実装領域で多
端子接続が可能となる。
【００６７】
【発明の効果】以上の説明で明らかなように本発明によ
る半導体装置の実装構造では、突起電極を長円形状に接
続電極パッドの上と保護膜の上とに跨り設け、接続電極
パッドの上に設けた突起電極の頂部より保護膜の上に設
けた突起電極の頂部が高くなることを特徴としている。
る半導体装置の実装構造では、突起電極を長円形状に接
続電極パッドの上と保護膜の上とに跨り設け、接続電極
パッドの上に設けた突起電極の頂部より保護膜の上に設
けた突起電極の頂部が高くなることを特徴としている。
【００６８】さらに第１の実施形態では、接続電極パッ
ドを近接する端子の一線状の位置に設け、保護膜の上に
設ける突起電極を近接する端子の一線状の位置からずら
した場所に設ける構造を採用した。
ドを近接する端子の一線状の位置に設け、保護膜の上に
設ける突起電極を近接する端子の一線状の位置からずら
した場所に設ける構造を採用した。
【００６９】その結果、近接する端子の最接近部分が、
互いに導電性接着剤３１のはみだす量の少ない接続電極
パッド１２の上に設けた突起電極１５になるため、近接
する端子の距離を狭くすることが可能となり、液晶表示
装置の表示領域から引き出す微細な配線に対応できる微
細ピッチ接続を可能にした。
互いに導電性接着剤３１のはみだす量の少ない接続電極
パッド１２の上に設けた突起電極１５になるため、近接
する端子の距離を狭くすることが可能となり、液晶表示
装置の表示領域から引き出す微細な配線に対応できる微
細ピッチ接続を可能にした。
【００７０】また、第２の実施形態では保護膜の上に設
ける突起電極および接続電極パッドを近接する端子の一
線状の位置からずらした場所に設ける構造を採用した。
ける突起電極および接続電極パッドを近接する端子の一
線状の位置からずらした場所に設ける構造を採用した。
【００７１】その結果、近接する端子の互いの導電性接
着剤３１のはみだす量が少ない接続電極パッド１２の上
に設けた突起電極１５の部分と導電性接着剤３１のはみ
だす量が多い保護膜１３の上に設けた突起電極１５の部
分とが相対するように配置した。このことにより限られ
た実装領域で多端子接続が可能となり、微細かつ高密度
な半導体装置実装を実現した。
着剤３１のはみだす量が少ない接続電極パッド１２の上
に設けた突起電極１５の部分と導電性接着剤３１のはみ
だす量が多い保護膜１３の上に設けた突起電極１５の部
分とが相対するように配置した。このことにより限られ
た実装領域で多端子接続が可能となり、微細かつ高密度
な半導体装置実装を実現した。
【図面の簡単な説明】
【図１】本発明の実施形態における半導体装置の実装構
造を示す断面図である。
造を示す断面図である。
【図２】本発明の実施形態における半導体装置を示す平
面図である。
面図である。
【図３】本発明の実施形態における半導体装置を示す平
面図である。
面図である。
【図４】本発明の実施形態における半導体装置を示す断
面図である。
面図である。
【図５】本発明の実施形態および従来技術における、半
導体装置の突起電極に導電性接着剤を配置する方法を説
明するための断面図である。
導体装置の突起電極に導電性接着剤を配置する方法を説
明するための断面図である。
【図６】本発明の実施形態における、半導体装置と基板
とを接続したときの導電性接着剤のはみだす状況を説明
するための平面図である。
とを接続したときの導電性接着剤のはみだす状況を説明
するための平面図である。
【図７】本発明の実施形態における半導体装置を示す平
面図である。
面図である。
【図８】本発明の実施形態における半導体装置を示す平
面図である。
面図である。
【図９】従来技術を説明するための半導体装置の実装構
造を示すの断面図である。
造を示すの断面図である。
【図１０】従来技術を説明するための半導体装置を示す
の断面図である。
の断面図である。
１１ 半導体装置 １２ 接続電極パッド １３ 保護膜 １５ 突起電極 ２１ 基板 ２２ 透明電極 ３１ 導電性接着剤
Claims (3)
- 【請求項１】 半導体装置の突起電極を長円形状に、半
導体装置に設けた接続電極パッドの上と、接続電極パッ
ドが開口するように半導体装置全面を覆う保護膜の上と
に跨り設け、接続電極パッドの上に設けた突起電極の頂
部より保護膜の上に設けた突起電極の頂部が高くなるこ
とを特長とする半導体装置。 - 【請求項２】 半導体装置の接続電極パッドを近接する
端子の一線状の位置に設け、半導体装置の保護膜の上に
設ける突起電極を近接する端子の一線状の位置からずら
して互い違いになるように配置することを特長とする請
求項１記載の半導体装置。 - 【請求項３】 半導体装置の保護膜の上に設ける突起電
極および半導体装置の接続電極パッドを近接する端子の
一線状の位置からずらして互い違いになるように配置す
ることを特長とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10106253A JPH11297751A (ja) | 1998-04-16 | 1998-04-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10106253A JPH11297751A (ja) | 1998-04-16 | 1998-04-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297751A true JPH11297751A (ja) | 1999-10-29 |
Family
ID=14428950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10106253A Pending JPH11297751A (ja) | 1998-04-16 | 1998-04-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297751A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005265750A (ja) * | 2004-03-22 | 2005-09-29 | Elpida Memory Inc | プローブカード |
| CN1331223C (zh) * | 2000-06-07 | 2007-08-08 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| WO2008069044A1 (ja) * | 2006-12-04 | 2008-06-12 | Sharp Kabushiki Kaisha | 半導体装置 |
| JP2013519227A (ja) * | 2010-02-03 | 2013-05-23 | ポリマー・ビジョン・ベー・フェー | 多様な集積回路チップバンプピッチを有する半導体装置 |
| JP2014164813A (ja) * | 2013-02-21 | 2014-09-08 | Hamamatsu Photonics Kk | 光検出ユニット |
-
1998
- 1998-04-16 JP JP10106253A patent/JPH11297751A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1331223C (zh) * | 2000-06-07 | 2007-08-08 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| JP2005265750A (ja) * | 2004-03-22 | 2005-09-29 | Elpida Memory Inc | プローブカード |
| WO2008069044A1 (ja) * | 2006-12-04 | 2008-06-12 | Sharp Kabushiki Kaisha | 半導体装置 |
| JP2013519227A (ja) * | 2010-02-03 | 2013-05-23 | ポリマー・ビジョン・ベー・フェー | 多様な集積回路チップバンプピッチを有する半導体装置 |
| JP2014164813A (ja) * | 2013-02-21 | 2014-09-08 | Hamamatsu Photonics Kk | 光検出ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352566B1 (ko) | 액티브 매트릭스 액정 표시 장치 | |
| US4826297A (en) | Liquid crystal display device having an extention metal film wiring which is covered by polyimide layer having low viscosity under 1.0 poise before curing | |
| US7223652B2 (en) | Capacitor and manufacturing method thereof, semiconductor device and substrate for a semiconductor device | |
| US5016986A (en) | Display device having an improvement in insulating between conductors connected to electronic components | |
| JP2005340761A (ja) | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 | |
| US7932600B2 (en) | Electrical connecting structure and bonding structure | |
| JP4151634B2 (ja) | 半導体装置とその製造方法、回路基板、電気光学装置および電子機器 | |
| JP3083845B2 (ja) | 半導体装置 | |
| JPH11297751A (ja) | 半導体装置 | |
| JP3904058B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| EP1018761A1 (en) | Semiconductor device and method of fabricating the same | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| JP2869907B2 (ja) | 半導体装置の接続構造 | |
| JP2001244366A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2002134541A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JP4329661B2 (ja) | 半導体装置、回路基板および電気光学装置 | |
| JP5061010B2 (ja) | 半導体モジュール | |
| JP2000208178A (ja) | 半導体応用装置及びその製造方法 | |
| JP2507006Y2 (ja) | 液晶表示パネル | |
| JP3283947B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JP3258100B2 (ja) | 液晶パネル | |
| JP2594874Y2 (ja) | 液晶表示装置 | |
| JP2003007749A (ja) | 集積回路及び表示装置 | |
| JP3792227B2 (ja) | 半導体装置およびその製造方法 |