JP2594874Y2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2594874Y2
JP2594874Y2 JP1993061585U JP6158593U JP2594874Y2 JP 2594874 Y2 JP2594874 Y2 JP 2594874Y2 JP 1993061585 U JP1993061585 U JP 1993061585U JP 6158593 U JP6158593 U JP 6158593U JP 2594874 Y2 JP2594874 Y2 JP 2594874Y2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
liquid crystal
substrate
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1993061585U
Other languages
English (en)
Other versions
JPH0732953U (ja
Inventor
和彦 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP1993061585U priority Critical patent/JP2594874Y2/ja
Publication of JPH0732953U publication Critical patent/JPH0732953U/ja
Application granted granted Critical
Publication of JP2594874Y2 publication Critical patent/JP2594874Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は液晶表示装置の構造に関
し、とくに液晶表示装置の駆動用の半導体装置と、基板
上に形成した透明電極と可撓性を有するフレキシブル・
プリント・サーキット(以下FPCと記載する)との接
続に関するものである。
【0002】
【従来の技術】従来技術における液晶表示装置を、図2
と図6を用いて説明する。図2は半導体装置に配置した
突起電極を示す断面図であり、図6は液晶表示装置を示
す断面図である。以下図2と図6とを用いて説明する。
【0003】図6に示すように液晶表示装置は、透明電
極22を配置した2枚のガラスからなる基板21を、透
明電極22が対向するようにエポキシ系樹脂などで張り
合わせ液晶を封入する。
【0004】透明電極22は、一般的に酸化インジウム
スズ(以下ITOと記載する)などの透明導電膜を用い
る。
【0005】図2に示すように、半導体装置31の素子
形成面に設けたアルミニウムからなる接続電極パッド3
4を開口露出するように保護膜35を形成する。
【0006】接続電極パッド34上に、この接続電極パ
ッド34との接着、拡散防止のため共通電極膜36を形
成する。
【0007】さらに突起電極32をメッキ法や真空蒸着
法などで、銅や金などの金属を形成する。突起電極32
は、実装密度を向上させるため半導体素子形成領域上に
も形成する。
【0008】図6に示すように、半導体装置31の突起
電極32の先端部に、エポキシ系の接着剤に導電粒子を
混入した導電性接着剤33を、ディップ法や印刷法を用
いて形成する。
【0009】その後、双眼顕微鏡を用いて位置合わせを
行って、ガラスからなる基板21に配置した透明電極2
2と半導体装置31の突起電極32とを接続する。さら
に熱処理を行い導電性接着剤33を硬化させる。
【0010】その後、半導体装置31と基板21のすき
間にエポキシ系の有機材料からなる封止樹脂37を流し
込み、熱処理を行い封止樹脂37を硬化させる。
【0011】つぎに入力信号接続処理として用いるFP
C41は、ベースフィルム42の片面の全面に配線電極
43を形成し、所定のマスクを用いて露光現像処理を行
うフォトリソグラフィーとエッチングにより、半導体装
置31に入力信号を接続するための配線電極43を形成
する。
【0012】ベースフィルム42は、有機系絶縁材料が
用いられている。配線電極43は、銅箔が一般的に使わ
れていて、電解銅箔または圧延銅箔が主流である。
【0013】つぎに半導体装置31に入力信号を接続す
るための配線電極43を覆うようにカバーフィルム45
を形成する。カバーフィルム45は、有機系絶縁材料か
らなり、フィルム状の材料を接着する。あるいはカバー
フィルム45は、液状の材料を塗布することでも形成可
能である。
【0014】この後に基板21の透明電極22と接続す
る部分(以下FPCリードと記載する)46の配線電極
43の表面に金,ニッケル,ハンダなどの金属をメッキ
処理で形成して、異方性導電フィルム47の導電粒子と
接続が良好になるような処理を加える。
【0015】この異方性導電フィルム47は、加圧しな
がら熱硬化することにより厚さ方向に導電性を示し、面
方向に絶縁性を示すことを特徴とするフィルムである。
【0016】異方性導電フィルム47は、エポキシ系の
絶縁樹脂の中に直径約1〜10μmの導電粒を分散した
ものである。
【0017】導電粒子は、金属粒子、カーボン粒子、プ
ラスチック粒子に金属メッキを施したものなどが挙げら
れる。絶縁樹脂は、熱可塑性と熱硬化性のものとがあ
る。
【0018】基板21の透明電極22とFPCリード4
6との間に異方性導電フィルム47を介在させて、FP
Cリード46の上面よりヒートツールによって加圧、加
熱する。
【0019】この結果、FPCリード47の配線電極4
3と透明電極22との間の導電粒子により、FPC41
とガラス基板21上に形成した透明電極22との電気的
に接続することができる。
【0020】
【考案が解決しようとする課題】近年の電子機器の軽薄
短小化への要求を満足するため、液晶表示装置は小型,
高密度,高精細化が図られている。とくに表示領域でな
い部分である半導体装置とFPCの実装領域との縮小化
には強い要望がある。
【0021】この要望に対応するため、ベアチップ実
装、とくにチップオングラス法が多く用いられている。
さらに実装領域の縮小化を図るため半導体装置の素子寸
法を微細化し、半導体装置の外形を小さくしている。
【0022】また、FPCリードの微細化を進め、実装
領域縮小に対応している。しかしながら実装領域縮小も
限界に近い状況に至っている。
【0023】この課題を解決するため本考案の目的は、
実装領域の狭い小型高密度な液晶表示装置を供給するこ
とにある。
【0024】
【課題を解決するための手段】上記の目的を達成するた
め本考案の液晶表示装置においては、下記記載の構成を
採用する。
【0025】本考案の液晶表示装置においては、透明電
極を有するガラス基板と、半導体装置の突起電極に対応
したスルーホールを開口させたフレキシブル・プリント
・サーキットと、このフレキシブル・プリント・サーキ
ットのスルーホールを貫通する突起電極を配置した半導
体装置と、半導体装置の突起電極とガラス基板に配置し
た透明電極とフレキシブル・プリント・サーキットとを
接続するための導電性接着剤とを有する。
【0026】
【実施例】以下、本考案による実施例を図面に基づいて
説明する。第1の実施例を図1,図2,図3を用いて説
明する。図1は液晶表示装置を示す図面で、図1(a)
は液晶表示装置を示す断面図であり、図1(b)は液晶
表示装置の平面図である。なお図1(b)のA−A線で
の断面を図1(a)に示す。図2は半導体装置に配置し
た突起電極を示す断面図であり、図3はFPCを示す断
面図である。
【0027】図1(a)に示すように液晶表示装置は、
透明電極22が対向するように貼り合わせた基板21に
配置した透明電極22と、突起電極32を配置した半導
体装置31と、半導体装置31の突起電極32に対応す
るようにスルーホールを設けたFPC41と、さらに基
板21と半導体装置31とFPC41を接続する導電性
接着剤33とで構成する。
【0028】液晶表示装置の基板21に配置した透明電
極22は、画素パターンと駆動用の半導体装置31に配
置した突起電極32に対応するパターン電極を有する。
【0029】図2に示すように半導体装置は、半導体装
置31の素子形成面にある接続電極パッド34が開口露
出するように保護膜35を設け、接続電極パッド34の
表面に共通電極膜36を設け、さらに突起電極32を有
する。
【0030】図3に示すようにFPC41は、ベースフ
ィルムの片面に配線電極43と、その配線電極43を覆
うカバーフィルム45と、さらに半導体装置31に配置
した突起電極32に対応する開口部であるスルーホール
44を有する。
【0031】つぎに第1の実施例の液晶表示装置の製造
方法を説明する。まずはじめに、液晶表示装置を、図1
を用いて説明する。
【0032】図1に示すようにガラスからなる基板21
の全面に透明電極22としてITOを、真空蒸着法、あ
るいはスパッタリング法により0.1〜0.5μm程度
の膜厚で形成する。
【0033】さらにフォトソリグラフィーとエッチング
により、透明電極22を、画素パターンと半導体装置3
1に配置した突起電極32に対応した所定のパターンと
に形成する。
【0034】透明電極22を形成した2枚の基板21
を、透明電極22が対向するようにエポキシ樹脂からな
るシール剤によって接着する。さらに液晶材料を封入す
る。
【0035】半導体装置31の突起電極32の形成方法
を図2を用いて説明する。図2に示すように、半導体装
置31の素子形成表面に設けたアルミニウムからなる接
続電極パッド34を含む全面に保護膜35を形成する。
【0036】この保護膜35は、一般的にリンを含有し
たシリコン酸化膜や窒化シリコン膜などの無機質膜や、
ポリイミド樹脂などの有機質膜や、これらの無機質膜と
有機質膜との積層構造を用い、形成する膜厚は1〜5μ
mである。
【0037】その後、所定のマスクを用いて露光現像処
理を行なうフォトソリグラフィーとエッチングにより接
続電極パッド34が露出するように保護膜35を開口す
る。
【0038】さらに半導体装置31の全面にアルミニウ
ム,クロム,銅,ニッケル,チタンなどの金属多層膜を
共通電極膜36として、それぞれ0.1〜10μmの厚
さでスパッタリング法や真空蒸着法などの方法で形成す
る。
【0039】つぎに半導体装置31の上に形成した共通
電極膜36の全面に、感光性樹脂からなるメッキレジス
トを厚さ1〜60μm塗布し、その後所定のマスクを用
いて露光現像処理を行なうフォトリソグラフィーによ
り、接続電極パッド34上に開口部を設ける。
【0040】その後、銅や金などの金属からなる突起電
極32をメッキ法にて形成する。その後、不用になった
メッキレジストを除去し、突起電極32をエッチングの
マスクとして共通電極膜36を除去する。
【0041】突起電極32の形成する高さは20μm〜
60μm程度で、FPC41のベースフィルム42の膜
厚と配線電極43の膜厚の合計より低くならないように
設定する。また、突起電極の直径は、一般的に100μ
m〜300μm程度が主流である。
【0042】FPC41の製造方法を図3を用いて説明
する。図3に示すように、ベースフィルム42の片面の
全面に配線電極43を形成する。
【0043】ベースフィルム42は、ガラスエポキシ,
BTレジン,ポリエステル,ポリイミドなどの有機系絶
縁材料を用いる。このベースフィルム42の膜厚は、1
0〜30μm程度である。
【0044】配線電極43は、銅箔が一般的に使われて
いる。銅箔の種類としては電解銅箔または圧延銅箔が主
流である。配線電極43の膜厚は、10〜30μm程度
である。
【0045】つぎに所定のマスクを用いて露光現像処理
を行うフォトリソグラフィーとエッチングにより、半導
体装置31に入力信号を接続するための配線電極43の
パターンと、半導体装置31に配置した突起電極32に
対応するような配線電極43のパターンとを形成する。
【0046】半導体装置31に配置した突起電極32に
対応するような配線電極43は、この後開口するスルー
ホール44より10〜20μm程度距離を離して形成
し、導電性接着剤33が流れ込む部分を確保する。
【0047】つぎに半導体装置31に配置した突起電極
32に対応するように、スルーホール44を開口する。
スルーホール44の大きさは、突起電極の直径より若干
広くして、導電性接着剤33が流れ込む部分を確保す
る。
【0048】スルーホール44の開口はドリル加工,レ
ーザ加工,電子ビーム加工,フォトリソグラフィーとエ
ッチングによる加工などがある。一般的には、ドリル加
工が多く用いられているが、最小寸法が直径100μm
が限界で、直径100μm以下の加工には、レーザ加工
などが用いられている。
【0049】つぎに半導体装置31に入力信号を接続す
るための配線電極43を覆うようにカバーフィルム45
を形成する。
【0050】カバーフィルム45は、ガラスエポキシ,
BTレジン,ポリエステル,ポリイミドなどの有機系絶
縁材料からなりフィルム状の材料を接着する。またカバ
ーフィルム45は液状の材料を塗布することも可能であ
る。
【0051】その後、線電極43の表面に、金,ニッケ
ル,ハンダなどの金属を形成して、電気的な接続が良好
になるような処理を加えても良い。
【0052】液晶表示装置の基板21と半導体装置31
とFPCの接続方法について、図1を用いて説明する。
【0053】基板21に配置した半導体装置31に対応
した透明電極22と、FPC11に配置した半導体装置
31に対応したスルーホール44とを双眼顕微鏡などを
用いて位置合わせを行う。
【0054】そして紫外線硬化型接着剤やエポキシ系接
着剤からなる固定樹脂24を使用して、FPC41を基
板21に固定する。
【0055】つぎに半導体装置31に配置した突起電極
32の先端部に、エポキン系の接着剤に導電粒を混入し
た導電性接着剤33をディップ法や印刷法で塗布する。
【0056】その後双眼顕微鏡を使用して、基板21に
固定したFPC41のスルーホール44と突起電極32
との位置合わせを行う。
【0057】そして、基板21に配置した透明電極22
と、FPC41に配置した配線電極43と、突起電極3
2とを接続し、温度100〜150℃で熱処理を行い導
電性接着剤33を硬化させ、図1に示す液晶表示装置が
形成される。
【0058】さらに、半導体装置31を実装した基板2
1に対向するもう1枚の基板21に対しても上記の方法
によって、半導体装置31とFPC41の接続を行って
もよい。
【0059】第1の実施例においては、半導体装置31
に配置した突起電極32は、FPC41に開口したスル
ーホール44を貫通して、液晶表示装置の基板21とF
PC41と接続する構造を採用している。このため、非
常に狭い実装領域で高密度な接続が可能である。
【0060】本考案の第2の実施例を図4と図5を用い
て説明する。図4は液晶表示装置を示す断面図であり、
図5は半導体装置に配置した突起電極を示す断面図であ
る。
【0061】図4に示すように液晶表示装置は、透明電
極22が対向するように貼り合わせた基板21に配置し
た透明電極22と接続電極23と、突起電極32を配置
した半導体装置31と、半導体装置31の突起電極32
に対応するようにスルーホールを設けたFPC41と、
さらに基板21と半導体装置31とFPC41を接続す
るハンダ38とで構成する。
【0062】液晶表示装置の基板21は、透明電極22
を用いて、画素パターンと駆動用の半導体装置31に配
置した突起電極32に対応するパターン電極とを有す
る。
【0063】さらに半導体装置31に配置した突起電極
32に対応するパターン電極の表面に接続電極23を配
置する。
【0064】図2に示すように半導体装置は、半導体装
置31の素子形成面にある接続電極パッド34が開口露
出するように保護膜35を設け、接続電極パッド34の
表面に共通電極膜36を設け、さらに突起電極32とハ
ンダ38とを有する。
【0065】図3に示すようにFPC41は、ベースフ
ィルムの片面に配線電極43と、その配線電極43を覆
うカバーフィルム45と、さらに半導体装置31に配置
した突起電極32に対応する開口部であるスルーホール
44を有する。
【0066】つぎに第2の実施例の液晶表示装置の製造
方法を説明する。まずはじめに、液晶表示装置を、図4
を用いて説明する。
【0067】図4に示すようにガラスからなる基板21
の全面に透明電極22としてITOを、真空蒸着法、あ
るいはスパッタリング法により膜厚0.1〜0.5μm
程度形成する。
【0068】さらにフォトソリグラフィーとエッチング
により、透明電極22を、画素パターンと、半導体装置
31に配置した突起電極32に対応した所定のパターン
とに形成する。
【0069】つぎに透明電極22を形成した基板21の
表面に感光性樹脂からなるメッキレジストを厚さ1〜1
0μm塗布し、その後所定のマスクを用いて露光現像処
理を行うフォトリソグラフィーによって、半導体装置3
1と接続する領域が開口するように設ける。
【0070】銅や金,ニッケルなどの金属からなる接続
電極23をメッキ法にて形成し、その後、不用となった
メッキレジストを除去する。
【0071】また、基板21の全面に接続電極23とな
る金属膜を形成し、フォトリソグラフィーとエッチング
によって、半導体装置31と接続する領域に接続電極2
3を形成することも可能である。接続電極23の膜厚は
0.5〜2μmとする。
【0072】透明電極22を形成した2枚の基板21
を、透明電極22が対向するようにエポキシ樹脂からな
るシール剤によって接着する。さらに液晶材料を封入す
る。
【0073】半導体装置31の突起電極32の形成方法
を、図2を用いて説明する。図2に示すように、半導体
装置31の素子形成表面に設けたアルミニウムからなる
接続電極パッド34を含む全面に保護膜35を形成す
る。
【0074】この保護膜35は一般的にリンを含有した
シリコン酸化膜や窒化シリコン膜などの無機質膜や、ポ
リイミド樹脂などの有機質膜や、これらの積層構造を用
い、形成する膜厚は1〜5μmである。
【0075】その後、所定のマスクを用いて露光現像処
理を行なうフォトソリグラフィーとエッチングとによ
り、接続電極パッド34が露出するように保護膜35を
開口する。
【0076】さらに半導体装置31の全面にアルミニウ
ム,クロム,銅,ニッケル,チタンなどの金属多層膜を
共通電極膜36として、それぞれ0.1〜10μmの厚
さでスパッタリング法や真空蒸着法などの方法で形成す
る。
【0077】つぎに半導体装置31の上に形成した共通
電極膜36の全面に、感光性樹脂からなるメッキレジス
トを厚さ1〜60μm塗布し、その後所定のマスクを用
いて露光現像処理を行なうフォトリソグラフィーによ
り、接続電極パッド34上に開口部を設ける。
【0078】その後、銅や金などの金属からなる突起電
極32をメッキ法にて形成する。さらにハンダ38をメ
ッキ法で突起電極32の表面に形成する。またハンダ3
8はメタルマスクマスクを用いて真空蒸着法でも形成で
きる。
【0079】その後、不用になったメッキレジストを除
去し、突起電極32をエッチングのマスクとして共通電
極膜36を除去する。
【0080】そしてハンダ38の丸め処理をおこなうた
めに、加熱処理を行う。
【0081】突起電極32の形成する高さは20〜60
μm程度で、FPC41のベースフィルム42の膜厚と
配線電極43の膜厚との合計より低くならないように設
定する。ハンダ38の形成する膜厚は20〜50μm程
度である。また、突起電極の直径は、一般的に100μ
m〜300μm程度が主流である。
【0082】FPC41の製造方法は、実施例1と同じ
方法を用いるので、詳細な説明は省略する。
【0083】液晶表示装置の基板21と半導体装置31
とFPCの接続方法について、図1を用いて説明する。
【0084】基板21に配置した半導体装置31に対応
した透明電極22の表面に形成した接続電極23と、F
PC11に配置した半導体装置31に対応したスルーホ
ール44を双眼顕微鏡などを用いて位置合わせを行う。
【0085】そして、紫外線硬化型接着剤やエポキシ系
接着剤からなる固定樹脂24を用いて、FPC41を基
板21に固定する。
【0086】つぎに双眼顕微鏡を用いて基板21に固定
したFPC41のスルーホール44と位置合わせを行
い、ヒートツールなどを用いて加熱して、ハンダ38を
溶融させる。
【0087】この結果、基板21に配置した透明電極2
2の表面に形成した接続電極23とFPC41に配置し
た配線電極43と、突起電極32とを接続し、図4に示
す液晶表示装置が形成される。
【0088】さらに、半導体装置31を実装した基板2
1に対向するもう1枚の基板21に対しても上記の方法
によって、半導体装置31とFPC41の接続をおこな
ってもよい。
【0089】第2の実施例では第1の実施例と同様に、
半導体装置31に配置した突起電極32は、FPC41
に開口したスルーホール44を貫通して、液晶表示装置
の基板21さらにFPC41と接続する。このため、非
常に狭い実装領域で高密度な接続が可能となる。
【0090】
【考案の効果】以上の説明で明らかなように、本考案の
液晶表示装置では、半導体装置に配置した突起電極は、
FPCに開口したスルーホールを貫通して、液晶表示装
置の基板さらにFPCと一括に接続する構造を採用して
いる。
【0091】このため、従来方法で説明した液晶表示装
置に比較して、FPCと液晶表示装置の基板とを接続し
ている異方性導電フィルムの実装領域部分縮小すること
が可能となる。
【0092】さらに半導体装置の入力端子の突起電極
は、FPCと直接接続できる。このため、入力抵抗を低
く抑えることが可能である。
【0093】従来方法で説明した液晶表示装置では、F
PCは基板に配置した透明電極と異方性導電フィルムで
接続され、さらに透明電極と半導体装置が導電性接着剤
あるいはハンダで接続される。ITOからなる透明電極
のシート抵抗は、金属膜と異なって10Ω程度と非常に
抵抗値が高い。本考案の液晶表示装置では、透明電極を
経由せずに直接、半導体装置とFPCとを接続可能なた
め、入力抵抗を低く抑えられ液晶表示装置の表示品質が
向上する。
【図面の簡単な説明】
【図1】本考案の第1の実施例における液晶表示装置を
示す図面である。
【図2】本考案の実施例と従来技術に用いる半導体装置
の突起電極を示す断面図である。
【図3】本考案の第1の実施例で用いるFPCを示す断
面図である。
【図4】本考案の第2の実施例における液晶表示装置を
示す断面図である。
【図5】本考案の第2の実施例で用いる半導体装置の突
起電極を示す断面図である。
【図6】従来技術における液晶表示装置を示す断面図で
ある。
【符号の説明】 21 基板 22 透明電極 31 半導体装置 32 突起電極 33 導電性接着剤 41 FPC

Claims (2)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 透明電極を有する基板と、半導体装置の
    突起電極に対応したスルーホールを開口させたフレキシ
    ブル・プリント・サーキットと、このフレキシブル・プ
    リント・サーキットのスルーホールを貫通する突起電極
    を配置した半導体装置と、半導体装置の突起電極と基板
    に配置した透明電極とフレキシブル・プリント・サーキ
    ットとを接続するための導電性接着剤とを有することを
    特徴とする液晶表示装置。
  2. 【請求項2】 半導体装置と接続する領域の透明電極の
    表面に金属膜を有する基板と、半導体装置の突起電極に
    対応したスルーホールを開口させたフレキシブル・プリ
    ント・サーキットと、このフレキシブル・プリント・サ
    ーキットのスルーホールを貫通する突起電極を配置した
    半導体装置と、半導体装置の突起電極と基板に配置した
    透明電極の金属膜とフレキシブル・プリント・サーキッ
    トとを接続するためのハンダとを有することを特徴とす
    る液晶表示装置。
JP1993061585U 1993-11-16 1993-11-16 液晶表示装置 Expired - Fee Related JP2594874Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993061585U JP2594874Y2 (ja) 1993-11-16 1993-11-16 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993061585U JP2594874Y2 (ja) 1993-11-16 1993-11-16 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH0732953U JPH0732953U (ja) 1995-06-16
JP2594874Y2 true JP2594874Y2 (ja) 1999-05-10

Family

ID=13175374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993061585U Expired - Fee Related JP2594874Y2 (ja) 1993-11-16 1993-11-16 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2594874Y2 (ja)

Also Published As

Publication number Publication date
JPH0732953U (ja) 1995-06-16

Similar Documents

Publication Publication Date Title
JP4024773B2 (ja) 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JP2002118138A (ja) 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにicチップ表面への絶縁層付角柱状バンプの製造方法
JPH03131089A (ja) 回路基板の接続方法
US8178968B2 (en) Electronic component
KR100707587B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치
JP5125314B2 (ja) 電子装置
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP4151634B2 (ja) 半導体装置とその製造方法、回路基板、電気光学装置および電子機器
US5525838A (en) Semiconductor device with flow preventing member
JPH1116949A (ja) Acf接合構造
JP3904058B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2594874Y2 (ja) 液晶表示装置
WO2023035323A1 (zh) 发光基板及其制备方法
JP2937111B2 (ja) 半導体装置とその製造方法
JP3340779B2 (ja) 半導体装置
JPH11297751A (ja) 半導体装置
JP3813766B2 (ja) プリント配線基板の接続構造
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
KR100258719B1 (ko) 칩온 글래스용 패널구조
JP2003059959A (ja) 半導体装置とその実装方法
JP2002344097A (ja) 実装用基板及びこの基板を有する表示装置
JP3283947B2 (ja) 半導体装置およびその製造方法
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JP3258100B2 (ja) 液晶パネル
JP2700257B2 (ja) 配線基板付きリードフレームとその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees