JP2013519227A - 多様な集積回路チップバンプピッチを有する半導体装置 - Google Patents

多様な集積回路チップバンプピッチを有する半導体装置 Download PDF

Info

Publication number
JP2013519227A
JP2013519227A JP2012551933A JP2012551933A JP2013519227A JP 2013519227 A JP2013519227 A JP 2013519227A JP 2012551933 A JP2012551933 A JP 2012551933A JP 2012551933 A JP2012551933 A JP 2012551933A JP 2013519227 A JP2013519227 A JP 2013519227A
Authority
JP
Japan
Prior art keywords
bump
semiconductor device
electrode
pitch
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012551933A
Other languages
English (en)
Inventor
ペトルス・ヨハンネス・ゲラルドゥス・ファン・リースハウト
Original Assignee
ポリマー・ビジョン・ベー・フェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ポリマー・ビジョン・ベー・フェー filed Critical ポリマー・ビジョン・ベー・フェー
Publication of JP2013519227A publication Critical patent/JP2013519227A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)

Abstract

チップ回路への電気的接続を可能にする複数のボンディングパッドを含む集積回路基板を含む半導体装置が記載される。ボンディングパッドは、予め製造された孔を有するパッシベーション層によって少なくとも部分的に覆われる。装置は、ボンディングパッド上部に複数のバンプを有するチップを含み、バンプの領域はパッシベーション層の協働する孔の各々の領域と比較して大きい。

Description

本発明は半導体装置に関する。特に、本発明は基板上の集積回路（ＩＣ）チップのバンプの多様なピッチを含む半導体装置に関する。さらに、本発明は集積回路の製造方法に関する。
基板上（例えばディスプレイ上）に集積回路（ＩＣ）チップをボンディングするための許容誤差は、電子システム内の部品の数の増加と共に、およびＩＣあたりの連結数の増加と共に、益々重要となっている。より詳細には、柔軟なディスプレイ基板上のＩＣボンディングは、少なくとも以下の理由に起因して困難である。ＩＣチップとそのような基板との間の寸法の不確かさが、連結の不整合および意図しない開路および短絡された連結をもたらす。そのような不確かさは、材料の寸法の変化および／または材料の寸法の不確かさから生じる。
この問題の一例は、フリップチップボンディング（チップ−オン−グラスボンディングとも呼ばれる）である。フリップチップボンディングは、シリコンＩＣチップと、ディスプレイ背面板などの大きな基板との間に多数の電気的接続を作る便利な方法を提供する。ＩＣチップ上のＩＣバンプのパターンおよび間隔は製造時に固定される。したがって、基板上のＩＣチップバンプとボンディングパッドは良好な電気的接続を提供するために正確に整合される。しかしながら、ボンディングパッドのパターンの歪みの原因となる製造時の応力に起因して、基板のサイズが変わる可能性がある。ＩＣチップバンプのパターンおよび間隔と整合するように製造される、ボンディングパッドのパターンおよび／または間隔が、例えば基板の収縮に起因して変化するとき、位置合わせの誤差が起こる可能性がある。
米国特許出願公開第２００５／０００９２１９号明細書
例えば柔軟なディスプレイなどの柔軟な基板は寸法的に不安定であり、例えばそのような柔軟な基板上に微細なピッチのシリコンＩＣチップをボンディングする間、サイズの不整合を生じることが分かっている。
本発明の実施形態は、ＩＣチップが電気的に接続されることが想定される基板のサイズの変化に起因して起こる位置合わせの不整合の問題の軽減を可能にする、ＩＣチップまたはフリップチップを含む半導体装置を提供する。特に、本発明の目的は、それによって基板のボンディングパッドとＩＣバンプとの間の位置合わせの不整合の問題が解消される、多様なバンプピッチの可能性を有する半導体装置を提供することである。
この目的を達成するために、本発明の局面によれば、半導体装置は、ＩＣチップ回路への電気的接続を可能にするための少なくとも一つの列に配置された複数の電極を含む集積回路（ＩＣ）チップを含む。電極は列の方向に対して横方向に中心線を有する。さらに、電極の上部に配置された複数のバンプは、個別のバンプ電極対を形成する。バンプは、列の方向に対して横方向に中心線を有し、バンプ電極対に関して電極の中心線に対するバンプの中心線の位置は、ＩＣチップ上の異なる位置に関して異なる。
この技術的手段は、様々なバンプのサイジングが、バンプの中心線と電極の中心線との各々の間の横方向の変位を許容し、それによって、実質的に同じチップ構造を用いて様々にサイジングされたバンプの組の製造を可能にすることによって提供され得る、という見識に基づく。この見識は、電極がパッシベーション層を備えて、又は備えずに配置されるとき、ＩＣ設計に利用される。後者の場合、パッシベーション層が少なくとも部分的に電極を覆うとき、パッシベーション層は、ＩＣチップの電極上の各々の接続領域を形成する予め製造された孔を含んでよい。
特定の例によれば、バンプの表面積は電極の接続領域と比較して大きい。特に、電極に対する横変位の方向におけるバンプの寸法は、電極の接続領域の各々の寸法と比較して大きくてよい。これにより、バンプ電極接続の電気特性を低下させることなく、電極の接続領域の外側のバンプの拡張が可能であるという効果を有する。そのような拡張は、たとえボンディングパッドの元々のパターンが例えば基板の収縮に起因して歪んでいるときでも、バンプと適切な基板のボンディングパッドとの間の正確な位置合わせを維持することができる、様々なピッチを有するバンプの製造を可能にする。これは、サイズの不安定性がｘ方向およびｙ方向の双方において顕著であり得る、柔軟な基板に関して特に有利である。バンプ領域が電極の接続領域と比較して大きいとき、バンプと電極との間の変位は増加される。そのような変位は、例えば横方向の変位、すなわち電極の列の方向の変位に関する。
多様なＩＣチップバンプピッチが様々なバンプマスカーを利用することによって実現し得ることは理解されるだろう。あるいは、例えば電極のピッチが変わることを可能にすることによって、完全なＩＣチップを再設計することができる。これらの実施形態は、図３に関連してさらに議論される。
本発明の実施形態による半導体装置において、電極の協働する接続領域上のバンプの各々の配置は、ＩＣチップ上の様々な位置に応じて異なる。
バンプの面積が、対応する（その上にバンプが堆積される）電極の接続領域の面積と比較して大きいので、従来技術で知られるバンプ構造と比較して、バンプは横方向の変位に関して大きな自由度を有する。したがって、基板がＩＣチップに接続されるとき、対応するサイズのＩＣがボンディングのために選択されてよい。そのようなＩＣチップは、チップの中心電極の対応する接続領域に関して中心を定めたバンプアレイを含んでよく、一方で横方向のバンプはさらなるチップの電極に関してバンプの中心を外れた変位を示す場合がある。電極の接続領域に関して幅が広いバンプを提供することによって、そのような中心を外れた配置は、バンプとＩＣチップ電極との間の信頼できる電気的接触を提供するのに、なお十分なものであり得る。この効果は、図２に関してさらに詳細に議論される。
本発明による半導体装置の実施形態において、電極は第１ピッチで形成され、バンプは第２ピッチで形成され、第１ピッチは第２ピッチと同じではない。
電極のピッチと実質的に整合するバンプピッチを提供すること、電極のピッチと比較して大きいかまたは小さいバンプピッチを有するＩＣチップを提供することが可能である。このように、ボンディングの目的に関してさらに広い用途で、ピッチは使用されてよい。個々のバンプの領域が、電極の協働する接続領域の領域と比較して大きいという事実に起因して、バンプは電極に関して横方向に変位することが可能である。
本発明の実施形態によれば、個々のバンプおよび対応する基板のボンディング領域の各々の位置の間の完全な整合だけではなく、それらの間のおおまかな整合に関しても実行可能である。このように、基板のボンディングパッドとＩＣチップの電極との間の大きな不整合が軽減される。
本発明の例示的実施形態による集積回路の製造方法は、集積回路（ＩＣ）回路の電極に接続される各々のバンプを有するＩＣチップの組を提供する段階を含む。バンプは各々のピッチを有して配置される。この方法は、バンプにボンディングするためにパターン形成されたボンディングパッドを含む基板を選択する段階をさらに含む。この方法は、選択された基板のボンディングパッドパターンの歪みを表す値を測定する段階も含む。この方法は、実質的に歪みに整合するバンプピッチを有するＩＣチップを選択する段階、および選択されたＩＣチップを基板に結合する段階をさらに含む。
ＩＣチップと、ＩＣが接続されることが想定される基板との間の、多目的な整合を可能にする様々なバンプサイズを有する複数の予め製造されたＩＣチップを準備することは有利である。特に、接続のために使用されることが想定される基板が各々様々な歪み（例えば収縮など）を有する様々な部分を有するとき、適切な様々なサイズのＩＣチップが、基板の各々のそのような部分を整合させるために使用される。あるいは、基板内のサイズの変動に加えて、基板間の変動も生じる可能性がある。この場合、各々の基板に関して、特定のサイズを有するＩＣチップが選択され、かつ利用される。ボンディングパッドパターンの歪みを示す値を測定するために複数の方法が使用可能であることは理解されるだろう。特に、収縮に関しては、適切な位置合わせマークの間の距離が測定される。
本発明の例示的な実施形態による方法の実施形態において、値は基板の収縮を示し、各々のバンプピッチは基板収縮の収集されたデータに従ってパターニングされる。
収集されたデータは、複数の基板の収縮測定の統計値の分析から得られる。例えば、曲線またはヒストグラムのような統計的分布は、歪み（収縮）の関数としての、特定の歪み度（収縮）を有する多くの基板に関して決定されてよい。そのような分布は、歪みに整合する、特定のバンプサイジング（すなわちバンプピッチ）を有するＩＣチップの個別の必要なストックの演繹的決定に使用されてよい。次いでこれらのストックは、対応するサイズのＩＣチップを有する個別に整合する基板のための製造工程の間使用される。
本発明による方法のさらなる実施形態において、様々なサイズのバンプを有するＩＣチップの各々の組は、単一のウェハ上に製造される。
工程の需要を実質的に満たす、様々なサイズのバンプ、すなわち様々なピッチのバンプを備えたＩＣチップのストックを準備することが有利であることがわかる。例えば、ボンディングパッドの歪みの経験的に決定された分布が考慮されるとき、一組あたりのＩＣチップの数はそれに従って製造されてよく、各々のストックが、各々のバンプピッチに関して実質的に同時になくなるようにする。この目的のために、単一のウエハをパターニングするために設計されたマスクが使用されてよく、そのようなストック需要が考慮される。例えば、適切な基板のボンディングパッドの歪みのガウス分布に関して、ウエハの大部分はガウス分布の中心部分に関して使用される。残りの領域は、複数のサブ領域に適切に分割され、これはガウス分布において同定される。このように、集積回路の正確な製造を可能にするためにオンデマンドストックが提供されてよく、ここで基板のボンディングパッドとＩＣチップのバンプとの間の不整合の誤差は軽減される。
本発明の例示的実施形態のこれらの局面および他の局面は、図面を参照してさらに議論され、ここで同様の参照記号は同様の要素を表す。図面は例示的な目的でのみ提供され、添付する請求項の範囲を制限するために使用されないことは理解されるだろう。
請求項が本発明の特徴を詳細に説明する一方で、本発明は、その目的および利点と共に、添付される図面と併せて解釈される以下の詳細な説明から最もよく理解されるだろう。
本発明による半導体装置の断面の実施形態を概略的に示す。 図２Ａおよび２Ｂは、本発明による半導体装置における電極の接続領域に関するバンプの変位の実施形態を概略的に示す。 バンプピッチがＩＣチップ電極のピッチと等しくない半導体装置の実施形態を概略的に示す。 本発明による半導体装置を含む電子装置の実施形態を概略的に示す。
図１は本発明による半導体装置の断面の実施形態を概略的に示す。そのような半導体装置は、ＩＣ基板６、例えばシリコンを含む、フリップチップＩＣ１０に関してよい。ＩＣ基板６は電極４を含んでよく（電極は一つだけ示される）、これは各々のバンプ２との電気的接続を保証すると考えられ、それによって電極バンプ対を形成する。実際には、半導体装置が図１に示されるそのような対を適切に複数含むことが理解されるだろう。図１に示されるように、部分３ａおよび３ｂを有するパッシベーション層が、ＩＣ基板内に埋め込まれるマイクロ電子装置５の上部に堆積される。電極４はマイクロ電子装置層５上にパターニングされる。パッシベーション層の部分３ａおよび３ｂの間の孔１は、マイクロ電子装置内の相互接続層への接続を提供し、それによってバンプ２に関して電極４の接続領域Ａを画定する。追加の工程で、適切なバンプ２、例えば金バンプが電極４の上に形成される。これらのバンプは、１０−２０マイクロメートルのオーダーの高さを有してよく、隣り合ったバンプの間の横方向の短絡を妨げるために使用される。バンプ２の横方向の寸法は、バンプ２の横方向の寸法が接続領域Ａの対応する横方向の寸法と等しくない（例えばそれと比較して大きい）ように選択される。結果として、バンプ２が電極Ａと不整合となる場合、すなわち電極の中心線Ｃ１がバンプの中心線Ｃ２と同じ位置に存在しない場合（図２参照）、電気的接続はなお可能である。あるいは、バンプ２の横方向の寸法は、接続領域Ａの対応する横方向寸法と比較して小さい。図１に示されるような箱状のバンプ、またはボタン状のバンプのどちらを形成することも可能である。
バンプ２を含むＩＣ基板６は、接着剤（図示されない）を用いて基板９の適切な電極層８に取り付けられる。好ましくは、基板９は柔軟である。基板９はディスプレイに関連してよい。
例えばパッシベーション層３ａ、３ｂ上部の、電極４の接続領域Ａの外側のバンプ２の拡張は、ボンディングの結果に関して否定的な結果をもたらすことなく、孔１および／または電極４に関するバンプの変位を可能にする。これは、図２Ａおよび２Ｂの項目３１、３２として概略的に示される。最大のバンプ変位、すなわちＩＣ長さに関する各々の中心線Ｃ１、Ｃ２の間の距離は、実現可能なサイジング因子を決定する。この変位は、適切な測定によって、または適切な複数の変形された基板（ＩＣチップがそこに接続されると考えられる）の分析に基づいて、得られる。そのような情報が収集された後、バンプは、下部の電極に関してそれらを変位することによって、および／またはバンプの組のピッチを変更することによって、適切にサイジングされる。
ＩＣのサイジングは、可能であれば同じＩＣ基板と組み合わせて様々なバンピングマスクパターンを用いることによって実施される。幾つかの様々なサイズのＩＣを製造するために、バンピングマスクは、それがＩＣ基板上の位置に応じて様々にサイジングされたＩＣを製造するように設計され得る。特定の因子で縮小または拡大されたＩＣの完全なウエハを製造するために幾つかの様々なバンピングマスクを使用することも可能である。ＩＣサイズあたりの数のバランスは、例えば基板収縮の統計値に基づく。これは、製造工程の特性が分析され、半導体装置の製造工程のさらなる最適化のためのデータを提供するという利点を有する。
本発明の実施形態による半導体装置が、例えばフレキシブルディスプレイなどのディスプレイのボンディング領域内で使用されることは理解されるだろう。ボンディング領域は通常ディスプレイの電子装置の電気的接続を提供するために使用される。ディスプレイ基板の収縮における統計値が収集される場合、ボンディング領域の幾何学的形状は、ディスプレイ基板の名目上の収縮の後、収縮した基板が適切なＩＣの名目上サイジングされたバンプと整合するように設計される。
他の方法として、既知の測定された基板収縮に応じて基板上の位置にＩＣチップを配置する代わりに、例えば、米国特許出願公開第２００５／０００９２１９号明細書では、製造の間、最も整合するＩＣが対応するＩＣトレイから選択される。まず、基板収縮の測定が行われなくてはならない。これは、既知の位置に配される既知のパターンの間の距離を、例えばボンディング領域の左右で位置合わせマークを用いて、かつマスク構造に対するこの数を比較することによって、測定することにより正確に実施される。次いで計算される収縮は、使用可能なＩＣサイジングオプションからの選択を行うために使用される。
本発明の実施形態による装置は、高い相互接続密度に関して特に利点を有する。そのような密度を得るために、さらに洗練されたボンディングパッドレイアウトが必要とされる。レイアウトの複雑さは、一般的には、例えば米国特許出願公開第２００５／０００９２１９号明細書の、既知の収縮補正法によって制限される。例示的な実施形態によれば、様々にサイジングされたＩＣチップは、可能であれば、例えばＩＣ基板のパッシベーション層内の孔に関連して、電極の接続領域に関してバンプ配置を変更することによって、同じ下部ＩＣ基板パターンから製造される。基板の収縮を測定した後、最も整合するＩＣを選択することによって、ボンディング工程は、たとえ基板のボンディングパッドレイアウトが、例えばボンディングパッドの多重アレイまたはマトリックスなどのように、非常に複雑であっても、収縮耐性を有することができる。
図３は、バンプピッチが電極ピッチと等しくない半導体装置の実施形態の概略図を示す。半導体装置２０は、電極１のピッチｘがバンプ２のピッチｙと等しいように製造される。このように、バンプと対応する電極の接続領域との間の重複領域は、半導体装置の全バンプ／電極対に関して実質的に同じである。例示的実施形態によれば、バンプ２におけるピッチｙ１が電極におけるピッチｘと比較して大きい（ｙ１＞ｘ）ような方法で半導体装置を製造することが可能である。このように、例えば、バンプアレイにおける中心バンプ２ｃが、中心電極１ｃに関して実質的に中心となる場合、横のバンプは各々の電極に関連して外側に変位する。これは、バンプと電極との間の重複領域が半導体装置に沿って変更されるという効果を有する。他の方法では、バンプ２のピッチｙ２が電極のピッチｘと比較して小さい（ｙ２＜ｘ）ことも可能である。このようにして、例えば、バンプアレイの中心バンプ２ｃが中心電極１ｃに関して実質的に中心とされるとき、横のバンプは電極に関して内側に変位する。これは同様に、バンプと電極との間の重複領域が半導体装置に沿って変更されるという効果を有する。例示的な実施形態によれば、半導体装置（例えばディスプレイ）の製造工程の間の、ｙ＝ｘ、ｙ１＜ｘ、およびｙ２＞ｘのチップの使用は、基板９のボンディングパッド（図１に示される）とバンプとの間の変位誤差の軽減につながる。これは、同様に、ディスプレイの場合、高マトリックス密度の実現を含む、高い電極密度を有する半導体装置の製造および応用を可能にする。
他の方法では、同様の効果を実現するために、例えば電極のピッチを多様にすることによって、完全なＩＣチップを再設計することが可能である。例えば、電極のピッチに変化を持たせてよい。次いで一定のピッチを有するバンプがそのような電極の上部に配置される。
図４は、本発明による半導体装置を含む電子装置の実施形態を概略的に示す。電子装置４１は、ハウジング４２および格納式の、特に巻き取り可能な、剛直なカバー４２ａ上に配置されたフレキシブルディスプレイ４５を含む。剛直なカバー４２ａは、位置４１ａに向かって、ハウジング４２の周りにフレキシブルディスプレイ４５と共に巻きつけられるように配置されてよい。剛直なカバー４２ａは、カバー４２ａのヒンジ４６ａ、４６ｂと協働する剛直な領域４３ａおよび柔軟な領域４４ａ、４４ｂを含む端部品４３を含む。フレキシブルディスプレイ４５がハウジング４２に関して巻き取られる位置に格納されるとき、フレキシブルディスプレイ４５の表面は、ハウジング４２に隣接してよい。フレキシブルディスプレイ４５の機能は、ディスプレイ基板に結合される集積回路チップに基づく。例示的な実施形態によれば、電子装置は図１、２、および３に関して議論されたＩＣチップを含む。ディスプレイのボンディング領域は、概略的に４７で示される。フレキシブルディスプレイを含む電子装置も、適切なローラに関して巻き取られた電子装置のハウジング内にフレキシブルディスプレイを保管するために配置されることは理解されるだろう。巻き取り可能な電子ディスプレイは従来技術で知られており、それらは同様に集積回路に基づく。例示的な実施形態によれば、そのような集積回路は図１、２、および３に関連して議論される半導体装置として実施される。例示的実施形態による電子装置も同様に、上述の、含まれる集積回路に基づくリジッドディスプレイを含み、図１、２、および３に関して議論されるように、各々のＩＣチップは多様なバンプピッチで製造されることがさらに理解される。
本発明による構造体の特定の実施形態が明確さを目的として別個に議論されたが、個々の図に関して議論された互換性がある特徴の相互交換性が想定されることは理解されるだろう。特定の実施形態が上述されたが、発明が記載されたのとは異なるように実施されてよいことは理解されるだろう。上述の記載は説明を意図し、制限を意図しない。したがって、請求項に記載される範囲から逸脱することなく前述したように本発明に変更が行われてよいことは当業者には明白である。
１ 孔
２ バンプ
３ａ、３ｂ パッシベーション層の部分
４ 電極
５ マイクロ電子装置
６ ＩＣ基板
１０ フリップチップＩＣ
４１ 電子装置
４２ ハウジング
４２ａ 剛直なカバー
４３ａ 剛直な領域
４４ａ、４４ｂ 柔軟な領域
４５ フレキシブルディスプレイ
４６ａ、４６ｂ ヒンジ

Claims (22)

  1. ＩＣチップ回路への電気的接続を可能にする少なくとも一つの列に配置され、列の方向に対して横方向に中心線を有する、複数の電極と、
    各バンプ電極対を形成する電極の上部に配置され、列の方向に対して横方向に中心線を有する、複数のバンプと、
    を含む集積回路（ＩＣ）チップを含み、
    ＩＣチップ上の異なる位置に関して、バンプ電極対に関する電極中心線に関するバンプ中心線の位置が異なる、
    半導体装置。
  2. 少なくとも部分的に電極を覆い、電極上に各接続領域を形成する予め製造された孔を含むパッシベーション層をさらに含む、請求項１に記載の半導体装置。
  3. バンプの表面積が電極の各々の接続領域の表面積と等しくない、請求項１に記載の半導体装置。
  4. バンプの表面積が電極の各々の接続領域の表面積と等しくない、請求項２に記載の半導体装置。
  5. ＩＣチップの異なる位置に関して、バンプと前記対の協働する電極との間の重複領域の各々が異なる、請求項１に記載の半導体装置。
  6. 電極が第１ピッチで形成され、バンプが第２ピッチで形成され、第１ピッチは第２ピッチと同じではない、請求項１に記載の半導体装置。
  7. ボンディング領域を有する基板をさらに含み、各々のバンプが各々のボンディング領域に接続される、請求項１に記載の半導体装置。
  8. 基板が柔軟である、請求項７に記載の半導体装置。
  9. 基板がディスプレイを含む、請求項７に記載の半導体装置。
  10. ＩＣ回路の電極に接続される各々のバンプピッチを有する集積回路（ＩＣ）チップの組を準備する段階であって、前記バンプが各々のピッチを有して配置される段階、
    バンプへのボンディングのためのパターニングされたボンディングパッドを含む基板を選択する段階、
    選択された基板のボンディングパッドパターンの歪みを示す値を測定する段階、
    前記歪みと実質的に整合するバンプピッチを有するＩＣチップを選択する段階、
    選択されたＩＣチップを基板にボンディングする段階、
    を含む集積回路の製造方法。
  11. 前記値が基板の収縮を示し、各々のバンプピッチが基板収縮について収集されたデータに従ってパターニングされる、請求項１０に記載の方法。
  12. 前記データが複数の基板の収縮測定の統計値を分析することによって得られる、請求項１１に記載の方法。
  13. 前記データに基づく各々のバンプピッチを有するＩＣチップの各々の組を予め製造する段階をさらに含む、請求項１０に記載の方法。
  14. 前記各々の組が単一のウエハ上に製造される、請求項１２に記載の方法。
  15. ウエハに対するバンプピッチのサイジングの分布が前記統計値と実質的に一致する、請求項１２を引用する請求項１４に記載の方法。
  16. ＩＣチップ回路への電気的接続を可能にする少なくとも一つの列に配置され、列の方向に対して横方向に中心線を有する、複数の電極と、
    各バンプ電極対を形成する電極の上部に配置され、列の方向に対して横方向に中心線を有する、複数のバンプと、
    を含む集積回路（ＩＣ）チップを含み、
    ＩＣチップ上の異なる位置に関して、バンプ電極対に関する電極中心線に関するバンプ中心線の位置が異なる、
    半導体装置を含む電子装置。
  17. 少なくとも部分的に電極を覆い、電極上に各接続領域を形成する予め製造された孔を含むパッシベーション層を備える、請求項１６に記載の半導体装置。
  18. バンプの表面積が電極の接続領域の各々の表面積と等しくない、請求項１６に記載の半導体装置。
  19. 電極が第１ピッチで形成され、バンプが第２ピッチで形成され、第１ピッチは第２ピッチと同じではない、請求項１６に記載の半導体装置。
  20. ボンディング領域を有する基板をさらに含み、各々のバンプが各々のボンディング領域に接続される、請求項１６に記載の半導体装置。
  21. ディスプレイを含む、請求項１６に記載の半導体装置。
  22. ディスプレイが柔軟である、請求項２１に記載の半導体装置。
JP2012551933A 2010-02-03 2011-02-02 多様な集積回路チップバンプピッチを有する半導体装置 Pending JP2013519227A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/699,644 2010-02-03
US12/699,644 US20110186899A1 (en) 2010-02-03 2010-02-03 Semiconductor device with a variable integrated circuit chip bump pitch
PCT/NL2011/050069 WO2011096800A2 (en) 2010-02-03 2011-02-02 Semiconductor device with a variable integrated circuit chip bump pitch

Publications (1)

Publication Number Publication Date
JP2013519227A true JP2013519227A (ja) 2013-05-23

Family

ID=44262940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551933A Pending JP2013519227A (ja) 2010-02-03 2011-02-02 多様な集積回路チップバンプピッチを有する半導体装置

Country Status (6)

Country Link
US (1) US20110186899A1 (ja)
EP (1) EP2532027A2 (ja)
JP (1) JP2013519227A (ja)
KR (1) KR20120135903A (ja)
CN (1) CN102742010A (ja)
WO (1) WO2011096800A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239155A (ja) * 2013-06-07 2014-12-18 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816977B2 (en) * 2011-03-21 2014-08-26 Apple Inc. Electronic devices with flexible displays
US9866660B2 (en) 2011-03-21 2018-01-09 Apple Inc. Electronic devices with concave displays
US9178970B2 (en) 2011-03-21 2015-11-03 Apple Inc. Electronic devices with convex displays
US9627325B2 (en) 2013-03-06 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package alignment structure and method of forming same
GB2517782B (en) 2013-09-02 2020-08-19 Nokia Technologies Oy An apparatus and method of providing an apparatus comprising a bendable portion
US9658281B2 (en) * 2013-10-25 2017-05-23 Taiwan Semiconductor Manufacturing Company Limited Alignment testing for tiered semiconductor structure
US20170365569A1 (en) * 2013-12-02 2017-12-21 Smartrac Technology Gmbh Contact Bumps and Methods of Making Contact Bumps on Flexible Electronic Devices
WO2016018109A1 (ko) 2014-07-31 2016-02-04 서울바이오시스 주식회사 발광 다이오드
KR102256591B1 (ko) 2014-10-31 2021-05-27 서울바이오시스 주식회사 고효율 발광 장치
US9799618B1 (en) 2016-10-12 2017-10-24 International Business Machines Corporation Mixed UBM and mixed pitch on a single die
CN110634840B (zh) * 2019-09-24 2021-08-20 京东方科技集团股份有限公司 检测基板及其制备方法、检测装置和检测方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020143U (ja) * 1983-07-18 1985-02-12 シャープ株式会社 Ｌｓｉチツプ
JPS60154643A (ja) * 1984-01-25 1985-08-14 Hitachi Micro Comput Eng Ltd 半導体装置
JPH11297751A (ja) * 1998-04-16 1999-10-29 Citizen Watch Co Ltd 半導体装置
JP2002208608A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置
US20020109238A1 (en) * 2002-04-17 2002-08-15 Celerity Research Pte. Ltd. Pitch compensation in flip-chip packaging
JP2005026679A (ja) * 2003-06-13 2005-01-27 Oki Electric Ind Co Ltd 半導体装置
JP2005123323A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器
JP2007096279A (ja) * 2005-09-02 2007-04-12 Semiconductor Energy Lab Co Ltd 集積回路装置
US20090174084A1 (en) * 2008-01-07 2009-07-09 International Business Machines Corporation Via offsetting to reduce stress under the first level interconnect (fli) in microelectronics packaging

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581680A (en) * 1984-12-31 1986-04-08 Gte Communication Systems Corporation Chip carrier mounting arrangement
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP2845847B2 (ja) * 1996-11-12 1999-01-13 九州日本電気株式会社 半導体集積回路
US6335222B1 (en) * 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
JP3435034B2 (ja) * 1997-09-26 2003-08-11 京セラ株式会社 回路基板
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP3351355B2 (ja) * 1998-09-29 2002-11-25 株式会社デンソー 電子部品の実装構造
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US6310403B1 (en) * 2000-08-31 2001-10-30 Motorola, Inc. Method of manufacturing components and component thereof
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
TW498506B (en) * 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
JP4150511B2 (ja) * 2001-05-16 2008-09-17 株式会社日立製作所 半導体レ−ザ装置
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
US6974330B2 (en) * 2002-08-08 2005-12-13 Micron Technology, Inc. Electronic devices incorporating electrical interconnections with improved reliability and methods of fabricating same
TW582077B (en) * 2002-12-18 2004-04-01 Advanced Semiconductor Eng Flip-chip substrate and the flip-chip bonding process thereof
US6750549B1 (en) * 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
US6717270B1 (en) * 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
JP3956903B2 (ja) * 2003-06-09 2007-08-08 セイコーエプソン株式会社 半導体モジュール、電子機器および半導体モジュールの製造方法
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
TWI258176B (en) * 2005-05-12 2006-07-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
US7723842B2 (en) * 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
TWI267971B (en) * 2005-12-30 2006-12-01 Advanced Semiconductor Eng Packing structure and method forming the same
KR100833209B1 (ko) * 2006-11-28 2008-05-28 삼성전자주식회사 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020143U (ja) * 1983-07-18 1985-02-12 シャープ株式会社 Ｌｓｉチツプ
JPS60154643A (ja) * 1984-01-25 1985-08-14 Hitachi Micro Comput Eng Ltd 半導体装置
JPH11297751A (ja) * 1998-04-16 1999-10-29 Citizen Watch Co Ltd 半導体装置
JP2002208608A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置
US20020109238A1 (en) * 2002-04-17 2002-08-15 Celerity Research Pte. Ltd. Pitch compensation in flip-chip packaging
JP2005026679A (ja) * 2003-06-13 2005-01-27 Oki Electric Ind Co Ltd 半導体装置
JP2005123323A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器
JP2007096279A (ja) * 2005-09-02 2007-04-12 Semiconductor Energy Lab Co Ltd 集積回路装置
US20090174084A1 (en) * 2008-01-07 2009-07-09 International Business Machines Corporation Via offsetting to reduce stress under the first level interconnect (fli) in microelectronics packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239155A (ja) * 2013-06-07 2014-12-18 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
EP2532027A2 (en) 2012-12-12
CN102742010A (zh) 2012-10-17
KR20120135903A (ko) 2012-12-17
WO2011096800A3 (en) 2012-04-26
WO2011096800A2 (en) 2011-08-11
US20110186899A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
JP2013519227A (ja) 多様な集積回路チップバンプピッチを有する半導体装置
US8004089B2 (en) Semiconductor device having wiring line and manufacturing method thereof
US7285966B2 (en) Probe and method of making same
US8466374B2 (en) Base for circuit board, circuit board, and method of fabricating thereof
JP2008504559A (ja) パターン化された導電層を有する基板
US7449716B2 (en) Bond quality indication by bump structure on substrate
US20190189551A1 (en) Semiconductor package and semiconductor module including the same
US10950464B2 (en) Electronic device module and manufacturing method thereof
JP5451747B2 (ja) 半導体ウェハ及び半導体装置の製造方法
TWI500371B (zh) 檢查記號及具有其之印刷電路板
US20200072873A1 (en) Manufacturing method of a multi-layer for a probe card
CN110531125B (zh) 空间转换器、探针卡及其制造方法
US11183482B2 (en) Shift control method in manufacture of semiconductor device
US7975380B2 (en) Method of fabricating a probe card
CN101447471B (zh) 用于半导体封装的基板及使用该基板的半导体封装
US20160247773A1 (en) Method for fabricating package structure
TWI680705B (zh) 多晶粒測試介面模組及其製造方法
TW201635869A (zh) 具有預先定義貫孔圖案之電子封裝以及其製造和使用方法
US20050001299A1 (en) Substrate for semiconductor package wire bonding method using thereof
KR20200111369A (ko) 잔여 테스트 패턴을 포함하는 반도체 장치
KR100755353B1 (ko) 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법
US7105923B2 (en) Device and method for including passive components in a chip scale package
US20060131744A1 (en) Method and apparatus for providing a BGA connection having improved drop test performance
US20110254578A1 (en) Space transformer comprising an isolation resistor for a probe card, and method for manufacturing same
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20131008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140929