KR102256591B1 - 고효율 발광 장치 - Google Patents

고효율 발광 장치 Download PDF

Info

Publication number
KR102256591B1
KR102256591B1 KR1020140149855A KR20140149855A KR102256591B1 KR 102256591 B1 KR102256591 B1 KR 102256591B1 KR 1020140149855 A KR1020140149855 A KR 1020140149855A KR 20140149855 A KR20140149855 A KR 20140149855A KR 102256591 B1 KR102256591 B1 KR 102256591B1
Authority
KR
South Korea
Prior art keywords
pad
electrode
pad electrode
groove
type semiconductor
Prior art date
Application number
KR1020140149855A
Other languages
English (en)
Other versions
KR20160053138A (ko
Inventor
윤여진
이정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020140149855A priority Critical patent/KR102256591B1/ko
Priority to US15/523,037 priority patent/US10103305B2/en
Priority to PCT/KR2015/010977 priority patent/WO2016068533A2/ko
Priority to DE112015004919.3T priority patent/DE112015004919T5/de
Priority to CN201510732525.9A priority patent/CN105576110B/zh
Publication of KR20160053138A publication Critical patent/KR20160053138A/ko
Application granted granted Critical
Publication of KR102256591B1 publication Critical patent/KR102256591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

본 발명의 실시예들에 따른 고효율 발광 장치는 제1 도전형 반도체층 및 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층을 포함하는 질화물계 반도체 적층, 제1 도전형 반도체층과 전기적으로 접속된 제1 전극 및 제2 도전형 반도체층 상에 위치하며,제2 도전형 반도체층과 전기적으로 접속된 제2 전극, 제1 전극 및 제2 전극과 각각 전기적으로 접속하는 제1 패드 전극 및 제2 패드 전극, 제1 패드 전극 및 제2 패드 전극과 각각 전기적으로 접속하는 제1 접속 패드 및 제2 접속 패드를 포함하는 기판, 및 제1 패드 전극과 제1 접속 패드 사이 및 제2 패드 전극과 제2 접속 패드 사이에 위치하는 솔더를 포함하고, 제1 패드 전극은 제1 접속 패드에 대향하여 배치되고,제2 패드 전극은 제2 접속 패드에 대향하여 배치되며,서로 대향하는 제1 패드 전극 및 제1 접속 패드 중 적어도 하나 또는 서로 대향하는 제2 패드 전극 및 제2 접속 패드 중 적어도 하나는 서로 대향하는 면에 형성된 적어도 하나의 홈부를 포함하며,솔더의 적어도 일부는 홈부 내에 배치될 수 있다.

Description

고효율 발광 장치{HIGH EFFICIENCY LIGHT EMITTI NG DEVICE}
본 발명은 고효율 발광 장치에 관한 것으로, 특히, 발광 다이오드의 패드 전극을 솔더를 이용하여 기판 상의 접속 패드에 본딩하는 발광 장치에 관한 것이다.
발광 다이오드(LED) 칩은 전기적 에너지를 광으로 변환하는 고체 상태 소자이며, 일반적으로 반대 도전형 불순물로 도핑된 반도체층들 사이에 개재된 하나 이상의 반도체 재료의 활성층을 포함한다. 바이어스가 이 도핑 층들을 가로질러 인가되는 경우, 전자와 정공이 활성층에 주입되고, 재결합하여 광이 발생한다.
발광 다이오드 칩은 접속 패드가 인쇄된 기판에 실장되어 모듈 형태로 사용될 수 있다. 일반적으로, 발광 다이오드 칩의 패드 전극들이 기판에 형성된 접속 패드에 솔더를 이용하여 실장된다. 이 때, 용융된 솔더가 발광 다이오드 칩의 측면을 따라 올라 반도체층들의 측면과 접촉하는 경우가 발생한다. 이 경우, 솔더가 반도체층 내로 확산될 수 있어서 전기적 불량이 발생할 수 있다. 또한, 반도체층의 측면을 통해 방출되는 광이 솔더에 의해 흡수되어 발광 장치의 발광 효율이 떨어진다.
솔더가 반도체층들의 측면을 통해 칩 내로 확산되는 것을 방지하기 위해 칩의 측면에 확산방지층을 형성하는 것을 고려할 수 있으나, 발광 장치를 제조하는 공정이 복잡해지는 문제가 있다. 또한, 확산방지층을 형성한다고 해도, 반도체층들의 측면으로 방출되는 광이 솔더에 의해 흡수되는 것을 방지할 수 없다.
본 발명이 해결하고자 하는 과제는, 솔더가 반도체층들 내로 확산되는 것을 방지하여, 신뢰성이 향상된 발광 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반도체층들의 측면을 통해 방출되는 광이 솔더에 의해 흡수되는 것을 방지할 수 있는 발광 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 장치는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 질화물계 반도체 적층, 상기 제1 도전형 반도체층과 전기적으로 접속된 제1 전극 및 상기 제2 도전형 반도체층 상에 위치하며, 상기 제2 도전형 반도체층과 전기적으로 접속된 제2 전극, 상기 제1 전극 및 상기 제2 전극과 각각 전기적으로 접속하는 제1 패드 전극 및 제2 패드 전극, 상기 제1 패드 전극 및 상기 제2 패드 전극과 각각 전기적으로 접속하는 제1 접속 패드 및 제2 접속 패드를 포함하는 기판, 및 상기 제1 패드 전극과 상기 제1 접속 패드 사이 및 상기 제2 패드 전극과 상기 제2 접속 패드 사이에 위치하는 솔더를 포함한다. 나아가, 상기 제1 패드 전극은 상기 제1 접속 패드에 대향하여 배치되고, 상기 제2 패드 전극은 상기 제2 접속 패드에 대향하여 배치되며, 서로 대향하는 상기 제1 패드 전극 및 상기 제1 접속 패드 중 적어도 하나 또는 서로 대향하는 상기 제2 패드 전극 및 상기 제2 접속 패드 중 적어도 하나는 서로 대향하는 면에 형성된 적어도 하나의 홈부를 포함한다. 한편 상기 솔더의 적어도 일부는 상기 홈부 내에 배치될 수 있다. 이를 통해, 상기 솔더의 일부가 상기 홈부를 채우게 되어, 기존 솔더양과 동일한 양의 솔더가 사용되더라도, 솔더가 상기 질화물계 반도체 적층, 제1 전극, 및 제2 전극을 포함하는 발광 구조체의 측면을 따라 올라가는 것을 방지할 수 있다. 따라서, 솔더가 상기 발광 구조체로 확산되는 것이 방지될 수 있고, 상기 홈부의 솔더에 의해 상기 패드 전극의 접착력이 개선될 수 있어서, 발광 장치의 신뢰성이 향상될 수 있다. 또한, 솔더가 발광 구조체의 측면을 통해 방출되는 광을 흡수하지 않아, 발광 장치의 발광 효율이 향상될 수 있다.
상기 홈부는 상기 제1 패드 전극 및 제2 패드 전극 중 적어도 하나에 형성된 패드 전극 홈부를 포함하고, 상기 패드 전극 홈부는 상기 제1 전극과 상기 제1 패드 전극이 접하는 영역 또는 상기 제2 전극과 상기 제2 패드 전극이 접하는 영역과 상하 방향으로 중첩되지 않도록 배치될 수 있다. 이 경우, 상기 패드 전극 홈부를 채우는 솔더와 상기 제1 전극 또는 제2 전극 사이의 간격이 충분히 크기 때문에, 상기 패드 전극으로 확산된 솔더가 상기 발광 구조체로까지 확산되는 것이 방지될 수 있다.
상기 패드 전극 홈부의 깊이는 패드 전극 홈부가 형성된 패드 전극의 두께보다 작을 수 있다. 따라서, 솔더와 상기 발광 구조체 사이에 배치된 패드 전극에 의해 솔더가 상기 발광 구조체로 확산되는 것이 방지될 수 있다.
상기 발광 장치는 제1 전극 상에 위치하고, 상기 제1 전극과 상기 제2 패드를 절연시키는 상부 절연층을 더 포함하며, 상기 패드 전극 홈부는 상기 패드 전극 홈부가 형성된 패드 전극을 관통하여 상기 상부 절연층을 노출시킬 수 있다. 이를 통해, 상기 패드 전극과 상기 접속 패드 사이의 솔더의 일부가 상기 패드 전극 홈부를 채우게 되어, 기존 솔더양과 동일한 양의 솔더가 사용되더라도, 솔더가 상기 발광 구조체의 측면을 따라 올라가는 것을 방지할 수 있다.
상기 상부 절연층은 제2 도전형 반도체층 상부에 위치하는 평탄한 영역 및 제2 도전형 반도체층 측면에 위치하는 단차진 영역을 포함하며, 상기 패드 전극 홈부는 상기 상부 절연층의 단차진 영역과 상하 방향으로 중첩되지 않도록 배치될 수 있다. 이 경우, 상기 상부 절연층의 단차에 형성된 크랙(crack)을 통해 솔더가 상기 발광 구조체로 확산되는 것이 방지될 수 있다.
상기 홈부는 상기 제1 패드 전극 및 제2 패드 전극 중 적어도 하나에 형성된 패드 전극 홈부를 포함하고, 상기 패드 전극 홈부로부터 상기 패드 전극 홈부가 형성된 패드 전극의 일 측면까지의 최단 거리는 10 내지 40㎛ 일 수 있다. 이 경우, 상기 패드 전극의 측면에 분포되는 전극의 양이 최소화될 수 있으므로, 솔더가 발광 구조체와 접하는 것을 방지할 수 있다. 또한, 상기 패드 전극의 일 측면은 상기 발광 장치의 측면에 인접한 측면일 수 있다. 이를 통해, 기존에 상기 발광 구조체의 측면과 접하던 솔더가 효과적으로 패드 전극 홈부에 채워질 수 있다.
상기 홈부는 상기 제1 패드 전극 및 제2 패드 전극 상에 다각형 형태로 배치된 패드 전극 홈부를 포함할 수 있다. 또한, 상기 홈부는 상기 제1 패드 전극 및 제2 패드 전극 상에 원형 형태로 배치될 수 있다.
상기 홈부는 상기 제1 패드 전극 및 제2 패드 전극에 포함된 패드 전극 홈부, 및 상기 제1 접속 패드 및 제2 접속 패드에 포함된 접속 패드 홈부를 포함하고, 상기 패드 전극 홈부와 상기 접속 패드 홈부는 서로 중첩되지 않을 수 있다. 이 경우, 상기 패드 전극과 상기 접속 패드 사이의 솔더가 한쪽으로만 치우치는 것이 방지되어, 상기 발광 구조체가 기울어 상기 발광 장치의 발광 효율 및 신뢰성이 저하되는 것이 방지될 수 있다.
상기 패드 전극 홈부는 상기 제1 및 제2 패드 전극 상에 수평 방향의 요철을 포함하는 형태로 배치되며, 상기 접속 패드 홈부는 상기 제1 및 제2 접속 패드 상에 상기 패드 전극 홈부의 요철과 맞물리도록 요철을 포함하는 형태로 배치될 수 있다. 이 경우, 상기 패드 전극과 상기 접속 패드 사이의 솔더가 한쪽으로만 치우치는 것이 방지되어, 발광 구조체가 한쪽으로 기울지 않아, 상기 발광 장치의 발광 효율 및 신뢰성이 저하되는 것이 방지될 수 있다. 또한, 다양한 방향에서 상기 패드 전극의 접착력이 개선되어, 발광 장치의 신뢰성이 향상될 수 있다.
상기 홈부는 상기 제1 및 제2 접속 패드 상에 다각형 형태로 배치된 접속 패드 홈부들을 포함할 수 있다. 또한, 상기 제2홈부는 상기 제1 및 제2 접속 패드 상에 원형 형태로 배치된 접속 패드 홈부들을 포함할 수 있다.
본 발명의 실시예들에 따르면, 솔더가 발광 구조체의 측면을 따라 올라가는 것을 방지함으로써, 솔더가 발광 구조체로 확산되는 것이 방지되어, 발광 장치의 신뢰성이 향상될 수 있다. 또한, 솔더가 발광 구조체의 측면을 통해 방출되는 광을 흡수하지 않아 발광 장치의 발광 효율이 향상될 수 있다. 또한, 패드 전극의 접착력이 개선되어, 발광 장치의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 장치를 설명하기 위한 평면도들로서, (a)는 발광 다이오드 칩의 평면도를 (b)는 발광 다이오드 칩이 실장될 기판의 평면도를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 발광 장치를 설명하기 위한 단면도로서, 솔더에 의해 도 1a의 발광 다이오드 칩이 도 1b의 기판에 실장된 상태에서 도 1a 및 도 1b의 절취선 A-A'를 따라 취해진 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 평면도들로서, (a)는 발광 다이오드 칩의 평면도를 (b)는 발광 다이오드 칩이 실장될 기판의 평면도를 나타낸다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 단면도로서, 솔더에 의해 도 3a의 발광 다이오드 칩이 도 3b의 기판에 실장된 상태에서 도 3a 및 도 3b의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 평면도이다.
도 6, 도 7 및 도 8 은 각각 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 평면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 장치를 설명하기 위한 평면도들로서, (a)는 발광 다이오드 칩의 평면도를 (b)는 발광 다이오드 칩이 실장될 기판의 평면도를 나타낸다. 한편, 도 2는 본 발명의 일 실시예에 따른 발광 장치를 설명하기 위한 단면도로서, 솔더에 의해 도 1a의 발광 다이오드 칩이 도 1b의 기판에 실장된 상태에서 도 1a 및 도 1b의 절취선 A-A'를 따라 취해진 단면도이다. 도 2에서, C 방향으로 본 평면도가 도 1a이며, D 방향으로 본 평면도가 도 1b 이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 발광 장치는 발광 구조체(W), 제1 패드 전극(200a), 제2 패드 전극(200b), 베이스(220) 및 접속 패드들(210a, 210b)을 포함하는 기판, 및 솔더(230)를 포함한다.
발광 구조체(W)는 질화물계 반도체 적층(110) , 제1 전극(140), 및 제2 전극(120)을 포함할 수 있다. 질화물계 반도체 적층(110)은 제1 도전형 반도체층(111), 제1 도전형 반도체층(111) 상에 배치된 제2 도전형 반도체층(113), 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113) 사이에 위치하는 활성층(112)을 포함할 수 있다. 도 2는 제1 도전형 반도체층(111) 상에 성장 기판(100)을 도시하고 있지만, 성장 기판(100)은 생략될 수 있다.
제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(111)은 n형 불순물(예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(113)은 p형 불순물(예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수 있다.
활성층(112)은 다중양자우물구조(MQM)를 포함할 수 있다. 질화물계 반도체 적층(110)에 순방향 바이어스가 가해지면 활성층(112)에서 전자와 정공이 결합하면서 빛을 방출하게 된다. 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)은 금속유기화학기상증착(MOCVD) 또는 분자선에피택시(MBE) 등의 기술을 이용하여 성장 기판(100) 상에 성장될 수 있다.
질화물계 반도체 적층(110)은 이에 한정되는 것은 아니나, 도 1 및 도 2를 참조하여 다음과 같은 구성을 가질 수 있다. 질화물계 반도체 적층(110)은 제1 도전형 반도체층(111)을 부분적으로 노출시키는 노출 영역(e)을 포함할 수 있으며, 노출 영역(e)을 통해 제1 도전형 반도체층(111)과 제1 전극(140)이 전기적으로 접속될 수 있다. 노출 영역(e)의 위치, 형태, 및 개수에 따라 전류 분산 효율 및 발광 장치의 발광 패턴이 조절될 수 있다. 노출 영역(e)은 사진 및 식각 기술을 이용하여 형성될 수 있다. 예를 들어, 포토레지스트를 이용하여 식각 영역을 정의하고, ICP와 같은 건식 식각을 이용하여 제2 도전형 반도체층(113)과 활성층(112)를 식각함으로써 노출 영역(e)이 형성될 수 있다.
이에 한정되는 것은 아니지만, 도 1a 및 도 2는 노출 영역(e)이 활성층(112) 및 제2 도전형 반도체층(113)을 관통하는 홀 형태로 형성된 예를 보여준다. 홀을 통해 제1 도전형 반도체층(111)과 제1 전극(140)이 전기적으로 접속된다. 홀은 도시된 바와 같이 규칙적으로 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 홀의 위치, 형태, 및 개수에 따라 전류 분산 효율 및 발광 장치의 발광 패턴이 조절될 수 있다.
제2 전극(120)은 제2 도전형 반도체층(113) 상에 위치하며, 제2 도전형 반도체층(113)과 전기적으로 접속될 수 있다. 제2 전극(120)은 반사 금속층(121)을 포함하며, 나아가 장벽 금속층(122)을 포함할 수 있으며, 장벽 금속층(122)은 반사 금속층(121)의 상면 및 측면을 덮을 수 있다. 예컨대, 반사 금속층(121)의 패턴을 형성하고, 그 위에 장벽 금속층(122)을 형성함으로써, 장벽 금속층(122)이 반사 금속층(121)의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사 금속층(121)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성될 수 있다. 한편, 장벽 금속층(122)은 Ni, Cr, Ti, Pt 또는 그 복합층으로 형성될 수 있으며, 반사 금속층(121)의 금속 물질이 확산되거나 오염되는 것을 방지한다. 또한, 제2 전극(120)은 ITO(Indium tin oxide)를 포함할 수 있다. ITO는 광투과율이 높은 금속 산화물로 이루어져서, 제2 전극(120)에 의한 광의 흡수를 억제하여 발광 효율을 향상시킬 수 있다.
제1 전극(140)은 제1 도전형 반도체층(111)에 전기적으로 접속될 수 있다. 제1 전극(140)은 질화물계 반도체 적층(110)을 덮을 수 있다. 또한, 제1 전극(140)은 제2 전극(120)을 노출시키는 개구부(140b)를 가질 수 있다. 제1 전극(140)은 개구부(140b)를 제외한 성장 기판(100)의 거의 전 영역 상부에 형성될 수 있다. 따라서, 제1 전극(140)을 통해 전류가 성장 기판(100)의 거의 전 영역 상부에 쉽게 분산될 수 있다. 제1 전극(140)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 전극(140)은 예컨대, Ti/Al/Ti/Ni/Au 의 다층 구조를 가질 수 있다. 제1 전극(140)은 질화물계 반도체 적층(110) 상에 금속 물질을 증착하고, 이를 패터닝하여 형성될 수 있다.
본 실시예에 따른 발광 장치는 하부 절연층(130)을 더 포함할 수 있다. 하부 절연층(130)은 질화물계 반도체 적층(110)의 상면 및 제2 전극(120)의 상면과 측면을 덮으며, 상기 질화물계 반도체 적층(110)과 상기 제1 전극(140) 사이에 위치하여 제1 전극(140)을 상기 제2 전극(120)으로부터 절연시킬 수 있다. 하부 절연층(130)은 특정 영역에서 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113)에 전기적 접속을 허용하기 위한 개구부(130a, 130b)를 갖는다. 예컨대, 하부 절연층(130)은 제1 도전형 반도체층(111)을 노출시키는 개구부(130a)와 제2 전극(120)을 노출시키는 개구부(130b)를 가질 수 있다. 하부 절연층(130)의 개구부(130b)는 제1 전극(140)의 개구부(140b)에 비해 상대적으로 좁은 면적을 가질 수 있다. 하부 절연층(130)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 하부 절연층(130)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가 하부 절연층(130)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)를 포함할 수 있다. 예컨대, SiO2/TiO2 나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다.
본 실시예에 따른 발광 장치는 상부 절연층(150)을 더 포함할 수 있다. 상부 절연층(150)은 제1 전극(140)의 일부를 덮을 수 있다. 상부 절연층(150)은 제1 전극(140)을 노출시키는 개구부(150a) 및 제2 전극(120)을 노출시키는 개구부(150b)를 가질 수 있다. 상부 절연층(150)의 개구부(150b)는 제1 전극(140)의 개구부(140b) 및 하부 절연층(130)의 개구부(130b)에 비해 상대적으로 더 좁은 면적을 가질 수 있다. 이에 따라, 제1 전극(140)의 개구부(140b)의 측벽 뿐만 아니라 하부 절연층(130)의 개구부(130b)의 측벽들도 상부 절연층(150) 에 의해 덮일 수 있다. 이 경우, 제2 전극(120)을 습기 등으로부터 더 효과적으로 보호할 수 있다. 구체적으로, 제2 전극(120)이 장벽 금속층을 포함하지 않더라도 외부의 습기가 제2 전극(120)의 반사 금속층으로 침투하는 것을 방지할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 상부 절연층(150)의 개구부(150b)가 하부 절연층(130)의 개구부(130b)에 비해 상대적으로 더 넓은 면적을 가질 수도 있다. 상부 절연층(150)은 제1 전극(140) 상에 산화물 절연층, 질화물 절연층 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 증착 및 패터닝하여 형성할 수 있다.
본 실시예에 따른 발광 장치는 제1 전극(140) 및 제2 전극(120)과 각각 전기적으로 접속하는 제1 패드 전극(200a) 및 제2 패드 전극(200b)을 포함할 수 있다. 이에 한정되는 것은 아니지만, 도 2 를 참조하면, 제1 패드 전극(200a)은 상부 절연층(150)의 개구부(150a)를 통해 제1 전극(140)과 접속하고, 제2 패드 전극(200b)은 상부 절연층(150)의 개구부(150b)를 통해 제2 전극(120)에 접속될 수 있다. 제1 패드 전극(200a) 및 제2 패드 전극(200b)은 제1 전극(140) 및 제2 전극(120)을 기판에 효과적으로 접속시키는 역할을 할 수 있다. 제1 패드 전극(200a) 및 제2 패드 전극(200b)은 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 제1 패드 전극(200a) 및 제2 패드 전극(200b)은 예컨대 Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다.
기판은 제1 패드 전극(200a)과 전기적으로 접속하는 제1 접속 패드(210a) 및 제2 패드 전극(200b)과 전기적으로 접속하는 제2 접속 패드(210b)를 포함할 수 있다. 이에 한정되는 것은 아니지만, 제1 접속 패드(210a) 및 제2 접속 패드(210b)는 기판의 베이스(220) 상에 배치될 수 있다. 접속 패드(210a, 210b)는 전기 전도성이 높은 물질을 포함할 수 있으며, 예를 들어, Cu, Au, Ag, Pt, Al 등의 물질을 포함할 수 있다. 기판의 베이스(220)는 세라믹 물질을 포함할 수 있으며, 발광 장치의 방열 특성을 높이기 위해 금속 물질을 포함할 수 있다.
솔더(230)는 제1 패드 전극(200a)과 제1 접속 패드(210a), 제2 패드 전극(200b)과 제2 접속 패드(210b)를 전기적으로 접속시키는 역할을 할 수 있다. 솔더(230)는 Ag, Cu, Au, Al 등의 물질을 포함할 수 있다. 접속 패드(210a, 210b) 상에 솔더(230)를 프린팅 또는 토출한 뒤, 패드 전극(200a, 200b)을 올린 다음 솔더(230)가 녹는 온도까지 열을 가하여 패드 전극(200a, 200b)과 접속 패드(210a, 210b)를 전기적으로 접속시킬 수 있다. 이 때, 솔더(230)의 적어도 일부는 후술하는 홈부(h) 내에 배치될 수 있다. 솔더(230)는 도 2에 도시된 바와 같이 홈부(h) 전체를 채울 수 있으나, 이에 한정되는 것은 아니다. 일부 실시예에 따라서는 솔더(230)가 홈부(h)의 일부만을 채울 수 있다. 이는 솔더(230)가 접촉하는 물질의 물성에 따라 솔더(230) 내부에 부분적인 보이드가 형성되는 것이 원인일 수 있다.
상기 제1 패드 전극(200a)은 상기 제1 접속 패드(210a)에 대향하여 배치되고, 상기 제2 패드 전극(200b)은 상기 제2 접속 패드(210b)에 대향하여 배치된다. 한편, 도 2에 도시한 바와 같이, 홈부(h1) 및 홈부(h2)가 각각 패드 전극들(200a, 200b) 및 접속 패드들(210a, 210b)에 형성될 수 있으나, 본 발명은 이에 한정되는 것은 아니다. 서로 대향하는 상기 제1 패드 전극(200a) 및 상기 제1 접속 패드(210b) 중 적어도 하나 또는 서로 대향하는 상기 제2 패드 전극(200a) 및 상기 제2 접속 패드(210b) 중 적어도 하나가 서로 대향하는 면에 형성된 적어도 하나의 홈부(h)를 포함할 수 있다. 나아가 상기 솔더(230)의 적어도 일부는 상기 홈부(h) 내에 배치될 수 있다. 이를 통해, 기존 솔더(230)양과 동일한 양의 솔더(230)가 사용되더라도, 솔더(230)가 발광 구조체(W)의 측면을 따라 올라가는 것을 방지하여 솔더(230)가 발광 구조체(W)의 측면과 접하지 않게 할 수 있다. 따라서, 솔더(230)가 발광 구조체(W)로 확산되는 것이 방지될 수 있고, 홈부(h)의 솔더에 의해 패드 전극(200a, 200b)의 접착력이 개선될 수 있어서, 발광 장치의 신뢰성이 향상될 수 있다. 또한, 솔더가 발광 구조체(W)의 측면을 통해 방출되는 광을 흡수하지 않아, 발광 장치의 발광 효율이 향상될 수 있다. 홈부(h)는 예컨데 마스크를 이용한 리프트 오프 기술 또는 식각 기술을 사용하여 형성될 수 있다.
홈부(h)는 패드 전극(200a, 200b)에 포함된 패드 전극 홈부(h1)를 포함할 수 있다. 패드 전극 홈부(h1)는 제1 전극(140)과 제1 패드 전극(200a)이 접하는 영역 또는 제2 전극(120)과 제2 패드 전극(200b)이 접하는 영역과 상하 방향으로 중첩되지 않도록 배치될 수 있다. 이 경우, 상기 패드 전극 홈부(h1)를 채우는 솔더(230)와 상기 제1 전극 또는 제2 전극 사이의 간격이 충분히 크기 때문에, 상기 패드 전극(200a, 200b)으로 확산된 솔더(230)가 상기 발광 구조체(W)로까지 확산되는 것이 방지될 수 있다.
도 2 를 참조하면, 패드 전극 홈부(h1)의 깊이는 패드 전극 홈부(h1)가 형성된 패드 전극(200a, 200b)의 두께보다 작을 수 있다. 예를 들어, 패드 전극(200a, 200b)은 5㎛ 정도일 수 있으며, 패드 전극 홈부(h1)의 깊이는 5㎛ 이하일 수 있다. 상기 깊이를 가지는 패드 전극 홈부(h1)는 1차적으로 패드 전극 홈부(h1)의 바닥면 높이에 해당하는 패드 전극(200a, 200b)을 증착시킨 뒤, 이후 마스크를 이용한 리프트 오프 기술을 사용하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 패드 전극 홈부(h1)의 깊이가 패드 전극(200a, 200b)의 두께보다 작은 경우, 솔더(230)와 상기 발광 구조체(W) 사이에 배치된 패드 전극(200a, 200b)에 의해 솔더(230)가 상기 발광 구조체(W)로 확산되는 것이 방지될 수 있다.
도 1 의 (a)를 참조하면, 패드 전극 홈부(h1)로부터 상기 패드 전극 홈부(h1)가 형성된 패드 전극(200a, 200b)의 일 측면까지의 최단 거리(L)는 10 내지 40㎛ 일 수 있다. 이 경우, 패드 전극(200a, 200b)의 일 측면과 인접한 솔더(230)들이 패드 전극 홈부(h1)에 채워지게 된다. 따라서, 상기 패드 전극(200a, 200b)의 측면에 분포되는 솔더(230)의 양이 최소화될 수 있으므로, 솔더(230)가 발광 구조체(W)와 접하는 것이 방지될 수 있다. 최단 거리(L)는 패드 전극(200a, 200b)의 일 측면 중 발광 장치의 측면과 인접한 측면과 패드 전극 홈부(h1) 간의 거리 중 최단 거리를 의미할 수 있다. 이를 통해, 솔더(230)가 효과적으로 패드 전극 홈부(h1)에 채워질 수 있으므로, 솔더(230)가 발광 구조체(W)의 측면과 접하는 것이 방지될 수 있다.
도 1b 및 도 2를 참조하면, 홈부(h)는 제1 접속 패드(210a) 및 제2 접속 패드(210b)에 포함된 접속 패드 홈부(h2)를 포함할 수 있으며, 패드 전극 홈부(h1)와 접속 패드 홈부(h2)는 서로 중첩되지 않을 수 있다. 이 경우, 상기 패드 전극(200a, 200b)과 상기 접속 패드(210a, 210b) 사이의 솔더(230)가 한쪽으로만 치우치는 것이 방지되어, 상기 발광 구조체(W)가 기울어 상기 발광 장치의 발광 효율 및 신뢰성이 저하되는 것이 방지될 수 있다. 도시된 것처럼, 패드 전극 홈부(h1)와 패드 전극(200a, 200b)의 일 측면 중 발광 구조체(W)의 측면과 인접한 측면 간의 거리가 접속 패드 홈부(h2)와 접속 패드(210a, 210b)의 일 측면 중 발광 구조체(W)의 측면과 인접한 측면 간의 거리보다 짧을 수 있으나, 이에 한정된 것은 아니다. 그와 반대로 패드 전극 홈부(h1)와 접속 패드 홈부(h2)가 형성될 수도 있다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 평면도들로서, (a)는 발광 다이오드 칩의 평면도를 (b)는 발광 다이오드 칩이 실장될 기판의 평면도를 나타낸다. 한편, 도 4는 본 발명의 일 실시예에 따른 발광 장치를 설명하기 위한 단면도로서, 솔더에 의해 도 3a의 발광 다이오드 칩이 도 3b의 기판에 실장된 상태에서 도 3a 및 도 3b의 절취선 A-B-B'-A'를 따라 취해진 단면도이다. 도 4에서, C 방향으로 본 평면도가 도 3a이며, D 방향으로 본 평면도가 도 3b 이다.
도 3 및 도 4의 발광 장치는 도 1 및 도 2를 참조하여 설명한 발광 장치와 유사하나, 발광 구조체(W)가 메사(M)를 가지며, 노출 영역(e)이 홀 형태가 아닌 점에서 차이가 있다. 발광 구조체(W)는 활성층(112) 및 제2 도전형 반도체층(113)을 포함하는 적어도 하나의 메사(M) 및 메사(M)의 측면에 인접하여 위치하여 제1 도전형 반도체층(111)을 노출시키는 노출 영역(e)을 포함할 수 있으며, 노출 영역(e)을 통해 제1 도전형 반도체층(111)과 제1 전극(140)이 전기적으로 접속할 수 있다. 메사(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있으며, 경사진 메사(M)의 측면은 활성층(112)에서 생성된 광의 추출 효율을 향상시킬 수 있다. 메사(M) 및 노출 영역(e)의 위치, 형태, 및 개수에 따라 전류 분산 효율 및 발광 장치의 발광 패턴이 조절될 수 있다.
도 5는 본 발명의 또 다른 실시예들에 따른 발광 장치를 설명하기 위한 도면이다. 본 발명의 일 실시예에 따른 발광 장치는, 도 2와 유사하나, 패드 전극 홈부(h1)가 상기 패드 전극 홈부(h1)가 형성된 패드 전극(200a, 200b)을 관통하여 상부 절연층(150)을 노출시키는 점에서 차이가 있다. 이 경우, 도 1 및 도 2를 통해 설명한 발광 장치에 비해 더 많은 솔더(230)가 홈부(h)를 채울 수 있다. 따라서, 솔더(230)가 더 효과적으로 상기 발광 구조체(W)의 측면과 접하지 않을 수 있다.
또한, 도 5를 참조하여 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하면, 상부 절연층(150)은 제2 도전형 반도체층(113) 상부에 위치하는 평탄한 영역 및 제2 도전형 반도체층(113)의 측면에 위치하는 단차진 영역을 포함하며, 패드 전극 홈부(h1)는 상부 절연층(150)의 단차진 영역과 상하 방향으로 중첩되지 않도록 배치될 수 있다. 노출 영역(e)을 형성하기 위해 활성층(112)과 제2 도전형 반도체층(113)에 단차가 형성되며, 제2 도전형 반도체층(113)의 일부 영역에 제2 전극(120)이 형성되어 제2 도전형 반도체층(113)과 제2 전극(120) 간에 단차가 발생하게 된다. 따라서, 상부 절연층(150)은 제1 전극(140) 상에 형성되면서, 활성층(112)의 측면, 제2 도전형 반도체층(113)의 측면, 제2 전극(120)의 측면을 포함하는 영역 상에서 단차를 갖게 된다. 상부 절연층(150)의 단차진 영역은 제1 전극(140)의 측면 상에 형성되므로, 단차가 없는 상부 절연층(150)의 다른 영역에 비해 두께가 일정하지 않으며, 크랙(crack)이 발생하기 쉽다. 따라서, 패드 전극 홈부(h1)가 상부 절연층(150)의 단차진 영역과 상하 방향으로 중첩되지 않는 구성을 통해, 상부 절연층(150)의 단차에 형성된 크랙(crack)을 통해 솔더(230)가 발광 구조체(W)로 확산되는 것이 방지될 수 있다.
도 6, 도 7 및 도 8은 본 발명의 또 다른 실시예들에 따른 발광 장치들의 발광 구조체(W)와 패드 전극(200a, 200b)을 도시하고 있다. 도 6, 도 7 및 도 8 은 각각의 패드 전극 홈부(h1)들은 다양한 형태로 패드 전극(200a, 200b) 상에 배치될 수 있음을 나타내며, 접속 패드(210a, 210b)에 포함되는 접속 패드 홈부(h2)들의 형태도 패드 전극(200a, 200b) 상에 점선을 통해 설명된다. 패드 전극 홈부(h1) 및 접속 패드 홈부(h2)는 도 6, 도 7 및 도 8 의 형태에 한정되는 것은 아니다. 또한, 패드 전극 홈부(h1) 및 접속 패드 홈부(h2)가 반드시 동일한 형태를 가져야 하는 것은 아니다.
도 6a를 참조하면, 본 발명의 또 다른 실시예에 따르면, 도 1을 통해 설명한 발광 장치의 발광 구조체(W)와 패드 전극(200a, 200b)과 동일하며, 홈부(h)는 제1 패드 전극(200a) 및 제2 패드 전극(200b) 상에 사각형 형태로 배치된 패드 전극 홈부(h1)를 포함할 수 있다. 이에 한정되는 것은 아니지만, 홈부(h)는 제1 접속 패드(210a) 및 제2 접속 패드(210b) 상에 사각형 형태로 배치된 접속 패드 홈부(h2)를 포함할 수 있다.
도 6b를 참조하면, 본 발명의 또 다른 실시예에 따르면, 홈부(h)는 제1 패드 전극(200a) 및 제2 패드 전극(200b) 상에 다각형 형태로 배치된 패드 전극 홈부(h1)를 포함할 수 있다. 이에 한정되는 것은 아니지만, 홈부(h)는 제1 접속 패드(210a) 및 제2 접속 패드(210b) 상에 다각형 형태로 배치된 접속 패드 홈부(h2)를 포함할 수 있다. 다각형의 형태에 따라, 홈부(h)에 채워지는 솔더(230)의 양이 조절될 수 있다.
도 7a를 참조하면, 본 발명의 또 다른 실시예에 따르면, 홈부(h)는 패드 전극(200a, 200b)과 접속 패드(210a, 210b) 상에 각각 복수로 형성될 수 있다. 홈부(h)의 개수에 따라 홈부(h)에 채워지는 솔더(230)의 양이 조절될 수 있다.
도 7b를 참조하면, 본 발명의 또 다른 실시예에 따르면, 홈부(h)는 제1 패드 전극(200a) 및 제2 패드 전극(200b) 상에 원형 형태로 배치된 패드 전극 홈부(h1)를 포함할 수 있다. 이에 한정되는 것은 아니지만, 홈부(h)는 제1 접속 패드(210a) 및 제2 접속 패드(210b) 상에 원형 형태로 배치된 접속 패드 홈부(h2)를 포함할 수 있다. 원형의 크기 및 배치에 따라, 홈부(h)에 채워지는 솔더(230)의 양이 조절될 수 있다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따르면, 패드 전극 홈부(h1)는 제1 패드 전극(200a) 및 제2 패드 전극(200b) 상에 수평 방향의 요철을 포함하는 형태로 배치되며, 접속 패드 홈부(h2)는 제1 접속 패드(210a) 및 제2 접속 패드(210b) 상에 패드 전극 홈부(h1)의 요철과 맞물리도록 요철을 포함하는 형태로 배치될 수 있다. 예를 들어, 패드 전극 홈부(h1)의 요부 상에 접속 패드 홈부(h2)의 철부가 배치될 수 있으며, 그 반대일 수도 있다. 이 경우, 패드 전극(200a, 200b)과 접속 패드(210a, 210b) 사이의 솔더(230)가 한쪽으로만 치우치는 것이 방지되어, 발광 구조체(W)가 기울어 발광 장치의 발광 효율 및 신뢰성이 저하되는 것이 방지될 수 있다. 또한, 다양한 방향에서 패드 전극(200a, 200b)의 접착력이 개선되어, 발광 장치의 신뢰성이 향상될 수 있다.

Claims (13)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 질화물계 반도체 적층;
    상기 제1 도전형 반도체층과 전기적으로 접속된 제1 전극 및 상기 제2 도전형 반도체층 상에 위치하며, 상기 제2 도전형 반도체층과 전기적으로 접속된 제2 전극;
    상기 제1 전극 및 상기 제2 전극과 각각 전기적으로 접속하는 제1 패드 전극 및 제2 패드 전극;
    상기 제1 패드 전극 및 상기 제2 패드 전극과 각각 전기적으로 접속하는 제1 접속 패드 및 제2 접속 패드를 포함하는 기판; 및
    상기 제1 패드 전극과 상기 제1 접속 패드 사이 및 상기 제2 패드 전극과 상기 제2 접속 패드 사이에 위치하는 솔더를 포함하고,
    상기 제1 패드 전극은 상기 제1 접속 패드에 대향하여 배치되고, 상기 제2 패드 전극은 상기 제2 접속 패드에 대향하여 배치되며,
    서로 대향하는 상기 제1 패드 전극 및 상기 제1 접속 패드 중 적어도 하나 또는 서로 대향하는 상기 제2 패드 전극 및 상기 제2 접속 패드 중 적어도 하나는 서로 대향하는 면에 형성된 적어도 하나의 홈부를 포함하며,
    상기 솔더의 적어도 일부는 상기 홈부 내에 배치되고,
    상기 홈부는 상기 제1 패드 전극 및 제2 패드 전극 중 적어도 하나에 형성된 패드 전극 홈부를 포함하고,
    상기 패드 전극 홈부는 상기 제1 전극과 상기 제1 패드 전극이 접하는 영역 또는 상기 제2 전극과 상기 제2 패드 전극이 접하는 영역과 상하 방향으로 중첩되지 않도록 배치된 발광 장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 패드 전극 홈부의 깊이는 패드 전극 홈부가 형성된 패드 전극의 두께보다 작은 발광 장치.
  4. 청구항 1에 있어서,
    상기 제1 전극 상에 위치하고, 상기 제1 전극과 상기 제2 패드 전극을 절연시키는 상부 절연층을 더 포함하며, 상기 패드 전극 홈부는 상기 패드 전극 홈부가 형성된 패드 전극을 관통하여 상기 상부 절연층을 노출시키는 발광 장치.
  5. 청구항 4에 있어서,
    상기 상부 절연층은 제2 도전형 반도체층 상부에 위치하는 평탄한 영역 및 제2 도전형 반도체층의 측면에 위치하는 단차진 영역을 포함하며,
    상기 패드 전극 홈부는 상기 상부 절연층의 단차진 영역과 상하 방향으로 중첩되지 않도록 배치된 발광 장치.
  6. 청구항 1에 있어서, 상기 홈부는 상기 제1 패드 전극 및 제2 패드 전극 중 적어도 하나에 형성된 패드 전극 홈부를 포함하고,
    상기 패드 전극 홈부로부터 상기 패드 전극 홈부가 형성된 패드 전극의 일 측면까지의 최단 거리는 10 내지 40 ㎛ 인 발광 장치.
  7. 청구항 6에 있어서,
    상기 패드 전극의 일 측면은 상기 발광 장치의 측면에 인접한 측면인 발광 장치.
  8. 청구항 1에 있어서,
    상기 홈부는 상기 제1 및 제2 패드 전극 상에 다각형 형태로 배치된 패드 전극 홈부들을 포함하는 발광 장치.
  9. 청구항 1에 있어서,
    상기 홈부는 상기 제1 및 제2 패드 전극 상에 원형 형태로 배치된 패드 전극 홈부들을 포함하는 발광 장치.
  10. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 질화물계 반도체 적층;
    상기 제1 도전형 반도체층과 전기적으로 접속된 제1 전극 및 상기 제2 도전형 반도체층 상에 위치하며, 상기 제2 도전형 반도체층과 전기적으로 접속된 제2 전극;
    상기 제1 전극 및 상기 제2 전극과 각각 전기적으로 접속하는 제1 패드 전극 및 제2 패드 전극;
    상기 제1 패드 전극 및 상기 제2 패드 전극과 각각 전기적으로 접속하는 제1 접속 패드 및 제2 접속 패드를 포함하는 기판; 및
    상기 제1 패드 전극과 상기 제1 접속 패드 사이 및 상기 제2 패드 전극과 상기 제2 접속 패드 사이에 위치하는 솔더를 포함하고,
    상기 제1 패드 전극은 상기 제1 접속 패드에 대향하여 배치되고, 상기 제2 패드 전극은 상기 제2 접속 패드에 대향하여 배치되며,
    서로 대향하는 상기 제1 패드 전극 및 상기 제1 접속 패드 중 적어도 하나 또는 서로 대향하는 상기 제2 패드 전극 및 상기 제2 접속 패드 중 적어도 하나는 서로 대향하는 면에 형성된 적어도 하나의 홈부를 포함하며,
    상기 솔더의 적어도 일부는 상기 홈부 내에 배치되고,
    상기 홈부는 상기 제1 및 제2 패드 전극에 포함된 패드 전극 홈부, 및 상기 제1 및 제2 접속 패드에 포함된 접속 패드 홈부를 포함하고,
    상기 패드 전극 홈부와 상기 접속 패드 홈부는 서로 중첩되지 않는 발광 장치.
  11. 청구항 10에 있어서,
    상기 패드 전극 홈부는 상기 제1 및 제2 패드 전극 상에 수평 방향의 요철을 포함하는 형태로 배치되며, 상기 접속 패드 홈부는 상기 제1 및 제2 접속 패드 상에 상기 패드 전극 홈부의 요철과 맞물리도록 요철을 포함하는 형태로 배치되는 발광 장치.
  12. 청구항 1에 있어서,
    상기 홈부는 상기 제1 및 제2 접속 패드 상에 다각형 형태로 배치된 접속 패드 홈부들을 포함하는 발광 장치.
  13. 청구항 1에 있어서,
    상기 홈부는 상기 제1 및 제2 접속 패드 상에 원형 형태로 배치된 접속 패드 홈부들을 포함하는 발광 장치.
KR1020140149855A 2014-10-31 2014-10-31 고효율 발광 장치 KR102256591B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140149855A KR102256591B1 (ko) 2014-10-31 2014-10-31 고효율 발광 장치
US15/523,037 US10103305B2 (en) 2014-10-31 2015-10-16 High efficiency light emitting device
PCT/KR2015/010977 WO2016068533A2 (ko) 2014-10-31 2015-10-16 고효율 발광 장치
DE112015004919.3T DE112015004919T5 (de) 2014-10-31 2015-10-16 Lichtemissionseinrichtung mit hohem Witkungsgrad
CN201510732525.9A CN105576110B (zh) 2014-10-31 2015-11-02 高效率发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140149855A KR102256591B1 (ko) 2014-10-31 2014-10-31 고효율 발광 장치

Publications (2)

Publication Number Publication Date
KR20160053138A KR20160053138A (ko) 2016-05-13
KR102256591B1 true KR102256591B1 (ko) 2021-05-27

Family

ID=55858485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140149855A KR102256591B1 (ko) 2014-10-31 2014-10-31 고효율 발광 장치

Country Status (5)

Country Link
US (1) US10103305B2 (ko)
KR (1) KR102256591B1 (ko)
CN (1) CN105576110B (ko)
DE (1) DE112015004919T5 (ko)
WO (1) WO2016068533A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847457B2 (en) 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
KR102575580B1 (ko) * 2018-08-21 2023-09-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR20200088042A (ko) * 2019-01-14 2020-07-22 서울바이오시스 주식회사 심자외선 발광 다이오드
CN115863526A (zh) * 2019-05-09 2023-03-28 群创光电股份有限公司 电子装置
US11688840B2 (en) * 2019-12-28 2023-06-27 Seoul Viosys Co., Ltd. Light emitting device and led display apparatus having the same
CN113745384B (zh) * 2020-05-29 2023-09-22 成都辰显光电有限公司 一种半导体器件、led芯片及其转移方法
USD993221S1 (en) 2021-12-24 2023-07-25 Samsung Electronics Co., Ltd. Remote control
WO2023227211A1 (en) * 2022-05-25 2023-11-30 Ams-Osram International Gmbh Optoelectronic arrangement and method for processing the same
WO2024036610A1 (zh) * 2022-08-19 2024-02-22 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043623A (ja) * 2000-07-27 2002-02-08 Nichia Chem Ind Ltd 光半導体素子とその製造方法
US20030234447A1 (en) 2002-06-24 2003-12-25 Mohammad Yunus Contact structure for reliable metallic interconnection
US20090321778A1 (en) * 2008-06-30 2009-12-31 Advanced Optoelectronic Technology, Inc. Flip-chip light emitting diode and method for fabricating the same
US20110294242A1 (en) 2009-07-20 2011-12-01 Enerlighting Corp. Flip-chip gan led fabrication method
JP2014116439A (ja) 2012-12-10 2014-06-26 Nichia Chem Ind Ltd 半導体発光素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590329A (ja) * 1991-09-27 1993-04-09 Nec Corp 半導体光素子
JP2000022300A (ja) * 1998-07-02 2000-01-21 Toshiba Corp 配線基板および電子ユニット
US7260130B2 (en) * 2003-03-31 2007-08-21 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
KR101007135B1 (ko) 2003-12-01 2011-01-10 엘지이노텍 주식회사 반도체 발광장치
CN101587932B (zh) * 2004-03-31 2011-06-01 日亚化学工业株式会社 氮化物半导体发光元件
KR100755658B1 (ko) * 2006-03-09 2007-09-04 삼성전기주식회사 발광다이오드 패키지
CN101350381B (zh) 2007-07-18 2011-03-02 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN101859733B (zh) * 2009-04-13 2012-08-08 日月光半导体制造股份有限公司 半导体封装构造、半导体封装构造用载板及其制造方法
CN101872727A (zh) * 2009-04-24 2010-10-27 国碁电子(中山)有限公司 一种芯片焊接方法及结构
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
CN102044608A (zh) * 2010-11-17 2011-05-04 重庆大学 一种倒装焊led芯片结构及其制作方法
KR20120090493A (ko) 2011-02-08 2012-08-17 서울옵토디바이스주식회사 발광 다이오드 어셈블리 및 그의 제조 방법
KR102245825B1 (ko) * 2014-09-04 2021-04-30 삼성전자주식회사 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043623A (ja) * 2000-07-27 2002-02-08 Nichia Chem Ind Ltd 光半導体素子とその製造方法
US20030234447A1 (en) 2002-06-24 2003-12-25 Mohammad Yunus Contact structure for reliable metallic interconnection
US20090321778A1 (en) * 2008-06-30 2009-12-31 Advanced Optoelectronic Technology, Inc. Flip-chip light emitting diode and method for fabricating the same
US20110294242A1 (en) 2009-07-20 2011-12-01 Enerlighting Corp. Flip-chip gan led fabrication method
JP2014116439A (ja) 2012-12-10 2014-06-26 Nichia Chem Ind Ltd 半導体発光素子

Also Published As

Publication number Publication date
WO2016068533A2 (ko) 2016-05-06
US10103305B2 (en) 2018-10-16
DE112015004919T5 (de) 2017-08-03
US20170338390A1 (en) 2017-11-23
WO2016068533A3 (ko) 2017-04-27
CN105576110B (zh) 2018-04-13
CN105576110A (zh) 2016-05-11
KR20160053138A (ko) 2016-05-13

Similar Documents

Publication Publication Date Title
KR102256591B1 (ko) 고효율 발광 장치
CN107819060B (zh) 半导体发光元件
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
KR101616552B1 (ko) 발광소자
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR101142965B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9941455B2 (en) Light emitting diode and light emitting device including the same
JP5777879B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US9728698B2 (en) Light emitting device package having improved heat dissipation efficiency
TWI569470B (zh) 發光二極體及其製造方法
KR20120107874A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR20160016361A (ko) 발광 다이오드 및 그 제조 방법
KR20140121608A (ko) 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
KR20160036862A (ko) 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
KR20160010176A (ko) 열 방출 효율이 향상된 발광 장치 및 그 제조 방법
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
KR101115570B1 (ko) 발광 소자 및 그것을 제조하는 방법
CN111490140A (zh) 发光元件
KR20120031472A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
KR101984932B1 (ko) 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈
KR20180000973A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈
KR20150041957A (ko) 장벽층을 포함하는 범프 및 이를 포함하는 발광 소자
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant