KR101616552B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR101616552B1
KR101616552B1 KR1020160005771A KR20160005771A KR101616552B1 KR 101616552 B1 KR101616552 B1 KR 101616552B1 KR 1020160005771 A KR1020160005771 A KR 1020160005771A KR 20160005771 A KR20160005771 A KR 20160005771A KR 101616552 B1 KR101616552 B1 KR 101616552B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
type semiconductor
bonding pad
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160005771A
Other languages
English (en)
Other versions
KR20160026922A (ko
Inventor
이소라
채종현
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55539146&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101616552(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20160026922A publication Critical patent/KR20160026922A/ko
Application granted granted Critical
Publication of KR101616552B1 publication Critical patent/KR101616552B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/36—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H01L33/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

발광소자가 개시된다. 발광소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 제2 도전형 반도체층 및 활성층을 관통하여 제1 도전형 반도체층을 노출시키는 영역을 포함하는 질화물계 반도체 적층; 제1 도전형 반도체층을 노출시키는 영역을 통해 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 제2 도전형 반도체층과 전기적으로 연결된 제2 전극; 및 질화물계 반도체 적층 상에 위치하며, 제1 전극 및 제2 전극 각각에 전기적으로 연결된 제1 본딩패드 및 제2 본딩패드를 포함하고, 제2 본딩패드는 2개 이상의 선 형상의 돌출부 및 돌출부들의 사이에 위치하는 비도전 영역을 포함하고, 제1 도전형 반도체층을 노출시키는 영역 중 적어도 일부는 비도전 영역의 아래에 위치한다.

Description

발광소자{LIGHT EMITTING DEVICE}
본 발명은 발광소자에 관한 것으로, 특히 본딩패드가 실장기판 상에 솔더링되는 발광소자에 있어서, 솔더링 과정에서 발생되는 보이드 발생 현상을 최소화 할 수 있는 본딩패드 형상을 갖는 발광소자에 관한 것이다.
고출력 발광소자를 얻기 위해서는 발광 효율을 높이거나, 패키지를 소형화시키거나, 열 저항을 낮추는 등의 요소를 고려하여 소자를 제작하여야 한다. 상기 조건을 만족시키기 위해서 현재 널리 사용되고 있는 것이 플립칩 방식의 발광소자이다.
플립칩 방식은 솔더 범프(solder bump)를 이용한 칩 본딩 방식을 의미하는 것으로, 기존의 와이어 본딩 방식에 비하여 본딩 길이가 거의 없기 때문에, 본딩에 의한 인덕턴스를 1/10 이하로 줄일 수 있고, 따라서 해당 방식에 의하는 경우 칩 패키지의 집적화가 가능하다.
즉, 플립칩 방식에서는 기판 쪽으로 빛을 나오게 함으로써 전극패드에서의 광 손실을 없앨 수 있으며, p층에 반사막을 증착하여 실장기판 쪽으로 진행되는 광자의 경로를 반대방향으로 바꿈으로써 추출효율을 향상시킬 수 있다. 또한 플립칩 방식에 의하면 전류확산이 개선되어 낮은 순방향 전압이 제공된다.
또한, 고출력 발광소자의 경우 주입 전류가 커질 때 많은 열이 발생하게 되는데, 열발생 영역인 활성층으로부터 방열구조까지의 거리가 가까우므로 방열이 용이하여 열저항이 크게 감소한다. 따라서 대면적 발광소자와 같은 고출력소자에서는 대부분 플립칩 방식을 채용하고 있다.
한편, 플립칩 방식이 널리 사용되고 있는 대면적 발광소자는 전류 분산을 돕기 위하여 다양한 구조가 제안되고 있는데, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되는 활성층이 2개 이상으로 분리되고, 상기 2개 이상의 활성층이 하나의 제1도전형 반도체층을 공유하는 형태도 알려져 있다.
이러한 플립칩 방식은 고온의 열원을 가하여 솔더 범프를 용융함으로써 칩의 본딩패드와 실장기판이 전기적으로 접속하도록 하는 것인데, 솔더 범프를 용융시키는 공정을 리플로우(reflow)라고 한다.
리플로우 공정 중에는 플럭스가 증발하여 용융 솔더가 응고할 때 기포가 그 내부에 갇히게 되어 보이드(void)가 발생될 수 있다. 보이드는 방열기능을 약화시키고, 칩의 본딩패드와 실장기판 간 접합불량을 일으켜 발광소자의 신뢰성을 떨어뜨리는 가장 큰 원인이 되고 있다.
따라서, 발광소자의 신뢰성을 향상시키기 위하여, 보이드 발생 현상을 최소화하기 위한 기술이 요구되는 실정이다.
본 발명과 관련하여, 대한민국 공개특허 제10-2013-0030178호(2013.03.26 공개)에는 플립칩 방식을 채택한 대면적 발광소자가 개시되어 있다.고출력 발광소자를 얻기 위해서는 발광 효율을 높이거나, 패키지를 소형화시키거나, 열 저항을 낮추는 등의 요소를 고려하여 소자를 제작하여야 한다. 상기 조건을 만족시키기 위해서 현재 널리 사용되고 있는 것이 플립칩 방식의 발광소자이다.
플립칩 방식은 솔더 범프(solder bump)를 이용한 칩 본딩 방식을 의미하는 것으로, 기존의 와이어 본딩 방식에 비하여 본딩 길이가 거의 없기 때문에, 본딩에 의한 인덕턴스를 1/10 이하로 줄일 수 있고, 따라서 해당 방식에 의하는 경우 칩 패키지의 집적화가 가능하다.
즉, 플립칩 방식에서는 기판 쪽으로 빛을 나오게 함으로써 전극패드에서의 광 손실을 없앨 수 있으며, p층에 반사막을 증착하여 실장기판 쪽으로 진행되는 광자의 경로를 반대방향으로 바꿈으로써 추출효율을 향상시킬 수 있다. 또한 플립칩 방식에 의하면 전류확산이 개선되어 낮은 순방향 전압이 제공된다.
또한, 고출력 발광소자의 경우 주입 전류가 커질 때 많은 열이 발생하게 되는데, 열발생 영역인 활성층으로부터 방열구조까지의 거리가 가까우므로 방열이 용이하여 열저항이 크게 감소한다. 따라서 대면적 발광소자와 같은 고출력소자에서는 대부분 플립칩 방식을 채용하고 있다.
한편, 플립칩 방식이 널리 사용되고 있는 대면적 발광소자는 전류 분산을 돕기 위하여 다양한 구조가 제안되고 있는데, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되는 활성층이 2개 이상으로 분리되고, 상기 2개 이상의 활성층이 하나의 제1도전형 반도체층을 공유하는 형태도 알려져 있다.
이러한 플립칩 방식은 고온의 열원을 가하여 솔더 범프를 용융함으로써 칩의 본딩패드와 실장기판이 전기적으로 접속하도록 하는 것인데, 솔더 범프를 용융시키는 공정을 리플로우(reflow)라고 한다.
리플로우 공정 중에는 플럭스가 증발하여 용융 솔더가 응고할 때 기포가 그 내부에 갇히게 되어 보이드(void)가 발생될 수 있다. 보이드는 방열기능을 약화시키고, 칩의 본딩패드와 실장기판 간 접합불량을 일으켜 발광소자의 신뢰성을 떨어뜨리는 가장 큰 원인이 되고 있다.
따라서, 발광소자의 신뢰성을 향상시키기 위하여, 보이드 발생 현상을 최소화하기 위한 기술이 요구되는 실정이다.
본 발명과 관련하여, 대한민국 공개특허 제10-2013-0030178호(2013.03.26 공개)에는 플립칩 방식을 채택한 대면적 발광소자가 개시되어 있다.
본 발명의 목적은 본딩패드가 실장기판 상에 솔더링되는 발광소자에 있어서, 솔더링 과정에서 발생되는 보이드 발생 현상을 최소화할 수 있는 본딩패드 형상을 갖는 발광소자를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 솔더링 과정에서 발생할 수 있는 불량이 최소화된 발광 소자를 제공하는 것이다.
본 발명의 일 측면에 따른 발광소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 영역을 포함하는 질화물계 반도체 적층; 상기 제1 도전형 반도체층을 노출시키는 영역을 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극; 및 상기 질화물계 반도체 적층 상에 위치하며, 상기 제1 전극 및 제2 전극 각각에 전기적으로 연결된 제1 본딩패드 및 제2 본딩패드를 포함하고, 상기 제2 본딩패드는 2개 이상의 선 형상의 돌출부 및 상기 돌출부들의 사이에 위치하는 비도전 영역을 포함하고, 상기 제1 도전형 반도체층을 노출시키는 영역 중 적어도 일부는 상기 비도전 영역의 아래에 위치한다.
본 발명의 발광소자에 의하면 큰 보이드가 형성되지 않거나, 보이드가 본딩패드 내 갇히지 않고 잘 빠져나갈 수 있는 본딩패드 형상을 가짐으로써 솔더링 과정에서 발생되는 보이드 발생 현상이 최소화되는바, 발광소자의 신뢰성이 향상될 수 있다. 또한, 발광소자의 제1 전극과 제1 도전형 반도체층이 접촉하는 부분 상에 위치하는 제1 전극의 부분을 본딩패드로 덮음으로써, 발광소자의 신뢰성을 향상시킬 수 있다.
도 1a는 본 발명의 실시예에 의한 본딩패드 형상을 포함하는 발광소자의 평면도이다.
도 1b는 도 1a의 발광소자에 대하여 A'-A 방향으로 절단한 경우의 단면도이다.
도 2 내지 도 6, 및 도 8은 본 발명의 다양한 실시예에 의한 전극 형상을 포함하는 발광소자의 평면도이다.
도 7a는 도 3의 발광소자에 대하여 B-B'방향으로 절단한 경우의 단면도이다.
도 7b는 도 3의 발광소자에 대하여 C-C'방향으로 절단한 경우의 단면도이다.
도 9 내지 도 14는 본 발명의 다른 실시예에 따른 발광소자를 설명하기 위한 평면도들 및 단면도들이다.
도 15 및 도 16은 본 발명의 다른 실시예에 따른 발광소자를 설명하기 위한 평면도들이다.
도 17은 본 발명의 일 실시예에 따른 발광 소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 18은 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 19는 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 20은 본 발명의 일 실시예에 따른 발광 소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
실시예들에 따른 발광소자는 다양한 양태로 구현될 수 있다.
실시예들에 따른 발광소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 영역을 포함하는 질화물계 반도체 적층; 상기 제1 도전형 반도체층을 노출시키는 영역을 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극; 및 상기 질화물계 반도체 적층 상에 위치하며, 상기 제1 전극 및 제2 전극 각각에 전기적으로 연결된 제1 본딩패드 및 제2 본딩패드를 포함하고, 상기 제2 본딩패드는 2개 이상의 선 형상의 돌출부 및 상기 돌출부들의 사이에 위치하는 비도전 영역을 포함하고, 상기 제1 도전형 반도체층을 노출시키는 영역 중 적어도 일부는 상기 비도전 영역의 아래에 위치한다.
상기 제1 도전형 반도체층을 노출시키는 영역은 복수의 홀들을 포함할 수 있고, 상기 복수의 홀들 중 적어도 일부는 상기 비도전 영역의 아래에 위치할 수 있다.
상기 제2 본딩패드는 상기 발광소자의 일측면에 인접하여 위치하여, 상기 일측면을 따라 연장되어 형성된 부분을 포함할 수 있고, 상기 선 형상의 돌출부들은 상기 일측면을 따라 연장되어 형성된 부분으로부터 상기 제1 본딩패드를 향하는 방향으로 연장되어 형성될 수 있다.
상기 제1 도전형 반도체층을 노출시키는 영역 중 일부는 상기 제1 본딩패드에 덮일 수 있다.
상기 제1 본딩패드는 2개 이상의 선 형상의 돌출부 및 상기 돌출부들의 사이에 위치하는 비도전 영역을 포함할 수 있고, 상기 제1 도전형 반도체층을 노출시키는 영역 중 일부는 상기 제1 본딩패드의 돌출부의 아래에 위치할 수 있다.
상기 2개 이상의 선 형상의 돌출부들 중 적어도 2개는 서로 연결될 수 있다.
상기 2개 이상의 선 형상의 돌출부는 n개(n≥≥2) 형성될 수 있고, 적어도 n-1개 이상의 연결부를 포함하여 서로 연결될 수 있다.
상기 선 형상의 돌출부의 폭은 40㎛ 이상 200㎛이하일 수 있다.
상기 선 형상의 돌출부의 면적은 솔더볼 접촉 가능 영역 면적의 40% 이상일 수 있다.
상기 발광소자는, 상기 제1 전극과 상기 제2 전극을 덮되, 상기 제1 및 제2 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 상부 절연층을 더 포함할 수 있다.,
상기 제2 개구부의 적어도 일부는 상기 제2 본딩패드의 돌출부의 아래에 위치할 수 있다.
상기 제2 본딩패드의 돌출부는 상기 제2 개구부의 적어도 일부를 통해 상기 제2 전극과 접촉할 수 있다.
상기 발광소자는, 상기 제2 전극을 덮는 하부 절연층; 및 상기 제1 전극을 덮는 상부 절연층을 더 포함할 수 있고, 상기 제2 전극은 상기 제2 도전형 반도체층 상에 위치하여 상기 제2 도전형 반도체층에 오믹 컨택할 수 있고, 상기 하부 절연층은 상기 제2 전극을 덮되 상기 제2 전극의 일부 및 상기 제1 도전형 반도체층을 노출시키는 영역의 적어도 일부를 노출시키는 개구부들을 포함할 수 있으며, 상기 제1 전극은 상기 하부 절연층을 덮되, 상기 하부 절연층의 개구부의 일부를 통해 상기 제1 도전형 반도체층을 노출시키는 영역의 제1 도전형 반도체층과 오믹 컨택할 수 있고, 상기 상부 절연층은 상기 제1 전극을 덮되, 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출시키는 개구부들을 포함할 수 있다.
상기 제1 전극의 일부를 노출시키는 상기 상부 절연층의 개구부는 상기 제1 도전형 반도체층을 노출시키는 영역의 일부 상에 위치할 수 있다.
상기 제1 본딩패드와 상기 제2 본딩패드는 비대칭적으로 형성될 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하는 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것인바, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 발광소자에 관하여 상세히 설명하기로 한다.
도 1a는 본 발명의 실시예에 의한 본딩패드 형상을 포함하는 발광소자의 평면도, 도 1b는 도 1a의 발광소자에 대하여 A'-A 방향으로 절단한 경우의 단면도이다.
먼저 도 1을 참조하면, 본 발명의 전극 형상을 포함하는 발광소자는 활성층(112)이 n형 반도체층(111)과 p형 반도체층(113) 사이에 개재되도록, 기판(101) 상에 제1 도전형 반도체층(111), 활성층(112) 및 제2 도전형 반도체층(113)이 형성되어 있는 구조를 갖는다.
기판(101)은 Al2O3, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge 등과 같은 공지의 재료를 선택하여 이용할 수 있다. 상기 기판(101)의 위 및/또는 아래에는 요철 패턴이 형성될 수 있으며, 상기 요철 패턴의 형상은 스트라이프 형상, 렌즈 형상, 기둥 형상, 뿔 형상 등 자유롭게 선택 가능하다.
제1 도전형 반도체층(111)은 제1 도전형 도펀트가 도핑된 반도체층이다. 상기 제1 도전형 반도체층(111)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 하나로 형성될 수 있으며, 상기 제1 도전형 반도체층(111)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트인 Si, Ge, Sn, Se, Te 중 1종 이상을 포함할 수 있다.
활성층(112)은 단일 양자 우물 또는 다중 양자 우물(MQW) 구조로 형성될 수 있다. 즉, 3족-5족 화합물 반도체 재료를 이용하여 GaN, InN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 하나로 형성될 수 있다. 예컨대 활성층(112)은 InGaN 우물층/GaN 장벽층이 교대로 형성된 구조를 가질 수 있다. 상기 활성층(112)은 제1 도전형 반도체층(111)에서 공급되는 캐리어와 제2 도전형 반도체층(113)에서 공급되는 캐리어가 재결합하면서 광을 발생시킨다. 상기 제1 도전형 반도체층(111)이 n형 반도체층인 경우, 상기 제1 도전형 반도체층(111)에서 공급되는 캐리어는 전자일 수 있고, 제2 도전형 반도체층(113)이 p형 반도체층인 경우, 상기 제2 도전형 반도체층(113)에서 공급되는 캐리어는 정공일 수 있다.
제2 도전형 반도체층(113)은 제2 도전형 도펀트가 도핑된 반도체층을 포함하며, 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(113)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 하나로 형성될 수 있으며, 제2 도전형 반도체층(113)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트인 Mg, Zn, Ca, Sr, Ba 중 1종 이상을 포함할 수 있다.
본 발명에 따른 발광소자는 도 1에 나타낸 제1 도전형 반도체층(111), 활성층(112) 및 제2 도전형 반도체층(113) 이외에도 결정 품질 향상을 위하여 비도핑층이나 기타 버퍼층을 포함할 수 있으며, 제2 도전형 반도체층(113)이 p형 반도체층인 경우, 활성층(112)과 제2 도전형 반도체층(113) 사이에 형성되는 전자차단층(미도시)과 같이 다양한 기능층들이 포함될 수 있다.
질화물계 반도체 적층(110)은 제1 도전형 반도체층(111)을 부분적으로 노출시키는 노출 영역(e)을 포함할 수 있으며, 노출 영역(e)을 통해 제1 도전형 반도체층(111)과 제1 전극(140)이 전기적으로 접속될 수 있다. 노출 영역(e)의 위치, 형태, 및 개수에 따라 전류 분산 효율 및 발광 장치의 발광 패턴이 조절될 수 있다. 노출 영역(e)은 사진 및 식각 기술을 이용하여 형성될 수 있다. 노출 영역(e)은 사진 및 식각 기술을 이용하여 형성될 수 있다. 예를 들어, 포토레지스트를 이용하여 식각 영역을 정의하고, ICP와 같은 건식 식각을 이용하여 제2 도전형 반도체층(113)과 활성층(112)을 식각함으로써 노출 영역(e)이 형성될 수 있다.
이에 한정되는 것은 아니지만, 도 1b는 노출 영역(e)이 활성층(112) 및 제2 도전형 반도체층(113)을 관통하는 홀 형태로 형성된 예를 보여준다. 홀을 통해 제1 도전형 반도체층(111)과 제1 전극(140)이 전기적으로 접속된다. 홀은 도시된 바와 같이 규칙적으로 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 홀의 위치, 형태 및 개수에 따라 전류 분산 효율 및 발광 장치의 발광 패턴이 조절될 수 있다.
제2 전극(120)은 제2 도전형 반도체층(113) 상에 위치하며, 제2 도전형 반도체층(113)과 전기적으로 접속될 수 있다. 제2 전극(120)은 반사 금속층(121)을 포함하며, 나아가 장벽 금속층(122)을 포함할 수 있으며, 장벽 금속층(122)은 반사 금속층(121)의 상면 및 측면을 덮을 수 있다. 예컨대, 반사 금속층(121)의 패턴을 형성하고, 그 위에 장벽 금속층(122)을 형성함으로써, 장벽 금속층(122)이 반사 금속층(121)의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사 금속층(121)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag 층을 증착 및 패터닝하여 형성될 수 있다.
한편, 장벽 금속층(122)은 Ni, Cr, Ti, Pt 또는 그 복합층으로 형성될 수 있으며, 반사 금속층(121)의 금속 물질이 확산되거나 오염되는 것을 방지한다. 또한, 제2 전극(120)은 ITO(Indium tin oxide), ZnO(Zinc oxide) 등을 포함할 수 있다. ITO 또는 ZnO는 광투과율이 높은 금속 산화물로 이루어져서, 제2 전극(120)에 의한 광의 흡수를 억제하여 발광 효율을 향상시킬 수 있다.제1 전극(140)은 제1 도전형 반도체층(111)에 전기적으로 접속될 수 있다. 제1 전극(140)은 질화물계 반도체 적층(110)을 덮을 수 있다. 또한, 제1 전극(140)은 제2 전극(120)을 노출시키는 개구부(140b)를 가질 수 있다. 제1 전극(140)은 개구부(140b)를 제외한 성장 기판(100)의 거의 전 영역 상부에 형성될 수 있다. 따라서, 제1 전극(140)을 통해 전류가 성장 기판(100)의 거의 전 영역 상부에 쉽게 분산될 수 있다. 제1 전극(140)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 전극(140)은 예컨대, Ti/Al/Ti/Ni/Au 의 다층 구조를 가질 수 있다. 제1 전극(140)은 질화물계 반도체 적층(110) 상에 금속 물질을 증착하고, 이를 패터닝하여 형성될 수 있다.
본 실시예에 따른 발광 장치는 하부 절연층(130)을 더 포함할 수 있다. 하부 절연층(130)은 질화물계 반도체 적층(110)의 상면 및 제2 전극(120)의 상면과 측면을 덮으며, 상기 질화물계 반도체 적층(110)과 상기 제1 전극(140) 사이에 위치하여 제1 전극(140)을 상기 제2 전극(120)으로부터 절연시킬 수 있다. 하부 절연층(130)은 특정 영역에서 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113)에 전기적 접속을 허용하기 위한 개구부(130a, 130b)를 갖는다. 예컨대, 하부 절연층(130)은 제1 도전형 반도체층(111)을 노출시키는 개구부(130a)와 제2 전극(120)을 노출시키는 개구부(130b)를 가질 수 있다. 하부 절연층(130)의 개구부(130b)는 제1 전극(140)의 개구부(140b)에 비해 상대적으로 좁은 면적을 가질 수 있다. 하부 절연층(130)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 하부 절연층(130)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가 하부 절연층(130)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)를 포함할 수 있다. 예컨대, SiO2/TiO2 나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다.
본 실시예에 따른 발광 장치는 상부 절연층(150)을 더 포함할 수 있다. 상부 절연층(150)은 제1 전극(140)의 일부를 덮을 수 있다. 상부 절연층(150)은 제1 전극(140)을 노출시키는 개구부(150a) 및 제2 전극(120)을 노출시키는 개구부(150b)를 가질 수 있다. 상부 절연층(150)의 개구부(150b)는 제1 전극(140)의 개구부(140b) 및 하부 절연층(130)의 개구부(130b)에 비해 상대적으로 더 좁은 면적을 가질 수 있다. 이에 따라, 제1 전극(140)의 개구부(140b)의 측벽 뿐만 아니라 하부 절연층(130)의 개구부(130b)의 측벽들도 상부 절연층(150) 에 의해 덮일 수 있다. 이 경우, 제2 전극(120)을 습기 등으로부터 더 효과적으로 보호할 수 있다. 구체적으로, 제2 전극(120)이 장벽 금속층을 포함하지 않더라도 외부의 습기가 제2 전극(120)의 반사 금속층으로 침투하는 것을 방지할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 상부 절연층(150)은 제1 전극(140) 상에 산화물 절연층, 질화물 절연층 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 증착 및 패터닝하여 형성할 수 있다.
본 실시예에 따른 발광 소자의 본딩패드는 제1 전극(140) 및 제2 전극(120)과 각각 전기적으로 접속하는 제1 본딩패드(200a) 및 제2 본딩패드(200b)를 포함할 수 있다. 이에 한정되는 것은 아니지만, 도 1b를 참조하면, 제1 본딩패드(200a)는 상부 절연층(150)의 개구부(150a)에 형성된 제1연결전극을 통해 제1 전극(140)과 접속하고, 제2 본딩패드(200b)는 상부 절연층(150)의 개구부(150b)에 형성된 제2 연결전극을 통해 제2 전극(120)에 접속될 수 있다. 제1 본딩패드(200a) 및 제2 본딩패드(200b)는 제1 전극(140) 및 제2 전극(120)을 기판에 효과적으로 접속시키는 역할을 할 수 있다. 제1 본딩패드(200a) 및 제2 본딩패드(200b)은 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 제1 본딩패드(200a) 및 제2 본딩패드(200b)는 예컨대 Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다.
한편, 본 발명의 본딩패드(200a, 200b)가 포함되는 발광소자는 다수의 분리된 활성층이 하나의 제1 도전형 반도체층(111)을 공유하는 형태일 수 있다.
실장기판과 본딩패드간의 본딩이 용이하도록 제1 본딩패드(200a)와 제2 본딩패드(200b)가 솔더볼 접촉 가능 영역(210) 내에서 최대한 넓은 면적을 차지하도록 설계하는 경우, 리플로우 공정 중에서 발생되는 보이드가 발광소자의 신뢰성을 떨어뜨리는바, 큰 보이드가 형성되지 않거나, 보이드가 전극 내 갇히지 않고 잘 빠져나갈 수 있는 전극 형상을 설계할 필요가 있게 되었다.
이러한 필요성에 의하여 본 발명에 따른 전극 형상을 갖는 발광소자는 도 1 내지 도 6에 나타난 바와 같이, 본딩패드(200a, 200b)가 실장기판 상에 솔더링되는 것으로서, 상기 본딩패드(200a, 200b)는 연결전극에 의하여 각각 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113)과 전기적으로 연결되고, 솔더볼 접촉 가능 영역(210)에 2개 이상의 선 형상의 본딩패드(200a, 200b)가 형성되어 있으며, 상기 2개 이상의 선 형상의 본딩패드(200a, 200b) 중 적어도 2개는 서로 대면하되, 서로 대면하는 2개의 본딩패드(200a, 200b) 사이에 비도전 영역(220)이 존재하는 것을 특징으로 한다.
여기에서 솔더볼 접촉 가능 영역(210)은 발광소자가 실장기판에 위치하는 솔더볼과 접촉할 수 있는 부분을 의미하는 것으로, 리플로우 공정에 의해 솔더가 용융되는 경우, 솔더볼 접촉 가능 영역(210)은 용융 솔더가 차지하게 되는 영역 내에 포함될 수 있다.
제1 본딩패드(200a)에 해당되는 내용은 제2 본딩패드(200b)에도 그대로 적용되므로, 편의상 이하에서는 제1 본딩패드(200a)를 기준으로 본 발명의 본딩패드에 대하여 설명한다.
여기에서 선 형상의 본딩패드(200a)라 함은, 면적을 갖는 전극에 있어서 길이가 폭 보다 더 큰 형상인 것을 의미한다.
여기에서 비도전 영역(220)은 본딩패드(200a)가 형성되지 않은 영역으로서, 상부 절연층(150)이 노출된 부분을 의미한다. 즉, 상부 절연층(150)과 본딩패드(200a)층 간 단차에 의한 공간이 이에 해당된다.
여기에서 본딩패드가 서로 대면한다는 의미는, 본딩패드가 서로 평행하게 마주보거나, 평행하지 않더라도 서로 마주보는 것으로 인정될 수 있는 것이라면 모두 해당된다.
즉, 본 발명의 발광소자에 포함되는 본딩패드(200a)는, 2개 이상의 선 형상의 본딩패드(200a) 중 적어도 2개는 서로 대면하되, 서로 대면하는 2개의 전극 사이에 비도전 영역(220)이 존재하게 됨으로써, 보이드 발생이 최소화된다.
구체적으로, 도 1a에 나타난 바와 같이, 상기 2개 이상의 선 형상의 본딩패드(200a) 중 적어도 2개는 서로 이격될 수 있다.
또한, 도 2에 나타낸 바와 같이, 상기 2개 이상의 선 형상의 본딩패드(200a) 중 적어도 2개는 서로 연결될 수 있다.
또한, 도 1a에 나타난 선 형상의 본딩패드는 도 3 내지 도 6에 나타난 바와 같이 연결부에 의해 어느 위치에서든 모두 연결될 수 있다.
도 3을 예로 들면, 3개의 연결부를 통해 4개의 선 형상의 본딩패드(200a)가 모두 연결된다. 즉, 도 3 내지 도 6에 나타난 바와 같이, 상기 2개 이상의 선 형상의 본딩패드(200a)가 n개(n≥2) 형성되어 있다면, 적어도 n-1개 이상의 연결부가 포함될 경우, 선 형상의 본딩패드(200a)가 모두 서로 연결될 수 있게 된다.
도 3 내지 도 6에 나타난 형상 이외에도 선 형상의 본딩패드(200a)는 서로 대면하는 2개의 본딩패드 사이에 비도전 영역(220)이 존재한다는 조건만 만족하면 더 많은 연결부를 갖고 연결될 수도 있다.
즉, 본 발명의 발광소자에 포함되는 본딩패드는 기본적으로, 2개 이상의 선 형상의 본딩패드(200a) 중 적어도 2개는 서로 대면하되, 서로 대면하는 2개의 본딩패드(200a) 사이에 비도전 영역(220)이 존재하게 됨으로써, 절연층(150)의 상부가 노출되고, 이로써 절연층(150)과 본딩패드(200a)층 간 단차에 의한 공간이 마련되므로, 리플로우 공정에서 발생된 큰 보이드가 형성되지 않도록 설계된다.
도 7a, 7b에 도 3의 발광소자에 대하여 B-B', C-C' 방향으로 절단한 경우의 단면도를 각각 나타내었는바, 상기한 효과에 대하여 확인할 수 있다.
먼저 도 7a에서 확인할 수 있는 바와 같이, 본 발명의 제2 본딩패드(200b)는 서로 대면하는 선 형상의 본딩패드 사이에 비도전 영역(220)이 있고, 이는 즉 절연층(150)과 본딩패드(200b)층 간 단차에 의한 공간으로서, 해당 공간으로 리플로우 공정에서 발생된 보이드가 빠져나가게 되므로 제품의 신뢰성이 향상될 수 있게 된다.
마찬가지로, 도 7b에서 확인할 수 있는 바와 같이, 본 발명의 제1 본딩패드(200a)는 서로 대면하는 선 형상의 본딩패드 사이에 비도전 영역(220)이 있고, 이는 즉 절연층(150)과 본딩패드(200a)층 간 단차에 의한 공간으로서, 해당 공간으로 리플로우 공정에서 발생된 보이드가 빠져나가게 되므로 제품의 신뢰성이 향상될 수 있게 된다.
선 형상의 본딩패드(200a)의 폭(t)은 200um이하인 것이 바람직하다. 상기 범위를 초과하는 경우에는 본딩패드(200a) 내 솔더볼 접촉 가능 영역(210)에서 발생된 보이드 존재 지점으로부터 비도전 영역까지의 거리가 너무 멀어지므로, 보이드가 빠져나가지 못하고 본딩패드(200a) 내에 갇히게 되어, 실장기판과의 접합이 불량해지고 방열성능이 떨어지는 등, 발광소자의 신뢰도가 저하된다.
또한, 선 형상의 본딩패드(200a)의 폭(t)은 40㎛ 이상인 것이 바람직하다. 상기 범위 미만인 경우에는 본딩패드(200a)로의 전류주입량이 저하되어 발광소자의 발광효율이 감소되는 문제가 있다.
또한, 선 형상의 본딩패드(200a)의 면적은 솔더볼 접촉 가능 영역 면적(210)의 40% 이상인 것이 바람직하다. 상기 범위 미만인 경우에는 본딩패드(200a)로의 전류주입량이 저하되어 발광소자의 발광효율이 감소되는 문제가 있다.
본 발명의 본딩패드의 형상은 상술한 구체예에 한정되지 않고, 전극 폭 이상의 지름을 갖는 보이드는 발생하지 않도록 설계한다는 측면에서 당업자가 본 발명의 범위 내에서 얼마든지 변형이 가능하다.
이에 따라, 본 발명의 또 다른 실시예에 따른 전극 형상을 갖는 발광소자는, 도 8에 나타난 바와 같이, 본딩패드(200a, 200b)가 실장기판 상에 솔더링되는 것으로서, 상기 본딩패드(200a, 200b)는 연결전극에 의하여 각각 제1 도전형 반도체층 및 제2 도전형 반도체층과 전기적으로 접속된 제1 전극(140) 및 제2 전극(120)과 연결되고, 솔더볼 접촉 가능 영역(210) 중 일부에 본딩패드(200a)가 형성되어 있고, 솔더볼 접촉 가능 영역(210) 중 나머지에 보이드 탈출용 비도전 패턴(230)이 형성되어 있는 것을 특징으로 한다.
여기에서 보이드 탈출용 비도전 패턴(230)이란, 본딩패드(200a, 200b)가 형성되지 않은 영역에 대응되는 것으로서, 절연층(150)의 상부가 노출됨으로써 상부 절연층(150)과 본딩패드(200a, 200b)층 간 단차에 의한 공간이 마련되므로, 리플로우 공정에서 발생된 보이드가 빠져나갈 수 있는 공간의 형태를 의미한다.
즉, 본 발명의 발광소자에 포함되는 본딩패드(200a, 200b)는 솔더볼 접촉 가능 영역(210) 중 일부에 본딩패드(200a, 200b)가 형성되어 있고, 솔더볼 접촉 가능 영역(210) 중 나머지에 보이드 탈출용 비도전 패턴(230)이 형성됨으로써, 비도전 패턴(230)을 통해 보이드가 빠져나갈 수 있으므로 보이드 발생이 최소화된다.
구체적으로, 도 8에 나타난 바와 같이, 비도전 패턴(230)은 본딩패드(200a, 200b) 내 임의의 점(P)에서 200㎛ 이내에 솔더볼 접촉 가능 영역(210)의 테두리부 방향으로 형성될 수 있다. 이를 통해 발생되는 보이드가 비도전 패턴(230)을 통해 바로 빠져나갈 수 있게 된다.
즉, 전극 내 임의의 점(P)에서 200㎛가 초과해버리면 보이드가 빠져나가기 어려우므로 보이드가 빠져나갈 수 있도록 전극을 형성하지 않고 보이드 탈출용 비도전 패턴(230)을 형성하여 주는 것이 바람직하다.
상기 비도전 패턴(230)은 솔더볼 접촉 가능 영역(210)의 테두리부 방향으로 갈수록 넓어지는 테이퍼 형상일 수도 있다.
비도전 패턴(230)이 솔더볼 접촉 가능 영역(210)의 테두리부 방향으로 갈수록 넓어지는 테이퍼 형상을 갖게 되는 경우, 보이드가 용이하게 빠져나갈 수 있게 된다.
또한, 본딩패드(200a, 200b)의 면적은 솔더볼 접촉 가능 영역(210) 면적의 40% 이상인 것이 바람직하다. 상기 범위 미만인 경우에는 전극으로의 전류주입량이 저하되어 발광소자의 발광효율이 감소되는 문제가 있다.
도 9 내지 도 14는 본 발명의 다른 실시예에 따른 발광소자를 설명하기 위한 평면도들 및 단면도들이다. 구체적으로, 도 9는 상기 발광소자의 평면을 도시하는 평면도이고, 도 10은 설명의 편의를 위하여 본딩패드들(200a, 200b)을 생략하여 도시한 평면도이며, 도 11은 설명의 편의를 위하여 본딩패드들(200a, 200b), 상부 절연층(150), 제1 전극(140) 및 하부 절연층(130)을 생략하여 도시한 평면도이다. 도 12는 도 9 내지 도 11의 평면도들의 A-A'선에 대응하는 부분의 단면을 도시하고, 도 13은 도 9 내지 도 11의 평면도들의 B-B'선에 대응하는 부분의 단면을 도시하며, 도 14는 도 9 내지 도 11의 평면도들의 C-C'선에 대응하는 부분의 단면을 도시한다.
본 실시예의 발광소자는 도 1 내지 도 8을 참조하여 설명한 실시예들과 비교하여, 본딩패드들(200a, 200b)의 구조 및 질화물계 반도체 적층(110)의 구조 등에서 차이가 있다. 이하 차이점을 중심으로 본 실시예의 발광소자에 관하여 설명하며, 동일한 구성에 대한 상세한 설명은 생략한다.
도 9 내지 도 14를 참조하면, 상기 발광소자는 질화물계 반도체 적층(110), 제1 전극(140), 제2 전극(120), 제1 본딩패드(200a) 및 제2 본딩패드(200b)를 포함한다. 나아가, 상기 발광소자는 하부 절연층(130), 상부 절연층(150) 및 기판(101)을 더 포함할 수 있다. 또한, 상기 발광소자는 사각형의 평면 형상을 가질 수 있다. 본 실시예에서, 상기 발광소자는 대체로 정방형의 평면 형상을 가질 수 있으며, 제1 측면(100a), 제2 측면(100b), 제1 측면(100a)에 반대하여 위치하는 제3 측면(100c), 및 제2 측면(100b)에 반대하여 위치하는 제4 측면(100d)을 포함할 수 있다. 다만 본 발명이 이에 한정되는 것은 아니다.
질화물계 반도체 적층(110)은 제1 도전형 반도체층(111), 제1 도전형 반도체층(111) 상에 위치하는 활성층(112), 활성층(112) 상에 위치하는 제2 도전형 반도체층(113)을 포함한다. 또한, 질화물계 반도체 적층(110)은 제1 도전형 반도체층(111)을 부분적으로 노출시키는 영역(110a, 110b)을 포함할 수 있다. 노출 영역(110a, 110b)의 위치, 형태, 및 개수에 따라 전류 분산 효율 및 발광 장치의 발광 패턴이 조절될 수 있다.
도 11을 참조하면, 제1 도전형 반도체층(111)이 부분적으로 노출되는 영역(110a, 110b, 110c)은 홀들을 포함할 수 있다. 상기 홀들은 제1 홀(110a), 제2 홀(110b) 및 제3 홀(110c)을 포함할 수 있다. 제1 홀(110a), 제2 홀(110b) 및 제3 홀(110c)은 각각 복수로 형성될 수 있다. 제1 홀(110a)은 대체로 원형 또는 다각형의 평면 형상을 가질 수 있다. 제2 홀(110b)은 제1 홀(110a)과 대체로 동일한 형상을 가질 수 있다. 제3 홀(110c)은 제2 홀(110b)로부터 임의의 방향으로 연장되는 형태로 형성될 수 있다. 이때, 제3 홀(110c)과 제2 홀(110b)은 서로 연결될 수 있다. 또한, 제3 홀(110c)의 폭은 제1 홀(110a) 및 제2 홀(110b)의 폭보다 좁을 수 있다.
예컨대, 도시된 바와 같이, 제1 홀(110a)은 원형의 평면 형상을 가지며, 복수로 형성될 수 있다. 제3 홀(110c)은 제2 홀(100b)로부터 연장되되, 제1 측면(100a)으로부터 제3 측면(100c)을 향해 연장되는 형태로 형성될 수 있으며, 복수로 형성될 수 있다. 제3 홀(110c)의 적어도 일부는 제1 본딩패드(200a)의 하부로부터 제2 본딩패드(200b)의 하부까지 연장되는 형태로 형성될 수 있다.
제2 전극(120)은 질화물계 반도체 적층(110) 상에 위치하여, 제2 도전형 반도체층(113)과 오믹 컨택할 수 있다. 제2 전극(120)은 제1 및 제2 홀(110a, 110b)을 노출시키는 개구부들을 포함할 수 있으며, 이에 따라, 제2 전극(120)은 제1 및 제2 홀(110a, 110b)과 이격될 수 있다.
하부 절연층(130)은 질화물계 반도체 적층(110) 및 제2 전극(120)의 상면과 측면을 덮을 수 있다. 이때, 하부 절연층(130)은 특정 영역에서 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113)에 전기적 접속을 허용하기 위한 개구부들(130a, 130b)을 가질 수 있다. 예컨대, 하부 절연층(130)은 제1 도전형 반도체층(111)을 노출시키는 제1 개구부(130a)와 제2 전극(120)을 노출시키는 제2 개구부(130b)를 가질 수 있다.
제1 전극(140)은 제1 도전형 반도체층(111)에 전기적으로 접속될 수 있으며, 특히, 제1 도전형 반도체층(111)에 오믹 컨택할 수 있다. 제1 전극(140)은 제1 및 제2 홀(110a, 110b)을 통해서 제1 도전형 반도체층(111)과 전기적으로 접속될 수 있다. 이에 따라, 제1 전극(140)을 통해 질화물계 반도체 적층(110)으로 전류가 주입되는 부분은 제1 및 제2 홀(110a, 110b)의 위치 및 형태 등에 따라 제어될 수 있다. 또한, 제1 전극(140)은 제2 전극(120)을 노출시키는 개구부(140b)를 가질 수 있다. 제1 전극(140)은 개구부(140b)를 제외한 성장 기판(100)의 거의 전 영역 상부에 형성될 수 있다.
상부 절연층(150)은 제1 전극(140)의 일부를 덮을 수 있다. 상부 절연층(150)은 제1 전극(140)을 노출시키는 제3 개구부(150a) 및 제2 전극(120)을 노출시키는 제4 개구부(150b)를 포함할 수 있다. 상부 절연층(150)의 제4 개구부(150b)는 제1 전극(140)의 개구부(140b) 및 하부 절연층(130)의 개구부(130b)에 비해 상대적으로 더 좁은 면적을 가질 수 있다. 본 실시예에 있어서, 상부 절연층(150)은 제3 홀(110c) 상에 위치하는 제1 전극(140)의 부분을 덮는다. 이에 따라, 상부 절연층(150)의 제3 개구부(150a)는 제1 홀(110a) 및/또는 제2 홀(110b) 상에 위치하는 제1 전극(140)을 부분적으로 노출시킬 수 있다.
제1 본딩패드(200a) 및 제2 본딩패드(200b)는 각각 제1 전극(140) 및 제2 전극(120)에 전기적으로 연결될 수 있다. 도 10 등을 참조하면, 제1 본딩패드(200a)는 제3 개구부(150a)들을 통해 제1 전극(140)과 접촉될 수 있고, 제2 본딩패드(200b)는 제4 개구부(150b)들을 통해 제2 전극(150)과 접촉될 수 있다.
제1 및 제2 본딩패드(200a, 200b)는, 상술한 실시예들에서 설명한 바와 같이, 솔더볼 접촉 가능 영역(210) 내에 위치하는 비도전 영역(220)을 포함한다. 제1 및 제2 본딩패드(200a, 200b)는 각각 발광소자의 일 측면에 나란하게 배치되는 부분과, 상기 부분으로부터 돌출되는 적어도 하나의 돌출부(240)를 포함할 수 있다. 예컨대, 제1 본딩패드(200a)는 발광소자의 제1 측면(100a)에 대체로 나란하게 배치되는 부분 및 상기 부분으로부터 돌출되는 세 개의 돌출부(240)를 포함할 수 있다. 제1 본딩패드(200a)의 비도전 영역(220)은 상기 세 개의 돌출부(240)들의 사이에 위치할 수 있다. 이와 유사하게, 제2 본딩패드(200b)는 발광소자의 제3 측면(100c)에 대체로 나란하게 배치되는 부분 및 상기 부분으로부터 돌출되는 세 개의 돌출부(240)를 포함할 수 있다. 제2 본딩패드(200b)의 비도전 영역(220)은 상기 세 개의 돌출부(240)들의 사이에 위치할 수 있다. 이러한 비도전 영역(220)을 통해 솔더링 과정에서 발생하는 보이드를 효과적으로 방지할 수 있다.
제1 및 제2 본딩패드(200a, 200b) 각각의 발광소자의 일 측면에 나란하게 배치되는 부분의 폭(t2) 및 돌출부의 폭(t1)은 서로 동일할 수도 있고 다를 수도 있다. 다만, 상기 폭 t1 및 t2는, 상술한 실시예들에서 설명한 바와 같이, 40 내지 200㎛일 수 있다.
한편, 제1 본딩패드(200a)는 제1 도전형 반도체층(111)이 부분적으로 노출되는 영역(110a, 110b, 110c)을 통해 제1 도전형 반도체층(111)과 접촉되는 제1 전극(140)의 부분을 적어도 부분적으로 덮을 수 있다. 특히, 제1 본딩패드(200a)는 상대적으로 큰 폭을 갖는 제1 홀(110a) 및 제2 홀(110b) 상에 위치하는 제1 전극(140)의 부분을 덮도록 형성될 수 있다. 예컨대, 제1 본딩패드(200a)의 돌출부(240)들은 제1 홀(110a) 및 제2 홀(110b)이 형성된 위치에 대응하여 배치될 수 있다.
솔더링하는 과정에서 발생하는 열, 스트레스 등으로 인하여, 제1 도전형 반도체층(111)이 부분적으로 노출되는 영역(110a, 110b, 110c)을 통해 제1 도전형 반도체층(111)과 제1 전극(140)이 접촉되는 계면에 스트레스 및 스트레인이 인가될 수 있다. 이러한 스트레스 및 스트레인으로 인하여 제1 전극(140)이 제1 도전형 반도체층(111)으로부터 박리되는 문제가 발생할 수 있는데, 이 경우, 발광 소자의 순방향 전압(Vf)이 상승하거나, 전류 분산이 원활하게 이루지지 못하는 현상이 발생할 수 있다. 이러한 경우 발광소자의 전기적 특성 및 광학적 특성의 저하로 인한 신뢰성 저하가 발생할 수 있다.
본 실시예에 따르면, 제1 홀(110a) 및 제2 홀(110b) 상에 위치하는 제1 전극(140)의 부분이 제1 본딩패드(200a)에 의해 덮이도록 함으로써, 제1 전극(140)을 더욱 확실하게 고정할 수 있다. 이에 따라, 솔더링 과정에서 제1 전극(140)이 제1 도전형 반도체층(111)으로부터 박리되는 것을 효과적으로 방지할 수 있다. 또한, 제1 홀(110a) 및 제2 홀(110b)은 제3 홀(110c)에 비해 상대적으로 큰 폭을 가지므로, 제1 홀(110a) 및 제2 홀(110b)을 통한 전류 주입 효율이 저하되면 발광소자의 특성 저하가 더욱 심화될 수 있다. 본 실시예에 따르면, 이러한 제1 홀(110a) 및 제2 홀(110b) 상에 위치하는 제1 전극(140)의 부분을 제1 본딩패드(200a)로 덮음으로써, 더욱 효과적으로 발광소자의 신뢰성을 향상시킬 수 있다.
다시 도 9 내지 도 14를 참조하면, 제1 본딩패드(200a)와 제2 본딩패드(200b)는 대체로 대칭되는 형태로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 및 제2 본딩패드(200a, 200b)의 돌출부들(240)은 다양하게 변형될 수 있다. 예컨대, 도 15 및 도 16을 참조하면, 제1 본딩패드(200a)의 돌출부들(240)은 제1 및 제2 홀(110a, 110b) 상에 위치하도록 형성될 수 있다. 따라서 제1 본딩패드(200a)는 제2 본딩패드(200b)를 향하는 방향으로 돌출되는 세 개의 돌출부(240)를 포함할 수 있으며, 비도전 영역(220)은 세 개의 돌출부(240)들의 사이에 배치된다. 이에 대응하여, 제2 본딩패드(200b)는 제1 본딩패드(200a)의 비도전 영역(220)을 향하는 방향으로 돌출되는 돌출부(240)들을 포함할 수 있다. 본 실시예의 경우, 돌출부(240)들의 배치를 변경함으로써, 리플로우 공정에서 보이드가 외부로 배출되는 통로가 변경될 수 있다.
본 실시예의 제1 및 제2 본딩패드(200a, 200b)는 이에 한정되지 않으며, 도 1 내지 도 8의 실시예들에서 설명한 바와 같이 다양하게 변경될 수 있다. 이때, 제1 및 제2 본딩패드(200a, 200b)는 제1 홀(110a) 및 제2 홀(110b)을 덮도록 형성함으로써, 본 실시예에 따른 발광소자의 신뢰성 향상 효과를 유사하게 얻을 수 있다.
도 17은 본 발명의 일 실시예에 따른 발광 소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 17을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 18은 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 19는 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 20은 본 발명의 일 실시예에 따른 발광 소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 20을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.

Claims (15)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 영역을 포함하는 질화물계 반도체 적층;
    상기 제1 도전형 반도체층을 노출시키는 영역을 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극;
    상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극; 및
    상기 질화물계 반도체 적층 상에 위치하며, 상기 제1 전극 및 제2 전극 각각에 전기적으로 연결된 제1 본딩패드 및 제2 본딩패드를 포함하고,
    상기 제2 본딩패드는 2개 이상의 선 형상의 돌출부 및 상기 돌출부들의 사이에 위치하는 비도전 영역을 포함하고,
    상기 제1 도전형 반도체층을 노출시키는 영역 중 적어도 일부는 상기 비도전 영역의 아래에 위치하는 발광소자.
  2. 청구항 1에 있어서,
    상기 제1 도전형 반도체층을 노출시키는 영역은 복수의 홀들을 포함하고, 상기 복수의 홀들 중 적어도 일부는 상기 비도전 영역의 아래에 위치하는 발광소자.
  3. 청구항 1에 있어서,
    상기 제2 본딩패드는 상기 발광소자의 일측면에 인접하여 위치하여, 상기 일측면을 따라 연장되어 형성된 부분을 포함하고,
    상기 선 형상의 돌출부들은 상기 일측면을 따라 연장되어 형성된 부분으로부터 상기 제1 본딩패드를 향하는 방향으로 연장되어 형성된 발광소자.
  4. 청구항 1에 있어서,
    상기 제1 도전형 반도체층을 노출시키는 영역 중 일부는 상기 제1 본딩패드에 덮이는 발광소자.
  5. 청구항 4에 있어서,
    상기 제1 본딩패드는 2개 이상의 선 형상의 돌출부 및 상기 돌출부들의 사이에 위치하는 비도전 영역을 포함하고,
    상기 제1 도전형 반도체층을 노출시키는 영역 중 일부는 상기 제1 본딩패드의 돌출부의 아래에 위치하는 발광소자.
  6. 청구항 1에 있어서,
    상기 2개 이상의 선 형상의 돌출부들 중 적어도 2개는 서로 연결되어 있는 발광소자.
  7. 청구항 1에 있어서,
    상기 2개 이상의 선 형상의 돌출부는 n개(n≥≥2) 형성되어 있고, 적어도 n-1개 이상의 연결부를 포함하여 서로 연결되어 있는 발광소자.
  8. 청구항 1에 있어서,
    상기 선 형상의 돌출부의 폭은 40㎛ 이상 200㎛이하인 발광소자.
  9. 청구항 1에 있어서,
    상기 선 형상의 돌출부의 면적은 솔더볼 접촉 가능 영역 면적의 40% 이상인 발광소자.
  10. 청구항 1에 있어서,
    상기 제1 전극과 상기 제2 전극을 덮되, 상기 제1 및 제2 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 상부 절연층을 더 포함하는 발광소자.
  11. 청구항 10에 있어서,
    상기 제2 개구부의 적어도 일부는 상기 제2 본딩패드의 돌출부의 아래에 위치하는 발광소자.
  12. 청구항 11에 있어서,
    상기 제2 본딩패드의 돌출부는 상기 제2 개구부의 적어도 일부를 통해 상기 제2 전극과 접촉하는 발광소자.
  13. 청구항 1에 있어서,
    상기 제2 전극을 덮는 하부 절연층; 및
    상기 제1 전극을 덮는 상부 절연층을 더 포함하고,
    상기 제2 전극은 상기 제2 도전형 반도체층 상에 위치하여 상기 제2 도전형 반도체층에 오믹 컨택하고,
    상기 하부 절연층은 상기 제2 전극을 덮되 상기 제2 전극의 일부 및 상기 제1 도전형 반도체층을 노출시키는 영역의 적어도 일부를 노출시키는 개구부들을 포함하고,
    상기 제1 전극은 상기 하부 절연층을 덮되, 상기 하부 절연층의 개구부의 일부를 통해 상기 제1 도전형 반도체층을 노출시키는 영역의 제1 도전형 반도체층과 오믹 컨택하고,
    상기 상부 절연층은 상기 제1 전극을 덮되, 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출시키는 개구부들을 포함하는 발광소자.
  14. 청구항 13에 있어서,
    상기 제1 전극의 일부를 노출시키는 상기 상부 절연층의 개구부는 상기 제1 도전형 반도체층을 노출시키는 영역의 일부 상에 위치하는 발광소자.
  15. 청구항 1에 있어서,
    상기 제1 본딩패드와 상기 제2 본딩패드는 비대칭적으로 형성된 발광소자.
KR1020160005771A 2014-08-28 2016-01-18 발광소자 Active KR101616552B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020140113470 2014-08-28
KR20140113470 2014-08-28
KR1020140194260 2014-12-30
KR1020140194260A KR20160027875A (ko) 2014-08-28 2014-12-30 발광소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150116740A Division KR20160026705A (ko) 2014-08-28 2015-08-19 발광소자

Publications (2)

Publication Number Publication Date
KR20160026922A KR20160026922A (ko) 2016-03-09
KR101616552B1 true KR101616552B1 (ko) 2016-04-28

Family

ID=55539146

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020140194260A Pending KR20160027875A (ko) 2014-08-28 2014-12-30 발광소자
KR1020150116740A Withdrawn KR20160026705A (ko) 2014-08-28 2015-08-19 발광소자
KR1020160005771A Active KR101616552B1 (ko) 2014-08-28 2016-01-18 발광소자

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020140194260A Pending KR20160027875A (ko) 2014-08-28 2014-12-30 발광소자
KR1020150116740A Withdrawn KR20160026705A (ko) 2014-08-28 2015-08-19 발광소자

Country Status (5)

Country Link
US (6) US9768367B2 (ko)
JP (1) JP6757313B2 (ko)
KR (3) KR20160027875A (ko)
CN (2) CN106605306B (ko)
DE (2) DE112015003963T5 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190017650A (ko) * 2017-08-11 2019-02-20 서울바이오시스 주식회사 발광 다이오드
KR20190029828A (ko) * 2017-09-11 2019-03-21 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615308B2 (en) * 2015-06-01 2020-04-07 Nichia Corporation Light emitting device
KR102374268B1 (ko) * 2015-09-04 2022-03-17 삼성전자주식회사 발광소자 패키지
TWI692115B (zh) * 2016-06-28 2020-04-21 晶元光電股份有限公司 發光元件
EP3454372B1 (en) * 2016-05-03 2020-12-23 Seoul Viosys Co., Ltd. Light emitting diode
CN107369750B (zh) * 2016-05-11 2019-06-25 群创光电股份有限公司 显示装置
WO2017222279A1 (ko) * 2016-06-20 2017-12-28 엘지이노텍 주식회사 반도체 소자
US10205075B2 (en) * 2016-12-01 2019-02-12 Glo Ab Semiconductor light emitting device including cap structure and method of making same
CN110214380B (zh) 2017-01-25 2024-04-09 苏州立琻半导体有限公司 半导体器件
WO2018164371A1 (ko) * 2017-03-08 2018-09-13 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지
KR102373440B1 (ko) * 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR102392866B1 (ko) * 2017-03-27 2022-05-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102328903B1 (ko) * 2017-03-27 2021-11-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US11329097B2 (en) 2017-03-27 2022-05-10 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device having a first pad not overlapping first connection electrodes and a second pad not overlapping second connection electrodes in a thickness direction
JP2019033160A (ja) * 2017-08-07 2019-02-28 株式会社小糸製作所 基板および車両用灯具
JP1601517S (ko) * 2017-08-30 2018-04-09
KR102572525B1 (ko) * 2017-09-15 2023-08-31 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US12100696B2 (en) 2017-11-27 2024-09-24 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
JP7094694B2 (ja) * 2017-12-01 2022-07-04 キヤノン株式会社 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
KR102513082B1 (ko) * 2017-12-19 2023-03-23 삼성전자주식회사 반도체 발광소자
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
TWI834629B (zh) * 2017-12-25 2024-03-11 晶元光電股份有限公司 一種發光元件及其發光裝置
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
CN110120443B (zh) * 2018-02-07 2020-04-21 山东浪潮华光光电子股份有限公司 一种反极性AlGaInP四元LED芯片的制备方法
USD864130S1 (en) * 2018-05-21 2019-10-22 Foshan Nationstar Optoelectronics Co., Ltd. Light emitting diode device
KR102585158B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
US11502230B2 (en) 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
US10622518B1 (en) * 2018-12-12 2020-04-14 Bolb Inc. Light-emitting diode with a mesa constructed from a unit cell
JP6844606B2 (ja) * 2018-12-28 2021-03-17 日亜化学工業株式会社 発光素子及びその製造方法ならびに発光装置
KR102697414B1 (ko) 2019-01-14 2024-08-22 서울바이오시스 주식회사 심자외선 발광 다이오드
EP3920245A4 (en) * 2019-01-31 2022-11-02 Seoul Viosys Co., Ltd LIGHT EMITTING DIODE
US10903267B2 (en) * 2019-04-04 2021-01-26 Bor-Jen Wu System and method for making micro LED display
CN112470297B (zh) * 2019-06-06 2022-09-06 新唐科技日本株式会社 半导体发光元件以及半导体发光装置
JP7011185B2 (ja) * 2019-07-23 2022-01-26 日亜化学工業株式会社 発光装置
US20210193866A1 (en) * 2019-12-24 2021-06-24 Mikro Mesa Technology Co., Ltd. Method of forming display device with light-emitting diode
CN113363366B (zh) 2020-03-06 2024-04-19 隆达电子股份有限公司 发光元件
KR102348950B1 (ko) * 2020-03-26 2022-01-11 주식회사 에스엘바이오닉스 반도체 발광소자
DE102020123386A1 (de) 2020-09-08 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit verbesserter anschlussstruktur und verfahren zur herstellung eines bauelements
TWI751809B (zh) 2020-11-18 2022-01-01 隆達電子股份有限公司 增進接合良率的發光二極體結構
TWI810507B (zh) * 2020-12-29 2023-08-01 國立臺灣大學 發光薄膜、發光陣列薄膜、微發光二極體陣列與其製法
WO2023277310A1 (ko) * 2021-06-30 2023-01-05 삼성전자주식회사 무기 발광 소자, 디스플레이 모듈 및 그 제조 방법
CN116845169A (zh) * 2021-07-12 2023-10-03 厦门三安光电有限公司 倒装发光二极管及发光装置
CN115663086A (zh) * 2021-08-10 2023-01-31 厦门三安光电有限公司 发光二极管及发光装置
CN114141925B (zh) * 2021-12-01 2023-06-09 厦门三安光电有限公司 发光二极管
TWI845963B (zh) * 2022-06-14 2024-06-21 鼎元光電科技股份有限公司 發光二極體及其製造方法
CN115000270B (zh) * 2022-06-16 2023-12-01 惠州华星光电显示有限公司 光源模组及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012527116A (ja) 2009-05-11 2012-11-01 クリー インコーポレイテッド 反射構造を有する半導体発光ダイオードおよびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486499B1 (en) 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
US20050133806A1 (en) * 2003-12-17 2005-06-23 Hui Peng P and N contact pad layout designs of GaN based LEDs for flip chip packaging
KR100674875B1 (ko) * 2005-06-29 2007-01-30 삼성전기주식회사 플립칩형 발광 장치
KR100887139B1 (ko) * 2007-02-12 2009-03-04 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP5012187B2 (ja) * 2007-05-09 2012-08-29 豊田合成株式会社 発光装置
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP5326957B2 (ja) * 2009-09-15 2013-10-30 豊田合成株式会社 発光素子の製造方法及び発光素子
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
JP5919504B2 (ja) * 2011-06-30 2016-05-18 パナソニックＩｐマネジメント株式会社 発光装置
EP3223320B1 (en) * 2011-09-16 2021-07-21 Seoul Viosys Co., Ltd. Light emitting diode
KR101691589B1 (ko) * 2011-09-16 2017-01-02 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
JP5720601B2 (ja) * 2012-02-14 2015-05-20 豊田合成株式会社 半導体発光素子
KR101926358B1 (ko) * 2012-02-17 2018-12-07 삼성전자주식회사 반도체 발광장치 및 조명장치
US9461212B2 (en) * 2012-07-02 2016-10-04 Seoul Viosys Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
KR101893578B1 (ko) * 2012-09-13 2018-08-30 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이
KR101978968B1 (ko) * 2012-08-14 2019-05-16 삼성전자주식회사 반도체 발광소자 및 발광장치
KR20140031601A (ko) * 2012-09-05 2014-03-13 에피스타 코포레이션 발광다이오드 어레이
JP6087096B2 (ja) * 2012-09-26 2017-03-01 シャープ株式会社 半導体発光素子及びその製造方法
KR101552670B1 (ko) * 2012-10-18 2015-09-11 일진엘이디(주) 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자
TWI614920B (zh) * 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
US9728698B2 (en) * 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9923121B2 (en) * 2014-08-05 2018-03-20 Seoul Viosys Co., Ltd. Light-emitting diode and manufacturing method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012527116A (ja) 2009-05-11 2012-11-01 クリー インコーポレイテッド 反射構造を有する半導体発光ダイオードおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190017650A (ko) * 2017-08-11 2019-02-20 서울바이오시스 주식회사 발광 다이오드
KR102499308B1 (ko) 2017-08-11 2023-02-14 서울바이오시스 주식회사 발광 다이오드
KR20190029828A (ko) * 2017-09-11 2019-03-21 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US10573588B2 (en) 2017-09-11 2020-02-25 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same
KR102415570B1 (ko) 2017-09-11 2022-07-04 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20170331021A1 (en) 2017-11-16
US10090450B2 (en) 2018-10-02
CN106605306A (zh) 2017-04-26
US10211383B2 (en) 2019-02-19
CN106605306B (zh) 2019-07-02
JP6757313B2 (ja) 2020-09-16
DE112015003963T5 (de) 2017-06-08
DE202015009890U1 (de) 2021-02-03
US20180287028A1 (en) 2018-10-04
CN107579140A (zh) 2018-01-12
KR20160027875A (ko) 2016-03-10
US20160240759A1 (en) 2016-08-18
JP2017535052A (ja) 2017-11-24
KR20160026705A (ko) 2016-03-09
US10205077B2 (en) 2019-02-12
CN107579140B (zh) 2019-07-19
US20180226553A1 (en) 2018-08-09
US10069055B2 (en) 2018-09-04
KR20160026922A (ko) 2016-03-09
US20180248094A1 (en) 2018-08-30
US9768367B2 (en) 2017-09-19
US10276769B2 (en) 2019-04-30
US20190067540A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
KR101616552B1 (ko) 발광소자
US10270007B2 (en) Light emitting diode, method for manufacturing the same, and light emitting device module having the same
US10290772B2 (en) Light-emitting diode and manufacturing method therefor
US10505077B2 (en) Light emitting element including metal bulk
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
KR101761835B1 (ko) 고효율 발광 다이오드
CN207489903U (zh) 发光元件
KR20160149827A (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
KR20170016630A (ko) 발광 다이오드 및 그 제조 방법
KR20170078562A (ko) 발광 소자
KR102601420B1 (ko) 금속 벌크를 포함하는 발광 소자
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자
KR102320797B1 (ko) 발광 소자
KR101746818B1 (ko) 발광 소자
WO2016032194A1 (ko) 발광소자

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20160118

Patent event code: PA01071R01D

Filing date: 20150819

Application number text: 1020150116740

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20160118

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160204

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160418

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160422

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160425

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190325

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200401

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210407

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220329

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240326

Start annual number: 9

End annual number: 9