KR20170016630A - 발광 다이오드 및 그 제조 방법 - Google Patents

발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20170016630A
KR20170016630A KR1020150109959A KR20150109959A KR20170016630A KR 20170016630 A KR20170016630 A KR 20170016630A KR 1020150109959 A KR1020150109959 A KR 1020150109959A KR 20150109959 A KR20150109959 A KR 20150109959A KR 20170016630 A KR20170016630 A KR 20170016630A
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
insulating layer
pad
Prior art date
Application number
KR1020150109959A
Other languages
English (en)
Inventor
오세희
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to US15/501,815 priority Critical patent/US9923121B2/en
Priority to KR1020150109959A priority patent/KR20170016630A/ko
Priority to PCT/KR2015/008150 priority patent/WO2016021919A1/ko
Publication of KR20170016630A publication Critical patent/KR20170016630A/ko
Priority to US15/925,533 priority patent/US10290772B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드 및 그 제조 방법이 개시된다. 발광 다이오드는, 제1 도전형 반도체층; 제1 도전형 반도체층 상에 서로 이격되어 배치되고, 각각 활성층 및 제2 도전형 반도체층을 포함하며, 제2 도전형 반도체층 및 활성층을 관통하여 제1 도전형 반도체층이 부분적으로 노출된 적어도 하나의 컨택홀을 포함하는, 적어도 2개의 메사들; 메사들의 사이에 위치하며, 제1 도전형 반도체층이 부분적으로 노출되는 추가 컨택 영역; 메사들 각각의 컨택홀 및 추가 컨택 영역을 통해 제1 도전형 반도체층에 오믹 컨택하는 제1 전극; 메사들 상에 위치하고, 제2 도전형 반도체층에 오믹 컨택하는 전류 분산층; 및 전류 분산층 상에 위치하는 제2 전극; 및 발광 구조체 및 전류 분산층을 덮고, 제1 및 제2 전극을 부분적으로 노출시키는 개구부들을 포함하는 절연층을 포함하고, 추가 컨택 영역 상에 위치하는 제1 전극은 절연층의 개구부를 통해 노출된다.

Description

발광 다이오드 및 그 제조 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히, 발광 면적 감소가 최소화되고, 전류 분산 효율이 높은 발광 다이오드 및 그 제조 방법에 관한 것이다.
발광 다이오드는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자로서, 최근, 직접 천이형 특성을 갖는 질화물 반도체를 이용한 발광 다이오드가 개발 및 제조되고 있다.
발광 다이오드는 전극이 배치되는 위치, 또는 상기 전극이 외부 리드와 연결되는 방식 등에 따라서 수평형 발광 다이오드, 수직형 발광 다이오드 또는 플립칩(flip-chip)형 발광 다이오드 등으로 분류될 수 있다. 최근 고출력 발광 다이오드에 대한 요구가 증가하면서, 방열 효율이 우수한 대면적 플립칩형 발광 다이오드의 수요가 증가하고 있다.
본 발명이 해결하고자 하는 다른 과제는, 전류 분산 효율이 개선된 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 활성층의 제거 공정을 최소화하면서, 전류 분산 효율을 향상시킬 수 있으며, 공정이 단순화된 발광 다이오드 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 서로 이격되어 배치되고, 각각 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층이 부분적으로 노출된 적어도 하나의 컨택홀을 포함하는, 하나 이상의 메사; 상기 메사의 컨택홀을 통해 상기 제1 도전형 반도체층에 오믹 컨택하는 제1 전극; 상기 메사 상에 위치하고, 상기 제2 도전형 반도체층에 오믹 컨택하는 전류 분산층; 및 상기 전류 분산층 상에 위치하는 제2 전극; 및 상기 발광 구조체 및 전류 분산층을 덮고, 상기 제1 및 제2 전극을 부분적으로 노출시키는 개구부들을 포함하는 절연층을 포함하고, 상기 컨택홀은, 서로 이격된 복수의 주컨택홀; 및 상기 주컨택홀들을 연결하며, 상기 주컨택홀보다 좁은 폭을 갖는 부컨택홀을 포함한다.
상기 발광 다이오드는, 상기 전류 분산층의 아래에 위치하는 전류 차단층을 더 포함할 수 있고, 상기 전류 차단층은 상기 제2 전극의 위치에 대응하여, 상기 제2 전극의 하부에 위치할 수 있다.
상기 전류 분산층은 도전성 산화물을 포함할 수 있다.
상기 전류 분산층은 하부 전류 분산층 및 상기 하부 전류 분산층 상에 위치하는 상부 전류 분산층을 포함할 수 있다.
상기 전류 분산층은 금속성 도펀트로 도핑된 도전성 산화물로 형성될 수 있다.
상기 발광 다이오드는, 상기 절연층 상에 위치하며, 각각 제1 전극 및 제2 전극에 전기적으로 연결된 제1 패드 및 제2 패드를 더 포함할 수 있고, 상기 제1 및 제2 패드는 서로 이격될 수 있다.
상기 제1 전극은, 상기 제1 패드의 하부에 위치하는 제1 오믹컨택 전극; 상기 제1 패드의 하부에 위치하는 주전극, 및 상기 주전극으로부터 연장되며 상기 제1 패드와 제2 패드의 사이 영역의 하부까지 연장되는 연장전극을 포함하는 제2 오믹컨택 전극; 및 상기 제1 패드의 하부에 위치하며, 상기 추가 컨택 영역과 오믹컨택하는 제3 오믹컨택 전극을 포함할 수 있다.
상기 제2 오믹컨택 전극의 주전극은 상기 주컨택홀 내에 위치할 수 있고, 상기 제2 오믹컨택 전극의 연장전극은 상기 주컨택홀 및 부컨택홀 내에 위치할 수 있다.
상기 연장전극에 있어서, 상기 주컨택홀 내에 위치하는 부분의 폭은 상기 부컨택홀 내에 위치하는 부분의 폭보다 클 수 있고, 상기 연장전극에서 상기 주컨택홀 내에 위치하는 부분은, 상기 제1 및 제2 패드의 사이 영역의 하부에 위치할 수 있다.
상기 제2 오믹컨택 전극의 연장전극은 상기 절연층에 덮일 수 있다.
상기 제2 전극은, 상기 제2 패드의 하부에 위치하는 제1 연결전극; 및 상기 제2 패드의 하부에 위치하는 주전극, 및 상기 주전극으로부터 연장되며 상기 제1 패드 측으로 연장되는 연장전극을 포함하는 제2 연결전극을 포함할 수 있다.
상기 제2 연결전극의 연장전극은 상기 제1 패드 및 제2 패드의 사이 영역의 하부까지 연장될 수 있다.
상기 제2 연결전극의 연장전극은 상기 제1 패드의 하부까지 더 연장될 수 있다.
상기 연장전극의 폭은 상기 주전극의 폭보다 작을 수 있다.
상기 연장전극은 상기 절연층에 덮일 수 있다.
상기 메사는 복수의 메사들로 형성될 수 있고, 상기 발광 구조체는 상기 메사들의 사이에 위치하며, 상기 제1 도전형 반도체층이 부분적으로 노출되는 추가 컨택 영역을 더 포함할 수 있으며, 상기 추가 컨택 영역 상에 위치하는 제1 전극은 상기 절연층의 개구부를 통해 노출될 수 있다.
상기 절연층은, 하부 절연층; 및 상기 하부 절연층 상에 위치하는 상부 절연층을 포함할 수 있다.
상기 하부 절연층은 상기 상부 절연층보다 두꺼운 두께를 갖고, 상기 상부 절연층은 분포 브래그 반사기를 포함할 수 있다.
상기 하부 절연층은 SiO2로 형성될 수 있으며, 0.2㎛ 내지 1.0㎛의 두께를 가질 수 있고, 상기 상부 절연층은 TiO2층/SiO2층이 교대로 반복 적층된 구조를 포함할 수 있다.
상기 제1 전극 및 제2 전극 중 적어도 일부는 상기 하부 절연층의 개구부 주변의 상기 하부 절연층 상면을 더 덮어, 상기 하부 절연층과 상기 상부 절연층의 사이에 개재될 수 있다.
본 발명에 따르면, 발광유닛들에 둘러싸인 영역에 추가 컨택 영역이 형성됨으로써, 전류 분산 효율이 향상될 수 있고, 발광의 균일성이 향상될 수 있다. 이에 따라, 발광 다이오드의 발광 효율 및 신뢰성이 향상될 수 있다.
또한, 추가 컨택 영역을 발광유닛들 형성 공정에서 동시에 형성함으로써, 별도의 추가적인 공정을 수행하지 않고도 전류 분산 효율이 향상된 발광 다이오드를 제조하는 방법이 제공될 수 있다.
또한, 제1 및 제2 패드의 사이 영역으로 연장되는 연장 부분들을 포함하는 전극들을 갖는 발광 다이오드를 제공함으로써, 전류 분산 효율이 향상된 발광 다이오드를 제공할 수 있다.
나아가, 다층 구조의 전류 분산층을 채택하여, 전류 분산 효율 및 발광 효율이 향상된 발광 다이오드를 제공할 수 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도들이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 5 내지 도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 12 내지 도 16은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도들 및 단면도들이다.
도 17은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 18 내지 도 25는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 26은 본 발명의 일 실시예에 따른 발광 다이오드를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 27은 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 28은 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 29는 본 발명의 일 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
최근, N형 전극에 있어서, N형 전극 패드에 추가적으로 선형의 연장부들을 사용하는 구조들이 제안되고 있다. 이러한 선형의 연장부들은 활성층을 식각하여 제거하여 노출되는 N형 반도체층의 영역을 따라 형성되는 구조이며, 이에 따라, 활성층이 제거된 영역만큼 발광 면적이 감소한다. 더욱이, 연장부들의 저항이 큰 경우, 전류를 분산시키는데 한계가 있다. 나아가, 반사 전극이 P형 반도체층 상에 한정되어 위치하므로, 반사 전극에 의해 반사되지 못하고 패드들 및 연장부들에 의해 손실되는 광이 상당히 발생한다. 또한, N형 전극과 P형 전극의 위치에 따라 전류 쏠림 현상이 발생하여, 발광 효율이 매우 낮은 영역이 존재한다. 뿐만 아니라, N형 전극을 형성하기 위하여, N형 반도체층을 노출시키는 영역이 상대적으로 넓게 형성된다. 이는 곧 발광 영역의 감소로 이어지며, 발광 다이오드 전체의 발광 효율 및 발광 강도를 저하시킨다.
이러한 구현예들 외에도, 다양한 전극 구조를 갖는 발광 다이오드가 개시된바 있다. 그러나, 이러한 구현예들에 따르면, 전류를 주입하여 발광 다이오드 동작 시 N형 전극 주변에 전류가 집중되어, N형 전극 주변에 발광이 집중되는 문제가 있다.
따라서, 전류 분산 효율이 뛰어나고, 발광 다이오드 전체적으로 균일한 발광 패턴을 갖는 전극 구조 및 반도체층의 구조가 요구된다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도들이다. 도 2는 도 1의 A-A선에 대응하는 단면이고, 도 3은 도 1의 B-B선에 대응하는 단면이다. 설명의 편의를 위하여, 도 1의 단면도에는 일부 도면 부호를 생략하였다. 평면도와 관련한 구성들의 도면 부호는, 도 5 내지 도 11을 참조하여 설명하는 실시예들을 통해 더욱 상세하게 설명된다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120), 발광유닛(120c)들, 제1 전극(140), 제2 전극(131)을 포함한다. 나아가, 상기 발광 다이오드는, 기판(110), 하부 절연층(151), 상부 절연층(153), 연결층(133), 제1 패드(161) 및 제2 패드(163)를 더 포함할 수 있다.
기판(110)은 발광 구조체(120)를 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 본 실시예에 있어서, 기판(110)은 패턴 된 사파이어 기판(Patterned Sapphire Substrate; PSS)일 수 있다.
상기 발광 다이오드에 있어서, 기판(110)은 생략될 수 있다. 기판(110)이 발광 구조체의 성장 기판으로서 이용된 경우, 기판(110)은 이 기술 분야의 통상의 지식을 가진 자(이하, '통상의 기술자')에게 공지된 기술을 이용하여 발광 구조체(120)로부터 분리되어 제거될 수 있다. 기판(110)은 물리적 및/또는 화학적 방법을 통해 발광 구조체로부터 분리되거나 제거될 수 있고, 예를 들어, 레이저 리프트 오프, 화학적 리프트 오프, 스트레스 리프트 오프, 또는 연마 등의 방법으로 분리되거나 제거될 수 있다.
발광 구조체(120)는 제1 도전형 반도체층(121), 제1 도전형 반도체층(121) 상에 위치하는 활성층(123), 및 활성층(123) 상에 위치하는 제2 도전형 반도체층(125)을 포함할 수 있다. 또한, 상기 발광 다이오드는, 제1 도전형 반도체층(121) 상에 배치되며, 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광유닛(121c)을 포함할 수 있다. 발광유닛(121c)은 복수로 배치될 수 있으며, 각각의 발광유닛(121c)은 하나 이상의 컨택홀(127)을 포함할 수 있다. 또한, 상기 발광 다이오드는, 발광유닛(121c)들에 둘러싸인 영역에 형성된 추가 컨택 영역(129)을 포함할 수 있다.
제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있다.
발광유닛(121c)은 활성층(123)은 포함하여 발광 다이오드 동작시 발광 영역으로 정의될 수 있다. 또한, 상기 발광 다이오드는 발광유닛(121c)을 적어도 2개 이상 포함할 수 있고, 적어도 2개 이상의 발광유닛(121c)들의 이격 영역에는 추가 컨택 영역(129)이 형성될 수 있다. 예를 들어, 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광 다이오드는 발광유닛(121c)을 4개 이상 포함할 수 있고, 상기 발광유닛(121c)들은 서로 이격되어 이격 영역(128)을 형성할 수 있다. 특히, 이격 영역(128) 중, 4개의 발광유닛(121c)들에 둘러싸인 영역은 추가 컨택 영역(129)으로 정의될 수 있다. 각각의 발광유닛(121c)은 활성층(123) 및 제2 도전형 반도체층(125)에 더하여, 제1 도전형 반도체층(121)의 일부를 더 포함할 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 추가 컨택 영역(129)은 2개 이상의 발광유닛(121c)들 사이의 이격 영역에 형성될 수 있다.
각각의 발광유닛(121c)은 하나 이상의 컨택홀(127)을 포함할 수 있으며, 상기 컨택홀(127)은 제2 도전형 반도체층(125) 및 활성층(123)이 부분적으로 제거되어 형성될 수 있다. 이에 따라, 컨택홀(127)을 통해 제1 도전형 반도체층(121)이 부분적으로 노출될 수 있다. 컨택홀(127)의 개수 및 각각의 발광유닛(120c)에서 컨택홀(127)이 배치되는 위치는 제한되지 않으나, 예를 들어, 컨택홀(127)은 발광유닛(120c)의 중심 영역에 위치할 수 있다.
후술하는 바와 같이, 제1 전극(140)은 컨택홀(127)들을 통해 제1 도전형 반도체층(121)과 오믹 컨택 될 수 있다. 따라서, 컨택홀(127)의 위치 및 개수에 따라 전류 분산 효율 및 발광 다이오드의 발광 패턴이 조절될 수 있다. 예컨대, 컨택홀(127)들이 발광유닛(120c)의 중심 영역에 배치됨으로써, 각각의 발광유닛(120c)에 대해서 전류가 대체로 균일하게 분산되도록 할 수 있다. 다만, 도시된 컨택홀(127)의 개수 및 배치 위치는 예시적인 것이며, 전류 분산 효율을 고려하여 다양하게 디자인될 수 있다.
한편, 추가 컨택 영역(129)은 적어도 2개의 발광유닛(120c)들의 이격 영역 내에 배치될 수 있다. 특히, 도시된 바와 같이, 추가 컨택 영역(129)은 적어도 4개의 발광유닛(120c)들 각각의 일 코너가 모이는 영역 내에 위치할 수 있다. 다만, 이는 발광유닛(120c)들이 평면적으로 사각형 형태를 갖는 경우에 해당하며, 발광유닛(120c)들이 사각형 외에 다른 형태를 갖는 경우에도 유사하게 적용될 수 있다. 예를 들어, 하나의 추가 컨택 영역(129)이 5개 이상의 발광유닛(120c)에 둘러싸인 형태로 배치된 경우에도, 발광유닛(120c)들의 각각의 일 코너가 모이는 영역 내에 추가 컨택 영역(129)이 배치될 수 있다.
본 발명이 이에 한정되는 것은 아니며, 상술한 바와 같이, 본 발명의 추가 컨택 영역(129)은 적어도 2개 이상의 발광유닛(120c)들 사이의 영역에 배치될 수 있다. 예를 들어, 2개의 발광유닛(120c) 사이에 추가 컨택 영역(129)이 형성되는 경우, 하나의 발광유닛의 컨택홀과 또 다른 하나의 발광 유닛의 컨택홀을 연결하는 가상의 선 상에 추가 컨택 영역(129)이 위치할 수 있다. 이 경우, 추가 컨택 영역(129)을 형성하기 위한 공간을 마련하기 위하여 발광유닛(120c)의 측면이 추가 컨택 영역(129)을 따라 부분적으로 제거될 수 있다.
후술하는 바와 같이, 제1 전극(140)은 컨택홀(127)들 외에, 추가 컨택 영역(129)을 통해서도 제1 도전형 반도체층(121)과 오믹 컨택된다. 적어도 2개의 발광유닛(120c)들의 이격 영역에 위치하는 추가 컨택 영역(129)을 통해서도 제1 도전형 반도체층(121)과 제1 전극(140)이 오믹 컨택됨으로써, 발광 다이오드의 전류 분산 효율이 더욱 향상될 수 있다.
특히, 본 실시예에 있어서, 추가 컨택 영역(129)의 중심부로부터 4개의 발광유닛(120c)들 각각의 중심까지의 거리는 모두 대체로 동일할 수 있고, 컨택홀(127)은 각각의 발광유닛(120c)의 중심부에 위치할 수 있다. 이 경우, 추가 컨택 영역(129) 및 컨택홀(127)에 의한 전류 분산 효율이 향상될 수 있고, 발광 다이오드 전체적인 발광 균일성이 향상될 수 있다.
뿐만 아니라, 발광 영역을 발광유닛(120c)로 구분하고, 발광유닛(120c)들 사이 영역에 제1 도전형 반도체층(121)과 제1 전극(140)이 컨택하는 영역을 배치함으로써, 발광 다이오드의 순방향 전압(Vf)을 감소시킬 수 있다.
한편, 본 실시예에서는, 4개의 발광유닛(120c)을 포함하는 발광 다이오드에 관하여 설명하였다. 그러나 본 발명이 이에 한정되는 것은 아니고, 적어도 2개 이상 또는 5개 이상의 발광유닛(120c)을 포함하는 발광 다이오드의 경우에도, 유사하게 적용될 수 있다.
예를 들어, 도 4에 도시된 바와 같이, 더 많은 개수의 발광유닛(120c)을 포함하는 발광 다이오드 역시 본 발명의 범위에 포함된다. 도 4를 참조하면, 발광 다이오드는 16개의 발광유닛(120c)을 포함할 수 있고, 이때, 인접하는 4개의 발광유닛(120c)에 둘러싸인 영역들에는 추가 컨택 영역(129)들이 형성될 수 있다. 따라서, 본 발명에 따르면, 더 많은 수의 발광유닛(120c)을 포함하는 발광 다이오드에 있어서도, 전류 분산 효율을 향상시킬 수 있다.
다시 도 1 내지 도 3을 참조하면, 제2 전극(131)은 각각의 발광유닛(120c) 상에 위치하며, 제2 도전형 반도체층(125)의 상면을 부분적으로 덮고, 오믹 컨택될 수 있다. 특히, 제2 전극(131)은 제2 도전형 반도체층(125)의 상면의 거의 대부분을 덮을 수 있고, 이에 따라 활성층(123)에서 방출된 광이 효과적으로 반사될 수 있으며, 발광유닛(120c) 각각에 대한 전류 분산 효율이 향상될 수 있다.
제2 전극(131)은 컨택홀(129)에 대응하는 영역에는 형성되지 않으며, 따라서 제2 전극(131)은 제1 도전형 반도체층(121)과 절연된다. 컨택홀(129)은 대체로 제2 전극(131)의 중심 영역에 형성될 수 있다. 이에 따라, 상기 발광 다이오드 동작 시, 컨택홀(129)을 통해 전기적으로 연결되는 제1 전극(140)과 제2 전극(131)에 전류가 인가되었을 때 전류 분산 효율이 향상될 수 있다.
제2 전극(131)은 반사층 및 상기 반사층을 덮는 커버층을 포함할 수 있다.
상술한 바와 같이, 제2 전극(131)은 제2 도전형 반도체층(125)과 오믹 컨택되는 것과 더불어, 광을 반사시키는 기능을 할 수 있다. 따라서, 상기 반사층은 높은 반사도를 가지면서 제2 도전형 반도체층(125)과 오믹 접촉을 형성할 수 있는 금속을 포함할 수 있다. 예를 들어, 상기 반사층은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 또한, 상기 반사층은 단일층 또는 다중층을 포함할 수 있다.
상기 커버층은 상기 반사층과 다른 물질 간의 상호 확산을 방지할 수 있고, 외부의 다른 물질이 상기 반사층에 확산하여 상기 반사층이 손상되는 것을 방지할 수 있다. 따라서, 상기 커버층은 상기 반사층의 하면 및 측면을 덮도록 형성될 수 있다. 상기 커버층은 상기 반사층과 함께 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있어서, 상기 반사층과 함께 일종의 전극 역할을 할 수 있다. 상기 커버층은, 예를 들어, Au, Ni, Ti, Cr 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다중층을 포함할 수도 있다.
이와 달리, 제2 전극(131)은 투명 도전성 물질을 포함할 수도 있다. 상기 투명 도전성 물질은 제2 도전형 반도체층(125)과 오믹 컨택을 형성할 수 있고, 예를 들어, ITO, ZnO, IZO 및 Ni/Au 중 적어도 하나를 포함할 수 있다. 제2 전극(131)이 투명 도전성 물질을 포함하는 경우, 후술하는 상부 절연층(153)을 반사성 층을 포함하도록 형성함으로써, 반사 기능을 대신할 수 있다.
다시 도 1 내지 도 3을 참조하면, 상기 발광 다이오드는 하부 절연층(151)을 더 포함할 수 있다. 하부 절연층(151)은 발광유닛(120c)들 및 반사 금속층(131)을 적어도 부분적으로 덮을 수 있다. 또한, 하부 절연층(151)은 컨택홀(127)들의 측면을 덮되 컨택홀(127)들의 하면을 노출시켜, 컨택홀(127)을 통해 제1 도전형 반도체층(121)을 부분적으로 노출시킬 수 있다. 나아가, 하부 절연층(151)은 발광 구조체(120)의 측면을 더 덮을 수 있다.
하부 절연층(151)은 컨택홀(127)들 및 추가 컨택 영역(129)에 대응하는 부분에 위치하는 제1 개구부와, 제2 전극(131)의 일부를 노출시키는 제2 개구부를 포함할 수 있다. 제1 개구부 및 컨택홀(127)들을 통해 제1 도전형 반도체층(121)이 제1 전극(140)과 전기적으로 연결될 수 있다. 상기 제2 개구부를 통해 제2 전극(131)은 제2 패드(163)와 전기적으로 연결될 수 있다. 또한, 제2 개구부는 연결층(133)이 형성되는 영역을 제공할 수도 있다.
하부 절연층(151)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다. 나아가, 하부 절연층(151)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 특히, 제2 전극(131)이 투명 도전성 물질을 포함하는 경우, 하부 절연층(151)은 반사물질 또는 분포 브래그 반사기를 포함할 수 있다. 이에 따라, 하부 절연층(151)이 광을 반사시키는 역할을 하여, 발광 다이오드의 발광 효율을 향상시킬 수 있다.
제1 전극(140)은 발광 구조체(120) 상에 위치할 수 있으며, 발광유닛(120c)들을 적어도 부분적으로 덮을 수 있다. 또한, 제1 전극(140)은 컨택홀(127) 및 추가 컨택 영역(129) 상에 위치하여, 제1 도전형 반도체층(121)과 오믹 컨택할 수 있다. 제1 전극(140)은 하부 절연층(151)의 제2 개구부, 즉, 제2 전극(131)이 노출된 영역 상에는 형성되지 않는다.
제1 전극(140)은 하부 절연층(151)의 일부 영역을 제외한 다른 부분을 전체적으로 덮도록 형성될 수 있고, 특히, 발광유닛(120c)의 측면 및 제1 도전형 반도체층(121)의 측면까지 더 덮을 수 있다.
제1 전극(140)이 일부 영역을 제외하고 발광유닛(120c)들을 전반적으로 덮도록 형성됨으로써, 전류 분산 효율이 더욱 향상될 수 있다. 또한, 제2 전극(131)에 의해 덮이지 않는 부분을 제1 전극(140)이 커버할 수 있으므로, 발광 구조체(120)의 측면으로 향하는 광을 반사시켜 발광 다이오드의 발광 효율을 향상시킬 수 있다. 나아가, 제1 전극(141)이 발광 구조체(120)의 측면에도 형성됨으로써, 활성층(123)으로부터 측면으로 방출되는 광을 반사시켜 발광 다이오드의 발광 효율을 증가시킬 수 있다.
제1 전극(140)은 제1 도전형 반도체층(121)과 오믹 컨택함과 아울러, 상술한 바와 같이 광을 반사시키는 역할도 할 수 있다. 제1 전극(140)은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 단일층 또는 다중층을 포함할 수 있다. 예를 들어, 제1 전극(140)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 상기 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다.
제1 전극(140)은 제2 전극(131) 및 발광 구조체(120)의 측면으로부터 절연될 수 있고, 예를 들어, 하부 절연층(151)이 제1 전극(140)과 제2 전극(131) 사이에 위치함으로써 서로 절연될 수 있다.
또한, 상기 발광 다이오드는 연결층(133)을 더 포함할 수 있다.
연결층(133)은 발광유닛(120c)들 중 하나의 상면에 위치하는 제2 전극(131)과 인접하는 다른 발광유닛(120c)의 상면에 위치하는 제2 전극(131)을 전기적으로 연결할 수 있다. 예를 들어, 연결층(133)은 하부 절연층(151)의 적어도 두 개의 제2 개구부들을 통해 인접하는 발광유닛(120c)들 상에 위치하는 제2 전극(131)들을 서로 전기적으로 연결할 수 있다.
연결층(133)은 적어도 두 개의 발광유닛(120c)들 상에 위치하는 제2 전극(131)들을 전기적으로 연결할 수 있으며, 나아가, 모든 발광유닛(120c)들 상에 위치하는 제2 전극(131)들을 서로 전기적으로 연결할 수도 있다. 예를 들어, 도시된 바와 같이, 연결층(133)은 상하 방향으로 나란히 배치된 2개의 발광유닛(120c)들을 직선 형태로 연결할 수 있고, 이와 달리, 3개 이상의 발광유닛(120c)들을 서로 연결시킬 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
연결층(133)에 의해 적어도 두 개 이상의 반사 전극층(131)들이 서로 병렬로 연결될 수 있다. 이에 따라, 복수의 반사 전극층(131)들 간에 전류 분산 효율이 향상될 수 있고, 이는 곧 발광 다이오드 전체의 전류 분산 효율의 증가 및 발광 균일성의 증가를 제공할 수 있다.
연결층(133)은 전기적 전도성을 갖는 물질을 포함할 수 있으며, 예를 들어, 금속을 포함할 수 있다. 또한, 연결층(133)은 제1 전극(140)과 동일한 물질로 형성될 수도 있다. 나아가, 연결층(133)의 상면은 제1 금속층(140)의 상면과 대체로 동일한 높이로 나란하게 형성될 수도 있다.
상부 절연층(153)은 제1 전극(140) 및 연결층(133)을 적어도 부분적으로 덮을 수 있다. 상부 절연층(153)은 제1 전극(140)을 부분적으로 노출시키는 제3 개구부, 및 제2 전극(131)을 부분적으로 노출시키는 제4 개구부를 포함할 수 있다.
상기 제3 및 제4 개구부는 하나 이상 형성될 수 있다. 또한, 제3 개구부가 발광 다이오드의 일 측 모서리에 인접하여 위치하는 경우, 제4 개구부는 타 측 모서리에 인접하도록 위치할 수 있다. 제3 및 제4 개구부는 각각 제1 및 제2 전극(140, 131)을 부분적으로 노출시켜, 제1 패드와 제2 패드(161, 163)가 각각 제1 및 제2 전극(140, 131)에 전기적으로 연결될 수 있는 경로를 제공할 수 있다.
상부 절연층(153)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다. 나아가, 상부 절연층(153)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.
한편, 상부 절연층(153)은 하부 절연층(151)과 다른 물질로 형성될 수 있다. 예를 들어, 하부 절연층(151)은 SiO2를 포함할 수 있고, 상부 절연층(153)은 SiNx를 포함할 수 있다. 또한, 하부 절연층(151)의 두께는 상부 절연층(153)의 두께보다 더 두꺼울 수 있다. 하부 절연층(151)이 상대적으로 두껍게 형성됨으로써, 발광 구조체(120)가 전기적으로 더욱 효과적으로 보호될 수 있고, 외부의 습기에 의한 발광 구조체(120)의 데미지를 더욱 효과적으로 방지할 수 있다.
또한, 상기 발광 다이오드는 제1 패드(161) 및 제2 패드(163)를 더 포함할 수 있다.
제1 패드(161)는 상부 절연층(153) 상에 위치할 수 있고, 제3 개구부를 통해 제1 반사 금속층(140)과 전기적으로 접속된다. 제2 패드(163)는 상부 절연층(153) 상에 위치할 수 있으며, 제4 개구부를 통해 제2 반사 금속층(131)과 전기적으로 접속된다. 이에 따라, 제1 및 제2 패드(161, 163)는 각각 제1 및 제2 도전형 반도체층(121, 125)과 전기적으로 연결된다. 따라서 제1 및 제2 패드(161, 163)는 발광 다이오드에 외부로부터 전원을 공급하는 전극 역할을 할 수 있다.
제1 패드(161)와 제2 패드(163)는 서로 이격되며, 예를 들어, Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
덧붙여, 본 발명의 또 다른 실시예에 따른 발광 다이오드는, 방열 패드(미도시)를 더 포함할 수 있다.
상기 방열 패드는 상부 절연층(153) 상에 위치할 수 있으며, 발광 구조체(120)와 전기적으로 절연될 수 있다. 또한, 방열 패드는 제1 및 제2 패드(161, 163) 사이에 위치할 수 있으며, 전기적으로 절연될 수 있다. 방열 패드는 열 전도성이 높은 물질을 포함할 수 있으며, 예를 들어, Cu를 포함할 수 있다.
상기 발광 다이오드는 방열 패드를 더 포함함으로써 발광시 발생하는 열을 효과적으로 방출시킬 수 있으며, 고출력의 대면적 플립칩 발광 다이오드의 수명 및 신뢰성을 향상시킬 수 있다. 또한, 발광 시 발생하는 열에 의한 발광 다이오드의 열화를 방지할 수 있다. 나아가, 방열 패드가 상부 절연층(153) 상에 위치하여 발광 구조체(120)와 절연됨으로써, 방열 패드에 의해 발생할 수 있는 전기적 문제(예를 들어, 쇼트)가 발생하는 것을 방지할 수 있다.
도 5 내지 도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 5 내지 도 11의 실시예를 참조하여 설명하는 제조 방법에 따르면, 도 1 내지 도 3을 참조하여 설명한 발광 다이오드가 제공될 수 있다. 따라서, 도 1 내지 도 3의 실시예에서 설명한 바와 동일한 구성에 대해서는 이하 상세한 설명이 생략될 수 있다. 따라서, 본 실시예에 따른 발명이 이하 설명에 따라 제한되는 것은 아니다.
도 5 내지 도 11 각각의 (a) 및 (b)는 평면도와 단면도를 도시한다. 각각의 도면들에 있어서, 각 단면도들은 이에 대응하는 평면도에서 C-C선에 대응하는 부분의 단면이다.
먼저, 도 5를 참조하면, 기판(110) 상에 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120)를 형성한다.
기판(110)은 발광 구조체(120)가 성장될 수 있는 성장 기판일 수 있으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 본 실시예에 있어서, 기판(110)은 패턴 된 사파이어 기판(Patterned Sapphire Substrate; PSS)일 수 있다.
제1 도전형 반도체층(121), 활성층(123), 및 제2 도전형 반도체층(125)은 순차적으로 성장됨으로써 형성될 수 있다. 발광 구조체(120)는 질화물 반도체를 포함할 수 있으며, MOCVD, HVPE, MBE 등 통상의 기술자에게 공지된 질화물 반도체층 성장 방법을 이용하여 형성할 수 있다. 또한, 제1 도전형 반도체층(121)을 성장시키기 전에, 기판(110) 상에 버퍼층(미도시)을 더 형성할 수 있다.
다음, 도 6을 참조하면, 발광유닛(120c)을 형성함과 아울러, 제2 전극(131)을 형성한다. 발광유닛(120c)을 형성하고, 이어서 제2 전극(131)을 형성할 수도 있고, 그 반대일수도 있다.
발광유닛(120c)은 제2 도전형 반도체층(125) 및 활성층(123)을 부분적으로 제거하여 이격 영역(128)을 형성함으로써 제공될 수 있다. 또한, 상기 이격 영역(128)을 형성하는 것은 추가 컨택 영역(129)을 형성하는 것을 포함할 수 있다. 발광유닛(120c)을 형성하는 것은, 또한, 발광유닛(120c)의 일부분의 제2 도전형 반도체층(125) 및 활성층(123)을 제거하여 컨택홀(127)을 형성하는 것을 포함할 수 있다. 상술한 형성과정들에서, 제2 도전형 반도체층(125) 및 활성층(123)을 제거함으로써, 제1 도전형 반도체층(121)이 부분적으로 노출될 수 있다.
발광유닛(120c)은 적어도 2개로 형성될 수 있으며, 적어도 2개의 발광유닛(120c)들은 각각의 발광유닛(120c)들의 사이 영역애 추가 컨택 영역(129)이 형성되도록 배치될 수 있다. 예를 들어, 도시된 바와 같이, 평면적으로 사각형 형태의 4개의 발광유닛(120c)들이 2×2로 배치될 수 있다. 이에 따라, 적어도 4개의 발광유닛(120c)들 각각의 일 코너가 모이는 영역 내에 추가 컨택 영역(129)이 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
발광유닛(120c)을 구획하는 이격 영역(128), 추가 컨택 영역(129) 및 컨택홀(127)은 식각 및 사진 기술을 이용하여 형성될 수 있다. 예를 들어, 포토레지스트를 이용하여 식각 영역을 정의하고, ICP와 같은 건식 식각을 이용하여 상기 영역들(128, 129) 및 컨택홀(127)을 형성할 수 있다.
컨택홀(127)은 발광유닛(120c)의 중심 영역에 형성될 수 있다. 또한, 추가 컨택 영역(129)은, 그 중심부로부터 각각의 발광유닛(120c)들의 중심부까지의 거리가 모두 대체로 동일하도록 형성될 수 있다.
제2 전극(131)은 금속 물질의 증착 및 식각 기술을 이용해서 형성될 수 있으며, 이와 달리, 금속 물질의 증착 및 리프트 오프 기술을 이용하여 형성될 수도 있다. 각각의 발광유닛(120c)상에 형성되는 제2 전극(131) 각각은 컨택홀(127)을 둘러싸도록 형성될 수 있으며, 이에 따라, 컨택홀(127)이 노출된다.
제2 전극(131)은 발광유닛(120c)의 제2 도전형 반도체층(125) 상면을 거의 대부분 덮도록 형성될 수 있다.
이어서, 도 7을 참조하면, 발광유닛(120c)들 및 제2 전극(131)을 덮는 하부 절연층(151)을 형성할 수 있다. 나아가, 하부 절연층(151)은 컨택홀(127)의 측면을 더 덮도록 형성될 수 있으며, 특히, 컨택홀(127)의 측면에 노출된 제2 도전형 반도체층(125) 및 활성층(123)의 측면을 덮을 수 있다.
하부 절연층(151)은 제1 도전형 반도체층(121)을 부분적으로 노출시키는 제1 개구부(151a, 151b) 및 제2 전극(131)을 부분적으로 노출시키는 제2 개구부(151c, 151d)를 포함할 수 있다. 또한, 제1 개구부(151a, 151b)는 컨택홀(127)의 하부를 노출시키는 개구부(151a) 및 추가 컨택 영역(129)을 적어도 부분적으로 노출시키는 개구부(151b)를 포함하고, 제2 개구부(151c, 151d)는 제2 패드(163) 형성을 위한 개구부(151c) 및 연결층(133) 형성을 위한 개구부(151d)를 포함할 수 있다. 제2 개구부(151c, 151d)들의 위치는 후술하는 공정에서 제2 패드(163)의 위치 및 연결층(133)의 개수와 위치에 따라 결정될 수 있다.
하부 절연층(151)은 SiO2 등과 같은 절연성 물질을 증착 및 패터닝하여 형성할 수 있고, 이와 달리, 증착 및 리프트 오프 공정을 이용하여 형성할 수도 있다.
도 8을 참조하면, 적어도 4개의 발광유닛(120c) 및 하부 절연층(151)을 덮는 제1 전극(140)을 형성한다. 나아가, 적어도 두 개의 제2 전극(131)을 전기적으로 연결하는 연결층(133)을 더 형성할 수 있다.
제1 전극(140)은 금속 물질을 증착 및 패터닝하여 형성될 수 있고, 제1 개구부(151a, 151b)를 채워, 컨택홀(127) 및 추가 컨택 영역(129)을 통해 제1 도전형 반도체층(121)과 오믹 컨택할 수 있다. 한편, 제1 전극(140)은 제2 개구부(151c, 151d) 상에는 형성되지 않는다. 이에 따라, 제1 전극(140)은 제2 전극(131) 및 제2 도전형 반도체층(125)과 절연된다.
또한, 제1 전극(140)과, 연결층(133)은 동시에 동일한 증착 공정을 통해 형성될 수 있다. 예를 들어, 발광 구조체(120) 및 하부 절연층(151)을 전체적으로 덮는 금속 물질을 증착하고, 이를 패터닝하거나 리프트 오프 공정을 통해 제1 전극(140)과 연결층(133)을 분할하는 방법을 이용할 수 있다. 따라서, 제1 전극(140)과 연결층(133)은 서로 동일한 물질을 포함할 수 있다. 또한, 제1 전극(140)과 연결층(135)의 상면들은 대체로 동일한 높이로 나란하게 형성될 수 있다.
다음, 도 9를 참조하면, 제1 전극(140) 및 연결층(133)을 적어도 부분적으로 덮는 상부 절연층(153)을 형성할 수 있다.
상부 절연층(153)은 제1 전극(140)을 부분적으로 노출시키는 제3 개구부(153a) 및 제2 전극(131)을 부분적으로 노출시키는 제4 개구부(153b)를 포함할 수 있다. 이때, 제4 개구부(153b)는 제2 개구부 중 제2 전극(131)을 노출시키는 개구부(151c)와 대응하는 위치에 형성될 수 있다. 상부 절연층(153)은 SiO2 등과 같은 절연성 물질을 증착 및 패터닝하여 형성할 수 있다.
특히, 상부 절연층(153)은 제1 전극(140)과 연결층(133) 사이의 이격 영역을 채우도록 형성되어, 제1 전극(140)과 연결층(133) 간의 전기적 절연을 더욱 강화할 수 있다.
제3 개구부(153a)는 발광 다이오드의 일 측 모서리에 인접하여 형성될 수 있으며, 제4 개구부(153b)는 발광 다이오드의 타 측 모서리에 인접하여 형성될 수 있다. 즉, 제3 및 제4 개구부(153a, 153b)는, 도시된 바와 같이, 각각 서로 반대되는 모서리에 인접하도록 형성될 수 있다.
이어서, 도 10을 참조하면, 상부 절연층(153) 상에 제1 패드(161) 및 제2 패드(163)를 더 형성할 수 있다. 이에 따라, 도 1 내지 도 4에 도시된 바와 같은 발광 다이오드가 제공될 수 있다.
제1 패드(161)는 제3 개구부(153a) 상에 이를 채우도록 형성될 수 있고, 따라서 제1 패드(161)는 제1 금속층(141)과 전기적으로 접속된다. 유사하게, 제2 패드(163)는 제4 개구부(153b) 상에 이를 채우도록 형성될 수 있고, 제2 패드(163)와 반사 전극층(131)은 전기적으로 접속된다. 제1 패드(161) 및 제2 패드(163)는 발광 다이오드를 서브마운트, 패키지 또는 인쇄회로기판 등에 실장하기 위해 범프를 접속하거나 SMT를 위한 패드로 사용될 수 있다.
제1 및 제2 패드(161, 163)는 동일 공정으로 함께 형성될 수 있으며, 예를 들어, 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다.
나아가, 상기 발광 다이오드 제조 방법은, 기판(110)을 발광 구조체(120)로부터 분리하는 것을 더 포함할 수 있다. 기판(110)은 물리적 및/또는 화학적 방법을 통해서 분리되거나 제거될 수 있다.
또한, 상기 발광 다이오드 제조 방법은, 도 11에 도시된 바와 같이, 방열 패드(170)를 상부 절연층(153) 상에 형성하는 것을 더 포함할 수 있다. 방열 패드(170) 제1 및 제2 패드(161, 163)와 유사한 방법을 통해 형성될 수 있으며, 예를 들어, 도금, 전기 도금 또는 증착 방법을 이용하여 형성할 수 있다. 나아가, 방열 패드(170)는 제1 및 제2 패드(161, 163)와 동시에 형성될 수도 있다.
도 12 내지 도 16은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도들 및 단면도들이다.
도 12는 상기 발광 다이오드의 평면을 도시한다. 도 13은 상기 발광 다이오드의 평면을 도시하되, 설명의 편의를 위하여 제1 패드(161), 제2 패드(163) 및 절연층(260)을 생략하여 도시한다. 도 14는 도 13의 A-A'선에 대응하는 부분의 단면을 도시하고, 도 15는 도 13의 B-B'선에 대응하는 부분의 단면을 도시하며, 도 16은 도 13의 C-C'선에 대응하는 부분의 단면을 도시한다. 상술한 실시예들에서 설명한 구성과 동일하거나 유사한 구성에 대해서는 상세한 설명은 생략하며, 이들 구성에 대해서는 이하 차이점을 중심으로 설명한다.
도 12 내지 도 16을 참조하면, 상기 발광 다이오드는, 발광 구조체(120), 전류 분산층(230), 제1 전극(240), 제2 전극(250), 절연층(260)을 포함한다. 나아가, 상기 발광 다이오드는 기판(110), 전류 차단층(220), 제1 패드(161) 및 제2 패드(163)를 더 포함할 수 있다. 또한, 상기 발광 다이오드는 사각형의 평면 형상을 가질 수 있다. 본 실시예에서, 상기 발광 다이오드는 대체로 정방형의 평면 형상을 가질 수 있으며, 제1 측면(101), 제2 측면(102), 제1 측면(101)에 반대하여 위치하는 제3 측면(103), 및 제2 측면(102)에 반대하여 위치하는 제4 측면(104)을 포함할 수 있다.
기판(110)은 도 1 내지 도 3을 참조하여 설명한 바와 대체로 유사하며, 본 실시예에 있어서도, 상기 기판(110)은 생략될 수도 있다.
발광 구조체(120)는 제1 도전형 반도체층(121), 제1 도전형 반도체층(121) 상에 위치하는 활성층(123), 및 활성층(123) 상에 위치하는 제2 도전형 반도체층(125)을 포함할 수 있다. 또한, 발광 구조체(120)는 복수의 메사(120m)를 포함하며, 복수의 메사(120m)들의 사이에 형성된 이격 영역(128)을 포함할 수 있다. 복수의 메사(120m)의 개수 및 형태는 제한되지 않으나, 예컨대, 도 2에 도시된 바와 같이, 발광 구조체(120)는 2개의 메사(120m)를 포함할 수 있다. 상기 2개의 메사(120m)는 대체로 대칭인 형태로 배치되며, 각 메사(120m)는 제1 측면(101)으로부터 제3 측면(103)을 향하는 방향을 따라 기다랗게 연장된 형태를 가질 수 있다. 이에 따라, 이격 영역(128) 역시 제1 측면(101)으로부터 제3 측면(103)을 향하는 방향을 따라 기다랗게 연장된 형태로 형성될 수 있다.
메사(120m)는 제1 도전형 반도체층(121) 상에 위치하고, 제2 도전형 반도체층(125) 및 활성층(123)을 포함할 수 있다. 메사(120m)가 활성층(123)을 포함하므로, 본 실시예의 메사(120m)는 도 1 내지 도 3의 실시예에서 설명한 발광유닛(121c)과 유사하게, 상기 발광 다이오드 동작 시 광이 방출되는 발광 영역으로 정의될 수 있다. 또한, 메사(120m)는 적어도 하나의 컨택홀(127)을 포함하며, 상기 컨택홀(127)을 통해서 제1 도전형 반도체층(121)이 노출될 수 있다. 적어도 하나의 컨택홀(127)을 통해서 제1 전극(240)이 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다.
컨택홀(127)의 위치, 개수 및 형태 등은 발광 다이오드에 인가되는 전류의 분산 및 발광 패턴에 따라 제어 및 변경될 수 있다. 예컨대, 컨택홀(127)은 메사(120m)의 일 측면으로부터 메사(120m)의 중심부를 향하는 방향으로 연장되는 형태로 형성될 수 있다. 또한, 컨택홀(127)은 상대적으로 큰 폭을 갖는 주컨택홀(127a) 및 상대적으로 작은 폭을 갖는 부컨택홀(127b)을 포함할 수 있다.
본 실시예에 있어서, 컨택홀(127)은 메사(120m)의 측면들 중, 제1 측면(101)에 인접하는 측면으로부터 제3 측면(103)을 향하는 방향으로 연장되는 형태를 가질 수 있다. 또한, 컨택홀(127)은 복수의 주컨택홀(127a) 및 복수의 부컨택홀(127b)을 포함한다. 부 컨택홀(127b)들은 주컨택홀(127a)들을 연결하거나 또는 주컨택홀(127a)로부터 연장되어 형성될 수 있다. 예컨대, 도시된 바와 같이, 4개의 주컨택홀(127a)들은 서로 이격되어 배치되고, 부컨택홀(127a)들은 4개의 주컨택홀(127a)을 연결하며 끝단에 위치하는 주컨택홀(127a)들로부터 연장되도록 배치될 수 있다. 한편, 주컨택홀(127a)들 중 적어도 일부는 제1 패드(161)의 하부에 위치할 수 있다.
또한, 메사(120m)는 이격 영역(128) 상에 배치된 추가 컨택 영역(129)을 포함한다. 추가 컨택 영역(129)을 통해 제1 전극(240), 특히 제3 오믹컨택전극(245)이 제1 도전형 반도체층(121)과 전기적으로 연결되며, 이와 관련하여서는 후술하여 더욱 상세하게 설명한다. 추가 컨택 영역(129)으로부터 복수의 메사(120m)들 간의 이격 거리는 대체로 일정하도록, 추가 컨택 영역(129)의 위치가 결정될 수 있다. 나아가, 추가 컨택 영역(129)은 제1 패드(161)의 하부에 위치할 수 있다.
전류 차단층(220)은 메사(120m) 상에 부분적으로 위치한다. 특히, 전류 차단층(220)은 제2 전극(250)이 위치하는 부분에 대응하여 위치할 수 있다. 전류 차단층(220)은 제1 전류 차단층(221) 및 제2 전류 차단층(223)을 포함할 수 있으며, 제1 및 제2 전류 차단층(221, 223)은 각각 제2 전극(250)의 제1 연결전극(251) 및 제2 연결전극(253)의 위치에 대응하여 위치할 수 있다. 또한, 제2 전류 차단층(223)은, 각각 제2 연결전극(253)의 주전극(253a) 및 연장전극(253b)의 위치에 대응하여 위치하는 주전류 차단층(223a) 및 부전류 차단층(223b)을 포함할 수 있다.
전류 차단층(220)은 제2 전극(250)으로 공급된 전류가 제2 도전형 반도체층(125)에 직접적으로 도통되어, 상기 제2 전극(250)의 하부에 전류가 집중되는 것을 방지할 수 있다. 따라서, 전류 차단층(220)은 전기적 절연성을 가질 수 있고, 절연성 물질을 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수도 있다. 예를 들어, 전류 차단층(130)은 SiOx 또는 SiNx을 포함할 수 있고, 또는 굴절률이 다른 절연성 물질층들이 적층된 분포 브래그 반사기를 포함할 수도 있다. 전류 차단층(220)은 광 투과성을 가질 수도 있고, 광 반사성을 가질 수도 있으며, 또한 선택적 광 반사성을 가질 수도 있다. 또한, 전류 차단층(220)은 그 위에 형성되는 제2 전극(250)보다 큰 면적을 가질 수 있다. 이에 따라, 제2 전극(250)은 전류 차단층(220)이 형성되는 영역 내 상에 위치할 수 있다.
전류 분산층(230)은 제2 도전형 반도체층(125) 상에, 즉 메사(120m) 위치할 수 있다. 나아가, 전류 분산층(230)은 전류 차단층(220)을 덮을 수 있다. 전류 분산층(230)은 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있고, 또한, 제2 도전형 반도체층(125)과 오믹 컨택을 형성할 수 있다. 전류 분산층(230)은 메사(120m)의 상면을 대체로 전체적으로 덮을 수 있고, 도시된 바와 같이, 메사(120m) 상면의 외곽 테두리를 따라 형성될 수 있다. 이러한 전류 분산층(230)을 통해 주입된 전류가 메사(120m) 상부에서 수평방향으로 고르게 분산될 수 있어, 발광 다이오드의 전류 분산이 개선될 수 있다. 전류 분산층(230)은 금속, 도전성 산화물과 같은 도전성 물질로 형성될 수 있으며, 예를 들어, ITO, ZnO, IZO, GZO, AZO등과 같은 도전성 산화물, Ni/Au와 같은 광 투과성 금속층, 및 Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, Cr, Au등과 같은 금속을 포함할 수 있다.
또한, 몇몇 실시예들에서, 전류 분산층(230)은 다층 구조로 이루어질 수 있으며, 메사(120m) 상에 위치하는 하부 전류 분산층(231), 및 상기 하부 전류 분산층(231) 상에 위치하는 상부 전류 분산층(233)을 포함할 수 있다.
이때, 하부 전류 분산층(231)은 제2 도전형 반도체층(125)에 오믹 컨택될 수 있다. 또한, 하부 전류 분산층(231)은 소정의 도펀트가 도핑된 도전성 산화물로 형성될 수 있고, 이에 따라, 하부 전류 분산층(231)과 제2 도전형 반도체층(125) 간의 계면에서의 접촉 저항을 감소시킬 수 있다. 예를 들어, 하부 전류 분산층(231)은 도펀트가 도핑된 ITO, ZnO 등을 포함할 수 있으며, 상기 도펀트는 은(Ag), 인듐(In), 주석(Sn), 아연(Zn), 카드뮴(Cd), 갈륨(Ga), 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 동(Cu), 금(Au), 백금(Pt), 로듐(Rh), 이리듐(Ir), 루테늄(Ru) 및 팔라듐(Pd) 중 적어도 하나를 포함할 수 있다.
하부 전류 분산층(231)은 약 10 내지 1000Å의 두께를 가질 수 있다. 하부 전류 분산층(231)에 대한 상기 도펀트의 도핑 농도는 약 0.01 at% 내지 약 40 at%일 수 있으며, 바람직하게는 약 0.01 at% 내지 약 20 at%일 수 있다.
상부 전류 분산층(233)은 하부 전류 분산층(231) 상에 위치할 수 있다. 상부 전류 분산층(233)은 하부 전류 분산층(233)에 비해 높은 투과율 및 낮은 시트 저항(sheet resistance)을 가질 수 있다. 예를 들어, 하부 전류 분산층(231)이 도펀트로 도핑된 ITO로 형성된 경우, 상부 전류 분산층(233)은 하부 전류 분산층(231)에 비해 두꺼운 두께를 가지며 언도핑된 ITO로 형성될 수 있다. 언도핑된 ITO는 도핑된 ITO에 비해 높은 광 투과도를 갖고, 상대적으로 두꺼운 두께를 가짐으로써 비교적 낮은 수평 저항, 즉 시트 저항을 갖는다.
전류 분산층(230)의 전체 두께는 제한되지 않으나, 예컨대, 약 10000Å이하일 수 있고, 나아가, 약 5000Å 내지 9000Å일 수 있으며, 더 나아가, 약 6000Å 또는 약 8000Å의 두께로 형성될 수 있다.
이와 같이, 상대적으로 얇은 두께를 갖고, 금속성의 도펀트가 도핑된 ITO, ZnO 등으로 형성된 하부 전류 분산층(231)을 제2 도전형 반도체층(125)과 전기적 접촉을 형성하도록 함으로써, 하부 전류 분산층(231)에서의 광 투과율이 높아질 수 있고, 오믹 특성이 향상될 수 있다. 또한, 상대적으로 두꺼운 두께를 갖고 언도핑된 ITO로 상부 전류 분산층(233)을 형성함으로써, 수평 방향으로의 전류 분산 효율을 향상시킬 수 있다. 즉, 본 실시예에 따르면, 상기 발광 다이오드가 하부 및 상부 전류 분산층(231, 233)의 다층 구조를 갖는 전류 분산층(230)을 포함함으로써, 오믹 특성 및 전류 분산 효율이 향상되어 발광 다이오드의 순방향 전압(Vf)을 감소시킬 수 있고, 또한, 광 투과도 개선을 통해 발광 다이오드의 발광 효율을 향상시킬 수 있다.
다양한 실시예들에서, 전류 분산층(230)은 단일층으로 형성될 수도 있다. 이때, 단일층의 전류 분산층(230)은 오믹 특성 및 광 투과율이 개선된 투명 도전성 산화물을 포함할 수 있다. 예를 들어, 전류 분산층(230)은 ITO에 비해 광 투과도가 높은 ZnO로 형성된 단일층을 포함할 수 있다.
절연층(260)은 발광 구조체(120) 및 전류 분산층(230)의 상면을 덮되, 제1 및 제2 전극(240, 250)의 위치를 노출시키는 개구부들을 포함할 수 있다. 또한, 절연층(260)은 하부 절연층(261) 및 상부 절연층(263)을 포함할 수 있다. 이하, 하부 절연층(261)과 상부 절연층(263)에 관하여 별도로 설명하나, 본 발명이 이에 한정되는 것은 아니다.
먼저, 하부 절연층(261)은 발광 구조체(120)의 측면 및 상면과, 전류 분산층(230)을 덮되, 제1 도전형 반도체층(121)의 일부 및 전류 분산층(230)의 일부를 노출시키는 개구부들을 포함할 수 있다. 하부 절연층(261)의 개구부들에 의해 노출되는 부분들은 제1 및 제2 전극(240, 250)의 위치에 대응할 수 있다. 본 실시예에 있어서, 상기 개구부들에 의하여, 컨택홀(127)을 통해 노출되는 제1 도전형 반도체층(121)의 일부 및 추가 컨택 영역(129)의 적어도 일부가 노출될 수 있다. 이때, 컨택홀(127)들의 측면은 적어도 부분적으로 하부 절연층(261)에 덮일 수 있다. 또한, 컨택홀(127)의 주컨택홀(127a)들은 상기 개구부에 의해 노출되며, 컨택홀(127)의 부컨택홀(127b)의 일부는 노출되고, 나머지 일부는 하부 절연층(261)에 덮일 수도 있다. 또한, 상기 개구부들에 의하여 노출되는 전류 분산층(230)의 부분들은 전류 차단층(220)의 상부에 위치하는 부분들일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
하부 절연층(261)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2, SiNx, MgF2 등을 포함할 수 있다. 몇몇 실시예들에 있어서, 하부 절연층(261)은 하부 절연층(261) 상에 형성되는 다른 층들에 대한 기반층(basal layer) 역할을 할 수도 있다. 예컨대, 상부 절연층(263)이 분포 브래그 반사기를 포함하는 경우, 하부 절연층(261)은 상기 분포 브래그 반사기가 안정적으로 형성될 수 있도록 하는 기반층 역할을 할 수 있다. 상기 분포 브래그 반사기가 교대로 적층된 TiO2층/SiO2층의 구조를 갖는 경우, 하부 절연층(261)은 소정 두께 이상의 두께를 갖는 SiO2층으로 형성될 수 있다. 예를 들어, 상기 소정 두께는 약 0.2㎛ 내지 1.0㎛일 수 있다.
우수한 품질의 분포 브래그 반사기를 형성하려면, 분포 브래그 반사기가 증착되는 기반층의 막질 및 표면 특성이 우수한 것이 좋다. 따라서, 소정 두께 이상의 두께로 하부 절연층(261)을 형성함으로써 하부 절연층(261) 상에 상기 분포 브래그 반사기를 안정적으로 제조할 수 있다.
제1 전극(240)은 제1 도전형 반도체층(121)과 전기적으로 연결된다. 제1 전극(240)은 제1 도전형 반도체층(121)이 노출된 부분 상에 위치하여, 제1 도전형 반도체층(121)과 오믹 컨택할 수 있다. 특히, 제1 전극(240)은 컨택홀(127)을 통해 제1 도전형 반도체층(121)과 오믹 컨택할 수 있으며, 나아가, 추가 컨택 영역(129)을 통해서 제1 도전형 반도체층(121)과 오믹 컨택할 수 있다. 또한, 제1 전극(240)은 제1 패드(161)와 전기적으로 연결된다. 본 실시예에 있어서, 제1 전극(240)은 제1 오믹컨택 전극(241), 제2 오믹컨택 전극(243), 및 제3 오믹컨택 전극(245)을 포함할 수 있다.
제1 오믹컨택 전극(241)은 주컨택홀(127a)들 중 일부 내에 위치할 수 있다. 또한, 제1 오믹컨택 전극(241)은 제1 패드(161)가 형성되는 영역과 상하 방향으로 중첩되도록 위치할 수 있다. 즉, 제1 오믹컨택 전극(241)은 제1 패드(161)의 하부에 위치하며, 나아가, 제1 패드(161)가 형성되는 영역의 내에 위치할 수 있다. 따라서, 제1 오믹컨택 전극(241)은 제1 패드(161)와 접촉될 수 있다. 한편, 본 실시예에서, 제1 오믹컨택 전극(241)은 주컨택홀(127a)들 중 일부에 내에 위치하여, 서로 이격된 복수로 형성된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 제1 오믹컨택 전극(241)은 제1 패드(161)의 하부에 위치하는 부컨택홀(127b)들 중 일부 내에도 더 위치할 수 있으며, 또한, 주컨택홀(127a) 내에 위치하여 서로 이격된 제1 오믹컨택 전극(241)은 서로 연결될 수도 있다.
제2 오믹컨택 전극(241)은 주컨택홀(127a) 및 부컨택홀(127b) 내에 위치할 수 있다. 또한, 제2 오믹컨택 전극(243)은 컨택홀(127)이 연장되는 방향, 즉, 제1 측면(101)으로부터 제3 측면(103)을 향하는 방향으로 연장된 형태를 가질 수 있다. 특히, 제2 오믹컨택 전극(241)은 제1 패드(161)의 하부에 위치하는 주전극(243a) 및 제1 패드(161)와 제2 패드(163)의 사이 영역의 하부에 위치하는 연장전극(243b)을 포함할 수 있다. 따라서, 주전극(243a)은 제1 패드(161)와 접촉하되, 연장전극(243b)은 제2 패드(163) 측으로 연장될 수 있다. 이에 따라, 제1 패드(161)와 접촉하는 주전극(243a)을 통해 주입되는 전자가, 연장전극(243b)으로 용이하게 분산될 수 있다. 따라서, 주전극(243a)의 하부에 위치하는 제1 도전형 반도체층(121)에 전류가 집중되는 것을 완화시켜, 전류 분산 효율을 향상시킬 수 있다.
또한, 연장전극(243b)은 주컨택홀(127a) 내에 위치하여 상대적으로 폭이 넓은 부분과, 부컨택홀(127b) 내에 위치하여 상대적으로 폭이 좁은 부분을 포함할 수 있다. 연장전극(243b)의 주컨택홀(127a) 내에 위치하여 상대적으로 폭이 넓은 부분을 통해서, 이 주변의 제1 도전형 반도체층(121)에 전류를 원활하게 공급할 수 있다. 따라서, 제1 패드(161)와 제2 패드(163)의 사이에 영역의 하부에 위치하는 제1 도전형 반도체층(121)에도 원활하게 전류를 공급하여, 발광 다이오드의 전류 분산 효율을 향상시킬 수 있다.
제2 전극(250)은 전류 분산층(230) 상에 위치하며, 전류 분산층(230)과 전기적으로 연결될 수 있다. 특히, 제2 전극(250)은 전류 차단층(220)의 상부에 위치할 수 있다. 또한, 제2 전극(250)은 제2 패드(163)와 전기적으로 연결되며, 제2 전극(250)을 통해 전류 분산층(230)과 제2 패드(163)가 전기적으로 연결될 수 있다. 제2 전극(250)은 적어도 하나의 제1 연결전극(251) 및 적어도 하나의 제2 연결전극(253)을 포함할 수 있다.
제1 연결전극(251)은 하부 절연층(261)의 개구부들을 통해 전류 분산층(230)과 접촉할 수 있다. 또한, 제1 연결전극(251)은 제2 패드(163)가 형성되는 영역과 상하 방향으로 중첩되도록 위치할 수 있다. 즉, 제1 연결전극(251)은 제2 패드(163)의 하부에 위치할 수 있으며, 나아가, 제2 패드(163)가 형성되는 영역의 내에 위치할 수 있다. 따라서, 제1 연결전극(251)은 제2 패드(163)와 접촉될 수 있다. 제1 연결전극(251)이 복수로 형성된 경우, 복수의 제1 연결전극(251)들은 서로 이격될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 복수의 제1 연결전극(251)들은 서로 연결될 수도 있다.
제2 연결전극(253)의 적어도 일부는 제2 패드(163)가 형성되는 되는 영역과 상하 방향으로 중첩되도록 위치할 수 있다. 제2 연결전극(253)은 제2 패드(163)의 하부에 위치하여 제2 패드(163)와 접촉되는 주전극(253a) 및 주전극(253a)으로부터 연장된 연장전극(253b)을 포함할 수 있다. 연장전극(253b)은 제2 패드(163)로부터 제1 패드(163)에 가까워지는 방향으로 연장될 수 있다. 본 실시예에 있어서, 연장 전극(253b)은 제3 측면(103)으로부터 제1 측면(101)을 향하는 방향으로 연장될 수 있다. 또한, 연장전극(253b)은 제1 패드(161)와 제2 패드(163)의 사이 영역의 하부로 연장될 수 있고, 나아가, 제1 패드(161)의 하부까지 연장될 수 있다. 제1 패드(161)의 하부까지 연장된 연장전극(253b)의 부분은, 후술하는 상부 절연층(263)에 의해 제1 패드(161)와 전기적으로 절연된다. 이와 같이, 제2 연결전극(253)이 제1 패드(161)의 하부까지 연장되는 연장전극(253b)을 포함함으로써, 제1 및 제2 패드(161, 163)의 사이 영역의 하부 및 제1 패드(161)의 하부에 위치하는 제2 도전형 반도체층(125)의 부분까지 원활하게 전류를 분산시킬 수 있고, 주전극(253a)의 하부에 위치하는 제2 도전형 반도체층(125)에 전류가 집중되는 것을 방지할 수 있다.
한편, 연장전극(253b)은 주전극(253a)보다 좁은 폭을 가질 수 있다. 따라서, 주전극(253a)을 통해 제2 패드(163)로부터 제2 연결전극(253)에 원활하게 전류가 주입되고, 주입된 전류는 연장전극(253b)을 통해 원활하게 분산될 수 있다. 또한, 제2 연결전극(253)이 복수로 형성된 경우, 제1 전극(240)의 적어도 일부는 연장전극(253b)들의 사이에 위치할 수 있다. 도시된 바와 같이, 제1 및 제2 오믹컨택 전극(241, 243)은 2개의 연장전극(253b)들의 사이에 위치할 수 있으며, 또한, 제3 오믹컨택 전극(245) 역시 2개의 연장전극(253b)들의 사이에 위치할 수 있다. 이에 따라, 전류가 더욱 효율적으로 분산될 수 있다.
또한, 제1 전극(240) 및 제2 전극(250)의 적어도 일부는 하부 절연층(261)의 상면을 더 덮도록 형성될 수 있다. 즉, 제1 및 제2 전극(240, 250)의 적어도 일부는, 하부 절연층(261)의 개구부들을 채우며, 나아가, 상기 개구부 주변의 하부 절연층(261)의 상면을 더 덮을 수 있다.
상부 절연층(263)은 하부 절연층(261)을 덮고, 또한, 제1 전극(240) 및 제2 전극(250)을 부분적으로 덮는다. 상부 절연층(263)은 제1 전극(240) 및 제2 전극(250) 각각을 적어도 부분적으로 노출시키는 개구부들을 갖는다.
먼저, 제1 전극(240)의 제1 오믹컨택 전극(241) 및 제3 오믹컨택 전극(245)의 적어도 일부는 상부 절연층(263)의 개구부들에 노출되며, 상기 개구부들을 통해 제1 패드(161)와 전기적으로 접촉될 수 있다. 제1 전극(240)의 제2 오믹컨택 전극(243)은, 그 일부는 상부 절연층(263)의 개구부들에 노출되되, 나머지 일부는 상부 절연층(263)에 덮일 수 있다. 구체적으로, 제2 오믹컨택 전극(243)의 주전극(243a)에서, 주컨택홀(127a) 내에 위치하는 부분 중 적어도 일부는 상부 절연층(263)의 개구부에 노출되고, 제2 오믹컨택 전극(243)의 연장전극(243b)은 상부 절연층(263)에 덮인다.
제2 전극(250)의 제1 연결전극(251)의 적어도 일부는 상부 절연층(263)의 개구부들에 노출되며, 상기 개구부들을 통해 제2 패드(163)와 전기적으로 접촉될 수 있다. 제2 전극(250)의 제2 연결전극(253)은, 그 일부는 상부 절연층(263)의 개구부들에 노출되되, 나머지 일부는 상부 절연층(263)에 덮일 수 있다. 구체적으로, 제2 연결전극(253)의 주전극(253a)의 적어도 이부는 상부 절연층(263)의 개구부에 노출되고, 연장전극(253b)은 상부 절연층(263)에 덮인다. 따라서, 제1 패드(161)의 하부에 위치하는 연장전극(253b)은 상부 절연층(263)을 통해 제1 패드(161)와 절연된다.
이와 같이, 제1 및 제2 패드(161, 163)의 사이 영역의 하부에 위치하는 제1 및 제2 전극(240, 250)의 부분들이 상부 절연층(263)에 덮여 절연됨으로써, 제1 및 제2 패드(161, 163)의 사이 영역에서 솔더 또는 불순물 등에 의한 전기적 쇼트를 방지할 수 있다.
한편, 상부 절연층(263)은 하부 절연층(261)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2, SiNx, MgF2 등을 포함할 수 있다. 몇몇 실시예들에 있어서, 상부 절연층(263)은 분포 브래그 반사기를 포함할 수 있다. 상기 분포 브래그 반사기는 굴절률이 서로 다른 유전체층들이 반복 적층되어 형성될 수 있으며, 예컨대, 교대로 적층된 TiO2층/SiO2층의 구조를 가질 수 있다. 분포 브래그 반사기의 각 층은 특정 파장의 1/4의 광학 두께를 가질 수 있으며, 4 내지 20 페어(pairs)로 형성할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 또한, 상부 절연층(263)이 다중층으로 이루어지는 경우, 상부 절연층(263)의 최상부층은 SiNx로 형성될 수 있다. SiNx로 형성된 층은 방습성이 우수하여, 발광 다이오드를 습기로부터 보호할 수 있다.
상부 절연층(263)이 분포 브래그 반사기를 포함하는 경우, 하부 절연층(261)은 분포 브래그 반사기의 막질을 향상시킬 수 있는 기반층 내지 계면층의 역할을 할 수 있다. 예컨대, 하부 절연층(261)은 약 0.2㎛ 내지 1.0㎛ 두께의 SiO2로 형성되고, 상부 절연층(263)은 TiO2층/SiO2층이 소정 주기로 반복 적층된 분포 브래그 반사기로 형성될 수 있다. 이때, 상부 절연층(263)의 층들 중 하부 절연층(261)과 접하는 층은 TiO2층일 수 있다.
상기 분포 브래그 반사기는 비교적 높은 가시광에 대한 반사율을 가질 수 있다. 상기 분포 브래그 반사기는 입사각이 0~60°이고, 파장이 400~700nm인 광에 대해 90% 이상의 반사율을 갖도록 설계될 수 있다. 상술한 반사율을 갖는 분포 브래그 반사기는 분포 브래그 반사기를 형성하는 복수의 유전체층들의 종류, 두께, 적층 주기등을 제어함으로써 제공될 수 있다. 이에 따라, 상대적으로 장파장의 광(예컨대, 550nm 내지 700nm) 및 상대적으로 단파장의 광(예컨대, 400nm 내지 550nm)에 대해 높은 반사율을 갖는 분포 브래그 반사기를 형성할 수 있다.
이와 같이, 분포 브래그 반사기가 넓은 파장대의 광에 대해 높은 반사율을 갖도록, 상기 분포 브래그 반사기는 다중 적층 구조를 포함할 수 있다. 즉, 상기 분포 브래그 반사기는 제1 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 제2 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 예를 들어, 상기 분포 브래그 반사기는 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 작은 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 및 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 나아가, 상기 분포 브래그 반사기는, 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층과 상기 광에 대해 1/4의 광학 두께보다 얇은 두께를 갖는 유전체층이 반복 적층된 제3 적층 구조를 더 포함할 수 있다.
발광 구조체(120)의 상면을 거의 전반적으로 덮는 상부 절연층(263)의 분포 브래그 반사기에 광이 반사됨으로써, 상기 발광 다이오드의 발광 효율이 향상될 수 있다. 또한, 상술한 바와 같이, 전류 분산층(230)은 다중층으로 형성되어 광 투과도가 비교적 높게 형성될 수 있으므로, 분포 브래그 반사기에 흡수된 광이 전류 분산층(230)에 흡수되어 소실되는 비율이 감소될 수 있어, 상기 발광 다이오드의 발광 효율이 향상될 수 있다.
또한, 상부 절연층(263)은 제1 전극(240) 및 제2 전극(250)의 상면을 부분적으로 덮을 수 있다. 도 14 내지 도 16에 도시된 바와 같이, 제1 전극(240) 및 제2 전극(250) 중 적어도 일부는 하부 절연층(261)의 상면을 더 덮을 수 있고, 상부 절연층(263)은 제1 전극(240) 및 제2 전극(250) 중 적어도 일부의 상면을 더 덮을 수 있다. 이에 따라, 제1 전극(240) 및 제2 전극(250) 중 적어도 일부는 하부 절연층(261)과 상부 절연층(263)의 사이에 개재될 수 있다. 이에 따라, 제1 전극(240) 및 제2 전극(250)이 안정적으로 고정될 수 있어, 전극들(240, 250)의 박리로 인한 순방향 전압 상승 및 발광 패턴의 변화 등이 발생하는 것을 방지할 수 있으며, 이에 따라, 발광 다이오드의 전기적 및 광학적 신뢰성을 향상시킬 수 있다.
한편, 본 실시예에서, 절연층(260)은 하부 절연층(261) 및 상부 절연층(263)을 포함하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 몇몇 실시예들에서, 도 16에 도시된 바와 같이, 절연층(260)은 별도로 형성되지 않고, 단일층 또는 다중층으로 이루어진 한 개의 층으로 형성될 수 있다. 이 경우, 전극들(240, 250)은 절연층(260)의 사이에 끼인 부분을 갖지 않을 수 있다.
다시 도 12 내지 도 15를 참조하면, 제1 패드(161)와 제2 패드(163)는 상부 절연층(263) 상에 위치한다. 제1 패드(161) 및 제2 패드(163)는 각각 제1 전극(240) 및 제2 전극(250)에 전기적으로 연결된다. 특히, 제1 패드(161)는 제1 오믹컨택 전극(241), 제2 오믹컨택 전극(243)의 일부, 및 제3 오믹컨택 전극(245)과 접촉될 수 있고, 제2 패드(163)는 제2 연결전극(253)의 일부, 및 제1 연결전극(251)과 접촉될 수 있다.
덧붙여, 본 발명의 또 다른 실시예에 따른 발광 다이오드는, 방열 패드(미도시)를 더 포함할 수 있다. 상기 방열 패드는 상술한 실시예들에서 설명한 바와 대체로 유사하므로, 이하 상세한 설명은 생략한다.
도 18 내지 도 25는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
본 실시예의 도면들에서, 각각의 도면의 (a)는 평면도를 도시하며, (b)는 (a) 평면도의 D-D'선에 대응하는 부분의 단면을 도시하는 단면도이다. 도 12 내지 도 15의 실시예에 따른 발광 다이오드에서 설명한 구성과 동일한 구성에 대해서는 이하 상세한 설명은 생략한다.
도 18을 참조하면, 성장 기판(110) 상에 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120)를 형성한다.
성장 기판(110)은 발광 구조체(120)를 성장시킬 수 있는 기판이면 한정되지 않는다. 예를 들어, 성장 기판(110)은 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 발광 구조체(120)는 유기금속화학증착(Metal-organic chemical vapor deposition; MOCVD), 수소화물기상증착(Hydride vapor phase epitaxy; HVPE), 또는 분자선 증착(Molecular beam epitaxy; MBE) 등의 방법을 이용하여 성장될 수 있다.
또한, 도 18에서 단일 소자에 대응하는 성장 기판(110) 및 발광 구조체(120)를 도시하고 있으나, 본 실시예는 성장 기판(110) 상에 발광 구조체(120)가 성장된 웨이퍼를 이용하는 경우에도 대체로 동일하게 적용될 수 있다.
도 19를 참조하면, 발광 구조체(120)를 부분적으로 제거하여, 복수의 메사들(120m)을 형성한다.
메사(120m)는 패터닝 공정을 통해 형성될 수 있으며, 예컨대, 사진 및 식각 공정을 통해 제2 도전형 반도체층(125) 및 활성층(123)을 부분적으로 제거함으로써 제공될 수 있다. 메사(120m)를 형성하는 공정은, 각각의 메사(120m)에 포함된 컨택홀(127)을 형성하는 것과, 메사(120m)들 사이에 형성된 이격 영역(128)을 형성하는 것을 포함할 수 있다. 컨택홀(127)은, 상술한 바와 같이, 주컨택홀(127a) 및 부컨택홀(127b)을 포함할 수 있다.
이어서, 도 20을 참조하면, 메사(120m) 상에 전류 차단층(220)을 형성한다. 전류 차단층(220)은 후술하는 공정에서 형성되는 제2 전극(250)이 형성될 영역에 대응하여 형성될 수 있다. 전류 차단층(220)을 형성하는 것은, 제1 연결전극(251)의 위치에 대응하는 제1 연결전극 전류 차단층(221) 및 제2 연결전극(253)의 위치에 대응하는 제2 연결전극 전류 차단층(223)을 형성하는 것을 포함할 수 있다. 또한, 제2 연결전극 전류 차단층(223)은 주전극 전류 차단층(223a) 및 연장전극 전류 차단층(223b)을 포함할 수 있다.
전류 차단층(220)은 절연성 물질을 포함할 수 있으며, 공지의 방법을 통해 메사(120m) 상에 형성될 수 있다. 예를 들어, 스퍼터링, 전자선 증착, 또는 도포 및 경화를 통해 발광 구조체(120)의 전면에 형성된 전류 차단층을 형성하고, 습식 또는 건식 식각을 이용한 패터닝 공정을 통해 도시된 바와 같은 전류 차단층(220)이 제공될 수 있다. 다만, 이에 한정되는 것은 아니며, 포토레지스트 등으로 형성된 마스크를 먼저 형성하고, 전류 차단층(220)을 증착한 후, 상기 포토레지스트를 제거하는 리프트 오프 공정을 통해 도시된 바와 같은 전류 차단층(220)이 형성될 수도 있다.
도 21을 참조하면, 메사(120m) 상에 전류 차단층(220)을 덮는 전류 분산층(230)을 형성한다.
전류 분산층(230)은 도전성 산화물을 포함할 수 있고, 예컨대, ITO를 포함할 수 있다. 또한, 전류 분산층(230)은 하부 전류 분산층(231) 및 상부 전류 분산층(233)을 포함할 수 있다. 하부 및 상부 전류 분산층(231, 233)은 별도의 공정을 통해 순차적으로 형성될 수 있으며, 또한, 서로 다른 공정을 통해 형성될 수도 있다. 예컨대, 하부 전류 분산층(231)은 금속을 포함하는 도펀트로 도핑된 ITO로 형성될 수 있고, 상부 전류 분산층(233)은 언도핑된 ITO로 형성될 수 있다. 이때, 하부 및 상부 전류 분산층(231, 233)은 전자선 증착 또는 스퍼터링 방식을 통해 형성될 수 있으며, 또한, 서로 다른 방식을 통해 형성될 수 있다. 이러한 도전성 산화물을 포함하는 전류 분산층(230)은 식각 공정을 통해 패터닝될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 전류 분산층(230)이 금속으로 형성되는 경우, 상기 전류 분산층(230)은 도금, 증착 등을 방식을 통해 형성될 수 있고, 리프트 오프 공정을 통해 패터닝될 수 있다.
본 실시예에서, 메사(120m)를 형성하고, 전류 차단층(220)을 형성한 후, 전류 분산층(230)을 형성하는 것으로 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 이와 달리, 전류 차단층(220)을 형성하고, 전류 분산층(220)을 형성한 후, 전류 분산층(220)과 발광 구조체(120)를 동일 공정에서 식각하여 메사(120m)를 형성할 수도 있다.
이어서, 도 22를 참조하면, 발광 구조체(120) 및 전류 분산층(230)을 부분적으로 덮는 하부 절연층(261)을 형성한다. 하부 절연층(261)을 형성하는 것은, 발광 구조체(120) 및 전류 분산층(230)의 전면에 SiO2 등과 같은 절연 물질을 증착하고, 패터닝 공정을 통해 제1 내지 제5 개구부(261a, 261b, 261c, 261d, 261e)를 형성하는 것을 포함할 수 있다.
제1 개구부(261a)는 적어도 일부의 주컨택홀(127a)을 노출시킬 수 있고, 제2 개구부(261b)는 적어도 일부의 주컨택홀(127a)과 부컨택홀(127b)을 노출시킬 수 있으며, 제3 개구부(261c)는 적어도 일부의 추가 컨택 영역(129)을 노출시킬 수 있다. 제4 개구부(261d) 및 제5 개구부(261e)는 각각 전류 분산층(230)을 부분적으로 노출시킬 수 있으며, 각각 제1 연결전극(251) 및 제2 연결전극(253)이 형성되는 위치에 대응될 수 있다.
다음, 도 23을 참조하면, 하부 절연층(261)의 제1 내지 제5 개구부(261a, 261b, 261c, 261d, 261e)를 적어도 부분적으로 채우는 제1 및 제2 전극(240, 250)을 형성한다. 제1 및 제2 전극(240, 250)은 동일 공정을 통해 형성될 수 있으며, 증착 및 리프트 오프 공정을 통해 형성될 수 있다. 제1 및 제2 전극(240, 250)이 동일 공정을 통해 형성되고, 다층 구조로 형성되는 경우, 제1 및 제2 전극(240, 250)는 동일한 다층 구조로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 및 제2 전극(240, 250)은 서로 다른 물질 및 다른 층으로 형성될 수 있으며, 이 경우, 제1 및 제2 전극(240, 250)은 별도의 공정을 통해 형성될 수도 있다.
제1 전극(240)의 제1 내지 제3 오믹컨택 전극(241, 243, 245)은 각각 제1 내지 제3 개구부(261a, 261b, 261c)를 채우도록 형성될 수 있고, 나아가, 제1 내지 제3 개구부(261a, 261b, 261c) 주변의 하부 절연층(261)의 상면을 더 덮을 수 있다. 제2 전극의 제1 및 제2 연결전극(251, 253)은 각각 제4 및 제5 개구부(261d, 261e)를 채우도록 형성될 수 있으며, 나아가, 제4 및 제5 개구부(261d, 261e) 주변의 하부 절연층(261)의 상면을 더 덮을 수 있다.
이어서, 도 24를 참조하면, 하부 절연층(261) 상에 제1 및 제2 전극(240, 250)을 부분적으로 덮는 상부 절연층(263)을 형성한다. 상부 절연층(263)은 굴절률이 서로 다른 물질이 교대로 적층된 분포 브래그 반사기로 형성될 수 있으며, 이때, 하부 절연층(261)은 분포 브래그 반사기의 계면층 내지 기반층의 역할을 할 수 있다. 상부 절연층(263)은 공지의 증착 및 식각 공정을 통해 형성될 수 있다. 상부 절연층(263)은 복수의 개구부들을 포함할 수 있으며, 상기 복수의 개구부들을 통해 제1 전극(240) 및 제2 전극(250)이 노출될 수 있다.
이어서, 도 25를 참조하면, 상부 절연층(263) 상에 제1 패드(161) 및 제2 패드(163)를 더 형성할 수 있다. 이에 따라, 도 12 내지 도 15에 도시된 바와 같은 발광 다이오드가 제공될 수 있다.
제1 패드(161)는 상부 절연층(263)의 개구부들을 통해 제1 전극(240)과 접촉될 수 있다. 이와 유사하게, 제2 패드(163)는 상부 절연층(263)의 개구부들을 통해 제2 전극(250)과 접촉될 수 있다. 제1 및 제2 패드(161, 163)는 동일 공정으로 함께 형성될 수 있으며, 예를 들어, 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다.
나아가, 상기 발광 다이오드 제조 방법은, 기판(110)을 발광 구조체(120)로부터 분리하는 것을 더 포함할 수 있다. 기판(110)은 물리적 및/또는 화학적 방법을 통해서 분리되거나 제거될 수 있다.
도 26은 본 발명의 일 실시예에 따른 발광 다이오드를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 26을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 다이오드 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 다이오드 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 다이오드 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 다이오드 모듈(1020)을 수용 및 지지하여, 발광 다이오드 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 다이오드 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 다이오드 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 다이오드 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 다이오드(1021)를 포함한다. 발광 다이오드 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 다이오드(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 다이오드(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 다이오드(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 다이오드(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 27은 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 다이오드(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 다이오드(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 다이오드(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다. 발광 다이오드(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 다이오드(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 다이오드(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 다이오드(2160) 상에 위치한다. 발광 다이오드(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 28는 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 다이오드(3110)를 포함한다. 기판(3220)은 발광 다이오드(3110)를 지지하고 발광 다이오드(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 다이오드(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 다이오드(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 29은 본 발명의 일 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 29을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 다이오드(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 다이오드(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 다이오드(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 다이오드(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 다이오드(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 다이오드(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 다이오드(4010)로부터 이격되어 배치될 수 있고, 발광 다이오드(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 다이오드(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 다이오드(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (20)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 서로 이격되어 배치되고, 각각 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층이 부분적으로 노출된 적어도 하나의 컨택홀을 포함하는, 하나 이상의 메사;
    상기 메사의 컨택홀을 통해 상기 제1 도전형 반도체층에 오믹 컨택하는 제1 전극;
    상기 메사 상에 위치하고, 상기 제2 도전형 반도체층에 오믹 컨택하는 전류 분산층; 및
    상기 전류 분산층 상에 위치하는 제2 전극; 및
    상기 발광 구조체 및 전류 분산층을 덮고, 상기 제1 및 제2 전극을 부분적으로 노출시키는 개구부들을 포함하는 절연층을 포함하고,
    상기 컨택홀은,
    서로 이격된 복수의 주컨택홀; 및
    상기 주컨택홀들을 연결하며, 상기 주컨택홀보다 좁은 폭을 갖는 부컨택홀을 포함하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 전류 분산층의 아래에 위치하는 전류 차단층을 더 포함하고,
    상기 전류 차단층은 상기 제2 전극의 위치에 대응하여, 상기 제2 전극의 하부에 위치하는 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 전류 분산층은 도전성 산화물을 포함하는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 전류 분산층은 하부 전류 분산층 및 상기 하부 전류 분산층 상에 위치하는 상부 전류 분산층을 포함하는 발광 다이오드.
  5. 청구항 3에 있어서,
    상기 전류 분산층은 금속성 도펀트로 도핑된 도전성 산화물로 형성된 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 절연층 상에 위치하며, 각각 제1 전극 및 제2 전극에 전기적으로 연결된 제1 패드 및 제2 패드를 더 포함하고, 상기 제1 및 제2 패드는 서로 이격된 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 제1 전극은,
    상기 제1 패드의 하부에 위치하는 제1 오믹컨택 전극;
    상기 제1 패드의 하부에 위치하는 주전극, 및 상기 주전극으로부터 연장되며 상기 제1 패드와 제2 패드의 사이 영역의 하부까지 연장되는 연장전극을 포함하는 제2 오믹컨택 전극; 및
    상기 제1 패드의 하부에 위치하며, 상기 추가 컨택 영역과 오믹컨택하는 제3 오믹컨택 전극을 포함하는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 제2 오믹컨택 전극의 주전극은 상기 주컨택홀 내에 위치하고,
    상기 제2 오믹컨택 전극의 연장전극은 상기 주컨택홀 및 부컨택홀 내에 위치하는 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 연장전극에 있어서, 상기 주컨택홀 내에 위치하는 부분의 폭은 상기 부컨택홀 내에 위치하는 부분의 폭보다 크고,
    상기 연장전극에서 상기 주컨택홀 내에 위치하는 부분은, 상기 제1 및 제2 패드의 사이 영역의 하부에 위치하는 발광 다이오드.
  10. 청구항 7에 있어서,
    상기 제2 오믹컨택 전극의 연장전극은 상기 절연층에 덮이는 발광 다이오드.
  11. 청구항 6에 있어서,
    상기 제2 전극은,
    상기 제2 패드의 하부에 위치하는 제1 연결전극; 및
    상기 제2 패드의 하부에 위치하는 주전극, 및 상기 주전극으로부터 연장되며 상기 제1 패드 측으로 연장되는 연장전극을 포함하는 제2 연결전극을 포함하는 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 제2 연결전극의 연장전극은 상기 제1 패드 및 제2 패드의 사이 영역의 하부까지 연장되는 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 제2 연결전극의 연장전극은 상기 제1 패드의 하부까지 더 연장되는 발광 다이오드.
  14. 청구항 11에 있어서,
    상기 연장전극의 폭은 상기 주전극의 폭보다 작은 발광 다이오드.
  15. 청구항 11에 있어서,
    상기 연장전극은 상기 절연층이 덮이는 발광 다이오드.
  16. 청구항 1에 있어서,
    상기 메사는 복수의 메사들로 형성되고,
    상기 발광 구조체는 상기 메사들의 사이에 위치하며, 상기 제1 도전형 반도체층이 부분적으로 노출되는 추가 컨택 영역을 더 포함하고,
    상기 추가 컨택 영역 상에 위치하는 제1 전극은 상기 절연층의 개구부를 통해 노출되는 발광 다이오드.
  17. 청구항 1에 있어서,
    상기 절연층은,
    하부 절연층; 및
    상기 하부 절연층 상에 위치하는 상부 절연층을 포함하는 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 하부 절연층은 상기 상부 절연층보다 두꺼운 두께를 갖고, 상기 상부 절연층은 분포 브래그 반사기를 포함하는 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 하부 절연층은 SiO2로 형성되며, 0.2㎛ 내지 1.0㎛의 두께를 갖고,
    상기 상부 절연층은 TiO2층/SiO2층이 교대로 반복 적층된 구조를 포함하는 발광 다이오드.
  20. 청구항 17에 있어서,
    상기 제1 전극 및 제2 전극 중 적어도 일부는 상기 하부 절연층의 개구부 주변의 상기 하부 절연층 상면을 더 덮어, 상기 하부 절연층과 상기 상부 절연층의 사이에 개재된 발광 다이오드.
KR1020150109959A 2014-08-05 2015-08-04 발광 다이오드 및 그 제조 방법 KR20170016630A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/501,815 US9923121B2 (en) 2014-08-05 2015-08-04 Light-emitting diode and manufacturing method therefor
KR1020150109959A KR20170016630A (ko) 2015-08-04 2015-08-04 발광 다이오드 및 그 제조 방법
PCT/KR2015/008150 WO2016021919A1 (ko) 2014-08-05 2015-08-04 발광 다이오드 및 그 제조 방법
US15/925,533 US10290772B2 (en) 2014-08-05 2018-03-19 Light-emitting diode and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150109959A KR20170016630A (ko) 2015-08-04 2015-08-04 발광 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170016630A true KR20170016630A (ko) 2017-02-14

Family

ID=58121196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109959A KR20170016630A (ko) 2014-08-05 2015-08-04 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20170016630A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180109271A (ko) * 2017-03-27 2018-10-08 엘지이노텍 주식회사 반도체 소자
KR20180109270A (ko) * 2017-03-27 2018-10-08 엘지이노텍 주식회사 반도체 소자
KR20200087169A (ko) * 2017-11-27 2020-07-20 서울바이오시스 주식회사 디스플레이용 led 유닛 및 이를 갖는 디스플레이 장치
KR20200137657A (ko) * 2019-05-31 2020-12-09 엘지이노텍 주식회사 반도체 소자
US11329097B2 (en) 2017-03-27 2022-05-10 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device having a first pad not overlapping first connection electrodes and a second pad not overlapping second connection electrodes in a thickness direction

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180109271A (ko) * 2017-03-27 2018-10-08 엘지이노텍 주식회사 반도체 소자
KR20180109270A (ko) * 2017-03-27 2018-10-08 엘지이노텍 주식회사 반도체 소자
US11329097B2 (en) 2017-03-27 2022-05-10 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device having a first pad not overlapping first connection electrodes and a second pad not overlapping second connection electrodes in a thickness direction
KR20200087169A (ko) * 2017-11-27 2020-07-20 서울바이오시스 주식회사 디스플레이용 led 유닛 및 이를 갖는 디스플레이 장치
KR20200137657A (ko) * 2019-05-31 2020-12-09 엘지이노텍 주식회사 반도체 소자

Similar Documents

Publication Publication Date Title
US10290772B2 (en) Light-emitting diode and manufacturing method therefor
US20210257528A1 (en) Light emitting diode
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US9847458B2 (en) Light emitting diode and method of fabricating the same
KR101616552B1 (ko) 발광소자
CN110600593B (zh) 发光二极管
US10438992B2 (en) Light-emitting element and light-emitting diode
CN106663723B (zh) 发光二极管及其制造方法
US20220181520A1 (en) Light emitting diode with high luminous efficiency
US10134956B2 (en) Light emitting diode and manufacturing method thereof
CN110036483B (zh) 具有多个发光单元的发光二极管
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
KR101761835B1 (ko) 고효율 발광 다이오드
KR20170016630A (ko) 발광 다이오드 및 그 제조 방법
KR20170078562A (ko) 발광 소자
KR20170124898A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR20170027490A (ko) 발광 소자 및 그것을 제조하는 방법
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자
KR101746818B1 (ko) 발광 소자
KR20160139181A (ko) 발광소자
KR20170048885A (ko) 발광 소자
KR20160139182A (ko) 발광소자
KR20160101348A (ko) 발광 소자 및 발광 다이오드