KR20170078562A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20170078562A
KR20170078562A KR1020170070986A KR20170070986A KR20170078562A KR 20170078562 A KR20170078562 A KR 20170078562A KR 1020170070986 A KR1020170070986 A KR 1020170070986A KR 20170070986 A KR20170070986 A KR 20170070986A KR 20170078562 A KR20170078562 A KR 20170078562A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
contact
semiconductor layer
groove
Prior art date
Application number
KR1020170070986A
Other languages
English (en)
Inventor
오세종
채종현
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020170070986A priority Critical patent/KR20170078562A/ko
Publication of KR20170078562A publication Critical patent/KR20170078562A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자가 개시된다. 발광 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 활성층을 포함하며, 적어도 하나의 홈을 포함하는 발광 구조체; 광 투과성 도전성 산화물을 포함하는 컨택 전극; 컨택 전극을 노출시키는 복수의 제1 및 제2 개구부들 및 홈에 노출된 제1 도전형 반도체층을 노출시키는 제4 개구부을 포함하는 광 반사성의 제1 절연층; 제4 개구부를 통해 제1 도전형 반도체층에 오믹 컨택하는 제1 전극; 제1 및 제2 개구부들을 통해 컨택 전극과 전기적으로 연결된 제2 전극; 제2 절연층; 제1 패드 전극; 및 제2 패드 전극을 포함하고, 복수의 제1 개구부들은 제1 패드 전극의 하부에 위치하며 복수의 제2 개구부들은 제2 패드 전극의 하부에 위치하고, 제1 개구부들의 평균 이격 거리는 제2 개구부들의 평균 이격 거리보다 크다.

Description

발광 소자{LIGHT EMITTING DEVICE}
본 발명은 발광 소자에 관한 것으로, 특히, 전류 분산 효율 및 광 반사 효율이 향상된 발광 소자에 관한 것이다.
최근 소형 고출력 발광 장치에 대한 요구가 증가하면서, 고출력 발광 장치에 적용 가능한 고방열 효율의 대면적 플립칩형 발광 다이오드의 수요가 증가하고 있다. 플립칩형 발광 소자의 전극은 직접 2차 기판에 접합되며, 또한 플립칩형 발광 소자에 외부 전원을 공급하기 위한 와이어를 이용하지 않으므로, 수평형 발광 소자에 비해 열 방출 효율이 매우 높다. 따라서 고밀도 전류를 인가하더라도 효과적으로 열을 2차 기판 측으로 전도시킬 수 있어서, 플립칩형 발광 소자는 고출력 발광 장치의 발광원으로 적합하다.
발광 소자에 있어서, 전류 집중은 전류가 집중된 부분의 소자 열화, 발광 패턴의 불균형, 전류 집중에 따른 전자 정공 재결합 효율 저하 등을 야기할 수 있다. 이러한 전류 집중, 즉 전류 분산 효율 저하에 의하여 발광 소자의 신뢰성 및 수명이 저하될 수 있으며, 발광 효율의 저하가 발생한다. 또한 발광 소자의 반도체층과 전극과의 컨택 특성, 즉, 접촉 저항에 의해 순방향 전압 및 발광 효율이 저하되거나 증가할 수 있다.
이러한 컨택 특성 및 전류 분산 효율은 고출력, 대면적 발광 소자에 있어서 더욱 큰 영향을 미친다. 따라서 고전류에서 고효율로 구동되는 발광 소자를 구현하기 위하여, 전기적 특성 및 광학적 특성을 고려하여 최적의 구조를 갖는 발광 소자가 요구된다.
본 발명이 해결하고자 하는 과제는, 제2 도전형 반도체층과 컨택 전극의 전기적 컨택 특성이 우수하고, 전류 분산 효율이 향상되며, 광학적 특성이 향상된 발광 소자를 제공하는 것이다.
본 발명의 일 측면에 따른 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하며, 상기 제1 도전형 반도체층을 부분적으로 노출시키는 적어도 하나의 홈을 포함하는 발광 구조체; 상기 제2 도전형 반도체층 상에 적어도 부분적으로 위치하며, 상기 제2 도전형 반도체층에 오믹 컨택하는 광 투과성 도전성 산화물을 포함하는 컨택 전극; 상기 발광 구조체 및 상기 컨택 전극을 덮으며, 상기 컨택 전극을 노출시키는 복수의 제1 및 제2 개구부들 및 상기 홈에 노출된 제1 도전형 반도체층을 노출시키는 제4 개구부을 포함하는 광 반사성의 제1 절연층; 상기 적어도 하나의 홈 상에 위치하고, 상기 제4 개구부를 통해 상기 제1 도전형 반도체층에 오믹 컨택하는 제1 전극; 상기 제1 절연층 상에 위치하며, 상기 제1 및 제2 개구부들을 통해 상기 컨택 전극과 전기적으로 연결된 제2 전극; 상기 제1 및 제2 전극을 덮고, 상기 제1 전극을 부분적으로 노출시키는 제5 개구부 및 상기 제2 전극을 부분적으로 노출시키는 제6 개구부를 포함하는 제2 절연층; 상기 제2 절연층 상에 위치하고, 상기 제5 개구부를 통해 상기 제1 전극과 전기적으로 접촉하는 제1 패드 전극; 및 상기 제2 절연층 상에 위치하고, 상기 제6 개구부를 통해 상기 제2 전극과 전기적으로 접촉하는 제2 패드 전극을 포함하고, 상기 복수의 제1 개구부들은 상기 제1 패드 전극의 하부에 위치하며 상기 복수의 제2 개구부들은 상기 제2 패드 전극의 하부에 위치하고, 상기 제1 개구부들의 평균 이격 거리는 상기 제2 개구부들의 평균 이격 거리보다 크다.
실시예들에 따르면 컨택 전극과 제2 도전형 반도체층 간의 컨택 특성을 향상시켜 발광 소자의 전기적 특성을 향상시킴과 동시에, 광 반사성의 제1 절연층이 컨택 전극을 거의 전체적으로 덮어 발광 소자의 광학적 특성을 향상시킬 수 있고, 도전성 산화물로 형성된 컨택 전극은 금속성 전극에 비해 질화물계 반도체와의 접합 특성이 우수하여, 컨택 전극의 박리로 인한 발광 소자의 순방향 전압 증가 및 전류 분산 효율 저하를 방지하여 발광 소자의 신뢰성을 향상시키고, 발광 효율 저하를 방지한다.
나아가, 제1 절연층이 컨택 전극을 노출시키는 개구부들 간의 이격 거리 및 배치 위치를 제어함으로써, 전류 분산 효율을 향상시키고 발광 소자의 발광 효율 및 수명을 향상시킬 수 있다.
도 1 내지 도 5는 본 발명의 실시예들에 따른 발광 소자를 설명하기 위한 평면도들이다.
도 6 내지 도 8은 본 발명의 실시예들에 따른 발광 소자를 설명하기 위한 단면도들이다.
도 9는 본 발명의 다양한 실시예들에 따른 발광 소자를 설명하기 위한 단면도들이다.
도 10은 본 발명의 다양한 실시예들에 따른 발광 소자를 설명하기 위한 평면도이다.
도 11은 본 발명의 다양한 실시예들에 따른 발광 소자를 설명하기 위한 평면도이다.
도 12는 본 발명의 다양한 실시예들에 따른 발광 소자를 설명하기 위한 평면도이다.
도 13a 및 도 13b는 본 발명의 다른 다양한 실시예들에 따른 발광 소자를 설명하기 위한 부분 평면도 및 부분 단면도이다.
도 14a 및 도 14b는 본 발명의 다른 다양한 실시예들에 따른 발광 소자를 설명하기 위한 부분 평면도 및 부분 단면도이다.
도 15a 및 도 15b는 본 발명의 다른 다양한 실시예들에 따른 발광 소자를 설명하기 위한 부분 평면도 및 부분 단면도이다.
도 16은 본 발명의 또 다른 다양한 실시예들에 따른 발광 소자를 설명하기 위한 부분 단면도이다.
도 17은 본 발명의 또 다른 다양한 실시예들에 따른 발광 소자를 설명하기 위한 부분 단면도이다.
도 18은 본 발명의 일 실시예에 따른 발광 소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 19는 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 20은 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 21은 본 발명의 일 실시예에 따른 발광 소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
본 발명의 실시예들에 따른 발광 소자 및 발광 소자 제조 방법은 다양한 양태로 구현될 수 있다.
본 발명의 다양한 실시예들에 따른 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하며, 상기 제1 도전형 반도체층을 부분적으로 노출시키는 적어도 하나의 홈을 포함하는 발광 구조체; 상기 제2 도전형 반도체층 상에 적어도 부분적으로 위치하며, 상기 제2 도전형 반도체층에 오믹 컨택하는 광 투과성 도전성 산화물을 포함하는 컨택 전극; 상기 발광 구조체 및 상기 컨택 전극을 덮으며, 상기 컨택 전극을 노출시키는 복수의 제1 및 제2 개구부들 및 상기 홈에 노출된 제1 도전형 반도체층을 노출시키는 제4 개구부을 포함하는 광 반사성의 제1 절연층; 상기 적어도 하나의 홈 상에 위치하고, 상기 제4 개구부를 통해 상기 제1 도전형 반도체층에 오믹 컨택하는 제1 전극; 상기 제1 절연층 상에 위치하며, 상기 제1 및 제2 개구부들을 통해 상기 컨택 전극과 전기적으로 연결된 제2 전극; 상기 제1 및 제2 전극을 덮고, 상기 제1 전극을 부분적으로 노출시키는 제5 개구부 및 상기 제2 전극을 부분적으로 노출시키는 제6 개구부를 포함하는 제2 절연층; 상기 제2 절연층 상에 위치하고, 상기 제5 개구부를 통해 상기 제1 전극과 전기적으로 접촉하는 제1 패드 전극; 및 상기 제2 절연층 상에 위치하고, 상기 제6 개구부를 통해 상기 제2 전극과 전기적으로 접촉하는 제2 패드 전극을 포함하고, 상기 복수의 제1 개구부들은 상기 제1 패드 전극의 하부에 위치하며 상기 복수의 제2 개구부들은 상기 제2 패드 전극의 하부에 위치하고, 상기 제1 개구부들의 평균 이격 거리는 상기 제2 개구부들의 평균 이격 거리보다 크다.
상기 제1 전극은 상기 제1 패드 전극의 하부에 위치하는 제1 오믹컨택 전극을 포함할 수 있고, 상기 제1 오믹컨택 전극의 적어도 일부는 상기 제1 개구부들의 사이에 위치할 수 있다.
상기 제1 전극은, 상기 제1 오믹컨택 전극으로부터 상기 제2 패드 전극을 향하는 방향으로 연장되며, 적어도 일부가 상기 제1 및 제2 패드 전극의 사이 공간의 하부에 위치하는 제2 오믹컨택 전극을 포함할 수 있다.
상기 제1 오믹컨택 전극은 주전극을 포함할 수 있고, 상기 주전극의 적어도 일부는 상기 제5 개구부에 노출되어 상기 제1 패드 전극과 접촉할 수 있다.
상기 제1 오믹컨택 전극은 복수의 주전극, 및 상기 복수의 주전극들을 연결하며 상기 주전극보다 좁은 선폭을 갖는 서브 전극을 포함할 수 있고, 상기 서브 전극은 상기 제2 절연층에 덮일 수 있다.
상기 제1 전극은 상기 제1 패드 전극으로부터 상기 제2 패드 전극으로 향하는 방향으로 연장되는 형상을 가질 수 있고, 상기 제1 개구부들 중 적어도 일부는 상기 제1 전극이 연장되는 방향을 따르는 선을 기준으로 대칭적으로 배치될 수 있다.
상기 제1 개구부를 통해 상기 컨택 전극과 상기 제2 전극이 접촉하는 영역으로부터 상기 활성층의 외곽 측면까지의 최단 거리는, 상기 제1 개구부를 통해 상기 컨택 전극과 상기 제2 전극이 접촉하는 영역으로부터 상기 제1 전극과 상기 제1 도전형 반도체층이 오믹 컨택하는 영역까지의 최단 거리보다 짧을 수 있다.
상기 제1 절연층은, 상기 제1 패드 전극과 상기 제2 패드 전극의 사이 공간의 하부에 위치하는 제3 개구부를 더 포함할 수 있다.
상기 적어도 하나의 홈은 상기 발광 구조체의 측면으로부터 만입되어 상기 제1 패드 전극으로부터 상기 제2 패드 전극으로 향하는 방향으로 연장되는 형상을 가질 수 있다.
상기 적어도 하나의 홈은, 복수의 제1 홈, 및 상기 복수의 제1 홈들을 연결하며 상기 제1 홈보다 작은 폭을 갖는 제2 홈을 포함할 수 있고, 상기 제1 홈 및 제2 홈은 상기 제1 패드 전극의 하부에 위치할 수 있다.
상기 적어도 하나의 홈은, 상기 제1 홈으로부터 연장되며 상기 제1 홈보다 작은 폭을 갖는 제3 홈을 더 포함할 수 있고, 상기 제3 홈의 적어도 일부는 상기 제1 및 제2 패드 전극의 사이 공간의 하부에 위치할 수 있다.
상기 발광 구조체는 복수의 홈을 포함할 수 있고, 상기 복수의 홈 중 적어도 두 개의 홈은 그 사이에 위치하는 임의의 선을 기준으로 대칭적으로 배치될 수 있다.
상기 적어도 하나의 홈은 상기 제2 도전형 반도체층 및 활성층을 관통하는 적어도 하나의 홀을 포함할 수 있다.
상기 적어도 하나의 홀은, 상기 제1 패드 전극의 하부에 위치하는 제1 홀 및 상기 제1 홀로부터 상기 제2 패드 전극을 향하는 방향으로 연장되는 제2 홀을 포함할 수 있다.
상기 컨택 전극은 상기 제2 도전형 반도체층의 상면의 90% 이상을 덮을 수 있다.
상기 제2 전극은 상기 컨택 전극의 외곽 테두리 영역 상에 위치할 수 있다.
상기 발광 소자는, 상기 컨택 전극과 상기 제2 전극이 접촉하는 영역의 아래에 위치하며, 상기 컨택 전극과 상기 제2 도전형 반도체층의 사이에 개재된 전류 차단층을 더 포함할 수 있다.
상기 컨택 전극은, 상기 제1 및 제2 개구부들 중 적어도 하나 내에 위치하며 상기 제2 도전형 반도체층을 노출시키는 제7 개구부를 포함할 수 있다.
상기 발광 소자는, 상기 제1 및 제2 개구부들 중 적어도 하나의 아래에 위치하며, 상기 제2 전극 및 상기 컨택 전극의 사이에 개재된 받침 전극을 더 포함할 수 있다.
상기 제1 절연층은 분포 브래그 반사기를 포함할 수 있고, 상기 제2 절연층은 SiNx를 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 5는 본 발명의 실시예들에 따른 발광 소자를 설명하기 위한 평면도들이며, 도 6 내지 도 8은 본 발명의 실시예들에 따른 발광 소자를 설명하기 위한 단면도들이다.
구체적으로, 도 1은 상기 발광 소자의 평면을 도시하고, 도 2는 설명의 편의를 위하여 제1 및 제2 패드 전극(181, 183)과 제2 절연층(170)을 생략하여 도시하는 평면도이고, 도 3은 설명의 편의를 위하여 제1 및 제2 패드 전극(181, 183), 제2 절연층(170), 제1 전극(150), 및 제2 전극(160)을 생략하여 도시하는 평면도이며, 도 4는 설명의 편의를 위하여 제1 및 제2 패드 전극(181, 183), 제2 절연층(170), 제1 전극(150), 제2 전극(160) 및 제1 절연층(140)을 생략하여 도시하는 평면도이다. 도 5는 설명의 편의를 위하여 구성들 간의 배치 관계를 설명하기 위한 평면도이다.
도 6은 도 1 내지 도 4의 평면도들에서 A-A'선에 대응하는 부분의 단면을 도시하는 단면도이고, 도 7은 도 1 내지 도 4의 평면도들에서 B-B'선에 대응하는 부분의 단면을 도시하는 단면도이다. 도 8은 도 1 내지 도 4의 평면도들에서 C-C'선에 대응하는 부분의 단면을 도시하는 단면도이다.
도 1 내지 도 8을 참조하면, 발광 소자는 발광 구조체(120), 컨택 전극(130), 제1 절연층(140), 제1 전극(150) 및 제2 전극(160)을 포함한다. 또한, 상기 발광 소자는 제2 절연층(170), 제1 패드 전극(181), 제2 패드 전극(183), 전류차단층(190) 및 받침 전극(165) 중 적어도 하나를 더 포함할 수 있다. 또한, 상기 발광 소자는 사각형의 평면 형상을 가질 수 있다. 본 실시예에서, 상기 발광 소자는 대체로 장방형의 평면 형상을 가질 수 있으며, 제1 측면(101), 제2 측면(102), 제1 측면(101)에 반대하여 위치하는 제3 측면(103), 및 제2 측면(102)에 반대하여 위치하는 제4 측면(104)을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
기판(110)은 발광 구조체(120)를 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 본 실시예에 있어서, 기판(110)은 패턴 된 사파이어 기판(Patterned Sapphire Substrate; PSS)일 수 있다. 상기 발광 소자에 있어서, 기판(110)은 생략될 수 있다. 기판(110)이 발광 구조체의 성장 기판으로서 이용된 경우, 기판(110)은 공지의 기술을 이용하여 발광 구조체(120)로부터 분리되어 제거될 수 있다. 또한, 기판(110)은 별도의 성장 기판에서 성장된 발광 구조체(120)를 지지하는 지지기판일 수도 있다.
발광 구조체(120)는 제1 도전형 반도체층(121), 제1 도전형 반도체층(121) 상에 위치하는 활성층(123), 및 활성층(123) 상에 위치하는 제2 도전형 반도체층(125)을 포함할 수 있다. 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있다. 특히, 본 실시예에 있어서, 제2 도전형 반도체층(125)은 p형 반도체층일 수 있다.
발광 구조체(120)는 제2 도전형 반도체층(125) 및 활성층(123)을 관통하여 제1 도전형 반도체층(121)이 부분적으로 노출되는 영역을 포함할 수 있다. 다양한 실시예들에서, 발광 구조체(120)는 제2 도전형 반도체층(125) 및 활성층(123)을 관통하여 제1 도전형 반도체층(121)의 일부를 노출시키는 적어도 하나의 홈(120g)을 포함할 수 있다.
발광 구조체(120)의 홈(120g)은 상대적으로 큰 폭을 갖는 적어도 하나의 제1 홈(120g1)을 포함할 수 있다. 또한, 홈(120g)이 복수의 제1 홈(120g1)을 포함하는 경우, 홈(120g)은 복수의 제1 홈(120g1)들 중 적어도 두 개를 서로 연결하며, 상대적으로 작은 폭을 갖는 제2 홈(120g2)을 포함할 수 있다. 나아가, 홈(120g)은 적어도 하나의 제1 홈(120g1)으로부터 연장되는 제3 홈(120g3)을 더 포함할 수 있다. 적어도 하나의 홈(120g)의 배치 위치는 제한되지 않으나, 적어도 하나의 홈(120g)의 적어도 일부는 제1 패드 전극(181)의 하부에 위치할 수 있다. 이에 따라 적어도 하나의 홈(120g)에 노출된 제1 도전형 반도체층(121)과 제1 패드 전극(181)이 전기적으로 연결될 수 있고, 예컨대, 제1 전극(150)의 적어도 일부가 홈(120g)과 제1 패드 전극(181) 사이에 개재되어 전기적 연결을 형성할 수 있다.
구체적으로 일 실시예에서, 도 3 내지 도 7을 참조하면, 복수의 홈(120g)이 형성될 수 있고, 복수의 홈(120g)은 발광 구조체(120)의 일 측면으로부터 발광 구조체(120)의 내부로 만입되는 형태로 형성될 수 있다. 도시된 바와 같이, 복수의 홈(120g)은 제1 측면(101)으로부터 만입되어, 제3 측면(103)을 향하는 방향으로 연장되는 형태로 형성될 수 있다. 또한, 복수의 홈(120g) 중 적어도 하나의 홈(120g)은 복수의 제1 홈(120g1)을 포함할 수 있고, 복수의 제1 홈(120g1)은 기다랗게 연장되는 형상을 갖는 제2 홈(120g2)에 의해 서로 연결될 수 있다. 이때, 제2 홈(120g2)은 제1 홈(120g1)에 비해 작은 선폭을 가질 수 있다. 복수의 제1 홈(120g1)은 제1 패드 전극(181)의 하부에 위치할 수 있고, 특히, 제1 패드 전극(181)과 상하로 중첩되는 영역에 배치될 수 있다. 이에 따라 제2 홈(120g2) 역시 제1 패드 전극(181)과 상하로 중첩되는 영역에 배치될 수 있다.
또한, 적어도 하나의 홈(120g)은 제1 홈(120g1)으로부터 연장되는 제3 홈(120g3)을 포함할 수 있다. 제3 홈(120g3)으로부터 제2 패드 전극(183)까지의 거리는 제1 홈(120g1)으로부터 제2 패드 전극(183)까지의 거리보다 짧을 수 있다. 또한, 제3 홈(120g3)의 적어도 일부는 제1 패드 전극(181)과 제2 패드 전극(183)의 사이 공간의 하부에 위치할 수 있다. 제3 홈(120g3)에 의해 제1 패드 전극(181)과 제2 패드 전극(183)의 사이 공간의 하부에 제1 도전형 반도체층(121)이 노출되는 영역이 제공됨으로써, 발광 소자의 전류 분산 효율이 향상될 수 있다.
제1 내지 제3 홈(120g1, 120g2, 120g3)의 형상은 제한되지 않는다. 예컨대, 제1 홈(120g1)은 대체로 원형 또는 다각형의 평면 형상을 가질 수 있다. 제2 홈(120g2) 및 제3 홈(120g3)은 서로 대체로 동일한 선폭을 가질 수도 있고, 서로 다른 선폭을 가질 수 있다. 또한, 제2 홈(120g2) 및 제3 홈(120g3)의 선폭은 일정하거나 또는 변화할 수도 있다.
몇몇 실시예들에서, 발광 구조체(120)는 제2 도전형 반도체층(125) 및 활성층(123)을 포함하는 메사(120m)를 포함할 수 있다. 메사(120m)는 제1 도전형 반도체층(121) 상에 위치할 수 있다. 본 실시예에서, 홈(120g)에 의해 제1 도전형 반도체층(121)이 노출되는 부분 외에, 활성층(123)이 형성되는 영역은 메사(120m)로 형성될 수 있다. 또한, 메사(120m) 측면의 적어도 일부 주변에는 제1 도전형 반도체층(121)이 부분적으로 노출될 수 있다. 본 실시예의 발광 구조체(120)는 단일의 메사(120m)를 포함할 수 있고, 따라서 발광 영역(활성층(123)이 형성되는 영역)도 단일로 형성되어, 전류 분산 효율이 향상될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 발광 구조체(120)는 메사(120m)를 포함하지 않고, 적어도 하나의 홈(120g)에 의해서 제1 도전형 반도체층(121)이 노출되는 영역을 포함할 수 있다.
컨택 전극(130)은 제2 도전형 반도체층(125) 상에 위치한다. 컨택 전극(130)은 제2 도전형 반도체층(125)에 오믹 컨택할 수 있다. 컨택 전극(130)은 투명 전극을 포함할 수 있다. 투명 전극은, 예를 들어, ITO(Indium Tin Oxide), ZnO(Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO(Fluorine Tin Oxide)등과 같은 광 투과성 도전성 산화물 및 Ni/Au 등과 같은 광 투과성 금속층 중 적어도 하나를 포함할 수도 있다. 상기 도전성 산화물은 다양한 도펀트를 더 포함할 수도 있다.
특히, 광 투과성 도전성 산화물 포함하는 컨택 전극(130)은 제2 도전형 반도체층(125)과의 오믹 컨택 효율이 높다. 즉, ITO 또는 ZnO 등과 같은 도전성 산화물과 제2 도전형 반도체층(125)의 접촉 저항은 금속성 전극과의 제2 도전형 반도체층(125)과의 접촉 저항에 비해 낮아, 도전성 산화물을 포함하는 컨택 전극(130)을 적용함으로써 발광 소자의 순방향 전압(Vf)을 감소시켜 발광 효율을 향상시킬 수 있다. 특히, 본 실시예의 발광 소자가 고전류에서 구동되는 경우, 컨택 전극(130)과 제2 도전형 반도체층(125)과의 접촉 저항을 낮춰 오믹 특성을 향상시킴으로써 전기적 저항 증가로 인하여 발광 효율이 저하되는 것을 최소화할 수 있다. 또한, 도전성 산화물은 금속성 전극에 비해 질화물계 반도체층으로부터 박리(peeling)될 확률이 적으므로(접합성이 우수하므로), 컨택 전극(130)의 박리로 인한 순방향 전압 증가 및 전류 분산 효율 저하를 방지할 수 있다.
컨택 전극(130)의 두께는 제한되지 않으나, 예컨대, ITO를 포함하는 컨택 전극(130)은 약 90% 이상의 광 투과율을 가지도록 약 1Å 내지 5000Å의 두께를 가질 수 있다. 또한, 컨택 전극(130)이 ZnO를 포함하는 경우, 약 90% 이상의 광 투과율을 가지도록 약 1nm 내지 10㎛의 두께를 가질 수 있다.
컨택 전극(130)은 제2 도전형 반도체층(125)의 상면을 대체로 전체적으로 덮도록 형성될 수 있다. 예컨대, 컨택 전극(130)의 측면들은 제2 도전형 반도체층(125)의 외곽 측면들을 따라 형성될 수 있다. 컨택 전극(130)은 제2 도전형 반도체층(125)의 상면의 적어도 80% 이상, 나아가 90% 이상을 덮도록 형성될 수 있다. 이에 따라, 발광 소자 구동 시 전류 분산 효율을 향상시킬 수 있다.
제1 절연층(140)은 발광 구조체(120)의 상면 및 측면을 덮으며, 또한, 컨택 전극(130)을 덮는다. 또한, 제1 절연층(140)은 발광 구조체(120)의 주변에 노출된 기판(110)의 상면까지 연장되도록 형성될 수 있다. 이에 따라, 제1 절연층(140)은 기판(110)의 상면과 접할 수 있으며, 따라서 발광 구조체(120)의 측면을 덮는 제1 절연층(140)이 더욱 안정적으로 배치될 수 있다. 제1 절연층(140)은 광 반사성의 특성을 가질 수 있다. 제1 절연층(140)은 컨택 전극(130)을 부분적으로 노출시키는 제1 및 제2 개구부들(141, 143) 및 적어도 하나의 홈(120g)에 노출된 제1 도전형 반도체층(121)을 부분적으로 노출시키는 제4 개구부(147)를 포함할 수 있다. 나아가, 제1 절연층(140)은 제3 개구부(145)를 더 포함할 수 있다.
제1 절연층(140)의 제1 내지 제3 개구부(141, 143, 145)는 컨택 전극(130)을 노출시킨다. 제1 개구부(141)는 제1 패드 전극(181)의 하부에 위치하고, 제2 개구부(143)는 제2 패드 전극(183)의 하부에 위치한다. 제3 개구부(145)는 제1 및 제2 패드 전극(181, 183)의 사이 공간의 하부에 위치할 수 있다. 제1 내지 제3 개구부(141, 143, 145)는 각각 복수의 홀 형태로 형성될 수 있으며, 이들의 형태는 제한되지 않는다. 또한, 제1 내지 제3 개구부(141, 143, 145)들의 이격 거리는 소정 관계를 갖도록 제1 내지 제3 개구부(141, 143, 145)들이 배치될 수 있다. 제1 개구부(141)들의 이격 거리를 D1으로 정의하고, 제2 개구부(143)들의 이격 거리를 D2로 정의할 때, D1의 평균 값은 D2의 평균 값보다 크다. 즉, 제1 개구부(141)들의 평균 이격 거리는 제2 개구부(143)들의 평균 이격 거리보다 클 수 있다. 또한, 제1 내지 제3 개구부(141, 143, 145)들의 이격 거리는 200㎛ 이하일 수 있고, 예를 들어, 130㎛ 내지 150㎛일 수 있다.
이와 같이 제1 내지 제3 개구부(141, 143, 145)들의 이격 거리를 제어하고, 제1 내지 제3 개구부(141, 143, 145)들이 배치되는 위치를 상술한 바와 같이 함으로써, 발광 소자 구동 시 전류 분산 효율을 향상시켜 전류 밀집을 최소화할 수 있다. 이와 관련하여서는 후술하여 더욱 상세하게 설명한다.
제1 절연층(140)의 제4 개구부(147)는 적어도 하나의 홈(120g)에 노출된 제1 도전형 반도체층(121)을 적어도 부분적으로 노출시킨다. 이때, 홈(120g)의 측면은 제1 절연층(140)에 덮여, 전기적 쇼트가 방지된다. 제4 개구부(147)는 제1 도전형 반도체층(121)과 제1 패드 전극(181)의 전기적 접속을 허용하는 통로로 이용될 수 있다. 제4 개구부(147)는 홈(120g)의 형태에 대체로 대응하도록 형성될 수 있으며, 예를 들어, 제4 개구부(147)를 통해 제1 내지 제3 홈(120g1, 120g2, 120g3) 각각에 노출된 제1 도전형 반도체층(121)이 적어도 부분적으로 노출될 수 있다. 몇몇 실시예들에서, 제4 개구부(147)는 홈(120g)의 일부만을 노출시킬 수도 있고, 예컨대, 제1 홈(120g1)은 제4 개구부(147)에 의해 노출되고, 제2 및 제3 홈(120g2, 120g3)은 제1 절연층(140)에 덮일 수도 있다.
제1 절연층(140)은 분포 브래그 반사기를 포함할 수 있다. 상기 분포 브래그 반사기는 굴절률이 서로 다른 유전체층들이 반복 적층되어 형성될 수 있으며, 예컨대, 상기 유전체층들은 TiO2 , SiO2, HfO2, ZrO2, Nb2O5, MgF2등을 포함할 수 있다. 몇몇 실시예들에서, 제1 절연층(140)은 교대로 적층된 TiO2층/SiO2층의 구조를 가질 수 있다. 분포 브래그 반사기의 각 층은 특정 파장의 1/4의 광학 두께를 가질 수 있으며, 4 내지 40 페어(pairs)로 형성할 수 있다. 제1 절연층(140)의 최상부층은 SiNx로 형성될 수 있다. SiNx로 형성된 층은 방습성이 우수하여, 발광 다이오드 칩을 습기로부터 보호할 수 있다.
제1 절연층(140)이 분포 브래그 반사기를 포함하는 경우, 제1 절연층(140)의 최하부 층은 분포 브래그 반사기의 막질을 향상시킬 수 있는 기반층 내지 계면층의 역할을 할 수 있다. 예컨대, 제1 절연층(140)은 상대적으로 두꺼운 두께를 갖는 계면층 및 계면층 상에 위치하는 굴절률이 서로 다른 유전체층들의 적층 구조를 포함할 수 있다. 예컨대, 제1 절연층(140)은 약 0.2㎛ 내지 1.0㎛ 두께의 SiO2로 형성된 계면층 및 상기 계면층 상에 TiO2층/SiO2층이 소정 주기로 반복 적층된 적층 구조를 포함할 수 있다.
상기 분포 브래그 반사기는 비교적 높은 가시광에 대한 반사율을 가질 수 있다. 상기 분포 브래그 반사기는 입사각이 0~60°이고, 파장이 400~700nm인 광에 대해 90% 이상의 반사율을 갖도록 설계될 수 있다. 상술한 반사율을 갖는 분포 브래그 반사기는 분포 브래그 반사기를 형성하는 복수의 유전체층들의 종류, 두께, 적층 주기등을 제어함으로써 제공될 수 있다. 이에 따라, 상대적으로 장파장의 광(예컨대, 550nm 내지 700nm) 및 상대적으로 단파장의 광(예컨대, 400nm 내지 550nm)에 대해 높은 반사율을 갖는 분포 브래그 반사기를 형성할 수 있다.
이와 같이, 분포 브래그 반사기가 넓은 파장대의 광에 대해 높은 반사율을 갖도록, 상기 분포 브래그 반사기는 다중 적층 구조를 포함할 수 있다. 즉, 상기 분포 브래그 반사기는 제1 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 제2 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 예를 들어, 상기 분포 브래그 반사기는 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 작은 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 및 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 나아가, 상기 분포 브래그 반사기는, 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층과 상기 광에 대해 1/4의 광학 두께보다 얇은 두께를 갖는 유전체층이 반복 적층된 제3 적층 구조를 더 포함할 수 있다.
제1 절연층(140)에 의해 컨택 전극(130)을 통과한 광이 다시 제1 도전형 반도체층(121)의 하부로 반사되어 발광 소자의 발광 효율이 향상될 수 있다. 특히 분포 브래그 반사기를 이용한 제1 절연층(140)은 금속성 반사 물질에 비해 100%에 가까운 반사효율을 가질 수 있어 발광 효율이 더욱 향상될 수 있다.
제1 전극(150)은 제1 도전형 반도체층(121)과 전기적으로 연결되고, 나아가, 제1 도전형 반도체층(121)과 오믹 컨택할 수 있다. 제1 전극(150)은 홈(120g)의 적어도 일부 상에 위치할 수 있다. 또한, 제1 전극(150)은 제1 절연층(140)의 제4 개구부(147)를 적어도 부분적으로 채우도록 형성되어, 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 제1 전극(150)은 금속성 물질을 포함하거나 금속성 물질로 형성될 수 있고, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, Cr, Au등과 같은 금속을 포함할 수 있다.
제1 전극(150)은 주전극(151a) 및 서브 전극(151b)을 포함하는 제1 오믹컨택 전극(151) 및 제2 오믹컨택 전극(153)을 포함할 수 있다. 주전극(151a), 서브 전극(151b) 및 제2 오믹컨택 전극(153)은 각각 제1 홈(120g1), 제2 홈(120g2) 및 제3 홈(120g3) 상에 위치할 수 있다. 제1 오믹컨택 전극(151)은 제1 패드 전극(181)의 하부에 위치할 수 있고, 제1 오믹컨택 전극(151)의 적어도 일부는 제1 패드 전극(181)과 접촉될 수 있다. 제2 오믹컨택 전극(153)은 제1 오믹컨택 전극(151)으로부터 연장되어 제2 패드 전극(183)을 향하는 방향으로 연장될 수 있고, 또한, 제2 오믹컨택 전극(153)의 적어도 일부는 제1 및 제2 패드 전극(181, 183)의 사이 공간의 하부에 위치할 수 있다.
주전극(151a)의 폭은 서브 전극(151b) 또는 제2 오믹컨택 전극(153)의 폭보다 클 수 있다. 주전극(151a)은 제1 패드 전극(181)과 접촉되어, 제1 도전형 반도체층(121)에 전류를 주입하는 주된 전극일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 제2 오믹컨택 전극(153)은 제3 홈(120g3)이 연장되는 방향을 따라 연장되는 형태로 형성될 수 있다. 본 실시예에 있어서, 제2 오믹컨택 전극(153)은 주전극(151a)으로부터 연장되어, 제1 측면(101)으로부터 제3 측면(103)을 향하는 방향으로 연장된 형태를 가질 수 있다. 따라서, 주전극(153a)은 제1 패드 전극(181)과 접촉하되, 제2 오믹컨택 전극(153)은 제2 패드 전극(183) 측으로 연장될 수 있다. 몇몇 실시예들에서, 제2 오믹컨택 전극(153)은 제2 패드(183)의 하부까지 더 연장될 수도 있다.
이에 따라, 제1 패드 전극(181)과 접촉하는 주전극(153a)을 통해 주입되는 전자가, 제2 오믹컨택 전극(153)을 통해 제2 패드 전극(183) 주변 영역으로 용이하게 분산될 수 있다. 따라서, 주전극(153a)의 하부에 위치하는 제1 도전형 반도체층(121)에 전류가 집중되는 것을 완화시켜, 전류 분산 효율을 향상시킬 수 있다. 또한, 주전극(153a)이 제1 패드 전극(181)과 접촉하되, 서브 전극(151b)은 제1 패드 전극(181)과 이격시킴으로써, 서브 전극(151b)은 전류 분산 통로로 작용하여 제1 오믹컨택 전극(151)에만 전류가 특히 집중되는 것을 방지할 수 있다.
한편, 다양한 실시예들에서, 제1 전극(150)은 제2 도전형 반도체층(125)의 측면까지 덮도록 형성될 수 있고, 나아가 제2 도전형 반도체층(125)의 상면 상에 위치하도록 연장되어 형성될 수도 있다. 도 9에 도시된 바와 같이, 제1 전극(150)과 제2 도전형 반도체층(125)의 측면 사이에 제1 절연층(140)이 개재될 수 있다. 또한, 제1 전극(150)과 제2 도전형 반도체층(125)의 상면 사이에 제1 절연층(140)이 개재될 수 있고, 나아가, 제1 전극(150)과 제2 도전형 반도체층(125)의 상면 사이에 제1 절연층(140) 및 컨택 전극(130)이 개재될 수 있다. 이 경우, 제1 전극(150)이 제1 절연층(140)과 접촉하는 면적이 상대적으로 크게 형성되므로, 제1 전극(150)이 안정적으로 형성되어 제1 전극(150)의 박리가 효과적으로 방지될 수 있어, 제1 전극(150)의 박리로 인한 전기적 특성 저하를 방지할 수 있다.
다시 도 1 내지 도 8을 참조하면, 제2 전극(160)은 컨택 전극(130) 상에 위치하며, 컨택 전극(130)과 전기적으로 연결된다. 제2 전극(160)은 컨택 전극(130)의 상면을 대체로 전체적으로 덮도록 형성되되, 제1 절연층(140)의 제1 내지 제3 개구부(141, 143, 145)를 통해 컨택 전극(130)과 접촉된다. 제2 전극(160)은 금속성 물질을 포함하거나 금속성 물질로 형성될 수 있고, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, Cr, Au등과 같은 금속을 포함할 수 있다.
또한, 제2 전극(160)은 컨택 전극(130)보다 작은 면적을 가질 수 있고, 따라서 컨택 전극(130)의 상면의 일부는 제2 전극(160)에 덮이지 않고 노출될 수 있다. 예컨대, 도 5를 참조하면, 기판(110), 제1 도전형 반도체층(121), 제2 도전형 반도체층(125), 컨택 전극(130) 및 제2 전극(160)은 도시된 바와 같은 배치 관계를 가질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제2 전극(160)과 컨택 전극(130)이 접촉되는 영역을 통해 컨택 전극(130)으로 전류가 주입된다. 따라서 제2 전극(160)으로 주입된 전류는 제2 전극(160)을 통해 수평방향으로 원활하게 분산될 수 있고, 또한 제1 내지 제3 개구부(141, 143, 145)를 통해 컨택 전극(130)으로 전류가 주입된다. 따라서 제1 패드 전극(181)의 하부에 위치하는 제2 전극(160)과 컨택 전극(130)이 접촉되는 영역들의 평균 이격 거리(D1의 평균 값에 대응함)는 제2 패드 전극(181)의 하부에 위치하는 제2 전극(160)과 컨택 전극(130)이 접촉되는 영역들의 평균 이격 거리(D2의 평균 값에 대응함)보다 크다.
이에 따라, 제2 전극(160)과 컨택 전극(130)이 접촉되는 영역을 통한 전류 주입은 제2 패드 전극(183)의 하부 영역에서 제1 패드 전극(181)의 하부 영역보다 더 조밀하게 이루어진다. 발광 소자 구동 시, 전자(electron)는 제1 전극(150)과 제1 도전형 반도체층(121)이 접촉하는 영역으로 주입되어 제2 전극(160)과 컨택 전극(130)이 접촉하는 영역으로 통과한다. 따라서 제1 전극(150)에 비교적 가깝게 위치하는 제1 패드 전극(181)의 하부에 위치하는 제1 홈(120g1)의 평균 이격 거리는 상대적으로 크게 하고, 제1 전극(150)에 비교적 멀리 위치하는 제2 패드 전극(183)의 하부에 위치하는 제2 홈(120g2)의 평균 이격 거리는 상대적으로 작게함으로써, 발광 영역 전체에 걸친 전류 분산 효율을 향상시킬 수 있고, 전류 분산 밀도를 균일하게 하여 발광 패턴을 발광 영역 전체에 걸쳐 균일하게 할 수 있다.
또한, 제1 내지 제3 개구부(141, 143, 145)들의 이격 거리는 200㎛ 이하일 수 있고, 예를 들어, 130㎛ 내지 150㎛일 수 있다. 제2 전극(160)과 컨택 전극(130)이 접촉되는 영역들의 이격 거리는 제1 내지 제3 개구부(141, 143, 145)들의 이격 거리에 대응하며, 제1 내지 제3 개구부(141, 143, 145)들의 이격 거리를 상술한 범위로 제어함으로써 전류 분산 효율을 최적화할 수 있다.
다양한 실시예들에서, 제1 개구부(141)를 통해 제2 전극(160)과 컨택 전극(130)이 접촉되는 영역으로부터 제1 전극(150)과 제1 도전형 반도체층(121)이 접촉되는 영역까지의 최단 거리는, 제1 개구부(141)를 통해 제2 전극(160)과 컨택 전극(130)이 접촉되는 영역으로부터 발광 영역(활성층(123))의 외곽 측면까지의 최단 거리보다 클 수 있다. 즉, 제1 개구부(141)를 제1 전극(150)과 제1 도전형 반도체층(121)이 접촉되는 영역보다, 발광 영역의 외곽 측면에 더 가깝게 형성함으로써, 발광 영역의 가장자리 부분에도 전류를 고르게 분산시킬 수 있다. 이에 따라 발광 영역 전체에 전류를 고르게 분산시키고, 발광 패턴을 균일하게 형성할 수 있다.
또한, 홈(120g)의 일부는 제1 개구부(141)의 사이에 배치될 수 있다. 따라서 제1 전극(150)의 일부는 제1 개구부(141)를 통해 컨택 전극(130)과 제2 전극(160)이 접촉하는 영역들 사이에 배치될 수 있다. 몇몇 실시예들에서, 적어도 일부의 제1 개구부(141)들은 제1 측면(101)으로부터 제3 측면(103)으로 연장되는 홈(120g)을 기준으로 대칭되도록 배치될 수 있다. 이와 같이 제1 개구부(141)들을 홈(120g)을 기준으로 대칭되도록 배치함으로써 전류를 더욱 균일하게 분산시킬 수 있다.
제2 절연층(170)은 제1 전극(150), 제2 전극(160), 컨택 전극(130), 제1 절연층(140)을 덮되, 제1 전극(150)을 부분적으로 노출시키는 제5 개구부(171), 및 제2 전극(160)을 부분적으로 노출시키는 제6 개구부(173)를 포함할 수 있다. 제5 개구부(171)는 제1 전극(150)을 부분적으로 노출시키며, 특히, 제1 전극(150)의 주전극(151a)을 노출시킬 수 있다. 제6 개구부(173)는 제2 전극(160)의 일부를 노출시키되, 제3 측면(103)에 인접하여 위치할 수 있다.
제2 절연층(170)은 제1 및 제2 패드 전극(181, 183)과 제1 및 제2 전극(150, 160)의 전기적 연결을 허용하는 개구부들(171, 173)을 제공함과 아울러, 제1 전극 패드(181)와 제2 전극(160)의 전기적 절연을 위해 형성될 수 있다. 제2 절연층(170)은 절연성 물질을 포함할 수 있고, 예를 들어, SiO2, SiNx, MgF2 등을 포함할 수 있다. 제2 절연층(170)이 SiNx로 형성된 경우, 발광 소자의 내습성을 향상시킬 수 있다. 몇몇 실시예들에서, 제2 절연층(170)은 분포 브래그 반사기를 포함할 수도 있다. 상기 분포 브래그 반사기는 굴절률이 서로 다른 유전체층들이 반복 적층되어 형성될 수 있으며, 상기 유전체층들은 TiO2 , SiO2, HfO2, ZrO2, Nb2O5, MgF2등을 포함할 수 있다.
제1 패드 전극(181)과 제2 패드 전극(183)은 각각 제1 전극(150) 및 제2 전극(160)과 전기적으로 연결된다. 제1 및 제2 패드 전극(181, 183)은 제2 절연층(170) 상에 위치할 수 있다. 제1 패드 전극(181)은 제5 개구부(171)를 통해 제1 전극(150)과 접촉될 수 있고, 제2 패드 전극(183)은 제6 개구부(173)를 통해 제2 전극(160)과 전기적으로 연결될 수 있다.
제1 패드 전극(181)은 제1 개구부(141)들 상에 위치할 수 있고, 제2 패드 전극(183)은 제2 개구부(143)들 상에 위치할 수 있다. 또한, 제1 패드 전극(181)은 제1 전극(150)의 주전극(151a)과 접촉될 수 있으며, 몇몇 실시예들에서 제1 패드 전극(181)은 서브 전극(151b) 및 제2 오믹컨택 전극(153)과 제2 절연층(170)에 의해 절연될 수 있다. 따라서 제1 패드 전극(181)을 통해 주입되는 전자(electron)는 주전극(151a)을 통해서 제1 전극(150)으로 유입되고, 유입된 전자는 서브 전극(151b) 및 제2 오믹컨택 전극(153)에 의해 분산된다.
제1 패드 전극(181) 및 제2 패드 전극(183)은 각각 도전성 물질로 형성될 수 있고, 금속성 물질을 포함하거나 금속성 물질로 형성될 수 있다. 예컨대, 상기 금속성 물질은 Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, Cr, Au등을 포함할 수 있다. 제1 패드 전극(181) 및 제2 패드 전극(183)은 단일층 또는 다중층으로 이루어질 수 있고, 제1 패드 전극(181) 및 제2 패드 전극(183)은 수㎛ 내지 수십㎛의 두께를 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
상술한 실시예들에 따르면, 도전성 산화물로 형성된 컨택 전극(130)을 포함하는 발광 소자가 제공될 수 있고, 이 경우 컨택 전극(130)과 제2 도전형 반도체층(125) 간의 컨택 특성을 향상시켜 발광 소자의 전기적 특성을 향상시킴과 동시에, 제1 절연층(140)이 컨택 전극(130)을 거의 전체적으로 덮어 발광 소자의 광학적 특성을 향상시킬 수 있다. 더욱이, 도전성 산화물로 형성된 컨택 전극(130)은 금속성 전극에 비해 질화물계 반도체와의 접합 특성이 우수하여, 컨택 전극(130)의 박리로 인한 발광 소자의 순방향 전압 증가 및 전류 분산 효율 저하를 방지하여 발광 소자의 신뢰성을 향상시키고, 발광 효율 저하를 방지한다.
나아가, 제1 절연층(140)이 컨택 전극(130)을 노출시키는 개구부들 간의 이격 거리 및 배치 위치를 제어함으로써, 제2 전극(160)을 통한 컨택 전극(130)으로의 전류 주입을 발광 영역 전체에 걸쳐 고르게 할 수 있다. 따라서 도전성 산화물로 형성된 컨택 전극(130)이 금속성 전극에 비해 수평 방향으로의 전류 분산 효율이 떨어지더라도, 제2 전극(160)을 통해 충분히 수평 방향으로의 전류 분산을 달성할 수 있다. 따라서 전류 분산 효율을 향상시키고 전류 밀집을 방지하여, 발광 소자의 발광 효율 및 수명을 향상시킬 수 있다.
즉, 실시예들에 따른 구조를 통해, 컨택 특성, 광학적 특성 및 전류 분산 효율이 향상된 발광 소자가 제공될 수 있고, 상기 발광 소자는 고출력 발광 소자로서 유용하게 이용될 수 있다.
도 10 내지 도 12는 본 발명의 다양한 실시예들에 따른 발광 소자를 설명하기 위한 평면도들이다. 도 10 내지 도 12의 발광 소자들은 도 1 내지 도 8을 참조하여 설명한 발광 소자와 대체로 유사하나, 홈의 형태 및 배치 등에서 차이가 있다.
도 10을 참조하면, 본 실시예의 발광 소자는 서로 이격된 제1 홈(120h1) 및 제2 홈(120h2)을 포함한다. 제1 홈(120h1) 및 제2 홈(120h2)은, 도 1 내지 도 8의 홈(120g)과 같이 발광 구조체(120)의 측면으로부터 만입된 형태와 달리 발광 구조체(120)의 제2 도전형 반도체층(121) 및 활성층(123)을 관통하도록 형성될 수 있다. 제1 홈(120h1) 상에는 제1 오믹컨택 전극(151)이 위치할 수 있고, 제2 홈(120h2) 상에는 제1 오믹컨택 전극(151) 및 제1 오믹컨택 전극(151)으로부터 제2 패드 전극(183)을 향하는 방향으로 연장되는 제2 오믹컨택 전극(153)이 위치할 수 있다. 한편, 제1 내지 제3 개구부(141, 143, 145)들의 배치는 도 1 내지 도 8의 발광 소자와 대체로 유사할 수 있다. 본 실시예의 경우, 제1 패드 전극(181)의 하부에서의 전류 분산이 도 1 내지 도 8의 발광 소자와 상이하며, 또한 더 넓은 발광 영역을 확보할 수 있다.
도 11 및 도 12을 참조하면, 본 실시예들의 발광 소자는 도 1 내지 도 8의 발광 소자와 비교하여 종횡비가 다르다. 이에 따라 도 11의 발광 소자는, 도 1 내지 도 8의 발광 소자에 비해 적은 수의 홈(120g)을 포함하고, 도 12의 발광 소자는 도 1 내지 도 8의 발광 소자에 비해 더 많은 수의 홈(120g)을 포함한다. 본 실시예들의 홈(120g)은 제1 개구부(141)들 사이에 위치할 수 있고, 적어도 일부의 제1 개구부(141)들은 홈(120g)이 연장되는 방향에 대응하는 선을 기준으로 대칭적으로 배치될 수 있다. 이와 같이 발광 소자 평면 형상의 종횡비, 발광 영역의 면적 등에 따라 홈(120g) 및 제1 절연층(140)의 개구부들의 배치는 다양하게 변형될 수 있다.
도 13a 내지 도 15b는 다른 다양한 실시예들에 따른 발광 소자를 설명하기 위한 부분 평면도들 및 부분 단면도들이다. 본 실시예들에 따른 발광 소자는 도 1 내지 도 8의 발광 소자와 대체로 유사하나, 제1 절연층(140)의 제1 내지 제3 개구부(141, 143, 145)의 하부 구조에서 차이가 있다.
도 13a 및 도 13b를 참조하면, 본 실시예의 발광 소자는 전류 차단층(190)을 더 포함한다. 전류 차단층(190)은 제2 도전형 반도체층(125) 및 컨택 전극(130)의 사이에 개재될 수 있고, 또한, 제1 내지 제3 개구부(141, 143, 145)는 전류 차단층(190) 상에 위치할 수 있다. 전류 차단층(190)은 적어도 일부의 제1 내지 제3 개구부(141, 143, 145)의 아래에 위치할 수 있다. 즉, 전류 분산 및 발광 패턴을 고려하여 일부의 제1 내지 제3 개구부(141, 143, 145) 아래에 전류 차단층(190)을 형성하고, 나머지 일부의 제1 내지 제3 개구부(141, 143, 145) 아래에는 전류 차단층(190)을 형성하지 않을 수 있다. 이에 따라, 제2 전극(160)과 컨택 전극(130)이 접촉하는 부분의 바로 아래에 위치하는 제2 도전형 반도체층(125)의 영역에 전류가 직접적으로 도통되는 것을 방지하여, 이 부분에서의 전류 집중을 방지하고 전류 분산 효율을 향상시킬 수 있다.
도 14a 및 도 14b를 참조하면, 본 실시예의 발광 소자의 컨택 전극(130)은 제2 도전형 반도체층(125)을 노출시키는 개구부(130a)를 포함한다. 제2 전극(160)은 상기 개구부(130a)의 적어도 일부를 채우며, 제2 도전형 반도체층(125)과 접촉할 수 있다. 이 경우, 제2 패드 전극(183)과 제2 도전형 반도체층(125) 간의 접촉 저항은 제2 패드 전극(183)과 컨택 전극(130) 간의 접촉 저항에 비해 높아, 제2 패드 전극(183)을 통해 도통되는 전류는 컨택 전극(130)으로 흐를 확률이 높다. 예컨대, 제2 패드 전극(183)과 제2 도전형 반도체층(125)은 쇼트키 컨택을 형성할 수 있다. 따라서, 이에 따라, 제2 전극(160)과 컨택 전극(130)이 접촉하는 부분의 바로 아래에 위치하는 제2 도전형 반도체층(125)의 영역에 전류가 직접적으로 도통되는 것을 방지하여, 이 부분에서의 전류 집중을 방지하고 전류 분산 효율을 향상시킬 수 있다.
도 15a 및 도 15b를 참조하면, 본 실시예의 발광 소자는 전류 차단층(190)을 더 포함하며, 컨택 전극(130)은 제2 도전형 반도체층(125)을 노출시키는 개구부(130a)를 포함한다. 이 경우, 제2 전극(160)과 제2 도전형 반도체층(125)은 쇼트키 컨택을 형성함과 아울러, 컨택 전극(130)의 개구부(130a) 주변 영역은 전류 차단층(190)에 의해 제2 전극(160)과 컨택 전극(130)이 접촉하는 부분의 바로 아래에 위치하는 제2 도전형 반도체층(125)의 영역에 전류가 직접적으로 도통되는 것이 방지된다. 따라서 발광 소자의 전류 분산 효율을 더욱 향상시킬 수 있다.
상술한 실시예들에서 전류 차단층(190)은 절연성 물질을 포함할 수 있고, 예를 들어, SiOx 또는 SiNx 등을 포함할 수 있고, 또는 굴절률이 다른 절연성 물질층들이 적층된 분포 브래그 반사기를 포함할 수도 있다.
도 16은 본 발명의 또 다른 다양한 실시예들에 따른 발광 소자를 설명하기 위한 부분 단면도이다. 도 17은 본 발명의 또 다른 다양한 실시예들에 따른 발광 소자를 설명하기 위한 부분 단면도이다.
도 16을 참조하면, 본 실시예의 발광 소자는 받침 전극(165)을 더 포함한다. 받침 전극(165)은 컨택 전극(130)과 제2 전극(160)의 사이에 개재될 수 있다. 특히, 제1 내지 제3 개구부(141, 143, 145)를 통해 제2 전극(160)과 컨택 전극(130)이 전기적으로 연결되는 부분에 위치할 수 있고, 이에 따라, 제2 전극(160) 및 컨택 전극(130)은 각각 받침 전극(165)에 접촉될 수 있다. 이때, 제1 내지 제3 개구부(141, 143, 145)들 중 적어도 하나의 아래에 받침 전극(165)이 위치할 수 있다. 제1 절연층(140)은 받침 전극(165)의 측면을 적어도 부분적으로 덮을 수 있고, 나아가, 받침 전극(165) 상면의 일부를 덮을 수 있다. 받침 전극(165)의 적어도 일부는 제1 절연층(140)의 제1 내지 제3 개구부(141, 143, 145)를 통해 노출된다. 받침 전극(165)은 금속성 물질로 형성되거나 금속성 물질을 포함할 수 있고, 특히, 도전성 산화물을 포함하는 컨택 전극(130)과의 접합성(adhesion)이 우수한 금속성 물질로 형성될 수 있다. 받침 전극(165)이 컨택 전극(130)과 제2 전극(160)의 사이에 개재되어, 컨택 전극(130)으로부터 제2 전극(160)이 박리되어 발생할 수 있는 전기적 특성 저하를 방지할 수 있다.
또한, 다양한 실시예들에서, 도 17에 도시된 바와 같이 발광 소자는 전류 차단층(190)을 더 포함할 수 있다. 이 경우, 전류 차단층(190)의 면적은 받침 전극(165)의 면적보다 클 수 있고, 받침 전극(165)의 면적은 제1 내지 제3 개구부(141, 143, 145)의 면적보다 클 수 있다.
도 18은 본 발명의 일 실시예에 따른 발광 소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 18을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 19는 본 발명의 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 20은 일 실시예에 따른 발광 소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 21은 본 발명의 일 실시예에 따른 발광 소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 21을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상, 상술한 다양한 특징들은 각각의 실시예에 한정되는 것이 아니며, 각각의 특징들은 다양한 실시예들에서 서로 결합, 변경 및 치환될 수 있다. 또한, 상술한 실시예들에 본 발명이 한정되는 것은 아니며, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (20)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하며, 상기 제1 도전형 반도체층을 부분적으로 노출시키는 적어도 하나의 홈을 포함하는 발광 구조체;
    상기 제2 도전형 반도체층 상에 적어도 부분적으로 위치하며, 상기 제2 도전형 반도체층에 오믹 컨택하는 광 투과성 도전성 산화물을 포함하는 컨택 전극;
    상기 발광 구조체 및 상기 컨택 전극을 덮으며, 상기 컨택 전극을 노출시키는 복수의 제1 및 제2 개구부들 및 상기 홈에 노출된 제1 도전형 반도체층을 노출시키는 제4 개구부을 포함하는 광 반사성의 제1 절연층;
    상기 적어도 하나의 홈 상에 위치하고, 상기 제4 개구부를 통해 상기 제1 도전형 반도체층에 오믹 컨택하는 제1 전극;
    상기 제1 절연층 상에 위치하며, 상기 제1 및 제2 개구부들을 통해 상기 컨택 전극과 전기적으로 연결된 제2 전극;
    상기 제1 및 제2 전극을 덮고, 상기 제1 전극을 부분적으로 노출시키는 제5 개구부 및 상기 제2 전극을 부분적으로 노출시키는 제6 개구부를 포함하는 제2 절연층;
    상기 제2 절연층 상에 위치하고, 상기 제5 개구부를 통해 상기 제1 전극과 전기적으로 접촉하는 제1 패드 전극; 및
    상기 제2 절연층 상에 위치하고, 상기 제6 개구부를 통해 상기 제2 전극과 전기적으로 접촉하는 제2 패드 전극을 포함하고,
    상기 복수의 제1 개구부들은 상기 제1 패드 전극의 하부에 위치하며 상기 복수의 제2 개구부들은 상기 제2 패드 전극의 하부에 위치하고,
    상기 제1 개구부들의 평균 이격 거리는 상기 제2 개구부들의 평균 이격 거리보다 큰 발광 소자.
  2. 청구항 1에 있어서,
    상기 제1 전극은 상기 제1 패드 전극의 하부에 위치하는 제1 오믹컨택 전극을 포함하고,
    상기 제1 오믹컨택 전극의 적어도 일부는 상기 제1 개구부들의 사이에 위치하는 발광 소자.
  3. 청구항 2에 있어서,
    상기 제1 전극은,
    상기 제1 오믹컨택 전극으로부터 상기 제2 패드 전극을 향하는 방향으로 연장되며, 적어도 일부가 상기 제1 및 제2 패드 전극의 사이 공간의 하부에 위치하는 제2 오믹컨택 전극을 포함하는 발광 소자.
  4. 청구항 2에 있어서,
    상기 제1 오믹컨택 전극은 주전극을 포함하고,
    상기 주전극의 적어도 일부는 상기 제5 개구부에 노출되어 상기 제1 패드 전극과 접촉하는 발광 소자.
  5. 청구항 4에 있어서,
    상기 제1 오믹컨택 전극은 복수의 주전극, 및 상기 복수의 주전극들을 연결하며 상기 주전극보다 좁은 선폭을 갖는 서브 전극을 포함하고,
    상기 서브 전극은 상기 제2 절연층에 덮이는 발광 소자.
  6. 청구항 1에 있어서,
    상기 제1 전극은 상기 제1 패드 전극으로부터 상기 제2 패드 전극으로 향하는 방향으로 연장되는 형상을 갖고,
    상기 제1 개구부들 중 적어도 일부는 상기 제1 전극이 연장되는 방향을 따르는 선을 기준으로 대칭적으로 배치된 발광 소자.
  7. 청구항 1에 있어서,
    상기 제1 개구부를 통해 상기 컨택 전극과 상기 제2 전극이 접촉하는 영역으로부터 상기 활성층의 외곽 측면까지의 최단 거리는, 상기 제1 개구부를 통해 상기 컨택 전극과 상기 제2 전극이 접촉하는 영역으로부터 상기 제1 전극과 상기 제1 도전형 반도체층이 오믹 컨택하는 영역까지의 최단 거리보다 짧은 발광 소자.
  8. 청구항 1에 있어서,
    상기 제1 절연층은, 상기 제1 패드 전극과 상기 제2 패드 전극의 사이 공간의 하부에 위치하는 제3 개구부를 더 포함하는 발광 소자.
  9. 청구항 1에 있어서,
    상기 적어도 하나의 홈은 상기 발광 구조체의 측면으로부터 만입되어 상기 제1 패드 전극으로부터 상기 제2 패드 전극으로 향하는 방향으로 연장되는 형상을 갖는 발광 소자.
  10. 청구항 9에 있어서,
    상기 적어도 하나의 홈은, 복수의 제1 홈, 및 상기 복수의 제1 홈들을 연결하며 상기 제1 홈보다 작은 폭을 갖는 제2 홈을 포함하고,
    상기 제1 홈 및 제2 홈은 상기 제1 패드 전극의 하부에 위치하는 발광 소자.
  11. 청구항 10에 있어서,
    상기 적어도 하나의 홈은, 상기 제1 홈으로부터 연장되며 상기 제1 홈보다 작은 폭을 갖는 제3 홈을 더 포함하고,
    상기 제3 홈의 적어도 일부는 상기 제1 및 제2 패드 전극의 사이 공간의 하부에 위치하는 발광 소자.
  12. 청구항 9에 있어서,
    상기 발광 구조체는 복수의 홈을 포함하고, 상기 복수의 홈 중 적어도 두 개의 홈은 그 사이에 위치하는 임의의 선을 기준으로 대칭적으로 배치된 발광 소자.
  13. 청구항 1에 있어서,
    상기 적어도 하나의 홈은 상기 제2 도전형 반도체층 및 활성층을 관통하는 적어도 하나의 홀을 포함하는 발광 소자.
  14. 청구항 13에 있어서,
    상기 적어도 하나의 홀은, 상기 제1 패드 전극의 하부에 위치하는 제1 홀 및 상기 제1 홀로부터 상기 제2 패드 전극을 향하는 방향으로 연장되는 제2 홀을 포함하는 발광 소자.
  15. 청구항 1에 있어서,
    상기 컨택 전극은 상기 제2 도전형 반도체층의 상면의 90% 이상을 덮는 발광 소자.
  16. 청구항 15에 있어서,
    상기 제2 전극은 상기 컨택 전극의 외곽 테두리 영역 상에 위치하는 발광 소자.
  17. 청구항 1에 있어서,
    상기 컨택 전극과 상기 제2 전극이 접촉하는 영역의 아래에 위치하며, 상기 컨택 전극과 상기 제2 도전형 반도체층의 사이에 개재된 전류 차단층을 더 포함하는 발광 소자.
  18. 청구항 1에 있어서,
    상기 컨택 전극은, 상기 제1 및 제2 개구부들 중 적어도 하나 내에 위치하며 상기 제2 도전형 반도체층을 노출시키는 제7 개구부를 포함하는 발광 소자.
  19. 청구항 1에 있어서,
    상기 제1 및 제2 개구부들 중 적어도 하나의 아래에 위치하며, 상기 제2 전극 및 상기 컨택 전극의 사이에 개재된 받침 전극을 더 포함하는 발광 소자.
  20. 청구항 1에 있어서,
    상기 제1 절연층은 분포 브래그 반사기를 포함하고, 상기 제2 절연층은 SiNx를 포함하는 발광 소자.
KR1020170070986A 2017-06-07 2017-06-07 발광 소자 KR20170078562A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170070986A KR20170078562A (ko) 2017-06-07 2017-06-07 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170070986A KR20170078562A (ko) 2017-06-07 2017-06-07 발광 소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150188369A Division KR101746818B1 (ko) 2015-12-29 2015-12-29 발광 소자

Publications (1)

Publication Number Publication Date
KR20170078562A true KR20170078562A (ko) 2017-07-07

Family

ID=59353254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170070986A KR20170078562A (ko) 2017-06-07 2017-06-07 발광 소자

Country Status (1)

Country Link
KR (1) KR20170078562A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001141A (ko) * 2018-06-27 2020-01-06 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR20200092693A (ko) * 2019-01-25 2020-08-04 엘지이노텍 주식회사 반도체 소자
KR20200092694A (ko) * 2019-01-25 2020-08-04 엘지이노텍 주식회사 반도체 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001141A (ko) * 2018-06-27 2020-01-06 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR20200092693A (ko) * 2019-01-25 2020-08-04 엘지이노텍 주식회사 반도체 소자
KR20200092694A (ko) * 2019-01-25 2020-08-04 엘지이노텍 주식회사 반도체 소자

Similar Documents

Publication Publication Date Title
US20210257528A1 (en) Light emitting diode
KR101616552B1 (ko) 발광소자
US10290772B2 (en) Light-emitting diode and manufacturing method therefor
US20220208851A1 (en) Light-emitting element and light-emitting diode
KR20170007117A (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
CN111048546B (zh) 具有多个发光单元的发光二极管
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
KR101761835B1 (ko) 고효율 발광 다이오드
KR20140073160A (ko) 발광 다이오드 및 그것의 어플리케이션
KR20160149827A (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
CN112018220A (zh) 垂直型发光二极管
KR20170078562A (ko) 발광 소자
KR20170016630A (ko) 발광 다이오드 및 그 제조 방법
KR20200112410A (ko) 발광 다이오드
KR102331337B1 (ko) 발광 소자
KR101746818B1 (ko) 발광 소자
KR20170124898A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR20170027490A (ko) 발광 소자 및 그것을 제조하는 방법
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자
KR102440223B1 (ko) 칩 스케일 패키지 발광 다이오드
KR101740539B1 (ko) 발광소자
KR20160139181A (ko) 발광소자
KR20170052900A (ko) 고효율 발광 소자
KR102320797B1 (ko) 발광 소자
KR20170048885A (ko) 발광 소자

Legal Events

Date Code Title Description
A107 Divisional application of patent