KR20200112410A - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR20200112410A
KR20200112410A KR1020190032823A KR20190032823A KR20200112410A KR 20200112410 A KR20200112410 A KR 20200112410A KR 1020190032823 A KR1020190032823 A KR 1020190032823A KR 20190032823 A KR20190032823 A KR 20190032823A KR 20200112410 A KR20200112410 A KR 20200112410A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type semiconductor
semiconductor layer
conductivity type
Prior art date
Application number
KR1020190032823A
Other languages
English (en)
Inventor
오세희
김종규
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020190032823A priority Critical patent/KR20200112410A/ko
Publication of KR20200112410A publication Critical patent/KR20200112410A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치된 도전성 산화물층; 상기 도전성 산화물층을 덮되, 상기 도전성 산화물층을 노출시키는 개구부들을 갖는 유전층; 상기 유전층과 상기 도전성 산화물층 사이에 배치됨과 아울러, 상기 개구부들 사이에 배치된 표면 조절층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 도전성 산화물층에 전기적으로 접속하는 금속 반사층; 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 가지며, 아울러, 상기 제1 도전형 반도체층을 노출시키는 하부 절연층; 및 상기 하부 절연층 상부에 배치되며, 상기 제1 및 제2 도전형 반도체층들에 각각 전기적으로 접속된 제1 및 제2 범프 패드들을 포함한다.

Description

발광 다이오드{LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 개선된 반사 구조를 갖는 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
한편, 플립칩 타입의 발광 다이오드는 열 방출 성능이 좋아 고 출력 발광 다이오드로 사용되고 있다. 플립칩 타입의 발광 다이오드는 활성층에서 생성된 광이 기판을 통해 외부로 방출되는 구조를 가지며, 기판에 대향하는 범프 패드들을 가진다. 또한, 플립칩 타입의 발광 다이오드는 일반적으로 활성층에서 생성된 광을 기판측으로 반사시키는 반사층을 채택하고 있다.
본 발명이 해결하고자 하는 과제는 광 추출 효율을 향상시키기 위해 개선된 반사 구조를 갖는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 높은 신뢰성을 갖는 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치된 도전성 산화물층; 상기 도전성 산화물층을 덮되, 상기 도전성 산화물층을 노출시키는 개구부들을 갖는 유전층; 상기 유전층과 상기 도전성 산화물층 사이에 배치됨과 아울러, 상기 개구부들 사이에 배치된 표면 조절층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 도전성 산화물층에 전기적으로 접속하는 금속 반사층; 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 가지며, 아울러, 상기 제1 도전형 반도체층을 노출시키는 하부 절연층; 및 상기 하부 절연층 상부에 배치되며, 상기 제1 및 제2 도전형 반도체층들에 각각 전기적으로 접속된 제1 및 제2 범프 패드들을 포함한다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 기판; 상기 기판의 일부 영역 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치된 도전성 산화물층; 상기 도전성 산화물층을 덮되, 상기 도전성 산화물층을 노출시키는 개구부들을 갖는 유전층; 상기 유전층과 상기 도전성 산화물층 사이에 배치됨과 아울러, 상기 개구부들 사이에 배치된 표면 조절층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 도전성 산화물층에 전기적으로 접속하는 금속 반사층; 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 가지며, 아울러, 상기 제1 도전형 반도체층을 노출시키는 하부 절연층; 상기 하부 절연층에 의해 노출된 제1 도전형 반도체층 및 금속 반사층에 각각 전기적으로 접속하는 제1 패드 금속층 및 제2 패드 금속층; 및 상기 기판과 상기 제1 도전형 반도체층 사이에 배치된 돌출부들을 포함하되, 상기 돌출부들은 상기 제1 도전형 반도체층의 하부 영역 내에 배치된다.
본 발명의 실시예들에 따르면, 표면 조절층을 통해 유전층의 표면의 높이를 조절함으로써 다양한 입사각으로 금속 반사층에 입사되는 광을 효율적으로 반사시킬 수 있어 광 추출 효율을 개선할 수 있는 발광 다이오드를 제공할 수 있다.
또한, 광 추출 효율을 향상시키는 기능을 갖는 돌출부들을 기판과 제1 도전형 반도체층 사이에 한정시킴으로써 기판에 접하는 다른 층들의 공정 안정성을 향상시킬 수 있어 신뢰성이 높은 발광 다이오드를 제공할 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반사 구조를 설명하기 위한 개략적인 확대 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 부분 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6은 도 5의 절취선 B-B를 따라 취해진 개략적인 단면도이다.
도 7은 도 5의 절취선 C-C를 따라 취해진 개략적인 단면도이다.
도 8은 도 5의 발광 다이오드를 설명하기 위한 개략적인 회로도이다.
도 9는 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치된 도전성 산화물층; 상기 도전성 산화물층을 덮되, 상기 도전성 산화물층을 노출시키는 개구부들을 갖는 유전층; 상기 유전층과 상기 도전성 산화물층 사이에 배치됨과 아울러, 상기 개구부들 사이에 배치된 표면 조절층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 도전성 산화물층에 전기적으로 접속하는 금속 반사층; 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 가지며, 아울러, 상기 제1 도전형 반도체층을 노출시키는 하부 절연층; 및 상기 하부 절연층 상부에 배치되며, 상기 제1 및 제2 도전형 반도체층들에 각각 전기적으로 접속된 제1 및 제2 범프 패드들을 포함한다.
상기 표면 조절층은 상기 유전층의 표면이 다양한 높이를 갖도록 표면 높이를 조절한다.
상기 표면 조절층은 복수의 아일랜드들로 형성될 수 있다. 각각의 아일랜드가 유전층의 개구부들 사이에 배치될 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드는, 상기 기판과 상기 제1 도전형 반도체층 사이에 배치된 복수의 돌출부들을 포함할 수 있으며, 상기 제1 도전형 반도체층은 상기 기판의 가장자리로 둘러싸인 영역 내에 배치되고, 상기 돌출부들은 상기 제1 도전형 반도체층의 하부 영역 내에 배치되며, 상기 제1 도전형 반도체층 주위에 노출된 상기 기판의 상면은 상기 돌출부들 없이 평평한 면을 가질 수 있다.
상기 돌출부들은 상기 기판과 다른 재료로 형성될 수 있으며, 일 실시예에서, 상기 돌출부들은 실리콘으로 형성될 수 있다.
또한, 상기 하부 절연층은 분포 브래그 반사기를 포함할 수 있으며, 상기 하부 절연층의 일부는 상기 기판의 평평한 면에 접할 수 있다. 분포 브래그 반사기를 포함하는 하부 절연층이 돌출부들이 없는 평평한 면에 접하므로, 분포 브래그 반사기의 깨짐을 방지할 수 있다.
상기 발광 다이오드는, 상기 하부 절연층 상에 배치되며, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및 상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부를 통해 상기 금속 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함할 수 있다.
나아가, 상기 발광 다이오드는, 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함할 수 있으며, 상기 제1 및 제2 범프 패드들은 각각 상기 제1 및 제2 개구부들을 통해 상기 제1 및 제2 패드 금속층들에 전기적으로 접속할 수 있다.
일 실시예에서, 상기 상부 절연층은 SiO2-TiO2 혼합층을 포함할 수 있다. SiO2-TiO2 혼합층은 방수 특성이 우수하여 고온 고습 환경에서 발광 다이오드의 신뢰성을 향상시킬 수 있다.
몇몇 실시예들에서, 상기 메사는 돌출부들 및 리세스부들을 갖는 측면을 가질 수 있으며, 상기 하부 절연층의 가장자리는 상기 메사의 돌출부들 및 리세스부들을 따라 형성되어 상기 제1 도전형 반도체층을 노출시킬 수 있고, 상기 제1 패드 금속층은 상기 리세스부들 근처에서 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부들을 가질 수 있다.
또한, 상기 메사는 만입부를 가질 수 있으며, 상기 제1 패드 금속층은 상기 만입부 내에서 상기 제1 도전형 반도체층에 접촉하는 내부 접촉부를 가질 수 있다.
한편, 상기 발광 다이오드는 상기 기판 상에 배치된 복수의 발광셀들을 포함할 수 있다. 상기 발광셀들은 각각 상기 제1 도전형 반도체층 및 메사를 포함하고, 상기 도전성 산화물층은 각 발광셀의 제2 도전형 반도체층 상에 배치되고, 상기 유전층은 각 발광셀을 덮으며, 상기 금속 반사층은 각 발광셀의 유전층 상에 배치되고, 상기 표면 조절층은 각 발광셀들 상에서 상기 유전층과 상기 도전성 산화물층 사이에 배치되고, 상기 하부 절연층은 상기 복수의 발광셀들 및 금속 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 제2 도전형 반도체층에 전기적 접속을 허용하기 위한 제1 개구부들 및 제2 개구부들을 가질 수 있다.
나아가, 상기 발광 다이오드는, 상기 기판과 상기 발광셀들 사이에 배치된 복수의 돌출부들을 포함할 수 있다. 상기 돌출부들은 각 발광셀의 제1 도전형 반도체층의 하부 영역 내에 배치될 수 있으며, 상기 발광셀들 사이의 영역에 노출된 상기 기판의 상면은 상기 돌출부들 없이 평평한 면을 가질 수 있다.
상기 돌출부들은 상기 기판과 다른 재료로 형성될 수 있으며, 예컨대 실리콘으로 형성될 수 있다.
또한, 상기 하부 절연층은 상기 발광셀들 사이에 노출된 기판의 상면에 접할 수 있다. 더욱이, 상기 하부 절연층은 분포 브래그 반사기를 포함할 수 있다.
상기 발광 다이오드는 또한, 상기 발광셀들 중 어느 하나의 발광셀 상에 배치되어 상기 제1 개구부를 통해 제1 도전형 반도체층에 접속하는 제1 패드 금속층; 상기 발광셀들 중 또 다른 하나의 발광셀 상에 배치되어 상기 제2 개구부를 통해 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드 금속층; 및 이웃하는 발광셀들을 전기적으로 연결하는 연결 금속층을 더 포함할 수 있다.
상기 제1 범프 패드 및 제2 범프 패드는 각각 복수의 발광셀들 상에 걸쳐서 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 기판; 상기 기판의 일부 영역 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치된 도전성 산화물층; 상기 도전성 산화물층을 덮되, 상기 도전성 산화물층을 노출시키는 개구부들을 갖는 유전층; 상기 유전층과 상기 도전성 산화물층 사이에 배치됨과 아울러, 상기 개구부들 사이에 배치된 표면 조절층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 도전성 산화물층에 전기적으로 접속하는 금속 반사층; 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 가지며, 아울러, 상기 제1 도전형 반도체층을 노출시키는 하부 절연층; 상기 하부 절연층에 의해 노출된 제1 도전형 반도체층 및 금속 반사층에 각각 전기적으로 접속하는 제1 패드 금속층 및 제2 패드 금속층; 및 상기 기판과 상기 제1 도전형 반도체층 사이에 배치된 돌출부들을 포함하되, 상기 돌출부들은 상기 제1 도전형 반도체층의 하부 영역 내에 배치된다.
상기 하부 절연층은 상기 기판에 부분적으로 접하되, 상기 돌출부들로부터 이격될 수 있다.
또한, 상기 표면 조절층은 상기 유전층과 동일 재료로 형성될 수 있다.
상기 발광 다이오드는 상기 기판과 상기 제1 도전형 반도체층 사이에서 상기 제1 도전형 반도체층의 가장자리 아래에 위치하는 보이드를 포함할 수 있다.
이하 도면을 참조하여 본 발명의 실시예들에 대해 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이며, 도 3은 본 발명의 일 실시예에 따른 반사 구조를 설명하기 위한 개략적인 확대 단면도이다.
우선, 도 1 및 도 2를 참조하면, 상기 발광 다이오드는 기판(21), 돌출부들(22), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27), 도전성 산화물층(28), 표면 조절층(129), 유전층(29), 금속 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b)) 및 상부 절연층(37)을 포함한다. 나아가, 상기 발광 다이오드는 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 더 포함할 수 있다.
상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있다. 기판(21)은 평면도(a)에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
기판(21)의 표면에 돌출부들(22)이 배치된다. 돌출부들(22)은 예컨대 기판(21)을 패터닝하여 형성될 수 있다. 이 경우, 돌출부들(22)은 제1 도전형 반도체층(23)의 하부 영역 뿐만 아니라 제1 도전형 반도체층(23)의 바깥 영역에도 배치될 수 있다.
이와 달리, 돌출부들(22)은 기판(21) 상에 기판(21)과 다른 재료층을 형성한 후, 이를 패터닝하하여 형성될 수도 있다. 돌출부들(22)은 예를 들어 실리콘을 패터닝하여 형성될 수 있으며, 그 형상은 대체로 반원형에 가까울 수 있다. 이때, 돌출부들(22)은 제1 도전형 반도체층(23)의 하부 영역에 한정되어 배치되며, 제1 도전형 반도체층(23)의 바깥 영역에서는 습식 또는 건식 식각을 통해 제거될 수 있다.
한편, 제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층으로, 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23)은 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층(23)의 가장자리는 기판(21)의 가장자리와 나란할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 도시한 바와 같이, 제1 도전형 반도체층(23)이 기판(21)의 가장자리로 둘러싸인 영역 내측에 위치할 수 있다. 이 경우, 기판(21)의 상부면 중 일부 영역이 제1 도전형 반도체층(23)의 둘레를 따라 노출될 수 있으며, 앞서 설명한 바와 같이, 돌출부들(22)은 노출된 기판(21) 상에서 제거될 수 있다.
제1 도전형 반도체층(23) 상에 메사(M)가 배치된다. 메사(M)는 제1 도전형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, 제1 도전형 반도체층(23)의 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출될 수 있다.
또한, 도 1에 도시한 바와 같이, 메사(M)는 돌출부들과 리세스부들이 교대로 배치된 측면을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 평평한 측면을 가질 수도 잇다.
메사(M)는 제2 도전형 반도체층(27)과 활성층(25)을 포함한다. 상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 개재된다. 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다. 본 실시예에 있어서, 활성층(25)은 특히 500nm 이하의 자외선 또는 청색광을 생성할 수 있으며, 나아가 400 내지 470nm 범위 내의 가시광을 생성할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제2 도전형 반도체층(27)의 p형 불순물의 농도는 예컨대 8x1018~4x1021/cm3 범위를 가질 수 있다. 특히, 제2 도전형 반도체층(27) 내의 p형 불순물 농도는 상기 범위 내에서 두께를 따라 변하는 농도 프로파일을 가질 수 있다.
한편, 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, 상기 메사(M)에, 도 1에 도시된 바와 같이, 내부로 침투하는 만입부(30)가 형성될 수 있으며, 만입부(30)에 의해 제1 도전형 반도체층(23)의 상면이 노출될 수 있다. 만입부(30)는 메사(M)의 일측 가장자리로부터 그것에 대향하는 타측 가장자리를 향해 메사(M) 내부로 길게 형성될 수 있다. 만입부(30)의 길이는 특별히 한정되지 않으며, 메사(M) 길이의 1/2 또는 그보다 길 수도 있다. 또한, 도 1에 두 개의 만입부(30)가 도시되어 있으나, 만입부(30)의 개수는 1개일 수도 있고 세 개 이상일 수도 있다. 만입부(30)의 개수가 증가할수록 후술하는 제1 패드 금속층(35a)의 접촉 영역이 분산되어 전류 분산 성능이 개선된다.
한편, 만입부(30)는 끝 단부에서 폭이 넓어지면서 라운드 형상을 가진다. 만입부(30)의 끝 단부 형상을 이와 같이 함으로써 하부 절연층(33)을 유사한 형상으로 패터닝할 수 있다. 특히, 하부 절연층(33)이 분포 브래그 반사기를 포함하는 경우, 도 1과 같이 끝 단부에서 폭이 넓어지지 않으면 분포 브래그 반사기의 측벽에 심한 이중 단차가 형성되고, 측벽의 경사각이 커지기 때문에 제1 패드 금속층(35a)에 깨짐이 발생하기 쉽다. 따라서, 만입부(30)의 끝 단부 형상 및 하부 절연층(33)의 개구부의 끝 단부 형상을 본 실시예와 같이 함으로써 하부 절연층(33)의 가장자리가 완만한 경사각을 갖도록 형성할 수 있어 발광 다이오드의 수율을 개선할 수 있다.
본 실시예에 있어서, 메사(M)에 만입부(30)가 형성된 것을 도시 및 설명하지만, 메사(M)는 만입부(30) 대신에 제2 도전형 반도체층(27) 및 활성층(25)을 관통하는 적어도 하나의 비아홀을 가질 수도 있다.
한편, 도전성 산화물층(28)은 메사(M) 상부에 배치되어 제2 도전형 반도체층(27)에 콘택한다. 도전성 산화물층(28)은 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 도전성 산화물층(28)은 메사(M) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.
도전성 산화물층(28)은 활성층(25)에 생성된 광을 투과하는 산화물층으로 형성된다. 도전성 산화물층(28)은 예컨대, ITO(인디움주석산화물) 또는 ZnO 등으로 형성될 수 있다. 도전성 산화물층(28)은 제2 도전형 반도체층(27)에 오믹 콘택하기에 충분한 두께로 형성되며, 예를 들어 3nm 내지 50nm 두께 범위 내에서, 구체적으로는, 6nm 내지 30nm의 두께 범위 내에서 형성될 수 있다. 도전성 산화물층(28)의 두께가 너무 얇으면 충분한 오믹 특성을 제공하지 못해 순방향 전압이 증가한다. 또한, 도전성 산화물층(28)의 두께가 너무 두꺼우면 광 흡수에 의한 손실이 발생해 발광 효율을 떨어뜨린다.
한편, 유전층(29)은 도전성 산화물층(28)을 덮는다. 나아가, 유전층(29)은 제2 도전형 반도체층(27) 및 활성층(25)의 측면을 덮을 수 있다. 유전층(29)의 가장자리는 하부 절연층(33)으로 덮일 수 있다. 따라서, 유전층(29)의 가장자리는 하부 절연층(33)의 가장자리에 비해 기판(21)의 가장자리로부터 더 멀리 위치한다. 이에 따라, 후술하듯이, 하부 절연층(33)의 일부는 메사(M) 주위에서 제1 도전형 반도체층(23)에 접할 수 있다. 더욱이, 유전층(29)은 제2 도전형 반도체층(27)의 상부 영역 내에 한정될 수 있으며, 하부 절연층(33)이 제2 도전형 반도체층(27) 및 활성층(25)의 측면에 접할 수도 있다.
유전층(29)은 도전성 산화물층(28)을 노출시키는 개구부들(29a)을 가진다. 복수의 개구부들(29a)이 도전성 산화물층(28) 상부에 배치될 수 있다. 개구부들(29a)은 금속 반사층(31)이 도전성 산화물층(28)에 접속할 수 있도록 접속 통로로 사용된다. 유전층(29)은 또한, 메사(M) 주위에서 제1 도전형 반도체층(23)을 노출시키며 만입부(30) 내에서 제1 도전형 반도체층(23)을 노출시킨다.
유전층(29)은 제2 도전형 반도체층(27) 및 도전성 산화물층(28)보다 낮은 굴절률을 가지는 절연 물질로 형성된다. 유전층(29)은 예컨대 SiO2로 형성될 수 있다.
유전층(29)의 두께는 200nm 내지 1000nm 범위 내의 두께를 가질 수 있으며, 구체적으로 300nm 내지 800nm 범위 내의 두께를 가질 수 있다. 유전층(29)의 두께가 200nm 미만일 경우, 순방향 전압이 높고 광 출력이 낮아 좋지 않다.
한편, 표면 조절층(129)은 도전성 산화물층(28)과 유전층(29) 사이에 배치된다. 특히, 표면 조절층(129)은 복수의 아일랜드들로 형성될 수 있으며, 각각의 아일랜드들은 유전층(29)의 개구부들(29a) 사이에 배치될 수 있다.
도 3에 잘 도시되듯이, 표면 조절층(129)은 유전층(29)의 표면을 조절한다. 특히, 표면 조절층(129)은 개구부들(29a) 사이의 영역에서 유전층(29)의 표면의 높이를 증가시킨다. 이에 따라, 유전층(29)의 표면은 표면 조절층(129)에 의해 높이가 변하는 형상을 갖는다.
표면 조절층(129)은 활성층(25)에서 생성된 광을 투과하는 물질층으로 형성될 수 있으며, 예컨대 유전층(29)과 동일한 재료로 형성될 수도 있다.
한편, 금속 반사층(31)은 유전층(29) 상에 배치되어 개구부들(29a)을 통해 오믹 콘택층(28)에 접속한다. 금속 반사층(31)은 반사성 금속을 포함하며, 예컨대 Ag 또는 Ni/Ag를 포함할 수 있다. 나아가, 금속 반사층(32)은 반사 금속 물질층을 보호하기 위한 장벽층, 예컨대 Ni을 포함할 수 있으며, 또한, 금속층의 산화 방지를 위해 Au층을 포함할 수 있다. 나아가, Au층의 접착력을 향상시키기 위해, Au층 하부에 Ti층을 포함할 수도 있다. 금속 반사층(31)은 유전층(29)의 상면에 접하며, 따라서, 상기 유전층(29)의 두께는 도전성 산화물층(28)과 금속 반사층(31) 사이의 이격거리와 같다.
도전성 산화물층(28)으로 오믹 콘택을 형성하고, 유전층(29) 상에 금속 반사층(31)을 배치함으로써 솔더 등에 의해 오믹 저항이 높아지는 것을 방지할 수 있다. 나아가, 도전성 산화물층(28), 유전층(29) 및 금속 반사층(31)을 제2 도전형 반도체층(27) 상에 배치함으로써 광의 반사율을 향상시킬 수 있어 발광 효율을 개선할 수 있다.
한편, 도 3에 잘 도시된 바와 같이, 금속 반사층(31)은 유전층(29) 표면을 따라 형성된다. 표면 조절층(129)에 의해 유전층(29)의 표면 중 평탄한 면이 감소하므로, 금속 반사층(31)의 반사면 중 평탄한 반사면의 면적도 감소된다. 따라서, 금속 반사층(31)에 입사되는 광의 입사각이 커도 기판(21) 측으로 쉽게 반사시킬 수 있어 발광 다이오드의 광 추출 효율을 개선할 수 있다.
하부 절연층(33)은 메사(M) 및 금속 반사층(31)을 덮는다. 하부 절연층(33)은 또한 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있으며, 메사(M) 내부의 만입부(30) 내에서 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있다. 하부 절연층(33)은 특히 메사(M)의 측면을 덮는다. 하부 절연층(33)은 또한 유전층(29)을 덮을 수 있다.
한편, 하부 절연층(33)은 메사(M)의 측면 근처 및 만입부(30) 내에서 제1 도전형 반도체층을 노출시킨다. 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 개구부(30a) 및 금속 반사층(31)을 노출시키는 개구부(33b)를 가질 수 있다. 하부 절연층(33)은 메사(M) 둘레에서 메사(M)의 측면 형상을 따라 제1 도전형 반도체층(23)을 부분적으로 노출시킬 수 있으며, 따라서, 메사(M) 측면의 리세스부들에서 제1 도전형 반도체층(23)의 더 많은 영역을 노출시킬 수 있다.
본 실시예에서, 하부 절연층(33)은 제1 도전형 반도체층(23)의 가장자리를 포함하여 그 주변 영역을 모두 노출하도록 형성된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 메사(M) 측면의 리세스부들 근처에 서로 이격된 하부 절연층(33)의 개구부들이 형성될 수도 있다. 이 경우, 제1 도전형 반도체층(23)의 가장자리는 하부 절연층(33)으로 덮이거나 하부 절연층(33)의 가장자리와 나란할 수도 있다.
하부 절연층(33)의 개구부(33b)는 금속 반사층(31)을 노출시킨다. 복수의 개구부들(33b)이 형성될 수 있으며, 이들 개구부들(33b)은 만입부(30)에 대향하여 기판(21)의 일측 가장자리 근처에 배치될 수 있다. 개구부들(33b)의 개수 및 위치는 다양하게 변경될 수 있다.
한편, 하부 절연층(33)은 분포 브래그 반사기를 포함할 수 있다. 분포 브래그 반사기는 굴절률이 서로 다른 절연층들을 적층하여 형성될 수 있다. 예를 들어, 분포 브래그 반사기는 실리콘질화막과 실리콘산화막을 교대로 반복 적층하여 형성될 수 있다.
한편, 제1 패드 금속층(35a)은 상기 하부 절연층(33) 상에 배치되며, 하부 절연층(33)에 의해 메사(M) 및 금속 반사층(31)으로부터 절연된다. 제1 패드 금속층(35a)은 하부 절연층(33)에 의해 노출된 제1 도전형 반도체층(23)에 접촉한다. 제1 패드 금속층(35a)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)에 접촉하는 외부 접촉부(35a1) 및 상기 만입부(30) 또는 비아홀 내에서 제1 도전형 반도체층(23)에 접촉하는 내부 접촉부(35a2)를 포함할 수 있다. 외부 접촉부(35a1)는 메사(M) 둘레를 따라 기판(21)의 가장자리 근처에서 제1 도전형 반도체층(23)에 접촉하며, 내부 접촉부(35a2)는 메사(M)의 가장자리로 둘러싸인 영역 내부에서 제1 도전형 반도체층(23)에 접촉한다. 외부 접촉부(35a1)와 내부 접촉부(35a2)는 서로 연결될 수도 있으나, 이에 한정되지 않으며, 서로 이격될 수도 있다. 또한, 외부 접촉부는 메사(M) 둘레를 따라 연속적으로 제1 도전형 반도체층(23)에 접촉할 수 있으나, 이에 한정되는 것은 아니며, 도 1에 도시한 바와 같이, 복수의 외부 접촉부들(35a1)이 서로 이격되어 메사(M)의 리세스부들 근처에 배치될 수 있다.
한편, 제2 패드 금속층(35b)은 하부 절연층(33) 상에서 메사(M) 상부 영역에 배치되며, 하부 절연층(33)의 개구부(33b)를 통해 금속 반사층(31)에 전기적으로 접속된다. 제2 패드 금속층(35b)은 제1 패드 금속층(35a)으로 둘러싸일 수 있으며, 이들 사이에 경계 영역(35ab)이 형성될 수 있다. 경계 영역(35ab)에 하부 절연층(33)이 노출되며, 이 경계 영역(35ab)은 후술하는 상부 절연층(37)으로 덮인다.
제1 패드 금속층(35a)과 제2 패드 금속층(35b)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 Al층과 같은 오믹 반사층을 포함할 수 있으며, 오믹 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 오믹 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b)을 덮는다. 또한, 상부 절연층(37)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 덮을 수 있다. 나아가, 상부 절연층(37)은 제1 도전형 반도체층(23)의 주위에 노출된 기판(21)을 덮을 수도 있다.
특히, 제1 도전형 반도체층(23)의 주위에 노출된 기판(21) 상에는 돌출부들(22)이 없으므로, 상부 절연층(37)은 기판(21)의 평탄한 면을 덮는다. 상부 절연층(37)은 제1 도전형 반도체층(23)을 모두 덮을 수도 있으며, 기판(21)의 가장자리와 나란할 수도 있다.
한편, 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가진다. 제1 개구부(37a) 및 제2 개구부(37b)는 메사(M) 상부 영역에 배치될 수 있으며, 서로 대향하도록 배치될 수 있다. 특히, 제1 개구부(37a) 및 제2 개구부(37b)는 메사(M)의 양측 가장자리에 근접하여 배치될 수 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니며, SiO2-TiO2 혼합층 또는 MgF2층을 포함할 수도 있다. SiO2-TiO2 혼합층이나 MgF2층은 방수 특성이 우수하여 발광 다이오드의 고온 고습 환경에서의 신뢰성을 향상시킬 수 있다. 또한, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
한편, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접촉하고, 제2 범프 패드(39b)는 제2 개구부(37b)를 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접촉한다. 도 1에 도시한 바와 같이, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a) 내에 배치되고, 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부(37b) 내에 배치될 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제1 범프 패드(39a) 및 제2 범프 패드(39b)가 각각 제1 개구부(37a) 및 제2 개구부(37b)를 모두 덮어 밀봉할 수도 있다. 또한, 상기 제2 범프 패드(39b)는 하부 절연층(33)의 제2 개구부(33b)의 상부 영역을 덮을 수 있다. 제2 범프 패드(39b)는 하부 절연층(33)의 제2 개구부(33b)들 모두를 덮을 수 있으나 이에 한정되는 것은 아니며, 개구부들(33b) 중 일부는 제2 범프 패드(39b)의 외부에 위치할 수도 있다.
또한, 도 1에 도시한 바와 같이, 제2 범프 패드(39b)는 제2 패드 금속층(35a)의 상부 영역 내에 한정되어 위치할 수도 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제2 범프 패드(39b)의 일부가 제1 패드 금속층(35a)과 중첩할 수도 있다. 다만, 상부 절연층(37)이 제1 패드 금속층(35a)과 제2 범프 패드(39b) 사이에 배치되어 이들을 절연시킬 수 있다.
본 발명의 실시예에 따르면, 종래의 오믹 반사층 대신에 도전성 산화물층(28), 유전층(29) 및 금속 반사층(31)의 반사 구조가 사용된다. 이에 따라, 솔더 등의 본딩재가 콘택 영역으로 침투하는 것을 차단할 수 있으며, 안정한 오믹 콘택 저항을 확보하여 발광 다이오드의 신뢰성을 향상시킬 수 있다. 더욱이, 유전층(29)의 표면을 조절하는 표면 조절층(129)을 채택함으로써 발광 다이오드의 광 추출 효율을 개선할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다. 도 4는 기판(21)의 가장자리 부분을 확대 도시한 단면도이다.
도 4를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1, 도 2, 및 도 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 하부 절연층(33)이 기판(21)의 상면을 덮는 것에 차이가 있다.
도시한 바와 같이, 제1 도전형 반도체층(23)은 기판(21)의 가장자리 부분을 노출시키도록 형성될 수 있다. 또한, 앞서 설명한 바와 같이, 제1 도전형 반도체층(23)과 기판(21) 사이에 돌출부들(22)이 배치되지만, 노출된 기판(21) 상에는 돌출부들(22)이 배치되지 않는다.
돌출부들(22)은 예를 들어, 실리콘과 같이 기판(21)과 다른 재료로 형성될 수 있으며, 제1 도전형 반도체층(23)을 식각하여 기판(21) 표면을 노출시킨 후, 건식 또는 습식 식각 기술을 이용하여 노출된 돌출부들(22)을 선택적으로 제거할 수 있다. 이에 따라, 제1 도전형 반도체층(23)으로 덮인 돌출부들(22)은 잔류하며, 노출된 돌출부들(22)만 제거될 수 있다. 나아가, 제1 도전형 반도체층(23)의 가장자리에 노출된 돌출부도 습식 식각 동안 제거될 수 있다. 따라서, 기판(21)과 제1 도전형 반도체층 사이에서 제1 도전형 반도체층(23)의 가장자리 아래에 보이드(22a)가 형성될 수 있다. 이러한 보이드(22a)는 제1 도전형 반도체층(23)을 식각하여 패터닝할 때 제1 도전형 반도체층(23)의 가장 자리 아래에 부분적으로 노출된 돌출부(22)가 습식 식각에 의해 식각됨으로써 형성될 수 있다. 제1 도전형 반도체층(23)의 가장자리를 따라 복수개의 돌출부들이 노출될 수 있으며, 따라서, 복수개의 보이드들(22a)이 형성될 수 있다.
한편, 하부 절연층(33)은 제1 도전형 반도체층(23)의 측면을 덮을 수 있으며, 제1 도전형 반도체층(23)의 외부에 노출된 기판(21)의 상면을 덮을 수 있다. 돌출부들(22)이 없기 때문에, 하부 절연층(33)은 기판(21)의 평탄한 면을 덮는다.
한편, 하부 절연층(33)은 제1 도전형 반도체층(23)을 노출시키는 개구부(33a)를 가질 수 있다. 제1 패드 금속층(35a)은 개구부(33a)를 통해 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있다. 상부 절연층(37)은 하부 절연층(33)을 덮을 수 있다.
종래의 패터닝된 사파이어 기판을 사용할 경우, 하부 절연층(33)이 사파이어 기판의 돌출된 패턴들을 덮는다. 하부 절연층(33)이 분포 브래그 반사기로 형성된 경우, 기판(21) 상면의 표면 상태에 기인하여 하부 절연층(33)에 깨짐이 발생될 수 있다. 하부 절연층(33)의 깨짐에 의해 소자 불량이 발생할 수 있으며, 특히, 고습 환경에 취약하게 된다. 그러나 본 실시예에 따르면, 하부 절연층(33)이 기판(21)의 평탄한 표면에 형성되므로, 하부 절연층(33)의 깨짐 발생을 방지할 수 있어 발광 다이오드의 신뢰성이 향상된다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 6은 도 5의 절취선 B-B를 따라 취해진 개략적인 단면도이고, 도 7은 도 5의 절취선 C-C를 따라 취해진 개략적인 단면도이며, 도 8은 도 5의 발광 다이오드를 설명하기 위한 개략적인 회로도이다.
도 5 내지 도 8을 참조하면, 본 실시예에 따른 발광 다이오드는 앞서 설명한 실시예들과 대체로 유사하나, 기판(21) 상에 복수의 발광셀들(C1, C2, C3, C4)이 배열된 것에 차이가 있다. 이들 발광셀들(C1, C2, C3, C4)은 도 8에 도시한 바와 같이 제1 범프 패드(39a)와 제2 범프 패드(39b) 사이에서 직렬 연결될 수 있다.
제1 내지 제4 발광셀들(C1, C2, C3, C4)은 기판(21) 상에 배치된다. 제1 내지 제4 발광셀들(C1, C2, C3, C4)은 기판(21)을 노출시키는 분리 영역에 의해 서로 이격된다. 발광셀들 사이의 영역에서 기판(21)의 상면이 노출될 수 있다.
한편, 돌출부들(22)은 발광셀들과 기판(21) 사이에 배치되며, 발광셀들(C1, C2, C3, C4)의 주위에 노출된 기판(21) 상면에는 돌출부들(22)이 제거될 수 있다. 따라서, 발광셀들 사이의 영역에 노출된 기판(21)의 상면은 평탄면일 수 있다.
본 실시예에서, 제1 및 제2 발광셀들(C1, C2)이 아래에 배치되고, 제3 및 제4 발광셀들(C3, C4)이 위쪽에 배치된 것으로 도시하지만, 제1 내지 제4 발광셀들(C1, C2, C3, C4)는 다양한 방식으로 배열될 수 있다. 또한, 본 실시예에서, 4개의 발광셀들이 기판(21) 상에 배열된 것에 대해 도시 및 설명하지만, 발광셀들의 개수는 특별히 한정되지 않는다. 예를 들어, 기판(21) 상에 2개의 발광셀들이 배치될 수도 있고, 7개의 발광셀들이 배치될 수도 있다.
각 발광셀은 제1 도전형 반도체층(23) 및 메사(M)를 포함한다. 제1 도전형 반도체층(23) 및 메사(M)는 앞서 도 1 및 도 2를 참조하여 설명한 바와 같으므로 중복을 피하기 위해 동일한 사항에 대한 상세한 설명은 생략한다.
메사(M)는 제1 도전형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, 제1 도전형 반도체층(23)의 외측면들에 인접한 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출된다.
본 실시예에서, 각 메사(M)는 비아들(27a)을 포함할 수 있으며, 비아(27a) 내에서 제1 도전형 반도체층(23)이 노출된다.
한편, 각 메사(M) 상에 도전성 산화물층(28)이 배치되고, 유전층들(29)은 각각 발광셀(C1, C2, C3, C4) 상의 도전성 산화물층(28) 및 메사(M)를 덮는다. 도전성 산화물층(28)은 제2 도전형 반도체층(27)에 오믹 콘택한다. 도전성 산화물층(28)은 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 배치될 수 있다. 다만, 도전성 산화물층(28)은 메사(M)의 가장자리로부터 이격될 수 있다.
유전층(29)은 메사(M) 상부 영역 및 측면을 덮으며, 메사(M) 주위에 노출된 제1 도전형 반도체층을 덮을 수 있다. 유전층(29)은 또한 도전성 산화물층(28)을 노출시키는 개구부들(29a)을 가진다. 유전층(29)은 제1 도전형 반도체층(23)의 상부 영역 내에 위치하며, 따라서, 서로 다른 발광셀들 상의 유전층들(29)은 서로 이격될 수 있다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 인접한 발광셀들 상의 유전층들이 서로 연결될 수도 있다.
한편, 표면 조절층(129)이 도전성 산화물층(28)과 유전층(29) 사이에 배치되어 유전층(29)의 표면을 조절할 수 있다. 표면 조절층(129)은 앞서 설명한 것과 동일하므로, 중복을 피하기 위해 상세한 설명은 생략한다.
금속 반사층(31)은 유전층(29) 상에 배치되며, 유전층(29)의 개구부들(29a)을 통해 도전성 산화물층(28)에 접속한다. 금속 반사층(31)은 각 발광셀(C1, C2, C3, C4)의 메사(M) 상부 영역 내에 배치된다.
하부 절연층(33)은 메사들(M)을 덮으며 금속 반사층(31) 및 유전층(29)을 덮는다. 하부 절연층(33)은 또한, 유전층(29) 외부에 노출된 제1 도전형 반도체층(23) 및 기판(21)을 덮는다. 기판(21)이 패터닝된 사파이어 기판인 경우, 하부 절연층(33)은 기판(21) 상의 돌출부들의 형상을 따라 형성될 수 있다. 이와 달리, 노출된 기판(21)의 상면에서 돌출부들(22)은 제거될 수 있으며, 따라서, 하부 절연층(33)은 기판(21)의 평탄한 상면을 따라 형성될 수 있다. 이에 따라, 분포 브래그 반사기와 같이 깨지기 쉬운 재료층으로 형성된 경우, 하부 절연층(33)의 안정성을 향상시킬 수 있다.
하부 절연층(33)의 가장자리는 도시한 바와 같이, 각 발광셀의 제1 도전형 반도체층(23) 상에 위치할 수 있으나, 이에 한정되는 것은 아이며, 제1 도전형 반도체층(23)의 측면을 덮고 기판(21) 상에 위치할 수도 있다.
하부 절연층(33)은 각 메사(M)의 비아들(27a) 내에서 제1 도전형 반도체층(23)을 노출시키는 제1 개구부들(33a)을 가지며, 또한, 제1 발광셀(C1) 상에서 금속 반사층(31)을 노출시키는 제2 개구부(33b1) 및 제2 내지 제3 발광셀들(C2, C3, C4) 상에서 금속 반사층(31)을 노출시키는 제2 개구부들(33b2)을 가진다.
본 실시예에서, 하부 절연층(33)은 메사(M) 주위의 제1 도전형 반도체층(23)을 노출시키는 개구부를 포함하지 않는다. 그러나 본 발명이 이에 한정되는 것은 아니며, 하부 절연층(33)이 메사 주위의 제1 도전형 반동체층(23)을 노출시키는 개구부를 포함할 수도 있다.
제2 개구부(33b1)는 제1 발광셀(C1) 상에 배치되며, 제2 개구부들(33b2)은 발광셀들의 분리 영역 근처에서 각 발광셀들의 금속 반사층(31)을 노출시킨다. 제2 개구부들(33b2)은 대체로 분리 영역을 따라 기다란 형상을 가질 수 있으나, 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다.
한편, 제2 개구부(33b1)는 제1 발광셀(C1) 상에 위치하며, 제2 범프 패드(39b) 하부 영역 내에 위치할 수 있다. 그러나 다른 실시예에서, 제2 개구부(33b1)는 제1 발광셀(C1) 상에서 제2 범프 패드(39b)로부터 수평 방향으로 이격되어 배치될 수도 있다.
한편, 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결 금속층(35c)이 하부 절연층(33) 상에 배치된다.
제1 패드 금속층(35a)은 제4 발광셀(C4) 상에 배치되며, 메사(M)의 비아들(27a) 내에 노출된 제1 도전형 반도체층(23)에 오믹 콘택한다. 본 실시예에서는, 비아들(27a) 내에 내부 접촉부들이 형성되는 것을 도시하지만, 메사(M) 주위에 외부 접촉부들이 형성될 수도 있다. 다만, 제1 패드 금속층(35a)을 메사(M)의 상부 영역 내에 배치함으로써 기판(21)의 가장자리로부터 멀리 이격시킬 수 있으며, 이에 따라, 제1 패드 금속층(35a)이 기판(21)의 측면측으로부터 진입하는 수분에 의해 손상되는 것을 방지할 수 있다.
제2 패드 금속층(35b)은 제1 발광셀(C1) 상에 배치되며, 제2 개구부(33b1)를 통해 금속 반사층(31)에 전기적으로 접속할 수 있다. 이에 따라, 제2 패드 금속층(35b)은 제1 발광셀(C1)의 제2 도전형 반도체층(27)에 전기적으로 접속한다.
제2 패드 금속층(35b)은 메사(M) 상에 위치하며, 제1 도전형 반도체층(23)으로부터 절연된다. 나아가, 제2 패드 금속층(35b)은 제1 발광셀(C1) 상의 메사(M)의 측면들로부터 이격될 수 있다. 이에 따라, 제2 패드 금속층(35b)이 기판(21)의 측면측으로부터 진입하는 수분에 의해 손상되는 것을 방지할 수 있다.
한편, 연결 금속층들(35c)은 이웃하는 발광셀들을 서로 직렬 연결한다. 연결 금속층들(35c)은 하부 절연층(33)의 제1 개구부(33a) 및 제2 개구부(33b2)를 통해 이웃하는 발광셀들의 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 전기적으로 접속할 수 있다. 예를 들어, 하나의 연결 금속층(35c)은 제1 발광셀(C1) 내의 제1 도전형 반도체층(23)에 전기적으로 접속함과 아울러, 제2 발광셀(C2) 상의 금속 반사층(31)에 전기적으로 접속할 수 있다. 이에 따라, 제1 발광셀(C1)과 제2 발광셀(C2)이 연결 금속층(33c)을 통해 서로 직렬 연결된다. 이와 같이, 제2 발광셀(C2)과 제3 발광셀(C3)이 연결 금속층(35c)을 통해 직렬 연결될 수 있으며, 제3 발광셀(C3)과 제4 발광셀(C4) 연결 금속층(35c)을 통해 직렬 연결될 수 있다.
연결 금속층들(35c)은 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)으로부터 이격된다. 나아가, 연결 금속층들(35c)은 메사(M)보다 좁은 폭을 갖도록 형성될 수 있으며, 따라서, 기판(21)의 가장자리로부터 메사(M)보다 멀리 이격될 수 있다.
제1, 제2 패드 금속층(35a, 35b) 및 연결 금속층들(35c)은 동일 공정에 의해 동일 재료로 함께 형성될 수 있다. 예를 들어, 제1, 제2 패드 금속층(35a, 35b) 및 연결 금속층들(35c)은 Al층과 같은 오믹 반사층을 포함할 수 있으며, 오믹 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 오믹 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1, 제2 패드 금속층(35a, 35b) 및 연결 금속층들(35c)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(37)은 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결 금속층들(35c) 상에 배치되며, 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)를 노출시키는 제2 개구부(37b)를 가진다. 상부 절연층(37)은 발광셀들(21) 주위에 노출된 기판(21) 상면을 덮을 수 있다. 상부 절연층(37)은 도시한 바와 같이 기판(21)의 가장자리를 덮을 수 있으나, 이에 한정되는 것은 아니며, 상부 절연층(37)의 가장자리가 기판(21)의 가장자리 내측에 위치할 수도 있다.
한편, 상기 제1 개구부(37a)는 제1 패드 금속층(35a)의 상부 영역 내에 배치되며, 따라서, 연결 금속층(35c) 및 하부 절연층(33)의 제2 개구부(33b2)로부터 이격된다. 또한, 상기 제2 개구부(37b) 또한 제2 패드 금속층(35b) 상에 한정되어 위치하며, 연결 금속층(35c)으로부터 이격된다.
본 실시예에 있어서, 상부 절연층(37)의 제1 및 제2 개구부(37a, 37b)를 통해 노출된 상기 제1 및 제2 패드 금속층(35a, 35b)은 솔더가 직접 본딩되는 본딩 패드로 사용될 수 있다. 이와 달리, 도 1 및 도 2를 참조하여 설명한 바와 같이 제1 및 제2 범프 패드(39a, 39b)들이 상부 절연층(37)의 제1 및 제2 개구부(37a, 37b)를 통해 노출된 제1 및 제2 패드 금속층들(35a, 35b)을 각각 덮을 수 있다. 상기 제1 및 제2 범프 패드(39a, 39b)는 각각 복수의 발광셀들에 걸쳐 배치될 수 있으며, 제1 및 제2 개구부(37a, 37b)를 덮어 밀봉할 수 있다.
도 9는 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 9를 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 12를 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (21)

  1. 기판;
    상기 기판 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제2 도전형 반도체층 상에 배치된 도전성 산화물층;
    상기 도전성 산화물층을 덮되, 상기 도전성 산화물층을 노출시키는 개구부들을 갖는 유전층;
    상기 유전층과 상기 도전성 산화물층 사이에 배치됨과 아울러, 상기 개구부들 사이에 배치된 표면 조절층;
    상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 도전성 산화물층에 전기적으로 접속하는 금속 반사층;
    상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 가지며, 아울러, 상기 제1 도전형 반도체층을 노출시키는 하부 절연층; 및
    상기 하부 절연층 상부에 배치되며, 상기 제1 및 제2 도전형 반도체층들에 각각 전기적으로 접속된 제1 및 제2 범프 패드들을 포함하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 표면 조절층은 복수의 아일랜드들로 형성된 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 기판과 상기 제1 도전형 반도체층 사이에 배치된 복수의 돌출부들을 포함하되,
    상기 제1 도전형 반도체층은 상기 기판의 가장자리로 둘러싸인 영역 내에 배치되고,
    상기 돌출부들은 상기 제1 도전형 반도체층의 하부 영역 내에 배치되며,
    상기 제1 도전형 반도체층 주위에 노출된 상기 기판의 상면은 상기 돌출부들 없이 평평한 면을 갖는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 돌출부들은 상기 기판과 다른 재료인 실리콘으로 형성된 발광 다이오드.
  5. 청구항 3에 있어서,
    상기 하부 절연층은 분포 브래그 반사기를 포함하며,
    상기 하부 절연층의 일부는 상기 기판의 평평한 면에 접하는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 하부 절연층 상에 배치되며, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및
    상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부를 통해 상기 금속 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함하는 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함하고,
    상기 제1 및 제2 범프 패드들은 각각 상기 제1 및 제2 개구부들을 통해 상기 제1 및 제2 패드 금속층들에 전기적으로 접속하는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 상부 절연층은 SiO2-TiO2 혼합층을 포함하는 발광 다이오드.
  9. 청구항 6에 있어서,
    상기 메사는 돌출부들 및 리세스부들을 갖는 측면을 갖고,
    상기 하부 절연층의 가장자리는 상기 메사의 돌출부들 및 리세스부들을 따라 형성되어 상기 제1 도전형 반도체층을 노출시키고,
    상기 제1 패드 금속층은 상기 리세스부들 근처에서 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부들을 갖는 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 메사는 만입부를 가지며,
    상기 제1 패드 금속층은 상기 만입부 내에서 상기 제1 도전형 반도체층에 접촉하는 내부 접촉부를 갖는 발광 다이오드.
  11. 청구항 1에 있어서,
    상기 기판 상에 배치된 복수의 발광셀들을 포함하되,
    상기 발광셀들은 각각 상기 제1 도전형 반도체층 및 메사를 포함하고,
    상기 도전성 산화물층은 각 발광셀의 제2 도전형 반도체층 상에 배치되고,
    상기 유전층은 각 발광셀을 덮으며,
    상기 금속 반사층은 각 발광셀의 유전층 상에 배치되고,
    상기 표면 조절층은 각 발광셀들 상에서 상기 유전층과 상기 도전성 산화물층 사이에 배치되고,
    상기 하부 절연층은 상기 복수의 발광셀들 및 금속 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 제2 도전형 반도체층에 전기적 접속을 허용하기 위한 제1 개구부들 및 제2 개구부들을 갖는 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 기판과 상기 발광셀들 사이에 배치된 복수의 돌출부들을 포함하되,
    상기 돌출부들은 각 발광셀의 제1 도전형 반도체층의 하부 영역 내에 배치되며,
    상기 발광셀들 사이의 영역에 노출된 상기 기판의 상면은 상기 돌출부들 없이 평평한 면을 갖는 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 돌출부들은 상기 기판과 다른 재료인 실리콘으로 형성된 발광 다이오드.
  14. 청구항 12에 있어서,
    상기 하부 절연층은 상기 발광셀들 사이에 노출된 기판의 상면에 접하는 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 하부 절연층은 분포 브래그 반사기를 포함하는 발광 다이오드.
  16. 청구항 11에 있어서,
    상기 발광셀들 중 어느 하나의 발광셀 상에 배치되어 상기 제1 개구부를 통해 제1 도전형 반도체층에 접속하는 제1 패드 금속층;
    상기 발광셀들 중 또 다른 하나의 발광셀 상에 배치되어 상기 제2 개구부를 통해 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드 금속층; 및
    이웃하는 발광셀들을 전기적으로 연결하는 연결 금속층을 더 포함하는 발광 다이오드.
  17. 청구항 17에 있어서,
    상기 제1 범프 패드 및 제2 범프 패드는 각각 복수의 발광셀들 상에 걸쳐서 배치된 발광 다이오드.
  18. 기판;
    상기 기판의 일부 영역 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제2 도전형 반도체층 상에 배치된 도전성 산화물층;
    상기 도전성 산화물층을 덮되, 상기 도전성 산화물층을 노출시키는 개구부들을 갖는 유전층;
    상기 유전층과 상기 도전성 산화물층 사이에 배치됨과 아울러, 상기 개구부들 사이에 배치된 표면 조절층;
    상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 도전성 산화물층에 전기적으로 접속하는 금속 반사층;
    상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 가지며, 아울러, 상기 제1 도전형 반도체층을 노출시키는 하부 절연층;
    상기 하부 절연층에 의해 노출된 제1 도전형 반도체층 및 금속 반사층에 각각 전기적으로 접속하는 제1 패드 금속층 및 제2 패드 금속층; 및
    상기 기판과 상기 제1 도전형 반도체층 사이에 배치된 돌출부들을 포함하되,
    상기 돌출부들은 상기 제1 도전형 반도체층의 하부 영역 내에 배치된 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 하부 절연층은 상기 기판에 부분적으로 접하되, 상기 돌출부들로부터 이격된 발광 다이오드.
  20. 청구항 18에 있어서,
    상기 표면 조절층은 상기 유전층과 동일 재료로 형성된 발광 다이오드.
  21. 청구항 18에 있어서,
    상기 기판과 상기 제1 도전형 반도체층 사이에서 상기 제1 도전형 반도체층의 가장자리 아래에 위치하는 보이드를 포함하는 발광 다이오드.
KR1020190032823A 2019-03-22 2019-03-22 발광 다이오드 KR20200112410A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190032823A KR20200112410A (ko) 2019-03-22 2019-03-22 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190032823A KR20200112410A (ko) 2019-03-22 2019-03-22 발광 다이오드

Publications (1)

Publication Number Publication Date
KR20200112410A true KR20200112410A (ko) 2020-10-05

Family

ID=72808888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190032823A KR20200112410A (ko) 2019-03-22 2019-03-22 발광 다이오드

Country Status (1)

Country Link
KR (1) KR20200112410A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141925A (zh) * 2021-12-01 2022-03-04 厦门三安光电有限公司 发光二极管
WO2023120996A1 (ko) * 2021-12-23 2023-06-29 서울바이오시스주식회사 발광 다이오드

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141925A (zh) * 2021-12-01 2022-03-04 厦门三安光电有限公司 发光二极管
CN114141925B (zh) * 2021-12-01 2023-06-09 厦门三安光电有限公司 发光二极管
WO2023120996A1 (ko) * 2021-12-23 2023-06-29 서울바이오시스주식회사 발광 다이오드

Similar Documents

Publication Publication Date Title
CN111063780B (zh) 高可靠性发光二极管
US11515451B2 (en) Light emitting device
US11557696B2 (en) Chip-scale package light emitting diode
CN111048546B (zh) 具有多个发光单元的发光二极管
US20210359188A1 (en) Light emitting diode
CN109643746B (zh) 芯片级封装发光二极管
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
KR101761835B1 (ko) 고효율 발광 다이오드
US20230079200A1 (en) Light emitting device
KR20200112410A (ko) 발광 다이오드
KR20170078562A (ko) 발광 소자
KR20180072279A (ko) 개선된 방열 성능을 가지는 발광 다이오드
KR20170124898A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR102571402B1 (ko) 칩 스케일 패키지 발광 다이오드
KR102562475B1 (ko) 칩 스케일 패키지 발광 다이오드
KR102632226B1 (ko) 분포 브래그 반사기를 갖는 발광 다이오드
KR102610626B1 (ko) 솔더 범프를 갖는 발광 다이오드
KR20180076577A (ko) 고 신뢰성 발광 다이오드
KR20180050929A (ko) 칩 스케일 패키지 발광 다이오드
KR101746818B1 (ko) 발광 소자
KR20230096836A (ko) 발광 다이오드
KR20180104479A (ko) 고 신뢰성 발광 다이오드
KR20200069068A (ko) 칩 스케일 패키지 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application