KR102571402B1 - 칩 스케일 패키지 발광 다이오드 - Google Patents

칩 스케일 패키지 발광 다이오드 Download PDF

Info

Publication number
KR102571402B1
KR102571402B1 KR1020160114057A KR20160114057A KR102571402B1 KR 102571402 B1 KR102571402 B1 KR 102571402B1 KR 1020160114057 A KR1020160114057 A KR 1020160114057A KR 20160114057 A KR20160114057 A KR 20160114057A KR 102571402 B1 KR102571402 B1 KR 102571402B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
opening
light emitting
type semiconductor
Prior art date
Application number
KR1020160114057A
Other languages
English (en)
Other versions
KR20180027004A (ko
Inventor
오세희
이준섭
김종규
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020160114057A priority Critical patent/KR102571402B1/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to CN202111520923.6A priority patent/CN114188471A/zh
Priority to PCT/KR2017/009562 priority patent/WO2018044102A1/ko
Priority to CN202111521237.0A priority patent/CN114203881A/zh
Priority to CN201780051117.4A priority patent/CN109643746B/zh
Priority to CN201911392695.1A priority patent/CN111129264B/zh
Priority to CN202111520880.1A priority patent/CN114203880A/zh
Publication of KR20180027004A publication Critical patent/KR20180027004A/ko
Priority to US16/284,468 priority patent/US10985206B2/en
Priority to US17/163,629 priority patent/US11749707B2/en
Priority to US18/229,143 priority patent/US20230411436A1/en
Application granted granted Critical
Publication of KR102571402B1 publication Critical patent/KR102571402B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

칩 스케일 패키지 발광 다이오드가 제공된다. 일 실시예에 따른 발광 다이오드는, 패드 금속층을 노출시키는 개구부가 메사 상에 형성된 오믹 반사층을 노출시키는 하부 절연층의 개구부로부터 이격된다. 이에 따라, 솔더 특히 Sn이 확산하여 오믹 반사층을 오염시키는 것을 방지할 수 있다.

Description

칩 스케일 패키지 발광 다이오드{CHIP SCALE PACKAGED LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 칩 스케일 패키지 형태의 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
최근, 발광 다이오드는 패키징 공정을 칩 레벨에서 수행하는 칩 스케일 패키지 형태의 발광 다이오드에 관한 연구가 진행중이다. 이러한 발광 다이오드는 그 크기가 일반 패키지에 비해 작고 패키징 공정을 별도로 수행하지 않기 때문에 공정을 더욱 단순화할 수 있어 시간 및 비용을 절약할 수 있다.
칩 스케일 패키지 형태의 발광 다이오드는 대체로 플립칩 형상의 전극 구조를 가지며, 따라서 방열 특성이 우수하다. 그러나 이러한 발광 다이오드는 일반적으로 플립칩 형상의 전극 구조를 갖도록 제조되며, 나아가 플립 본딩시 사용되는 솔더의 확산을 방지하기 위해 발광 다이오드의 구조가 상당히 복잡해지는 문제가 있다. 솔더, 특히 Sn이 발광 다이오드 내부로 확산되어 오믹 반사층을 오염시키며 발광 다이오드의 불량을 초래할 수 있다.
따라서, 발광 다이오드의 구조를 단순화하면서도 신뢰성 있는 발광 다이오드를 제공하기 위한 노력이 요구되고 있다.
본 발명이 해결하고자 하는 과제는 발광 다이오드의 구조를 복잡하게 변경하지 않고도 솔더와 같은 본딩재의 확산을 효율적으로 방지하여 신뢰성을 향상시킬 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 제한된 설계 범위 내에서 솔더의 확산을 효율적으로 방지할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 복수의 발광셀을 포함하는 발광 다이오드에서 솔더의 확산을 방지할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층 을 포함하는 메사; 상기 메사 상에 배치되고 상기 제2 도전형 반도체층에 전기적으로 접속된 오믹 반사층; 상기 메사 및 오믹 반사층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 오믹 반사층을 노출시키는 제2 개구부를 포함하는 하부 절연층; 상기 하부 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층; 상기 하부 절연층 상에 배치되고, 상기 제2 개구부를 통해 상기 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 포함하되, 상기 상부 절연층의 제2 개구부는 상기 하부 절연층의 제2 개구부로부터 이격된다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 서로 이웃하여 배치되고, 각각 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 제1 발광셀 및 제2 발광셀; 상기 제1 발광셀 및 제2 발광셀의 제2 도전형 반도체층들 상에 각각 배치된 오믹 반사층; 상기 제1 발광셀, 제2 발광셀 및 오믹 반사층들을 덮되, 상기 제1 및 제2 발광셀들의 제1 도전형 반도체층을 노출시키는 제1 개구부들 및 상기 오믹 반사층들을 노출시키는 제2 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되고 상기 제1 발광셀 상의 제1 개구부를 통해 상기 제1 발광셀의 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층; 상기 하부 절연층 상에 배치되고, 상기 제2 발광셀 상의 제2 개구부를 통해 상기 제2 발광셀 상의 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 가지는 상부 절연층을 포함하고, 상기 상부 절연층의 제2 개구부는 상기 하부 절연층의 제2 개구부들로부터 이격된다.
본 발명의 실시예들에 따르면, 상부 절연층의 개구부를 하부 절연층의 개구부로부터 이격시킴으로써 솔더, 특히 Sn이 하부 절연층의 개구부를 통해 오믹 반사층으로 확산되는 것을 방지하여 발광 다이오드의 신뢰성을 향상시킬 수 있다. 또한, 상부 절연층의 개구부로부터 하부 절연층의 개구부까지의 최단 거리를 하부 절연층의 개구부로부터 패드 금속층까지의 최단 거리보다 크게 함으로써 제한된 설계 범위 내에서 솔더의 확산을 효과적으로 차단할 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 4는 도 3의 절취선 A-A를 따라 취해진 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 9는 도 8의 절취선 B-B를 따라 취해진 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 11은 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층 을 포함하는 메사; 상기 메사 상에 배치되고 상기 제2 도전형 반도체층에 전기적으로 접속된 오믹 반사층; 상기 메사 및 오믹 반사층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 오믹 반사층을 노출시키는 제2 개구부를 포함하는 하부 절연층; 상기 하부 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층; 상기 하부 절연층 상에 배치되고, 상기 제2 개구부를 통해 상기 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 포함하되, 상기 상부 절연층의 제2 개구부는 상기 하부 절연층의 제2 개구부로부터 이격된다.
상부 절연층의 제2 개구부가 하부 절연층의 제2 개구부로부터 이격되기 때문에, 솔더가 오믹 반사층으로 확산되는 것을 차단할 수 있다.
나아가, 상기 하부 절연층의 제2 개구부로부터 상기 상부 절연층의 제2 개구부까지의 최단 거리가 상기 하부 절연층의 제2 개구부로부터 상기 제2 패드 금속층의 가장자리까지의 최단 거리보다 클 수 있다. 상부 절연층 및 하부 절연층은 솔더가 확산되는 것을 차단하지만, 솔더는 하부 절연층과 제2 패드 금속층의 계면을 따라 하부 절연층의 제2 개구부에 도달할 수 있다. 따라서, 제한된 설계 범위 내에서 하부 절연층의 제2 개구부를 상부 절연층의 제2 개구부로부터 멀리 이격시킴으로써 솔더의 확산 경로를 증가시킬 수 있으며, 이에 따라 솔더 확산에 의한 불량 발생을 방지할 수 있다.
한편, 상기 하부 절연층의 제1 개구부는 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고, 상기 제1 패드 금속층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부를 가질 수 있다. 제1 패드 금속층이 메사 둘레를 따라 제1 도전형 반도체층에 접촉하므로, 발광 다이오드의 전류 분산 성능을 향상시킬 수 있다.
또한, 상기 메사는 상기 제1 도전형 반도체층을 노출시키는 만입부를 포함하고, 상기 하부 절연층의 제1 개구부는 상기 만입부 내에서 상기 제1 도전형 반도체층을 더 노출시킬 수 있다. 나아가, 상기 제1 패드 금속층은 상기 만입부 내에서 상기 제1 도전형 반도체층에 접촉하는 내부 접촉부를 더 포함할 수 있다. 제1 패드 금속층이 메사 둘레 및 메사 내부에서 제1 도전형 반도체층에 접촉하기 때문에 발광 다이오드의 전류 분산 성능이 더욱 강화된다.
나아가, 상기 내부 접촉부는 상기 외부 접촉부와 연결될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 내부 접촉부와 외부 접촉부는 서로 이격될 수도 있다.
한편, 상기 하부 절연층의 제2 개구부는 상기 상부 절연층의 제2 개구부와 마주보는 측에 볼록한 형상을 갖고, 상기 상부 절연층의 제2 개구부는 상기 하부 절연층의 제2 개구부의 볼록한 형상에 대응하여 오목한 형상을 가질 수 있다. 상기 하부 절연층의 제2 개구부는 상기 상부 절연층의 제2 개구부에 비해 상대적으로 작은 크기를 가질 수 있다. 따라서, 상기 하부 절연층이 볼록한 형상을 갖는 것이 패터닝에 유리하다. 또한, 상기 상부 절연층의 제2 개구부가 오목부를 갖도록 함으로써 하부 절연층으로부터의 이격 거리를 크게 할 수 있다.
몇몇 실시예들에 있어서, 상기 상부 절연층의 제1 및 제2 개구부를 통해 노출된 상기 제1 및 제2 패드 금속층들은 솔더가 직접 본딩되는 본딩 패드일 수 있다. 따라서, 상부 절연층의 개구부를 통해 노출된 제1 및 제2 패드 전극층들의 상면에 솔더가 접촉된다.
다른 실시예들에 있어서, 상기 발광 다이오드는 상기 상부 절연층의 제1 및 제2 개구부를 통해 노출된 상기 제1 및 제2 패드 금속층들을 각각 덮는 제1 및 제2 범프 패드들을 더 포함할 수 있다. 제1 및 제2 범프 패드들을 채택함으로써 솔더의 확산 경로를 길게 만들 수 있다.
나아가, 상기 제1 및 제2 범프 패드는 각각 상기 상부 절연층의 제1 및 제2 개구부를 덮어 밀봉할 수 있다. 이에 따라, 솔더가 제1 및 제2 패드 금속층들에 직접 접촉하는 것을 방지할 수 있다.
한편, 상기 제2 범프 패드는 또한 상기 하부 절연층의 제2 개구부 상부의 상부 절연층을 덮을 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 서로 이웃하여 배치되고, 각각 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 제1 발광셀 및 제2 발광셀; 상기 제1 발광셀 및 제2 발광셀의 제2 도전형 반도체층들 상에 각각 배치된 오믹 반사층; 상기 제1 발광셀, 제2 발광셀 및 오믹 반사층들을 덮되, 상기 제1 및 제2 발광셀들의 제1 도전형 반도체층을 노출시키는 제1 개구부들 및 상기 오믹 반사층들을 노출시키는 제2 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되고 상기 제1 발광셀 상의 제1 개구부를 통해 상기 제1 발광셀의 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층; 상기 하부 절연층 상에 배치되고, 상기 제2 발광셀 상의 제2 개구부를 통해 상기 제2 발광셀 상의 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 가지는 상부 절연층을 포함하고, 상기 상부 절연층의 제2 개구부는 상기 하부 절연층의 제2 개구부들로부터 이격된다.
이에 따라, 복수의 발광셀을 포함하는 발광 다이오드에서 솔더의 확산을 방지할 수 있는 발광 다이오드가 제공될 수 있다.
나아가, 상기 제2 발광셀 상의 상기 하부 절연층의 제2 개구부로부터 상기 제2 발광셀 상의 상기 상부 절연층의 제2 개구부까지의 최단 거리가 상기 제2 발광셀 상의 하부 절연층의 제2 개구부로부터 상기 제2 패드 금속층의 가장자리까지의 최단 거리보다 클 수 있다. 이에 따라, 제한된 설계 범위 내에서 솔더의 확산을 효과적으로 방지할 수 있다.
한편, 상기 발광 다이오드는 상기 하부 절연층 상에 배치되고, 상기 제1 발광셀의 제2 개구부를 통해 상기 제1 발광셀 상의 오믹 반사층에 전기적으로 접속됨과 아울러, 상기 제2 발광셀의 제1 개구부를 통해 상기 제2 발광셀의 제1 도전형 반도체층에 전기적으로 접속된 연결 금속층을 더 포함할 수 있다. 이에 따라, 발광셀들이 서로 직렬 연결될 수 있다.
나아가, 상기 하부 절연층의 제1 개구부들은 상기 제1 및 제2 발광셀들의 각각의 가장자리를 따라 각 발광셀의 적어도 하나의 측면에서 상기 제1 도전형 반도체층을 노출시키고, 상기 제1 패드 금속층은 상기 제1 발광셀의 가장자리를 따라 상기 제1 도전형 반도체층에 접촉하고, 상기 연결 금속층은 상기 제2 발광셀의 가장자리를 따라 상기 제1 도전형 반도체층에 접촉할 수 있다. 상기 제1 패드 금속층 및 상기 연결 금속층이 상기 제1 도전형 반도체층에 접촉하는 영역은 연속적일 수도 있고 단속적일 수도 있다.
더욱이, 상기 연결 금속층은 상기 제2 발광셀의 가장자리를 따라 적어도 하나의 측면에서 상기 제1 도전형 반도체층에 접촉할 수 있다. 상기 연결 금속층은 특히 상기 제2 발광셀의 가장자리를 따라 네 측면 모두에서 상기 제1 도전형 반도체층에 접촉할 수 있다. 이에 따라, 제2 발광셀 내부에서 전류 분산 성능이 강화된다.
상기 제2 발광셀 상의 상기 하부 절연층의 제2 개구부는 하나일 수 있으나, 이에 한정되는 것은 아니며, 복수개일 수도 있다.
몇몇 실시예들에 있어서, 상기 상부 절연층의 제1 및 제2 개구부를 통해 노출된 상기 제1 및 제2 패드 금속층들은 솔더가 직접 본딩되는 본딩 패드일 수 있다. 따라서, 상부 절연층의 개구부를 통해 노출된 제1 및 제2 패드 전극층들의 상면에 솔더가 접촉된다.
다른 실시예들에 있어서, 상기 발광 다이오드는 상기 상부 절연층의 제1 및 제2 개구부를 통해 노출된 상기 제1 및 제2 패드 금속층들을 각각 덮는 제1 및 제2 범프 패드들을 더 포함할 수 있다.
상기 제1 및 제2 범프 패드는 각각 상기 상부 절연층의 제1 및 제2 개구부를 덮어 밀봉할 수 있다.
나아가, 상기 제2 범프 패드는 또한 상기 제2 발광셀 상의 상기 하부 절연층의 제2 개구부 상부의 상부 절연층을 덮을 수 있다.
이하 도면을 참조하여 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 상기 발광 다이오드는 기판(21), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27), 오믹 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b)) 및 상부 절연층(37)을 포함한다. 나아가, 상기 발광 다이오드는 예비 절연층(29)을 더 포함할 수 있다.
상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(21)은 평면도(a)에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
제1 도전형 반도체층(21)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(21)은 기판(21) 상에서 성장된 층으로, 질화갈륨계 반도체층이다. 제1 도전형 반도체층(21)은 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층 상에 메사(M)가 배치된다. 메사(M)는 제1 도전형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, 제1 도전형 반도체층의 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출된다.
메사(M)는 제2 도전형 반도체층(27)과 활성층(25)을 포함한다. 상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 개재된다. 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, 상기 메사(M)에, 도 1에 도시된 바와 같이, 내부로 침투하는 만입부가 형성될 수 있으며, 만입부에 의해 제1 도전형 반도체층(23)의 상면이 노출될 수 있다. 만입부는 메사(M)의 일측 가장자리로부터 그것에 대향하는 타측 가장자리를 향해 메사(M) 내부로 길게 형성될 수 있으며, 메사(M) 중심을 지날 수 있다. 본 실시예에 있어서, 메사(M)가 만입부를 갖는 것에 대해 설명하지만, 예를 들어, 메사(M)는 기판(21)과 유사한 사각형 형상을 갖고, 메사(M)의 내부에 제1 도전형 반도체층(23)을 노출시키는 관통홀(들)이 형성될 수도 있다.
한편, 오믹 반사층(31)은 메사(M) 상부에 배치되어 제2 도전형 반도체층(27)에 콘택한다. 오믹 반사층(31)은 메사(M) 상부 영역에서 메사(M)의 거의 전영역에 걸쳐 배치될 수 있다. 예를 들어, 오믹 반사층(31)은 메사(M) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.
오믹 반사층(31)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 오믹 반사층(31)으로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예를 들어, 오믹 반사층(31)은 단일 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 오믹층과 반사층을 포함할 수도 있다. 오믹층으로는 Ni과 같은 금속층 또는 ITO와 같은 투명 산화물층이 사용될 수 있으며, 반사층으로는 Ag 또는 Al과 같이 반사율이 높은 금속층이 사용될 수 있다.
한편, 예비 절연층(29)이 상기 오믹 반사층(31) 주변의 메사(M)를 덮을 수 있다. 예비 절연층(29)은 예컨대 SiO2로 형성될 수 있으며, 메사(M)의 측면을 덮고 나아가 제1 도전형 반도체층(23)의 일부 영역을 덮을 수 있다. 다른 실시예에서, 예비 절연층(29)은 단지 메사(M) 상부에서 오믹 반사층(31) 주변에만 배치될 수도 있다.
하부 절연층(33)은 메사(M) 및 오믹 반사층(31)을 덮는다. 하부 절연층(33)은 또한 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 덮을 수 있으며, 메사(M) 내부의 만입부 내에서 제1 도전형 반도체층(23)을 덮을 수 있다. 하부 절연층(33)은 특히 메사(M)의 측면을 덮는다.
한편, 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 제1 개구부(33a1, 33a2) 및 오믹 반사층(31)을 노출시키는 제2 개구부(33b)를 가진다. 제1 개구부(33a1)는 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 노출시키며, 제1 개구부(33a2)는 상기 만입부 내에서 제1 도전형 반도체층(23)을 노출시킨다. 도 1에 도시한 바와 같이, 상기 제1 개구부(33a1)와 제1 개구부(33a2)는 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 개구부들(33a1, 33a2)은 서로 이격될 수도 있다.
제2 개구부(33b)는 오믹 반사층(31)을 노출시킨다. 복수의 제2 개구부들(33b)이 형성될 수 있으며, 이들 제2 개구부들(33b)은 상기 만입부의 양측에 배치될 수 있다. 제2 개구부들(33b)의 위치에 대해서는 뒤에서 다시 설명된다.
한편, 하부 절연층(33)은 예비 절연층(29)을 덮어 예비 절연층(29)과 통합된다. 특별히 언급되지 않는 한, 예비 절연층(29)은 하부 절연층(33)에 포함되는 것으로 이해될 수 있다. 하부 절연층(33)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 하부 절연층(33)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
한편, 제1 패드 금속층(35a)은 상기 하부 절연층(33) 상에 배치되며, 하부 절연층(33)에 의해 메사(M) 및 오믹 반사층(31)으로부터 절연된다. 제1 패드 금속층(35a)은 하부 절연층(33)의 제1 개구부들(33a, 33a2)을 통해 제1 도전형 반도체층(23)에 접촉한다. 제1 패드 금속층(35a)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)에 접촉하는 외부 접촉부) 및 상기 만입부 내에서 제1 도전형 반도체층(23)에 접촉하는 내부 접촉부(35a2)를 포함할 수 있다. 외부 접촉부(35a2)는 메사(M) 둘레를 따라 기판(21)의 가장자리 근처에서 제1 도전형 반도체층(23)에 접촉하며, 내부 접촉부(35a2)는 외부 접촉부(35a1)로 둘러싸인 영역 내부에서 제1 도전형 반도체층(23)에 접촉한다. 외부 접촉부(35a1)와 내부 접촉부(35a2)는 서로 연결될 수도 있으나, 이에 한정되지 않으며, 서로 이격될 수도 있다.
한편, 제2 패드 금속층(35b)은 하부 절연층(33) 상에서 메사(M) 상부 영역에 배치되며, 하부 절연층(33)의 제2 개구부(33b)를 통해 오믹 반사층(31)에 전기적으로 접속된다. 제2 패드 금속층(35b)은 제1 패드 금속층(35a)으로 둘러싸일 수 있으며, 이들 사이에 경계 영역(35ab)이 형성될 수 있다. 경계 영역(35ab)에 하부 절연층(33)이 노출되며, 이 경계 영역(35ab)은 후술하는 상부 절연층(37)으로 덮인다.
제1 패드 금속층(35a)과 제2 패드 금속층(35b)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 Al층과 같은 고오믹 반사층을 포함할 수 있으며, 고오믹 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 고오믹 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b)을 덮는다. 또한, 상부 절연층(37)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 덮을 수 있다. 다만, 상부 절연층(37)은 기판(21)의 가장자리를 따라 제1 도전형 반도체층(23)을 노출시킬 수 있다.
한편, 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가진다. 제1 개구부(37a) 및 제2 개구부(37b)는 메사(M) 상부 영역에 배치될 수 있으며, 서로 대향하도록 배치될 수 있다. 특히, 제1 개구부(37a) 및 제2 개구부(37b)는 메사(M)의 양측 가장자리에 근접하여 배치될 수 있다.
앞서 설명한 하부 절연층(33)의 제2 개구부(33b)는 상부 절연층(37)의 제1 개구부(37a)와 제2 개구부(37b) 사이에 위치할 수 있다. 하부 절연층(33)의 제2 개구부(33b)는 상부 절연층(37)의 제1 개구부(37a)뿐만 아니라 제2 개구부(37b)로부터 이격된다.
도 1 및 도 2에 도시된 바와 같이, 상부 절연층(37)의 제2 개구부(37b)로부터 하부 절연층(33)의 제2 개구부(33b)까지의 최단 거리(L1)는 하부 절연층(33)의 제2 개구부(33b)로부터 제2 패드 금속층(35b)의 가장자리까지의 최단 거리(L2)보다 크다. 이에 따라, 하부 절연층(33)의 제2 개구부(33b)를 상부 절연층(37)의 제2 개구부(37b)로부터 상대적으로 더 멀리 떨어뜨릴 수 있으며, 따라서 솔더에 의한 오믹 반사층(31)의 오염을 더욱 잘 방지할 수 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
상기 상부 절연층(37)의 제1 및 제2 개구부들(37a, 37b)에 노출된 제1 및 제2 패드 금속층들(35a, 35b)은 솔더가 직접 본딩되는 본딩 패드로 작용할 수 있다. 따라서, 본 실시예에 따른 발광 다이오드는 솔더를 이용하여 인쇄회로기판이나 서브 마운트에 본딩될 때, 솔더가 직접 제1 및 제2 패드 금속층들(35a, 35b)에 접촉할 수 있다. 다른 실시예에서, 제1 및 제2 패드 금속층들(35a, 35b) 상에 제1 및 제2 범프 패드들이 추가될 수 있으며, 이에 대해 도 3 및 도 4를 참조하여 설명한다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 4는 도 3의 절취선 A-A를 따라 취해진 단면도이다.
도 3 및 도 4를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 및 도 2를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제1 및 제2 범프 패드(39a, 39b)를 더 포함하는 것에 차이가 있다.
제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 통해 노출된 제1 패드 금속층(35a)을 덮고, 제2 범프 패드(39b)는 제2 개구부(37b)를 통해 노출된 제2 패드 금속층(35b)을 덮는다. 상기 제1 및 제2 범프 패드(39a, 39b)는 각각 상부 절연층의 제1 및 제2 개구부(37a, 37b)를 덮어 밀봉할 수 있다. 따라서, 제1 및 제2 범프 패드(39a, 39b)는 제1 및 제2 개구부(37a, 37b)보다 클 수 있다.
나아가, 상기 제2 범프 패드(39b)는 하부 절연층(33)의 제2 개구부(33b) 상부의 상부 절연층(37)을 덮을 수 있다. 도 3에 도시되듯이, 제2 범프 패드(39b)는 제2 패드 금속층(35b)과 거의 유사한 형상을 가질 수 있으며, 크기도 유사할 수 있다.
제1 및 제2 범프 패드(39a, 39b)를 형성함으로써 솔더가 확산되는 경로를 증가시켜 발광 다이오드의 신뢰성을 더욱 향상시킬 수 있다. 특히, 상부 반도체층(37)에 핀홀 등의 결함이 발생했을 때, 제2 범프 패드(39a, 39b)는 솔더가 핀홀을 통해 확산되는 것을 방지하여 발광 다이오드의 신뢰성을 향상시킨다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 5를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 및 도 2를 참조하여 설명한 발광 다이오드와 대체로 유사하나 메사(M) 내부에 형성되는 만입부가 추가되고 그 형상에 차이가 있으며, 또한, 하부 절연층(33)의 제2 개구부들(33b)의 형상에 차이가 있다.
본 실시예에서 두개의 만입부가 도시되어 있으나, 만입부의 개수는 더 많을 수도 있다. 하부 절연층(33)은 만입부 내부에 제1 개구부(33a2)를 가지며, 제1 패드 금속층(35a)은 제1 개구부(33a2)를 통해 제1 도전형 반도체층(23)에 접속된다. 따라서, 만입부의 개수가 증가할수록 제1 패드 금속층(35a)의 내부 접촉부(35a2)의 개수가 증가하여 전류 분산 성능이 개선된다.
한편, 만입부의 끝 단부 형상은 도 1의 만입부의 형상과 차이가 있는데, 끝 단부에서 폭이 넓어지면서 라운드 형상을 가진다. 만입부의 끈 단부 형상을 이와 같이 함으로써 하부 절연층(33)을 유사한 형상으로 형성할 수 있다. 특히, 하부 절연층(33)이 분포 브래그 반사기를 포함하는 경우, 도 1과 같이 끝 단부에서 폭이 넓어지지 않으면 분포 브래그 반사기의 측벽에 심한 이중 단차가 형성되고, 측벽의 경사각이 커지기 때문에 제1 패드 금속층(35a)에 깨짐이 발생하기 쉽다. 따라서, 만입부의 끝 단부 형상 및 하부 절연층(33)의 제1 개구부(33a2)의 끝 단부 형상을 본 실시예와 같이 함으로써 하부 절연층(33)이 완만한 경사각을 갖도록 형성할 수 있어 발광 다이오드의 수율을 개선할 수 있다.
한편, 앞의 실시예들에 있어서, 하부 절연층(33)의 제2 개구부들(33b)은 만입부에 수직한 방향을 기다란 형상을 가지나, 본 실시예에서 제2 개구부들(33a)은 원형, 즉 밖으로 볼록한 형상을 가진다. 일측 방향으로 기다란 형상을 갖는 패턴은 그 끝 단부에서 식각 공정이 쉽지 않지만, 본 실시예와 같이 원형 형상을 갖는 제2 개구부들(33b)은 대체로 쉽게 형성될 수 있다.
본 실시예에 있어서도, 상기 제2 개구부들(33b)과 상부 절연층(37)의 제2 개구부(37a) 사이의 최단 거리는 제2 개구부들(33b)과 제2 패드 금속층(35b)의 가장자리까지의 최단 거리보다 클 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6을 참조하면, 본 실시예에 따른 발광 다이오드는 도 5를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 상부 절연층(37)의 제2 개구부(37b)의 형상에 차이가 있다. 즉, 본 실시예에 있어서, 상부 절연층(37)의 제2 개구부(37b)는 하부 절연층(33)의 제2 개구부들(33b)의 형상에 대응하여 오목한 형상(37br)을 가진다.
하부 절연층(33)의 제2 개구부들(33b)은 앞서 설명한 바와 같아 원형 형상을 가질 수 있으며, 따라서, 상부 절연층의 제2 개구부(37b)를 향해 볼록한 형상을 가진다. 상부 절연층(37)의 제2 개구부(37b)는 하부 절연층(33)의 제2 개구부들(33b)의 볼록한 형상에 대응하여 오목한 형상(37br)을 가진다.
이에 따라, 하부 절연층(33)의 제2 개구부들(33b)과 상부 절연층(37)의 제2 개구부(37b) 사이의 최단 거리를 상대적으로 증가시킬 수 있으며, 따라서 솔더 확산 경로를 더욱 증가시킬 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 7을 참조하면, 본 실시예에 따른 발광 다이오드는 도 6을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 하부 절연층(33)의 제2 개구부들(33b)의 형상에 차이가 있다. 제2 개구부들(33b)은 다양한 형상을 가질 수 있으며, 특히, 상부 절연층(37)의 제2 개구부(37b)를 향해 다양한 볼록 형상을 가질 수 있다.
한편, 도 5 내지 7을 참조하여 설명한 실시예들에 있어서, 제1 및 제2 범프 패드들(39a, 39b)에 대해 별도로 설명하지 않았지만, 이들 실시예들에도 도 3 및 도 4를 참조하여 설명한 바와 같이 제1 및 제2 범프 패드들(39a, 39b)이 추가될 수 있다. 제2 범프 패드(39b)는 또한 하부 절연층(33)의 제2 개구부들(33b)을 덮을 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 9는 도 8의 절취선 B-B를 따라 취해진 단면도이다.
도 8 및 도 9를 참조하면, 상기 발광 다이오드는 기판(21), 제1 발광셀(C1), 제2 발광셀(C2), 오믹 반사층(31), 하부 절연층(133), 제1 및 제2 패드 금속층들(135a, 135b), 연결 금속층(135c) 및 상부 절연층(137)을 포함한다. 상기 발광 다이오드는 또한, 예비 절연층(29)을 포함할 수 있으며, 예비 절연층(29)은 하부 절연층(133)에 통합된다. 또한, 제1 및 제2 발광셀들(C1, C2)은 각각 제1 도전형 반도체층(23) 및 제1 도전형 반도체층 상에 위치하는 메사(M)를 포함하며, 각각의 메사(M)은 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다.
기판(21)은 질화갈륨계 반도체층을 성장시키기 위한 성장 기판으로, 예를 들어, 사파이어 기판, 질화갈륨 기판, SiC 기판 등일 수 있으며, 특히 패터닝된 사파이어 기판일 수 있다. 기판(21)은 절연 기판인 것이 선호되지만, 절연 기판에 한정되는 것은 아니다. 다만, 기판(21) 상에 배치된 발광셀들(C1, C2)이 서로 직렬 연결된 경우, 기판(21)은 발광셀들로부터 절연되어야 한다. 따라서, 기판(21)이 절연성이거나, 또는 기판(21)이 도전성인 경우, 기판(21)으로부터 발광셀들(C1, C2)이 절연되도록 절연물질층이 발광셀들(C1, C2)과 기판(21) 사이에 배치된다. 기판(21)은 도 8에서 보듯이 직사각형의 외형을 가질 수 있다.
제1 및 제2 발광셀들(C1, C2)은 기판(21) 상에 배치된다. 제1 및 제2 발광셀들(C1, C2)은 기판(21)을 노출시키는 분리 영역(I)에 의해 서로 분리된다. 따라서, 제1 발광셀(C1)과 제2 발광셀(C2)의 반도체층들은 서로 이격된다. 제1 및 제2 발광셀들(C1, C2)은 서로 마주보고 배치되며 각각 정사각형 또는 직사각형 형상을 가질 수 있다. 특히, 제1 및 제2 발광셀들(C1, C2)은 서로 마주보는 방향으로 기다란 직사각형 형상을 가질 수 있다.
제1 및 제2 발광셀들(C1, C2)은 각각 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 Ⅲ-Ⅴ 계열 질화물계 반도체, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체로 형성될 수 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다. 또한, 제1 도전형 반도체층(23)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함하고, 제2 도전형 반도체층(27)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함할 수 있으며, 그 반대일 수도 있다. 일 실시예에서, 제1 도전형 반도체층(23)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, 제2 도전형 반도체층(27)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다. 도면에서 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절된다. 예를 들어, 활성층(25)은 자외선, 청색광 또는 녹색광을 방출할 수 있다.
분리 영역(I)은 발광셀들(C1, C2)을 서로 분리한다. 이에 따라, 분리 영역(I)에서 반도체층들을 통해 기판(21) 표면이 노출된다. 분리 영역(I)은 사진 및 식각 공정을 이용하여 형성되며, 완만한 경사면을 갖는 포토레지스트 패턴을 형성하고 이를 마스크로 이용하여 반도체층들을 식각함으로써 분리 영역(I)에 상대적으로 완만하게 경사진 측면들을 형성할 수 있다.
상기 분리 영역(I)을 사이에 두고 발광셀들(C1, C2)이 서로 마주본다. 서로 마주보는 발광셀들(C1, C2)의 측면들이 내측면으로 정의되며, 그 밖의 측면들이 외측면으로 정의된다. 따라서, 제1 및 제2 발광셀들(C1, C2) 내의 제1 도전형 반도체층들(23) 또한 각각 내측면 및 외측면들을 포함한다. 예를 들어, 제1 도전형 반도체층(23)은 하나의 내측면과 3개의 외측면들을 포함할 수 있다.
각각의 제1 도전형 반도체층(23) 상에 메사(M)가 배치된다. 메사(M)는 제1 도전형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, 제1 도전형 반도체층(23)의 외측면들에 인접한 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출된다. 다만, 분리 영역(I)의 측벽에서 메사(M)의 측면과 제1 도전형 반도체층(23)의 측면은 서로 연속적일 수 있다.
메사(M)는 제2 도전형 반도체층(27)과 활성층(25)을 포함한다. 상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 개재된다.
제1 및 제2 발광셀들(C1, C2)의 p형 반도체층들(27) 상에 각각 오믹 반사층(31)이 배치된다. 오믹 반사층(31)은 제2 도전형 반도체층(27)에 접촉한다. 오믹 반사층(31)은 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 오믹 반사층(31)은 메사(M) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.
오믹 반사층(31)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 오믹 반사층(31)으로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예컨대, 상기 오믹 반사층은 Ag 또는 Al을 포함할 수 있다. 또한, 상기 오믹 반사층(31)은 제2 도전형 반도체층(27)에 오믹 콘택하기 위해 Ni층을 포함할 수 있다.
한편, 예비 절연층(29)은 상기 오믹 반사층(31) 주변의 메사(M)를 덮을 수 있다. 예비 절연층(29)은 예컨대 화학기상증착 기술을 이용하여 SiO2로 형성될 수 있으며, 메사(M) 측면을 덮고 나아가 제1 도전형 반도체층(23)의 일부 영역을 덮을 수 있다. 예비 절연층(29)은 도 8에 도시되듯이, 분리 영역(I)의 측면들에서는 제거될 수 있다.
하부 절연층(133)은 메사들(M)을 덮으며 오믹 반사층(31) 및 예비 절연층(29)을 덮는다. 하부 절연층(133)은 또한, 분리 영역(I) 및 메사(M) 측벽을 덮고, 메사(M) 주변의 제1 도전형 반도체층(23)의 일부를 덮는다. 도 8의 확대된 단면도에 보이듯이, 기판(21)이 패터닝된 사파이어 기판인 경우, 하부 절연층(133)은 분리 영역(I) 내에서 기판(21) 상의 돌출부들의 형상을 따라 형성될 수 있다.
하부 절연층(133)은 제1 및 제2 패드 금속층(135a, 135b)과 제1 및 제2 발광셀들(C1, C2) 사이에 배치되며, 제1 및 제2 패드 금속층(135a, 135b)이 제1 도전형 반도체층(23) 또는 오믹 반사층(31)에 접속할 수 있는 통로를 제공하기 위한 개구부들을 가진다(133a, 133b, 133c, 133d). 예를 들어, 하부 절연층(133)은 제1 및 제2 발광셀(C1, C2)의 제1 도전형 반도체층을 노출시키는 제1 개구부들(133a, 133b) 및 제1 및 제2 발광셀(C1, C2)의 오믹 반사층(31)을 노출시키는 제2 개구부들(133c, 133d)을 가질 수 있다. 제1 개구부(133a)는 메사(M)의 외측면들을 따라 제1 도전형 반도체층(23)을 노출시키며, 제1 개구부(133b)는 제2 발광셀(C2)의 메사(M)의 내측면을 따라 제1 도전형 반도체층(23)을 노출시킨다. 제1 개구부(133a)와 제2 개구부(133b)는 도 8에 도시된 바와 같이 서로 연통될 수 있으나, 이에 한정되는 것은 아니며, 서로 이격될 수도 있다.
한편, 제2 개구부(133c)는 제1 발광셀(C1) 상의 오믹 반사층(31)을 노출시키며, 제2 개구부(133d)는 제2 발광셀(C2) 상의 오믹 반사층(31)을 노출시킨다. 제2 개구부(133d)는 제2 개구부(133c)보다 더 작게 형성될 수 있다. 제2 개구부들(133c, 133d)은 대체로 분리 영역(I)을 따라 기다란 형상을 가질 수 있으나, 이에 반드시 한정되는 것은 아니며, 다양한 형상을 가질 수 있다.
하부 절연층(133)은 SiO2 또는 Si3N4와 같은 절연물질로 형성될 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 나아가, 하부 절연층(33)은 굴절률이 서로 다른 재료층들, 예컨대 SiO2/TiO2를 반복 적층하여 형성한 분포 브래그 반사기를 포함할 수도 있다. 하부 절연층(133)이 분포 브래그 반사기를 포함할 경우, 오믹 반사층(31) 이외의 영역으로 입사되는 광을 반사시킬 수 있어 광 추출 효율을 개선할 수 있다.
한편, 제1 패드 금속층(135a), 제2 패드 금속층(135b) 및 연결 금속층(135c)은 하부 절연층(133) 상에 배치된다.
제1 패드 금속층(135a)은 제1 발광셀(C) 상에 배치되어 제1 도전형 반도체층(23)에 오믹 콘택한다. 제1 패드 금속층(135a)은 도 8에 잘 도시되어 있듯이, 메사(M) 둘레를 따라 하부 절연층(133)의 제1 개구부(133a)를 통해 제1 도전형 반도체층(23)의 외측면과 메사(M) 사이의 영역에서 제1 도전형 반도체층(23)에 오믹 콘택할 수 있다. 도면에서 제1 패드 금속층(135a)이 메사(M)의 둘레를 따라 제1 도전형 반도체층(23)에 연속적으로 접촉하는 것을 도시하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 단속적으로 접촉할 수도 있다. 즉, 제1 패드 금속층(135a)이 메사(M) 둘레의 서로 이격된 복수의 영역에서 제1 도전형 반도체층(23)에 접촉할 수 있다. 나아가, 제1 패드 금속층(135a)은 메사(M) 상부 영역 및 외측면들을 덮을 수 있다.
제2 패드 금속층(135b)은 제2 발광셀(C2) 상에 배치되어 하부 절연층(133)의 제2 개구부(133d)를 통해 제2 발광셀(C2) 상의 오믹 반사층(31)에 접속한다. 제2 패드 금속층(135b)은 메사(M) 상에 위치하며, 제1 도전형 반도체층(23)으로부터 절연된다. 예를 들어, 제2 패드 금속층(135b)은 제2 발광셀(C2) 상의 메사(M)의 측면들로부터 이격될 수 있다. 제2 패드 금속층(135b)은 제2 발광셀(C2) 상의 메사(M)의 대부분의 영역을 덮을 수 있는데, 예를 들어, 메사(M)의 상부 영역의 50% 이상을 덮을 수 있다.
한편, 연결 금속층(135c)은 제1 발광셀(C1)의 제2 개구부(133c)를 통해 제1 발광셀(C1) 상의 오믹 반사층(31)에 전기적으로 접속됨과 아울러, 제2 발광셀(C2)의 제1 개구부(133a, 133b)를 통해 제2 발광셀(C2)의 제1 도전형 반도체층(23)에 전기적으로 접속될 수 있다. 이에 따라, 제1 및 제2 발광셀들(C1, C2)이 연결 금속층(133c)을 통해 서로 직렬 연결된다.
연결 금속층(133c)은 제2 발광셀(C1)의 가장자리를 따라 적어도 하나의 측면에서 제1 도전형 반도체층(23)에 접촉할 수 있다. 특히, 연결 금속층(133c)은 메사(M) 둘레를 따라 연속적으로 또는 단속적으로 제1 도전형 반도체층(23)에 접촉할 수 있다. 또한, 연결 금속층(133c)은 제2 패드 금속층(133b)을 둘러쌀 수 있으며, 연결 금속층(133c)과 제2 패드 금속층(133b) 사이에 경계 영역(133bc)이 형성될 수 있다. 한편, 연결 금속층(133c)과 제1 패드 금속층(133a) 사이에 경계 영역(133ac)이 형성된다. 이 경계 영역들(133ac, 133bc)은 후술하는 상부 절연층(137)으로 덮인다.
제1, 제2 패드 금속층(135a, 135b) 및 연결 금속층(135c)은 동일 공정에 의해 동일 재료로 함께 형성될 수 있다. 예를 들어, 제1, 제2 패드 금속층(135a, 135b) 및 연결 금속층(135c)은 Al층과 같은 고오믹 반사층을 포함할 수 있으며, 고오믹 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 고오믹 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1, 제2 패드 금속층(35a, 35b) 및 연결 금속층(133c)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(137)은 제1 패드 금속층(135a), 제2 패드 금속층(135b) 및 연결 금속층(135c) 상에 배치되며, 제1 패드 금속층(135a)을 노출시키는 제1 개구부(137a) 및 제2 패드 금속층(135b)를 노출시키는 제2 개구부(137b)를 가진다. 상부 절연층(137)은 또한 메사(M) 둘레에서 제1 도전형 반도체층(23)에 접속하는 제1 패드 금속층(135a) 및 연결 금속층(135c)을 덮는다. 도 8에 도시되어 있듯이, 제1 패드 금속층(135a) 및 연결 금속층(135c)과 제1 도전형 반도체층(23)의 가장자리 사이의 영역은 상부 절연층(137)으로 덮인다. 상부 절연층(137)은 또한 분리 영역(I) 상에서 연결 금속층(135c)을 덮을 수 있는데, 연결 금속층(135c)의 형상을 따라 요철을 갖도록 형성될 수 있다. 상부 절연층(137)은 제1 및 제2 패드 금속층(135a, 135b) 및 연결 금속층(135c)을 수분 등 외부환경으로부터 보호한다.
한편, 상기 제1 개구부(137a)는 제1 패드 금속층(133a)의 상부 영역 내에 한정되어 형성되며, 따라서, 연결 금속층(135c) 및 하부 절연층(133)의 제2 개구부(133c)로부터 이격된다. 또한, 상기 제2 개구부(137b) 또한 제2 패드 금속층(135b) 상에 한정되어 위치하며, 연결 금속층(135c)으로부터 이격된다. 나아가, 상기 제2 개구부(137b)는 하부 절연층(133)의 제2 개구부(133d)로부터 이격된다. 특히, 하부 절연층(133)의 제2 개구부(133d)로부터 상부 절연층(137)의 제2 개구부(133d)까지의 최단 거리(L1)가 하부 절연층(133)의 제2 개구부(133d)로부터 제2 패드 금속층(135b)의 가장자리까지의 최단 거리(L2)보다 클 수 있다. 상부 절연층(137)의 제2 개구부(133d)를 제2 패드 금속층(135b)의 가장자리보다 제2 개구부(17b)로부터 더 멀리 이격시킴으로써 제한된 설계 범위에서 솔더의 확산을 효과적으로 방지할 수 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기일 수도 있다.
본 실시예에 있어서, 상부 절연층(137)의 제1 및 제2 개구부(137a, 137b)를 통해 노출된 상기 제1 및 제2 패드 금속층(135a, 135b)은 솔더가 직접 본딩되는 본딩 패드로 사용될 수 있다. 이와 달리, 도 3 및 도 4를 참조하여 설명한 바와 같이 제1 및 제2 범프 패드들이 상부 절연층(137)의 제1 및 제2 개구부(137a, 137b)를 통해 노출된 제1 및 제2 패드 금속층들(135a, 135b)을 각각 덮을 수 있다. 나아가, 상기 제1 및 제2 범프 패드는 각각 상부 절연층(137)의 제1 및 제2 개구부(137a, 137b)를 덮어 밀봉할 수 있으며, 제2 범프 패드는 제2 발광셀(C2) 상의 하부 절연층(133)의 제2 개구부(133d) 상부 영역을 덮을 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 10을 참조하면, 본 실시예에 따른 발광 다이오드는 도 8 및 도 9를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 발광 다이오드의 전체 형상에 차이가 있으며, 또한, 하부 절연층의 개구부들(133a, 133b, 133d)에 차이가 있다.
우선, 제1 및 제2 발광셀들(C1, C2)은 서로 마주보는 방향에 수직한 방향으로 기다란 직사각형 형상을 가진다. 이에 따라, 제1 패드 금속층(135a) 및 제2 패드 금속층(135b) 또한 발광셀들의 형상을 따라 상하로 기다란 형상을 가진다.
한편, 앞의 실시예에서 하부 절연층(133)은 제1 발광셀(C1) 상의 메사(M)의 외측면을 따라 제1 도전형 반도체층(23)을 노출시키는 제1 개구부(133a)를 가지나, 본 실시예에서는 제1 개구부(133a)가 제1 발광셀(C1) 상의 메사(M)의 내측면을 따라 연장하여 제1 도전형 반도체층(23)을 더 노출시킨다. 제1 발광셀(C1)의 내측면을 따라 형성된 제1 개구부(133a)의 끝 단부는 폭이 넓어지면서 라운드 형상을 가질 수 있다. 제1 개구부(133a)를 메사(M)의 내측면을 따라 제1 도전형 반도체층(23)을 노출시키도록 형성함으로써 제1 패드 금속층(135a)의 접촉 영역이 증가하여 전류 분산 성능을 개선할 수 있다.
한편, 앞의 실시예에서 제2 발광셀(C2)의 메사(M)의 내측면을 따라 제1 도전형 반도체층(23)을 노출시키는 제1 개구부(133b)는 분리 영역(I)을 따라 형성되어 제1 개구부(133a)와 연통되나, 본 실시예에서, 제1 개구부(133b)는 제1 개구부(133a)로부터 이격된다. 나아가, 제1 개구부(133b)의 양측 단부는 폭이 넓어지면서 라운드 형상을 가질 수 있다.
또한, 본 실시예에 있어서, 하부 절연층(133)의 제2 개구부(133d)는 복수개 형성될 수 있다.
도 11은 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 11을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 14를 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 메사 상에 배치되고 상기 제2 도전형 반도체층에 전기적으로 접속된 오믹 반사층;
    상기 메사 및 오믹 반사층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 오믹 반사층을 노출시키는 제2 개구부를 포함하는 하부 절연층;
    상기 하부 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층;
    상기 하부 절연층 상에 배치되고, 상기 제2 개구부를 통해 상기 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및
    상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 포함하되,
    상기 상부 절연층의 제2 개구부는 상기 하부 절연층의 제2 개구부로부터 이격되고,
    상기 제2 패드 금속층은 상기 제1 패드 금속층으로 둘러싸이는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 하부 절연층의 제2 개구부로부터 상기 상부 절연층의 제2 개구부까지의 최단 거리가 상기 하부 절연층의 제2 개구부로부터 상기 제2 패드 금속층의 가장자리까지의 최단 거리보다 큰 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 하부 절연층의 제1 개구부는 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고,
    상기 제1 패드 금속층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부를 가지는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 메사는 상기 제1 도전형 반도체층을 노출시키는 만입부를 포함하고,
    상기 하부 절연층의 제1 개구부는 상기 만입부 내에서 상기 제1 도전형 반도체층을 더 노출시키고,
    상기 제1 패드 금속층은 상기 만입부 내에서 상기 제1 도전형 반도체층에 접촉하는 내부 접촉부를 더 포함하는 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 내부 접촉부는 상기 외부 접촉부와 연결된 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 하부 절연층의 제2 개구부는 상기 상부 절연층의 제2 개구부와 마주보는 측에 볼록한 형상을 갖고, 상기 상부 절연층의 제2 개구부는 상기 하부 절연층의 제2 개구부의 볼록한 형상에 대응하여 오목한 형상을 갖는 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 상부 절연층의 제1 및 제2 개구부를 통해 노출된 상기 제1 및 제2 패드 금속층들은 솔더가 직접 본딩되는 본딩 패드인 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 상부 절연층의 제1 및 제2 개구부를 통해 노출된 상기 제1 및 제2 패드 금속층들을 각각 덮는 제1 및 제2 범프 패드들을 더 포함하는 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 제1 및 제2 범프 패드는 각각 상기 상부 절연층의 제1 및 제2 개구부를 덮어 밀봉하는 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 제2 범프 패드는 또한 상기 하부 절연층의 제2 개구부 상부의 상부 절연층을 덮는 발광 다이오드.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020160114057A 2016-09-05 2016-09-05 칩 스케일 패키지 발광 다이오드 KR102571402B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020160114057A KR102571402B1 (ko) 2016-09-05 2016-09-05 칩 스케일 패키지 발광 다이오드
PCT/KR2017/009562 WO2018044102A1 (ko) 2016-09-05 2017-08-31 칩 스케일 패키지 발광 다이오드
CN202111521237.0A CN114203881A (zh) 2016-09-05 2017-08-31 芯片级封装发光二极管
CN201780051117.4A CN109643746B (zh) 2016-09-05 2017-08-31 芯片级封装发光二极管
CN202111520923.6A CN114188471A (zh) 2016-09-05 2017-08-31 芯片级封装发光二极管
CN201911392695.1A CN111129264B (zh) 2016-09-05 2017-08-31 芯片级封装发光二极管
CN202111520880.1A CN114203880A (zh) 2016-09-05 2017-08-31 芯片级封装发光二极管
US16/284,468 US10985206B2 (en) 2016-09-05 2019-02-25 Chip-scale package light emitting diode
US17/163,629 US11749707B2 (en) 2016-09-05 2021-02-01 Chip-scale package light emitting diode
US18/229,143 US20230411436A1 (en) 2016-09-05 2023-08-01 Chip-scale package light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160114057A KR102571402B1 (ko) 2016-09-05 2016-09-05 칩 스케일 패키지 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20180027004A KR20180027004A (ko) 2018-03-14
KR102571402B1 true KR102571402B1 (ko) 2023-08-29

Family

ID=61660677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160114057A KR102571402B1 (ko) 2016-09-05 2016-09-05 칩 스케일 패키지 발광 다이오드

Country Status (1)

Country Link
KR (1) KR102571402B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828502B (zh) * 2018-08-09 2024-04-02 首尔伟傲世有限公司 发光元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150349207A1 (en) * 2014-05-30 2015-12-03 Nichia Corporation Light-emitting device and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014353A (ko) * 2014-03-31 2015-02-06 서울바이오시스 주식회사 발광 다이오드
KR20160016361A (ko) * 2014-08-05 2016-02-15 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150349207A1 (en) * 2014-05-30 2015-12-03 Nichia Corporation Light-emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20180027004A (ko) 2018-03-14

Similar Documents

Publication Publication Date Title
CN111063780B (zh) 高可靠性发光二极管
CN109643746B (zh) 芯片级封装发光二极管
KR102550007B1 (ko) 복수의 발광셀들을 가지는 발광 다이오드
CN111129265B (zh) 发光二极管
KR102601417B1 (ko) 발광 다이오드 칩
KR102382037B1 (ko) 고 신뢰성의 발광 다이오드
KR20200112410A (ko) 발광 다이오드
KR102571402B1 (ko) 칩 스케일 패키지 발광 다이오드
KR102495483B1 (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR20180072279A (ko) 개선된 방열 성능을 가지는 발광 다이오드
KR102601419B1 (ko) 고 신뢰성 발광 다이오드
KR102562475B1 (ko) 칩 스케일 패키지 발광 다이오드
KR20180050929A (ko) 칩 스케일 패키지 발광 다이오드
KR102610626B1 (ko) 솔더 범프를 갖는 발광 다이오드
KR20180104479A (ko) 고 신뢰성 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant