KR102382037B1 - 고 신뢰성의 발광 다이오드 - Google Patents

고 신뢰성의 발광 다이오드 Download PDF

Info

Publication number
KR102382037B1
KR102382037B1 KR1020170056959A KR20170056959A KR102382037B1 KR 102382037 B1 KR102382037 B1 KR 102382037B1 KR 1020170056959 A KR1020170056959 A KR 1020170056959A KR 20170056959 A KR20170056959 A KR 20170056959A KR 102382037 B1 KR102382037 B1 KR 102382037B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
insulating layer
metal layer
type semiconductor
Prior art date
Application number
KR1020170056959A
Other languages
English (en)
Other versions
KR20180122840A (ko
Inventor
오세희
김종규
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020170056959A priority Critical patent/KR102382037B1/ko
Priority to US15/971,931 priority patent/US10580933B2/en
Publication of KR20180122840A publication Critical patent/KR20180122840A/ko
Application granted granted Critical
Publication of KR102382037B1 publication Critical patent/KR102382037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

고 신뢰성의 발광 다이오드가 제공된다. 일 실시예에 따른 발광 다이오드에서, 발광셀들을 연결하는 연결부와 범프 패드들이 서로 중첩하지 않도록 횡방향으로 이격된다. 이에 따라, 방열 성능이 우수하며 전기적 신뢰성이 높은 칩 스케일 플립칩 구조의 발광 다이오드가 제공될 수 있다.

Description

고 신뢰성의 발광 다이오드{HIGHLY RELIABLE LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 고 신뢰성의 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 자동차 헤드 램프, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
발광 다이오드는 일반적으로 패키징 공정을 거쳐 패키지 형태로 사용된다. 그러나 최근, 발광 다이오드는 패키징 공정을 칩 레벨에서 수행하는 칩 스케일 패키지 형태의 발광 다이오드에 관한 연구가 진행중이다. 이러한 발광 다이오드는 그 크기가 일반 패키지에 비해 작고 패키징 공정을 별도로 수행하지 않기 때문에 공정을 더욱 단순화할 수 있어 시간 및 비용을 절약할 수 있다. 칩 스케일 패키지 형태의 발광 다이오드는 대체로 플립칩 형상의 전극 구조를 가지며, 범프 패드들을 이용하여 열을 방출할 수 있어 방열 특성이 우수하다.
한편, 복수의 발광셀들을 직렬 연결한 발광 다이오드가 개발되고 있다. 이러한 발광 다이오드는 하나의 발광 다이오드를 고전압 저전류에서 동작할 수 있어 발광 다이오드의 드룹(droop) 현상을 완화할 수 있다.
한편, 복수의 발광셀들을 직렬 연결하기 위해, 범프 패드들은 직렬 연결된 발광셀들의 양쪽 끝단에 전기적으로 접속된다. 발광 다이오드의 전기적 특성은 일반적으로 탐침(probe)들을 범프 패드들에 접속시킨 후 측정된다. 탐침의 신뢰성있는 접촉을 위해, 탐침이 범프 패드에 가압되며, 이에 따라, 범프 패드에 손상이 발생할 수 있다. 나아가, 범프 패드 아래의 절연층에 손상이 발생하고, 따라서, 범프 패드와 그 아래에 배치된 도전성 금속층 사이에 전기적 단락을 유발할 수 있다. 이러한 전기적 단락은 발광 다이오드의 고장을 초래한다.
나아가, 상기 도전성 금속층 상에 파티클과 같은 오염 물질이 발생하는 등의 이유에 의해 절연층이 손상된 경우, 범프 패드가 절연층을 통해 도전성 금속층에 전기적 단락되어 발광 다이오드의 고장을 초래할 수도 있다.
본 발명이 해결하고자 하는 과제는, 탐침에 의한 전기적 테스트나 파티클 등에 의해 절연층이 파괴되어도 범프 패드와 도전성 금속층 사이의 전기적 단락을 방지할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 전기적으로 높은 신뢰성을 가지면서 광 추출 효율을 개선할 수 있는 플립칩 구조 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부(들), 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되, 상기 연결부(들)과 상기 제1 및 제2 범프 패드들은 서로 중첩하지 않도록 횡방향으로 이격된다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 상기 발광셀들을 덮되, 각 발광셀 상에 복수의 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부(들), 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되, 상기 연결부(들)은 상기 제1 및 제2 범프 패드들과 중첩하지 않도록 횡방향으로 서로 이격된다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 상기 발광셀들을 덮되, 각 발광셀 상에 복수의 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층 상에 배치되고, 상기 연결부(들)로부터 이격된 적어도 하나의 플로팅 금속층; 상기 연결부(들) 및 상기 적어도 하나의 플로팅 금속층을 덮는 상부 절연층; 상기 상부 절연층 상에 배치되고, 상기 복수의 발광셀들 중 하나의 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 범프 패드; 상기 상부 절연층 상에 배치되고, 상기 복수의 발광셀들 중 다른 하나의 발광셀의 제2 도전형 반도체층에 전기적으로 접속하는 제2 범프 패드를 포함하되, 상기 연결부(들)과 상기 제1 및 제2 범프 패드들은 서로 중첩하지 않도록 횡방향으로 이격되고, 상기 적어도 하나의 플로팅 금속층은 상기 제1 및 제2 범프 패드들 중 하나와 적어도 부분적으로 중첩하는 플로팅 금속층을 포함한다.
본 발명의 실시예들에 따르면, 연결부(들)이 제1 및 제2 범프 패드들로부터 서로 횡방향으로 이격되기 때문에, 탐침에 의해 전기적 테스트를 수행하여도 연결부(들)과 범프 패드들 사이의 전기적 단락이 발생하는 것을 방지할 수 있다. 나아가, 플로팅 금속층을 배치함으로써, 전기적 단락 발생 없이 광을 반사시킬 수 있어, 광 추출 효율을 개선할 수 있는 발광 다이오드를 제공할 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-B를 따라 취해진 개략적인 단면도이다.
도 3은 도 1의 발광 다이오드의 개략적인 회로도이다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 10은 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부(들), 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되, 상기 연결부(들)과 상기 제1 및 제2 범프 패드들은 서로 중첩하지 않도록 횡방향으로 이격된다.
상기 연결부(들)과 제1 및 제2 범프 패드들이 횡방향으로 이격되기 때문에, 탐침이나 파티클에 의해 상부 절연층이 파괴되어도 연결부(들)과 범프 패드들 사이의 전기적 단락은 발생되지 않는다.
각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 적어도 하나의 일부와 중첩할 수 있다. 각 발광셀이 제1 범프 패드 및/또는 제2 범프 패드와 중첩하도록 배치됨으로써 모든 발광셀들로부터 제1 및/또는 제2 범프 패드들을 통해 열을 방출할 수 있다.
상기 제1 및 제2 범프 패드들은 각각 적어도 두 개의 발광셀들 상부에 걸쳐서 배치될 수 있다. 따라서, 발광셀들로부터 생성되는 열이 어느 하나의 범프 패드에 집중되지 않고 제1 및 제2 범프 패드들에 분산될 수 있다. 또한, 제1 및 제2 범프 패드들을 상대적으로 크게 형성할 수 있어 발광 다이오드의 실장이 쉬워질 수 있다.
한편, 상기 제1 패드 금속층은 상기 마지막 발광셀의 상부 영역 내에 한정되어 배치되고, 상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치될 수 있다. 제1 및 제2 패드 금속층들은 발광셀들을 연결하는 것은 아니므로, 연결부와 구별된다. 따라서, 상기 제1 및 제2 패드 금속층들은 상기 연결부(들)로부터 이격된다.
상기 연결부들, 상기 제1 및 제2 패드 금속층은 동일재료로 형성되어 동일 레벨에 위치할 수 있다. 여기서 "동일 레벨"은 높이가 동일한 것을 의미하기보다는, 공정 단계가 동일한 것을 의미한다. 연결부들, 제1 및 제2 패드 금속층은 기판 상의 모폴로지가 결정된 후에 기판의 동일 모폴로지 상에서 함께 형성된다. 따라서, 높이가 서로 다르더라도 동일 공정 단계에서 형성될 수 있다면 동일 레벨에 위치하는 것으로 볼 수 있다. 따라서, 특정 부분은 다른 부분에 비해 더 낮게 또는 더 높게 형성될 수 있다. 연결부들과 제1 및 제2 패드 금속층들은 하부 절연층이 형성된 상태에서 동일 공정에 의해 함께 형성될 수 있으며, 따라서 동일 레벨에 위치할 수 있다.
한편, 상기 오믹 반사층을 노출시키는 상기 하부 절연층의 개구부와 상기 제2 패드 금속층을 노출시키는 상기 상부 절연층의 개구부는 서로 중첩하지 않도록 횡방향으로 이격될 수 있다. 이에 따라, 제1 및 제2 범프 패드들을 솔더를 이용하여 서브마운트 또는 인쇄회로보드 등에 실장할 때, 솔더가 오믹 반사층으로 확산되는 것을 효율적으로 차단할 수 있다.
몇몇 실시예들에 있어서, 적어도 하나의 발광셀은 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 베이 또는 관통홀을 가지고, 상기 연결부는 상기 베이 또는 관통홀을 통해 상기 발광셀의 제1 도전형 반도체층에 전기적으로 접속할 수 있다.
한편, 상기 상부 절연층은 상기 기판의 가장자리와 상기 발광셀들 사이의 영역을 덮되, 상기 상부 절연층의 가장자리로부터 상기 연결부까지의 거리는 15um 이상일 수 있다. 상부 절연층의 가장자리로부터 상기 연결부를 충분히 이격시킴으로써 상부 절연층의 가장자리에서 침투하는 수분으로부터 상기 연결부를 보호할 수 있다.
한편, 상기 연결부들은 상기 하부 절연층의 개구부들을 통해 노출된 제1 도전형 반도체층 및 오믹 반사층에 직접 접촉할 수 있다.
몇몇 실시예들에 있어서, 상기 하부 절연층 상에 배치되고, 상기 상부 절연층에 의해 덮이는 적어도 하나의 플로팅 금속층을 더 포함할 수 있으며, 각각의 플로팅 금속층은 상기 제1 패드 금속층, 제2 패드 금속층 및 연결부(들)로부터 절연된다. 플로팅 금속층을 배치함으로써 활성층에서 생성된 광을 반사시켜 광 추출 효율을 개선할 수 있다.
여기서 "플로팅" 금속층은 전류 패스를 형성하는 제1 및 제2 패드 금속층들 및 연결부와 같은 금속 물질층으로부터 전기적으로 절연된 것을 의미한다. 플로팅 금속층은 하부 절연층에 의해 반도체 적층 및 오믹 반사층으로부터도 절연된다. 따라서, 플로팅 금속층이 제1 및 제2 범프 패드들과 전기적으로 단락되더라도 소자 불량이 발생되지는 않는다.
상기 적어도 하나의 플로팅 금속층은 상기 연결부, 제1 및 제2 패드 금속층과 동일 재료로 형성될 수 있다.
상기 적어도 하나의 플로팅 금속층은 서로 이웃하는 두 개의 발광셀들 사이의 영역의 일부를 덮는 플로팅 금속층을 포함할 수 있다. 서로 이웃하는 두 개의 발광셀들 사이의 영역에 플로팅 금속층을 배치함으로써, 상기 영역으로 방출되는 광을 반사시킬 수 있다.
상기 발광 다이오드는 복수의 플로팅 금속층을 포함할 수 있다. 나아가, 상기 복수의 플로팅 금속층 중 적어도 하나는 제2 패드 금속층과 동일한 형상을 가질 수 있다.
한편, 상기 발광 다이오드는 상기 복수의 발광셀들이 배치된 기판을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 상기 발광셀들을 덮되, 각 발광셀 상에 복수의 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 연결부(들), 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되, 상기 연결부(들)은 상기 제1 및 제2 범프 패드들과 중첩하지 않도록 횡방향으로 서로 이격될 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들; 상기 발광셀들을 덮되, 각 발광셀 상에 복수의 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들); 상기 하부 절연층 상에 배치되고, 상기 연결부(들)로부터 이격된 적어도 하나의 플로팅 금속층; 상기 연결부(들) 및 상기 적어도 하나의 플로팅 금속층을 덮는 상부 절연층; 상기 상부 절연층 상에 배치되고, 상기 복수의 발광셀들 중 하나의 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 범프 패드; 상기 상부 절연층 상에 배치되고, 상기 복수의 발광셀들 중 다른 하나의 발광셀의 제2 도전형 반도체층에 전기적으로 접속하는 제2 범프 패드를 포함하되, 상기 연결부(들)과 상기 제1 및 제2 범프 패드들은 서로 중첩하지 않도록 횡방향으로 이격되고, 상기 적어도 하나의 플로팅 금속층은 상기 제1 및 제2 범프 패드들 중 하나와 적어도 부분적으로 중첩하는 플로팅 금속층을 포함한다.
나아가, 상기 적어도 하나의 플로팅 금속층은 상기 발광셀들 사이의 영역의 일부를 덮는 플로팅 금속층을 포함할 수 있다.
한편, 상기 적어도 하나의 플로팅 금속층은 상기 발광셀들 중 어느 하나의 발광셀 상에 한정되어 배치된 플로팅 금속층을 포함할 수 있다.
또한, 상기 발광 다이오드는, 상기 하부 절연층의 개구부를 통해 상기 발광셀들 중 하나의 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및 상기 하부 절연층의 개구부를 통해 상기 발광셀들 중 다른 하나의 발광셀의 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드 금속층을 포함할 수 있으며, 상기 제1 패드 금속층 및 제2 패드 금속층은 각각 상기 제1 및 제2 범프 패드들과 적어도 부분적으로 중첩할 수 있으며, 상기 연결부(들)은 상기 제1 및 제2 패드 금속층들로부터 이격된다.
이하 도면을 참조하여 본 발명의 실시예들에 대해 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-B를 따라 취해진 단면도이며, 도 3은 도 1의 발광 다이오드의 개략적이 회로도이다.
도 1, 도 2 및 도 3을 참조하면, 상기 발광 다이오드는 기판(21), 복수의 발광셀들(C1~C4), 오믹 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b), 연결부들(35ab), 상부 절연층(37), 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 포함한다. 발광셀들(C1~C4)은 각각 제1 도전형 반도체층(23), 활성층(25), 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층체(30)를 포함한다.
기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(21)은 도 1의 평면도에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
복수의 발광셀들(C1~C4)은 기판(21) 상에서 서로 이격되어 배치된다. 본 실시예에서 4개의 발광셀들(C1~C4)이 도시되지만, 이에 한정되는 것은 아니며, 발광셀들의 개수는 다양하게 조절될 수 있다. 특히, 발광셀들의 개수는 2개 이상일 수 있다.
발광셀들(C1~C4)은 각각 제1 도전형 반도체층(23)을 포함한다. 제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층일 수 있으며, 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층(23) 상에 활성층(25) 및 제2 도전형 반도체층(27)이 배치된다. 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 배치된다. 활성층(25) 및 제2 도전형 반도체층(27)은 제1 도전형 반도체층(23)보다 작은 면적을 가질 수 있다. 활성층(25) 및 제2 도전형 반도체층(27)은 메사 식각에 의해 메사 형태로 제1 도전형 반도체층(23) 상에 위치할 수 있다.
발광셀들(C1~C4)의 가장자리들 중 기판(21)의 가장자리에 인접한 가장자리들에서, 제1 도전형 반도체층(23)의 가장자리와 메사, 예컨대 활성층(25) 및 제2 도전형 반도체층(27)의 가장자리들은 서로 이격될 수 있다. 즉, 제1 도전형 반도체층(23)의 상면 일부가 메사의 외부에 노출된다. 활성층(25)은 제1 도전형 반도체층(23)보다 기판(21)의 가장자리로부터 멀리 이격되며, 따라서, 레이저에 의한 기판 분리 공정에서 활성층(25)이 손상되는 것을 방지할 수 있다.
한편, 발광셀들(C1~C4)의 가장자리들 중 인접한 발광셀들과 마주보는 적어도 하나의 가장자리에서, 제1 도전형 반도체층(23)의 가장자리와 활성층(25) 및 제2 도전형 반도체층(27)의 가장자리는 동일한 경사면 상에 위치할 수 있다. 따라서, 발광셀들이 서로 마주보는 면에서 제1 도전형 반도체층(23)의 상부면은 노출되지 않을 수 있다. 이에 따라, 발광셀들(C1~C4)의 발광 면적을 확보할 수 있다. 다만, 제1 도전형 반도체층(23)의 상면을 노출시키기 위해, 발광셀들(C1~C4)이 서로 마주보는 가장자리들 중 일부 가장자리에서 활성층(25) 및 제2 도전형 반도체층(27)의 가장자리는 제1 도전형 반도체층(23)의 가장자리로부터 이격될 수 있다.
활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, 발광셀들(C1~C4)은 각각 제2 도전형 반도체층(27) 및 활성층(23)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 베이들(30a)을 가진다. 베이(30a)는 발광셀의 일측 가장자리에서 내측으로 연장된다. 제1 도전형 반도체층(23)은 활성층(25) 및 제2 도전형 반도체층(27)의 외부에서 노출됨과 아울러 상기 베이(30a)를 통해 노출될 수 있으며, 이들 노출 영역은 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이(30a) 대신에 활성층(25)과 제2 도전형 반도체층(27)으로 둘러싸인 관통홀이 형성되어 제1 도전형 반도체층(23)의 일부 상면을 노출시킬 수도 있다. 한편, 도시한 바와 같이, 베이들(30a)은 기다란 형상을 가질 수 있으며, 발광셀들(C1~C4)의 중심을 지나갈 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 각 발광셀에 복수의 베이들(30a)이 형성될 수도 있다.
한편, 오믹 반사층(31)은 제2 도전형 반도체층(27) 상에 배치되며, 제2 도전형 반도체층(27)에 전기적으로 접속한다. 오믹 반사층(31)은 제2 도전형 반도체층(27)의 상부 영역에서 제2 도전형 반도체층(27)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 오믹 반사층(31)은 제2 도전형 반도체층(27) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다. 다만, 셀 분리 영역(ISO) 또는 기판(21)의 가장자리 측으로부터 유입될 수 있는 수분에 의한 손상을 방지하기 위해, 오믹 반사층(31)의 가장자리는 제2 도전형 반도체층(27)의 가장자리보다 셀 영역 내측에 배치될 수 있다.
오믹 반사층(31)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 오믹 반사층(31)으로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예를 들어, 오믹 반사층(31)은 단일 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 오믹층과 반사층을 포함할 수도 있다. 오믹층으로는 Ni과 같은 금속층 또는 ITO와 같은 투명 산화물층이 사용될 수 있으며, 반사층으로는 Ag 또는 Al과 같이 반사율이 높은 금속층이 사용될 수 있다.
하부 절연층(33)은 발광셀들(C1~C4) 및 오믹 반사층(31)을 덮는다. 하부 절연층(33)은 발광셀들(C1~C4)의 상면뿐만 아니라 그 둘레를 따라 발광셀들(C1~C4)의 측면을 덮을 수 있으며, 발광셀들(C1~C4) 주위의 기판(21)을 부분적으로 덮을 수 있다. 하부 절연층(33)은 특히 발광셀들(C1~C4) 사이의 셀 분리 영역(ISO)을 덮으며, 나아가, 베이들(30a) 내에 노출된 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있다.
한편, 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 제1 개구부들(33a) 및 오믹 반사층들(31)을 노출시키는 제2 개구부들(33b)을 가진다. 제1 개구부(33a)는 베이들(30a) 내의 제1 도전형 반도체층(23)을 노출시키며, 또한, 발광셀(C1~C4)의 가장자리들을 따라 제1 도전형 반도체층(23)의 상면을 부분적으로 노출시킬 수 있다. 나아가, 하부 절연층(33)은 기판(21)의 가장자리를 따라, 기판(21)의 상면을 노출시킬 수 있다.
제2 개구부(33b)는 오믹 반사층(31)의 상부에 위치하여 오믹 반사층(31)을 노출시킨다. 제2 개구부들(33b)의 위치 및 형상은 발광셀들(C1~C4)의 배치 및 전기적 연결을 위해 다양하게 변형될 수 있다. 또한, 도 1에서 각 발광셀 상에 하나 또는 2개의 제2 개구부들(33b)이 배치된 것으로 도시하였으나, 각 발광셀 상에 다양한 개수의 제2 개구부들(33b)이 배치될 수 있다.
한편, 하부 절연층(33)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 하부 절연층(33)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, SiO2막, TiO2막, ZrO2막, MgF2막, 또는 Nb2O5막 등에서 굴절률이 서로 다른 층들을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다. 또한, 하부 절연층(33)의 모든 부분이 동일한 적층 구조일 수 있으나, 이에 한정되는 것은 아니며, 특정 부분은 다른 부분에 비해 더 많은 적층들을 포함할 수 있다. 특히, 오믹 반사층(31) 상부의 하부 절연층(33)에 비해 오믹 반사층(31) 주위의 하부 절연층(33)이 더 두꺼울 수 있다.
한편, 제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)은 상기 하부 절연층(33) 상에 배치된다. 제2 패드 금속층(35b)은 제1 발광셀(C1) 상부에 위치하며, 제1 패드 금속층(35a)은 마지막 발광셀, 즉 제4 발광셀(C4) 상부에 위치한다. 한편, 연결부들(35ab)은 이웃하는 두 개의 발광셀들 상부에 걸쳐서 위치하며, 발광셀들(C1~C4)을 전기적으로 직렬 연결한다. 이에 따라, 도 3에 도시한 바와 같이, 연결부들(35ab)에 의해 도 1의 4개의 발광셀들(C1~C4)이 직렬 연결되어 직렬 어레이가 형성된다. 여기서, 제1 발광셀(C1)은 직렬 어레이의 첫단에 위치하며, 마지막 발광셀인 제4 발광셀(C7)은 직렬 어레이의 끝단에 위치한다.
다시 도 1을 참조하면, 제1 패드 금속층(35a)은 마지막 발광셀(C4)의 상부 영역 내에, 나아가, 마지막 발광셀(C4)의 제2 도전형 반도체층(27)의 상부 영역 내에 한정되어 위치할 수 있다. 제1 패드 금속층(35a)은 또한 하부 절연층(33)의 제1 개구부(33a)를 통해 마지막 발광셀(C4)의 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 패드 금속층(35a)은 제1 개구부(33a)를 통해 직접 제1 도전형 반도체층(23)에 접촉할 수 있다.
또한, 제2 패드 금속층(35b)은 제1 발광셀(C1)의 상부 영역 내에, 나아가, 제1 발광셀(C1)의 제2 도전형 반도체층(27)의 상부 영역 내에 한정되어 위치할 수 있다. 제2 패드 금속층(35b)은 하부 절연층(33)의 제2 개구부(33b)를 통해 제1 발광셀(C1) 상의 오믹 반사층(31)에 전기적으로 접속한다. 제2 패드 금속층(35b)은 제2 개구부(33b)를 통해 오믹 반사층(31)에 직접 접촉할 수 있다.
한편, 연결부들(35ab)은 서로 이웃하는 발광셀들을 전기적으로 연결한다. 각 연결부(35ab)는 하나의 발광셀의 제1 도전형 반도체층(23)에 전기적으로 접속함과 아울러, 이웃하는 발광셀의 오믹 반사층(31), 따라서, 제2 도전형 반도체층(27)에 전기적으로 접속하여 이들 발광셀들을 직렬 연결한다. 구체적으로, 연결부들(35ab)은 각각 하부 절연층(33)의 제1 개구부(33a)를 통해 노출된 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있으며, 제2 개구부(33b)를 통해 노출된 오믹 반사층(31)에 전기적으로 접속할 수 있다. 나아가, 연결부들(35ab)은 제1 도전형 반도체층(23) 및 오믹 반사층(31)에 직접 접촉할 수도 있다.
각 연결부(35ab)는 발광셀들 사이의 셀 분리 영역(ISO)을 지난다. 각 연결부(35ab)는 제1 도전형 반도체층(23)의 복수의 가장자리들 중 오직 하나의 가장자리 상부 영역을 지날 수 있다. 이에 따라, 셀 분리 영역(ISO) 상부에 위치하는 연결부(35ab) 면적을 감소시킬 수 있다. 나아가, 이웃하는 발광셀들을 연결하기 위해 셀 분리 영역(ISO)을 지나는 연결부(35ab) 부분을 제외한 나머지 부분들은 모두 발광셀들 영역 상부에 한정되어 위치할 수 있다. 예를 들어, 발광셀들(C1~C4)은 각각 도 1에 도시한 바와 같이 직사각형의 형상을 가질 수 있으며, 따라서, 네 개의 가장자리들을 가진다. 연결부(35ab)는 하나의 발광셀의 가장자리들 중 오직 하나의 가장자리 상부 영역을 지나며, 상기 발광셀의 나머지 가장자리들의 상부 영역으로부터 이격될 수 있다.
셀 분리 영역(ISO)은 반도체 적층(30)을 식각하여 기판(21)이 노출된 영역으로 발광셀들(C1~C4)의 부분들에 비해 깊이가 커서 모폴로지의 변화가 심하다. 이에 따라, 셀 분리 영역(ISO)을 덮는 하부 절연층(33) 및 연결부(35ab)는 셀 분리 영역(ISO) 근처에서 모폴로지 변화, 즉 높이 변화가 심하게 발생한다. 연결부(35ab)는 이웃하는 두 개의 발광셀들을 연결하기 위해 모폴로지 변화가 큰 셀 분리 영역(ISO)을 지나게 된다. 이에 따라, 연결부(35ab)에 다양한 문제가 발생할 수 있으며, 특히, 외부 환경에 의한 손상이 쉽게 발생할 수 있다. 따라서, 셀 분리 영역(ISO) 상부에 위치하는 연결부(35ab)의 면적을 감소시킴으로써 발광 다이오드의 신뢰성을 향상시킬 수 있다.
제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)은 하부 절연층(33)이 형성된 후에 동일 공정에서 동일 재료로 함께 형성될 수 있으며, 따라서 동일 레벨에 위치할 수 있다. 또한, 반드시 이에 한정되는 것은 아니나, 제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)은 각각 하부 절연층(33) 상에 위치하는 부분을 포함할 수 있다.
한편, 제1 및 제2 패드 금속층(35a, 35b) 및 연결부(35ab)는 Al층과 같은 반사층을 포함할 수 있으며, 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b) 및 연결부들(35ab)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b, 35c)과 연결부들(35ab)을 덮는다. 또한, 상부 절연층(37)은 발광셀들(C1~C4) 둘레를 따라 하부 절연층(33)의 가장자리를 덮을 수 있다. 다만, 상부 절연층(37)은 기판(21)의 가장자리를 따라 기판(21)의 상부면을 노출시킬 수 있다. 상부 절연층(37)의 가장자리로부터 연결부들(35ab)까지의 최단 거리는 수분이 침투하여 연결부들(35ab)을 손상시키는 것을 방지하기 위해 멀수록 좋은데, 대략 15um 이상일 수 있다. 이 거리보다 짧은 경우, 발광 다이오드를 저전류, 예컨대 25mA에서 동작시킬 경우, 수분에 의해 연결부들(35ab)이 손상되기 쉽다.
한편, 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가진다. 제1 개구부(37a) 및 제2 개구부(37b)는 각각 마지막 발광셀(C4)과 제1 발광셀(C1) 상부 영역에 배치된다. 이들 제1 및 제2 개구부들(37a, 37b)을 제외하면 발광셀들(C1~C4)의 다른 영역들은 모두 상부 절연층(37)으로 덮일 수 있다. 따라서, 연결부들(35ab)의 상면 및 측면은 모두 상부 절연층(37)으로 덮여 밀봉될 수 있다.
한편, 일 실시예에 있어서, 도 1에 도시한 바와 같이, 상부 절연층(37)의 제2 개구부(37b)는 하부 절연층(33)의 제2 개구부(33b)와 중첩하지 않도록 횡방향으로 이격되어 배치될 수 있다. 이에 따라, 상부 절연층(37)의 제2 개구부(37b)를 통해 솔더가 침투하더라도 하부 절연층(33)의 제2 개구부(33b)로 솔더가 확산되는 것을 방지할 수 있어, 솔더에 의한 오믹 반사층(31)의 오염을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 상부 절연층(37)의 제2 개구부(37b)가 하부 절연층(33)의 제2 개구부(33b)와 중첩하도록 배치될 수도 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, SiO2막, TiO2막, ZrO2막, MgF2막, 또는 Nb2O5막 등에서 굴절률이 서로 다른 층들을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
도 1에 도시한 바와 같이, 제1 및 제2 범프 패드(39a, 39b)는 복수의 발광셀들에 걸쳐 배치될 수 있다. 이에 따라, 제1 및 제2 범프 패드들(39a, 39b)을 상대적으로 크게 형성할 수 있으며, 따라서, 발광 다이오드의 실장 공정을 도울 수 있다. 나아가, 각 발광셀들에서 생성되는 열을 제1 및 제2 범프 패드(39a, 39b)를 이용하여 외부로 방출할 수 있다.
한편, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접촉하고, 제2 범프 패드(39b)는 제2 개구부(37b)를 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접촉한다. 이를 위해, 제1 패드 금속층(35a)의 적어도 일부는 제1 범프 패드(39a)와 중첩하고, 제2 패드 금속층(35b)의 적어도 일부는 제2 범프 패드(39b)와 중첩한다. 한편, 도 1에 도시한 바와 같이, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부들(37a)을 모두 덮어 밀봉하며, 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부(37b)를 모두 덮어 밀봉한다.
한편, 도 1에 도시된 바와 같이, 연결부들(35ab)과 제1 및 제2 범프 패드들(39a, 39b)는 서로 중첩하지 않도록 횡방향으로 이격된다. 또한, 연결부들(35ab)은 베이들(30a)을 덮을 수 있으며, 제1 및 제2 범프 패드들(39a, 39b)은 베이들(30a)로부터 이격될 수 있다.
연결부들(35ab)이 제1 및 제2 범프 패드들(39a, 39b)과 중첩하지 않기 때문에, 상부 절연층(37)이 탐침이나 파티클 등에 의해 파괴되더라도 제1 및 제2 범프 패드들(39a, 39b)과 연결부들(35ab) 사이의 전기적 단락이 발생되는 것을 방지할 수 있다.
한편, 오믹 반사층(31)과 제1 및 제2 범프 패드들(39a, 39b) 사이에는 하부 절연층(33) 및 상부 절연층(37)이 적층되므로, 상부 절연층(37)이 파괴되어도 하부 절연층(33)이 이들 사이의 전기적 단락을 차단할 수 있다.
나아가, 제1 범프 패드(39a) 및 제2 범프 패드(39b)는 각각 연속적으로 직렬 연결된 발광셀들에 걸쳐 배치될 수 있다. 예를 들어, 도 1에서, 제1 범프 패드(39a)는 제3 및 제4 발광셀들(C3, C4)의 상부 영역에 걸쳐서 배치되며, 제2 범프 패드(39b)는 제1 및 제2 발광셀들(C1, C2)의 상부 영역에 걸쳐서 배치된다. 이와 같이 배치함으로써, 범프 패드들(39a, 39b)과 발광셀들(C1~C4) 사이에 발생되는 전위차를 상대적으로 작게 제어할 수 있다.
제1 범프 패드(39a) 및 제2 범프 패드(39b)는 발광 다이오드를 서브마운트나 인쇄회로보드 등에 본딩되는 부분들로서 본딩에 적합한 재료로 형성된다. 예를 들어, 제1 및 제2 범프 패드들(39a, 39b)은 Au층 또는 AuSn층을 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드의 구조에 대해 위에서 상세하게 설명하였으며, 이하에서 설명되는 발광 다이오드 제조 방법을 통해 더욱 명확하게 이해될 것이다.
도 4는 도 1의 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들이다.
우선, 도 2 및 도 4a를 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층(30)이 성장된다. 상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판으로서, 예컨대 사파이어 기판, 탄화실리콘 기판, 질화갈륨(GaN) 기판, 스피넬 기판 등일 수 있다. 특히, 상기 기판은 패터닝된 사파이어 기판과 같이 패터닝된 기판일 수 있다.
제1 도전형 반도체층(23)은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 또한, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 그 조성원소가 선택될 수 있으며, 예컨대 AlGaN, GaN 또는 InGaN을 포함할 수 있다.
이어서, 활성층(25) 및 제2 도전형 반도체층(27)을 패터닝하여 복수의 발광셀들(C1~C4) 영역 상에 서로 이격된 메사들이 형성된다. 예컨대, 제1 도전형 반도체층(23)의 상면을 노출시키기 위한 메사 형성 공정이 수행된다. 메사들의 측벽은 경사질 수 있다. 이에 따라, 메사 외부의 제1 도전형 반도체층(23) 상면이 노출되고 또한 메사 내부로 이어지는 베이들(30a)이 각 발광셀 영역에 형성될 수 있다. 본 실시예에서, 베이들(30a)이 형성되는 것으로 설명하지만, 활성층(25) 및 제2 도전형 반도체층(27)으로 둘러싸이는 관통홀들이 형성될 수도 있다.
제2 도전형 반도체층(27) 및 활성층(23)의 둘레를 따라 제1 도전형 반도체층(23)의 상면이 노출된다.
도 2 및 도 4b를 참조하면, 각 메사 상에 오믹 반사층(31)이 형성된다. 오믹 반사층들(31)은 제2 도전형 반도체층(27)의 상부 영역 내에 한정된다. 오믹 반사층(31)은 예를 들어, 리프트 오프 기술을 이용하여 형성될 수 있다. 오믹 반사층(31)은 단일층 또는 다중층으로 형성될 수 있으며, 예컨대 오믹층 및 반사층을 포함할 수 있다. 이들 층들은 예를 들어, 전자-빔 증발법을 이용하여 형성될 수 있다. 오믹 반사층(31)을 형성하기 전에 오믹 반사층(31)이 형성될 영역에 개구부를 가지는 예비 절연층(도시하지 않음)이 먼저 형성될 수도 있다.
도 2 및 도 4c를 참조하면, 셀 분리 영역(ISO)을 형성하기 위한 셀 분리 공정이 수행된다. 셀 분리 공정은 사진 및 식각 공정을 이용하여 수행될 수 있다. 발광셀들(C1~C4)은 셀 분리 영역(ISO)에 의해 서로 이격된다. 셀 분리 영역(ISO)의 측벽은 경사지게 형성될 수 있다.
도 4c에 도시한 바와 같이, 기판(21)의 가장자리 근처에 위치하는 발광셀들(C1~C4)의 가장자리들 근처에서 제1 도전형 반도체층(23)의 상면이 노출될 수 있다. 한편, 발광셀들(C1~C4)이 서로 인접하는 발광셀들의 적어도 일부 가장자리에서, 제2 도전형 반도체층(27), 활성층(23) 및 제1 도전형 반도체층(23)이 연속적인 경사면을 이룰 수 있다. 또한, 발광셀들(C1~C4)이 서로 인접하는 발광셀들의 적어도 일부 가장자리에서, 제1 도전형 반도체층(23)의 상면이 노출될 수도 있다. 예컨대, 제1 발광셀(C1)과 제2 발광셀(C2), 또는 제3 발광셀(C3)과 제4 발광셀(C4)이 서로 인접하는 가장자리들에서, 제2 도전형 반도체층(27), 활성층(23) 및 제1 도전형 반도체층(23)은 연속적인 경사면을 이루며, 제1 발광셀(C1)과 제4 발광셀(C4), 또는 제2 발광셀(C2)과 제3 발광셀(C3)이 서로 인접하는 가장자리들에서, 제1 도전형 반도체층(23)의 상면이 노출된다.
한편, 기판(21) 상에 셀 분리 영역(ISO)에 의해 서로 이격된 복수의 발광셀들(C1~C4)을 형성함에 따라 높이가 서로 다른 위치들을 갖는 모폴로지가 형성된다. 이 모폴로지에서, 각 발광셀의 제2 도전형 반도체층(27)의 상면이 가장 높으며, 셀 분리 영역(ISO)에 노출된 기판(21) 면이 가장 낮다.
본 실시예에 있어서, 메사 및 오믹 반사층(31)을 형성한 후 셀 분리 공정을 수행하는 것에 대해 설명하였으나, 메사, 오믹 반사층(31) 형성 및 셀 분리 공정은 서로 순서를 바꾸어 수행될 수도 있다. 예를 들어, 오믹 반사층(31)이 먼저 형성되고, 메사 식각 공정 및 셀 분리 공정이 수행될 수도 있고, 셀 분리 공정을 먼저 수행하고, 메사 식각 공정 및 오믹 반사층(31) 형성 공정이 수행될 수도 있다. 더욱이, 오믹 반사층(31)을 위한 금속층이 반도체 적층(30) 상에 증착된 후, 금속층과 반도체 적층(30)이 함께 패터닝되어 오믹 반사층(31) 및 발광셀들(C1~C4)이 함께 형성될 수도 있다.
도 2 및 도 4d를 참조하면, 오믹 반사층(31) 및 발광셀들(C1~C4)을 덮는 하부 절연층(33)이 형성된다. 하부 절연층(33)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 하부 절연층(33)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가, 하부 절연층(33)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)로 형성될 수 있다. 예컨대, SiO2/TiO2, SiO2/Nb2O5, SiO2/ZrO2나 MgF2/TiO2 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다. 앞서 설명한 예비 절연층(도시하지 않음)은 하부 절연층(33)과 통합될 수 있다. 따라서, 오믹 반사층(31) 주위에 형성된 예비 절연층에 기인하여, 하부 절연층(33)의 두께가 위치에 따라 다를 수 있다. 즉, 오믹 반사층(31) 상의 하부 절연층(33)이 오믹 반사층(31) 주위의 하부 절연층(33)보다 얇을 수 있다.
하부 절연층(33)은 사진 및 식각 공정을 통해 패터닝될 수 있으며, 이에 따라, 하부 절연층(33)은 베이들(30a) 내부 및 외부에서 제1 도전형 반도체층(23)을 노출시키는 제1 개구부(33a)를 가지며, 또한, 각 발광셀(C1~C4) 상에서 오믹 반사층(31)을 노출시키는 제2 개구부(33b)를 가진다. 나아가, 하부 절연층(33)은 기판(21)의 가장자리 근처에서 기판(21) 상면을 노출시킬 수 있다.
도 2 및 도 4e를 참조하면, 하부 절연층(33) 상에 제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)이 형성된다.
연결부들(35ab)은 제1 발광셀(C1) 내지 제4 발광셀(C4)을 전기적으로 연결하여 발광셀들(C1~C4)의 직렬 어레이를 형성한다. 제1 발광셀(C1)은 직렬 어레이의 첫단에 위치하며, 제4 발광셀(C4)은 직렬 어레이의 끝단에 위치한다.
특히, 연결부들(35ab)은 각각 하나의 발광셀의 제1 도전형 반도체층(23)과 그것에 이웃하는 발광셀의 제2 도전형 반도체층(27)을 전기적으로 연결한다. 연결부들(35ab)은 하부 절연층(33)의 제1 개구부들(33a)을 통해 베이들(30a) 내에 노출된 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있으며, 하부 절연층(33)의 제2 개구부들(33b)을 통해 노출된 오믹 반사층(31)에 전기적으로 접속할 수 있다. 나아가, 연결부들(35ab)은 제1 도전형 반도체층(23)과 오믹 반사층(31)에 직접 접촉할 수 있다.
연결부들(35ab)은 이웃하는 발광셀들을 연결하기 위해 셀 분리 영역(ISO)을 지난다. 도 4e에 도시한 바와 같이, 각각의 연결부(35ab)는 기판(21) 상의 모폴로지의 영향을 줄이기 위해, 하나의 발광셀의 제1 도전형 반도체층(23)의 가장자리들 중 오직 하나의 가장자리의 상부를 지날 수 있다. 즉, 본 실시예에 있어서, 각 발광셀의 제1 도전형 반도체층(23)은 네 개의 가장자리들을 가지며, 연결부(35ab)는 이 가장자리들 중 오직 하나의 가장자리 상부를 지나도록 형성될 수 있다. 연결부(35ab)가 전기적 연결에 불필요하게 셀 분리 영역(ISO)을 지나는 것을 방지하여 연결부(35ab)가 모폴로지의 영향으로 손상되는 것을 줄일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 연결부(35ab)의 형상은 다양하게 변형될 수 있다.
한편, 제1 패드 금속층(35a)은 발광셀들의 직렬 어레이의 끝단에 위치한 마지막 발광셀(C4) 상에 위치하고, 제2 패드 금속층(35b)은 첫단에 위치한 제1 발광셀(C1) 상에 위치한다. 제1 패드 금속층(35a)은 마지막 발광셀(C4)의 제2 도전형 반도체층(27) 상부 영역 내에 한정되어 위치할 수 있으며, 제2 패드 금속층(35b)은 제1 발광셀(C1)의 상부 영역 내에 한정되어 위치할 수 있다.
제1 패드 금속층(35a)은 마지막 발광셀(C4) 상에서 하부 절연층(33)의 제1 개구부(33a)를 통해 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)에 직접 접촉할 수 있다. 따라서, 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)에 오믹 콘택하는 오믹층을 포함할 수 있다.
한편, 제2 패드 금속층(35b)은 제1 발광셀(C1) 상에서 하부 절연층(33)의 제2 개구부(33b)를 통해 오믹 반사층(31)에 전기적으로 접속한다. 제2 패드 금속층(35b)은 오믹 반사층(31)에 직접 접촉할 수 있다.
상기 제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)은 동일 재료로 동일 공정에서 함께 형성될 수 있다. 예컨대, 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)은 접착층으로서 Ti, Cr, Ni 등을 포함할 수 있으며, 금속 반사층으로 Al을 포함할 수 있다. 나아가, 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)은 Sn과 같은 금속 원소의 확산을 방지하기 위한 확산 방지층 및 확산 방지층의 산화를 방지하기 위한 산화 방지층을 더 포함할 수 있다. 확산 방지층으로서는 예를 들어 Cr, Ti, Ni, Mo, TiW 또는 W 등이 사용될 수 있으며, 산화방지층으로서는 Au가 사용될 수 있다.
본 실시예에서 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)을 동일 공정에서 함께 형성함으로써 공정을 단순화할 수 있다.
도 2 및 도 4f를 참조하면, 제1 패드 금속층(35a), 제2 패드 금속층(35b), 및 연결부들(35ab)을 덮는 상부 절연층(37)이 형성된다. 상부 절연층(31)은 제1 패드 금속층(35a)을 노출시키는 개구부들(37a) 및 제2 패드 금속층(35b)을 노출시키는 개구부(37b)를 가진다. 상기 개구부들(37a, 37b)은 각각 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)의 영역들 상부에 한정되어 배치될 수 있다.
본 실시예에 있어서, 복수의 개구부들(37a)이 도시되어 있으나, 이에 한정되는 것은 아니며, 하나의 개구부(37a)가 사용될 수도 있다. 또한, 단일의 개구부(37b)가 도시되어 있으나, 복수의 개구부(37b)가 형성될 수도 있다.
한편, 상부 절연층(37)의 개구부(37b)는 하부 절연층(33)의 제2 개구부(33b)로부터 횡방향으로 이격되어 배치될 수 있다. 상부 절연층(37)의 개구부(37b)와 하부 절연층(33)의 제2 개구부(33b)를 서로 중첩하지 않도록 이격시킴으로써, 오믹 반사층(31)이 솔더 등에 의해 오염되는 것을 방지할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 하부 절연층(33)의 제2 개구부(33b)와 상부 절연층(37)의 개구부(37b)가 서로 중첩될 수도 있다.
한편, 상부 절연층(37)은 또한 기판(21)의 가장자리를 따라 하부 절연층(33)의 가장자리를 덮을 수 있으며, 기판(21)의 가장자리 근처의 일부 영역을 노출시킬 수 있다. 상부 절연층(37)의 가장자리는 연결부들(35ab)로부터 적어도 15um 이격되도록 형성될 수 있다.
상부 절연층(37)은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있으며, 나아가 분포 브래그 반사기로 형성될 수도 있다.
도 2 및 도 4g를 참조하면, 상부 절연층(37) 상에 제1 범프 패드(39a) 및 제2 범프 패드(39b)가 형성된다.
제1 범프 패드(39a)는 상부 절연층(37)의 개구부(37a)를 통해 제1 패드 금속층(35a)에 전기적으로 접속하고, 제2 범프 패드(39b)는 상부 절연층(37)의 개구부(37b)를 통해 제2 패드 금속층(35b)에 전기적으로 접속한다.
제1 및 제2 범프 패드(39a, 39b)는 도 1 내지 도 3을 참조하여 설명한 바와 같이 복수의 발광셀들에 걸쳐서 형성된다. 다만, 제1 및 제2 범프 패드(39a, 39b)와 연결부들(35ab)은 서로 중첩하지 않도록 횡방향으로 이격된다. 이에 따라, 연결부들(35ab)과 범프 패드들(39a, 39b) 사이의 전기적 단락을 방지할 수 있다. 나아가, 연결부들(35ab)과 범프 패드들(39a, 39b) 사이의 전위차에 의한 상부 절연층의 절연 파괴를 방지할 수 있다.
제1 및 제2 범프 패드들(39a, 39b)이 형성된 후, 기판(21)의 하면을 그라인딩 및/또는 래핑 공정을 통해 부분적으로 제거하여 기판(21) 두께를 감소시킬 수 있다. 이어서, 기판(21)을 개별 칩 단위로 분할함으로써 서로 분리된 발광 다이오드가 제공된다. 이때, 상기 기판(21)은 레이저 스크라이빙 기술을 이용하여 분리될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다. 이하에서는, 중복을 피하기 위해 본 실시예의 발광 다이오드에 대해 도 1의 실시예와 다른 점에 대해 상세히 설명하며, 동일한 내용에 대해서는 간략하게 설명하거나 설명을 생략하기로 한다.
도 5를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 플로팅 금속층(35c)이 더 배치된 것에 차이가 있다.
플로팅 금속층(35c)은 발광셀들(C1~C4) 사이의 셀 분리 영역(ISO) 상부를 덮을 수 있다. 또한, 플로팅 금속층(35c)은 이웃하는 발광셀들의 상부 영역을 부분적으로 덮을 수 있다. 따라서, 플로팅 금속층(35c)은 모폴로지의 변화가 심한 영역들 상에 형성된다. 플로팅 금속층(35c)은 연결부들(35ab)이 형성되지 않는 영역에 형성되어, 활성층(25)에서 생성된 광을 반사시킨다. 이에 따라, 발광 다이오드의 광 손실을 방지하여 발광 효율을 향상시킨다.
한편, 플로팅 금속층(35c)은 하부 절연층(33) 상에 위치하며, 연결부들(35ab)과 동일 레벨에 위치할 수 있다. 따라서, 플로팅 금속층(35c)은 제1 및 제2 패드 금속층들(35a, 35b) 및 연결부들(35ab)을 형성할 때, 이들과 동일한 재료를 이용하여 동일 공정에서 함께 형성될 수 있다.
플로팅 금속층(35c)은 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)로부터 절연된다. 플로팅 금속층(35c)은 또한, 오믹 반사층(31) 및 반도체 적층(30)으로부터 절연되며, 이에 따라, 전기적으로 플로팅된다.
한편, 플로팅 금속층(35c)은 적어도 부분적으로 제1 범프 패드(39a) 및/또는 제2 범프 패드(39b)와 중첩될 수 있다. 플로팅 금속층(35c)은 전기적으로 플로팅되기 때문에, 상부 절연층(37) 등에 크랙 등의 손상이 생겨 범프 패드들(39a, 39b)과 전기적으로 단락되어도 소자 불량을 초래하지 않는다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6을 참조하면, 본 실시예에 따른 발광 다이오드는 도 5를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제1 패드 금속층(135a), 제2 패드 금속층(135b) 및 플로팅 금속층(135c)의 형상이 도 5의 실시예의 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 플로팅 금속층(35c)의 형상과 다르다.
즉, 제1 패드 금속층(135a)은 제1 패드 금속층(35a)보다 제4 발광셀(C4)의 더 넓은 면적을 덮으며, 제2 패드 금속층(135b) 또한 제2 패드 금속층(35b)보다 제1 발광셀(C1)의 더 넓은 면적을 덮는다. 한편, 플로팅 금속층(135c)은 플로팅 금속층(35c)보다 더 넓은 면적을 가진다.
플로팅 금속층들(135c)은 제1 패드 금속층(135a), 제2 패드 금속층(135b) 및 연결부들(35ab)로부터 이격되며, 이들과 동일 레벨에 위치할 수 있다. 제1 패드 금속층(135a) 및 제2 패드 금속층(135b)과 플로팅 금속층(135c)의 면적을 증가시킴으로써, 활성층(25)에서 생성된 열을 더 신속하게 방출할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 7을 참조하면, 본 실시예에 따른 발광 다이오드는 도 6를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 도 6의 플로팅 금속층(135c)이 각각 복수의 영역들(35c, 135d)로 분리된 것에 차이가 있다.
도 7의 플로팅 금속층(35c)은 도 5를 참조하여 설명한 플로팅 금속층(35c)과 동일하게 셀 분리 영역(ISO) 근처에 형성되며, 플로팅 금속층(135d)은 발광셀 영역 상에 한정되어 배치된다. 플로팅 금속층(35c)은 셀 분리 영역(ISO) 및 발광셀 영역을 부분적으로 덮을 수 있다.
본 실시예에 있어서, 플로팅 금속층(35c)은 발광셀들의 측면으로 진행하는 광을 반사하여 광 추출 효율을 향상시키며, 플로팅 금속층(135d)은 열 방출을 돕는다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 8을 참조하면, 본 실시예에 따른 발광 다이오드는 도 5를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 7개의 셀을 포함하는 것에 차이가 있다. 7개의 발광셀들(C1~C7)이 연결부들(35ab)에 의해 서로 직렬 연결된다.
한편, 제1 범프 패드(39a)는 서로 연속된 제5 내지 제7 발광셀들(C5~C7) 상에 배치되고, 제2 범프 패드(39b)는 서로 연속된 제1 내지 제4 발광셀들(C1~C4) 상에 배치된다.
또한, 플로팅 금속층들(35c)이 서로 이웃하는 발광셀들 사이에 배치된다. 그러나 본 발명은 이에 한정되는 것은 아니며, 플로팅 금속층들(35c)은 앞서 도 6 및 도 7을 설명한 것과 같이 다양하게 변형될 수 있으며, 또한 생략될 수도 있다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 9를 참조하면, 본 실시예에 따른 발광 다이오드는 도 8을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 8개의 발광셀들(C1~C8)을 포함하는 것에 차이가 있다.
제1 범프 패드(39a)는 서로 연속된 제5 내지 제8 발광셀들(C5~C8) 상에 배치되고, 제2 범프 패드(39b)는 서로 연속된 제1 내지 제4 발광셀들(C1~C4) 상에 배치된다. 8개의 발광셀들을 배치함으로써 서로 동일한 크기의 발광셀들을 배치할 수 있으며, 제1 및 제2 범프 패드들(39a, 39b)을 대칭 구조로 배치할 수 있다.
한편, 도 9에 플로팅 금속층을 도시하지는 않았으나, 앞서 설명한 바와 같이, 다양한 플로팅 금속층(35c, 135c, 135d 등)이 채택될 수 있다.
도 10는 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 10를 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 12은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 13을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자 하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (21)

  1. 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들;
    각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층;
    상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들);
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층;
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층;
    상기 연결부(들), 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및
    상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되,
    상기 연결부(들)과 상기 제1 및 제2 범프 패드들은 서로 중첩하지 않도록 횡방향으로 이격되며,
    각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 적어도 하나의 일부와 중첩하고,
    상기 제1 및 제2 범프 패드들은 각각 적어도 두 개의 발광셀들 상부에 걸쳐서 배치된 발광 다이오드.
  2. 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들;
    각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층;
    상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들);
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층;
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층;
    상기 연결부(들), 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층;
    상기 하부 절연층 상에 배치되고, 상기 상부 절연층에 의해 덮이는 적어도 하나의 플로팅 금속층; 및
    상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되,
    상기 연결부(들)과 상기 제1 및 제2 범프 패드들은 서로 중첩하지 않도록 횡방향으로 이격되며,
    각각의 플로팅 금속층은 상기 제1 패드 금속층, 제2 패드 금속층 및 연결부(들)로부터 절연된 발광 다이오드.
  3. 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들;
    상기 발광셀들을 덮되, 각 발광셀 상에 복수의 개구부들을 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들);
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층;
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층;
    상기 연결부(들), 상기 제1 및 제2 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및
    상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하되,
    상기 연결부(들)은 상기 제1 및 제2 범프 패드들과 중첩하지 않도록 횡방향으로 서로 이격되며,
    각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 적어도 하나의 일부와 중첩하고,
    상기 제1 및 제2 범프 패드들은 각각 적어도 두 개의 발광셀들 상부에 걸쳐서 배치된 발광 다이오드.
  4. 청구항 2에 있어서,
    각각의 발광셀의 적어도 일부는 상기 제1 및 제2 범프 패드들 중 적어도 하나의 일부와 중첩하는 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 제1 및 제2 범프 패드들은 각각 적어도 두 개의 발광셀들 상부에 걸쳐서 배치된 발광 다이오드.
  6. 청구항 1 내지 3의 어느 한 항에 있어서,
    상기 제1 패드 금속층은 상기 마지막 발광셀의 상부 영역 내에 한정되어 배치되고, 상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치된 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 제1 및 제2 패드 금속층들은 상기 연결부(들)로부터 이격된 발광 다이오드.
  8. 청구항 1 내지 3의 어느 한 항에 있어서,
    상기 연결부들, 상기 제1 및 제2 패드 금속층은 동일재료로 형성되어 동일 레벨에 위치하는 발광 다이오드.
  9. 청구항 1 또는 2에 있어서,
    상기 오믹 반사층을 노출시키는 상기 하부 절연층의 개구부와 상기 제2 패드 금속층을 노출시키는 상기 상부 절연층의 개구부는 서로 중첩하지 않도록 횡방향으로 이격된 발광 다이오드.
  10. 청구항 1 내지 3의 어느 한 항에 있어서,
    적어도 하나의 발광셀은 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 베이 또는 관통홀을 가지고,
    상기 연결부는 상기 베이 또는 관통홀을 통해 상기 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 발광 다이오드.
  11. 청구항 1 내지 3의 어느 한 항에 있어서,
    상기 복수의 발광셀들이 배치된 기판을 더 포함하고,
    상기 상부 절연층은 상기 기판의 가장자리와 상기 발광셀들 사이의 영역을 덮되, 상기 상부 절연층의 가장자리로부터 상기 연결부까지의 거리는 15um 이상인 발광 다이오드.
  12. 청구항 1 또는 2에 있어서,
    상기 연결부(들)은 상기 하부 절연층의 개구부들을 통해 노출된 제1 도전형 반도체층 및 오믹 반사층에 직접 접촉하는 발광 다이오드.
  13. 청구항 3에 있어서,
    상기 하부 절연층 상에 배치되고, 상기 상부 절연층에 의해 덮이는 적어도 하나의 플로팅 금속층을 더 포함하되,
    각각의 플로팅 금속층은 상기 제1 패드 금속층, 제2 패드 금속층 및 연결부(들)로부터 절연된 발광 다이오드.
  14. 청구항 2 또는 13에 있어서,
    상기 적어도 하나의 플로팅 금속층은 상기 연결부, 제1 및 제2 패드 금속층과 동일 재료로 형성된 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 적어도 하나의 플로팅 금속층은 서로 이웃하는 두 개의 발광셀들 사이의 영역의 일부를 덮는 플로팅 금속층을 포함하는 발광 다이오드.
  16. 청구항 2 또는 13에 있어서,
    복수의 플로팅 금속층을 포함하되,
    복수의 플로팅 금속층 중 적어도 하나는 제2 패드 금속층과 동일한 형상을 가지는 발광 다이오드.
  17. 청구항 1 내지 3의 어느 한 항에 있어서,
    상기 복수의 발광셀들이 배치된 기판을 더 포함하는 발광 다이오드.
  18. 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 발광셀들;
    상기 발광셀들을 덮되, 각 발광셀 상에 복수의 개구부들을 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들);
    상기 하부 절연층 상에 배치되고, 상기 연결부(들)로부터 이격된 적어도 하나의 플로팅 금속층;
    상기 연결부(들) 및 상기 적어도 하나의 플로팅 금속층을 덮는 상부 절연층;
    상기 상부 절연층 상에 배치되고, 상기 복수의 발광셀들 중 하나의 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 범프 패드;
    상기 상부 절연층 상에 배치되고, 상기 복수의 발광셀들 중 다른 하나의 발광셀의 제2 도전형 반도체층에 전기적으로 접속하는 제2 범프 패드를 포함하되,
    상기 연결부(들)과 상기 제1 및 제2 범프 패드들은 서로 중첩하지 않도록 횡방향으로 이격되고,
    상기 적어도 하나의 플로팅 금속층은 상기 제1 및 제2 범프 패드들 중 하나와 적어도 부분적으로 중첩하는 플로팅 금속층을 포함하는 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 적어도 하나의 플로팅 금속층은 상기 발광셀들 사이의 영역의 일부를 덮는 플로팅 금속층을 포함하는 발광 다이오드.
  20. 청구항 18에 있어서,
    상기 적어도 하나의 플로팅 금속층은 상기 발광셀들 중 어느 하나의 발광셀 상에 한정되어 배치된 플로팅 금속층을 포함하는 발광 다이오드.
  21. 청구항 20에 있어서,
    상기 하부 절연층의 개구부를 통해 상기 발광셀들 중 하나의 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및
    상기 하부 절연층의 개구부를 통해 상기 발광셀들 중 다른 하나의 발광셀의 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드 금속층을 포함하고,
    상기 제1 패드 금속층 및 제2 패드 금속층은 각각 상기 제1 및 제2 범프 패드들과 적어도 부분적으로 중첩하며,
    상기 연결부(들)은 상기 제1 및 제2 패드 금속층들로부터 이격된 발광 다이오드.
KR1020170056959A 2017-05-04 2017-05-04 고 신뢰성의 발광 다이오드 KR102382037B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170056959A KR102382037B1 (ko) 2017-05-04 2017-05-04 고 신뢰성의 발광 다이오드
US15/971,931 US10580933B2 (en) 2017-05-04 2018-05-04 Highly reliable light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170056959A KR102382037B1 (ko) 2017-05-04 2017-05-04 고 신뢰성의 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20180122840A KR20180122840A (ko) 2018-11-14
KR102382037B1 true KR102382037B1 (ko) 2022-04-04

Family

ID=64013778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170056959A KR102382037B1 (ko) 2017-05-04 2017-05-04 고 신뢰성의 발광 다이오드

Country Status (2)

Country Link
US (1) US10580933B2 (ko)
KR (1) KR102382037B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
CA3127995A1 (en) * 2019-01-31 2020-08-06 Seoul Viosys Co., Ltd. Light-emitting diode
TW202127688A (zh) * 2019-12-31 2021-07-16 晶元光電股份有限公司 發光元件
CN113363366B (zh) 2020-03-06 2024-04-19 隆达电子股份有限公司 发光元件
WO2023164892A1 (en) * 2022-03-03 2023-09-07 Jade Bird Display (Shanghai) Company Micro led, micro led panneland micro led chip
CN115000270B (zh) * 2022-06-16 2023-12-01 惠州华星光电显示有限公司 光源模组及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101138952B1 (ko) * 2010-09-24 2012-04-25 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9318529B2 (en) * 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
CN104737310B (zh) * 2012-10-15 2017-09-01 首尔伟傲世有限公司 半导体装置及其制造方法
WO2015186972A1 (ko) * 2014-06-03 2015-12-10 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR102357188B1 (ko) * 2015-07-21 2022-01-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
US9929316B2 (en) * 2015-12-25 2018-03-27 Nichia Corporation Light emitting element

Also Published As

Publication number Publication date
US10580933B2 (en) 2020-03-03
US20180323236A1 (en) 2018-11-08
KR20180122840A (ko) 2018-11-14

Similar Documents

Publication Publication Date Title
CN110073505B (zh) 高可靠性发光二极管
KR102550007B1 (ko) 복수의 발광셀들을 가지는 발광 다이오드
KR102382037B1 (ko) 고 신뢰성의 발광 다이오드
US11515451B2 (en) Light emitting device
EP3490013B1 (en) Light-emitting diode including distributed bragg reflector
CN109643746B (zh) 芯片级封装发光二极管
US20230079200A1 (en) Light emitting device
KR102601419B1 (ko) 고 신뢰성 발광 다이오드
KR20200112410A (ko) 발광 다이오드
KR20180072279A (ko) 개선된 방열 성능을 가지는 발광 다이오드
KR102571402B1 (ko) 칩 스케일 패키지 발광 다이오드
KR102440223B1 (ko) 칩 스케일 패키지 발광 다이오드
KR20180104479A (ko) 고 신뢰성 발광 다이오드
KR20220018944A (ko) 복수개의 발광셀들을 갖는 발광 다이오드

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant