KR20220018944A - 복수개의 발광셀들을 갖는 발광 다이오드 - Google Patents

복수개의 발광셀들을 갖는 발광 다이오드 Download PDF

Info

Publication number
KR20220018944A
KR20220018944A KR1020210103559A KR20210103559A KR20220018944A KR 20220018944 A KR20220018944 A KR 20220018944A KR 1020210103559 A KR1020210103559 A KR 1020210103559A KR 20210103559 A KR20210103559 A KR 20210103559A KR 20220018944 A KR20220018944 A KR 20220018944A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
pad
pad metal
metal layer
Prior art date
Application number
KR1020210103559A
Other languages
English (en)
Inventor
오세희
우상원
임완태
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to PCT/KR2021/010461 priority Critical patent/WO2022031138A1/ko
Priority to CN202180059139.1A priority patent/CN116137933A/zh
Priority to EP21853239.8A priority patent/EP4187597A1/en
Priority to US18/040,904 priority patent/US20230317763A1/en
Publication of KR20220018944A publication Critical patent/KR20220018944A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

복수의 발광셀들을 가지는 발광 다이오드가 제공된다. 일 실시예에 따른 발광 다이오드는, 발광셀들 사이의 영역을 덮는 반사 금속층을 포함하는며, 이 반사 금속층은 이웃하는 발광셀들을 전기적으로 연결하는 연결부들 사이에 배치되며, 범프 패드로부터 전기적으로 절연된다.

Description

복수개의 발광셀들을 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING PLURALITY OF LIGHT EMITTING CELL}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 복수개의 발광셀들을 가지는 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 자동차 헤드 램프, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
발광 다이오드는 일반적으로 패키징 공정을 거쳐 패키지 형태로 사용된다. 그러나 최근, 발광 다이오드는 패키징 공정을 칩 레벨에서 수행하는 칩 스케일 패키지 형태의 발광 다이오드에 관한 연구가 진행중이다. 이러한 발광 다이오드는 그 크기가 일반 패키지에 비해 작고 패키징 공정을 별도로 수행하지 않기 때문에 공정을 더욱 단순화할 수 있어 시간 및 비용을 절약할 수 있다. 칩 스케일 패키지 형태의 발광 다이오드는 대체로 플립칩 형상의 전극 구조를 가지며, 범프 패드들을 이용하여 열을 방출할 수 있어 방열 특성이 우수하다. 더욱이, 플립칩 형상의 전극 구조는 반사 금속층을 이용하여 광을 반사시킴으로써 광 효율을 개선한다.
한편, 복수의 발광셀들을 직렬 연결한 발광 다이오드가 개발되고 있다. 이러한 발광 다이오드는 하나의 발광 다이오드를 고전압 저전류에서 동작할 수 있어 발광 다이오드의 드룹(droop) 현상을 완화할 수 있다.
다만, 복수의 발광셀들을 채택함에 따라 발광셀들 사이의 영역에서도 광을 반사시킬 수 있는 반사 구조가 요구된다.
또한, 복수의 발광셀들을 직렬 연결할 경우, 범프 패드들은 하나의 발광셀들에 전기적으로 접속되므로, 범프 패드들이 전기적으로 접속되지 않은 발광셀들에서 범프 패드를 통한 열 방출이 제한될 수 있다. 발광 다이오드의 방열 특성을 개선하기 위해 복수의 발광셀들에 걸쳐 범프 패드를 형성할 수 있지만, 범프 패드와 발광셀의 전극들 사이에 높은 전위차가 발생하여 절연 파괴나 전기적 단락에 의한 소자 불량이 초래될 수 있다.
나아가, 복수의 발광셀들을 직렬 연결하기 위해, 범프 패드들은 직렬 연결된 발광셀들의 양쪽 끝단에 전기적으로 접속된다. 발광 다이오드의 전기적 특성은 일반적으로 탐침(probe)들을 범프 패드들에 접속시킨 후 측정된다. 탐침의 신뢰성있는 접촉을 위해, 탐침이 범프 패드에 가압되며, 이에 따라, 범프 패드에 손상이 발생할 수 있다. 나아가, 범프 패드 아래의 절연층에 손상이 발생하고, 따라서, 범프 패드와 그 아래에 배치된 도전성 금속층 사이에 전기적 단락이 유발될 수 있다. 이러한 전기적 단락은 발광 다이오드의 고장을 초래한다.
또한, 도전성 금속층 상에 파티클과 같은 오염 물질이 발생하는 등의 이유에 의해 절연층이 손상된 경우, 범프 패드가 절연층을 통해 도전성 금속층에 전기적으로 단락되어 발광 다이오드의 고장을 초래할 수도 있다.
따라서, 높은 광 효율을 가지면서 전기적 특성을 안전하게 측정할 수 있으며, 높은 구동 전압하에서도 안전하게 작동할 수 있는 새로운 구조의 발광 다이오드가 요구된다.
본 발명이 해결하고자 하는 과제는, 직렬 연결된 복수의 발광셀들을 가지면서 높은 신뢰성을 갖는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 범프 패드를 통한 열 방출 성능을 향상시킨 칩 스케일 패키지 형태의 플립칩 구조 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 행렬로 배열된 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부들; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 하부 절연층 상에 배치되며, 상기 연결부들, 상기 제1 및 제2 패드 금속층들로부터 이격된 제3 패드 금속층들; 상기 연결부들 및 상기 제1 내지 제3 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하고, 상기 제3 패드 금속층들은 각각 이웃하는 발광셀들 사이의 셀 분리 영역을 덮으며, 이웃하는 발광셀들을 전기적으로 연결하는 연결부들 사이에 위치한다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 하나의 행 내에 배치된 복수의 발광셀들; 상기 발광셀들 상에 배치된 오믹 반사층들; 서로 이웃하는 발광셀들을 전기적으로 연결하는 연결부들; 상기 발광셀들 중 하나에 전기적으로 접속된 범프 패드; 및 서로 이웃하는 발광셀들 사이의 영역을 부분적으로 덮는 반사 금속층을 포함하고, 상기 연결부들은 상기 발광셀들의 양측 가장자리를 따라 배열되며, 상기 반사 금속층은 상기 범프 패드로부터 전기적으로 절연되며, 상기 발광셀들의 양측에 배치된 연결부들 사이에 위치한다.
본 발명의 실시예들에 따르면, 연결부들을 사이에 제3 패드 금속층을 배치함으로써 발광셀들 사이의 영역에서 광을 반사시켜 발광 다이오드의 광 효율을 개선할 수 있으며, 또한, 제3 패드 금속층을 전기적으로 플로팅시킴으로써 발광 다이오드의 전기적 신뢰성을 향상시킬 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2a는 도 1의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 2b는 도 1의 절취선 B-B'를 따라 취해진 개략적인 단면도이다.
도 2c는 도 1의 절취선 C-C'를 따라 취해진 개략적인 단면도이다.
도 2d는 도 1의 절취선 D-D'를 따라 취해진 개략적인 단면도이다.
도 3은 도 1의 발광 다이오드의 개략적인 회로도이다.
도 4a, 도 5a, 도 6a, 도 7a, 및 도 8a는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들이다.
도 4b, 도 5b, 도 6b, 도 7b, 및 도 8b는 각각 도 4a, 도 5a, 도 6a, 도 7a, 및 도 8a의 절취선 A-A'를 따라 취해진 개략적인 단면도들이다.
도 9는 본 발명의 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 10a는 도 9의 절취선 E-E'를 따라 취해진 개략적인 단면도이다.
도 10b는 도 9의 절취선 F-F'를 따라 취해진 개략적인 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 12a는 도 11의 절취선 G-G'를 따라 취해진 개략적인 단면도이다.
도 12b는 도 11의 절취선 H-H'를 따라 취해진 개략적인 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 행렬로 배열된 발광셀들; 각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층; 상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층; 상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부들; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층; 상기 하부 절연층 상에 배치되며, 상기 연결부들, 상기 제1 및 제2 패드 금속층들로부터 이격된 제3 패드 금속층들; 상기 연결부들 및 상기 제1 내지 제3 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하고, 상기 제3 패드 금속층들은 각각 이웃하는 발광셀들 사이의 셀 분리 영역을 덮으며, 이웃하는 발광셀들을 전기적으로 연결하는 연결부들 사이에 위치한다.
상기 제3 패드 금속층들은 상기 제1 및 제2 범프 패드들과 중첩하지 않도록 상기 제1 및 제2 범프 패드들로부터 횡방향으로 이격될 수 있다.
나아가, 상기 제3 패드 금속층들은 상기 이웃하는 발광셀들 상부의 오믹 반사층들과 부분적으로 중첩할 수 있다.
상기 발광 다이오드는 상기 제1 발광셀 및 마지막 발광셀 이외의 다른 발광셀들 상에 각각 배치된 제3 범프 패드들을 더 포함할 수 있다.
상기 제3 패드 금속층들은 상기 제3 범프 패드들과 중첩하지 않도록 상기 제3 범프 패드들로부터 횡방향으로 이격될 수 있다.
일 실시예에 있어서, 상기 제3 패드 금속층들은 각각 하나의 행 내의 모든 발광셀들에 걸쳐 배치될 수 있으며, 상기 제3 범프 패드들은 각각 상기 제3 패드 금속층들 중 하나와 중첩할 수 있다.
일 실시예에 있어서, 상기 제3 범프 패드들은 상기 제3 패드 금속층으로부터 전기적으로 절연될 수 있다. 다른 실시예에 있어서, 상기 제3 범프 패드들은 상기 제3 패드 금속층들에 접속될 수 있다.
상기 제3 패드 금속층들은 각각 하나의 행 내의 모든 발광셀들에 걸쳐 배치될 수 있으며, 상기 제1 및 제2 범프 패드들은 각각 하나의 행 내의 모든 발광셀들에 걸쳐 배치될 수 있다.
상기 제1 및 제2 범프 패드들은 각각 상기 제3 패드 금속층들과 중첩할 수 있으며, 상기 마지막 발광셀 상부에서 상기 제1 범프 패드가 상기 제3 패드 금속층과 중첩하는 영역은 이웃하는 다른 발광셀 상부에서 상기 제1 범프 패드가 상기 제3 패드 금속층과 중첩하는 영역보다 작을 수 있고, 상기 제1 발광셀 상부에서 상기 제2 범프 패드가 상기 제3 패드 금속층과 중첩하는 영역은 이웃하는 다른 발광셀 상부에서 상기 제2 범프 패드가 상기 제3 패드 금속층과 중첩하는 영역보다 작을 수 있다.
상기 제1 패드 금속층은 상기 마지막 발광셀의 상부 영역 내에 한정되어 배치될 수 있으며, 상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치될 수 있다.
상기 발광셀들은 상기 제1 도전형 반도체층 상에 배치된 메사를 포함할 수 있으며, 상기 메사는 상기 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제1 패드 금속층은 상기 마지막 발광셀의 메사의 측면 일부를 덮을 수 있다.
일 실시예에 있어서, 상기 제2 패드 금속층은 상기 제1 발광셀 상의 오믹 반사층의 상부 영역 내에 배치될 수 있다.
다른 실시예에 있어서, 상기 제2 패드 금속층은 상기 제1 발광셀의 메사의 측면 일부를 덮을 수 있다.
상기 발광셀들 중 하나의 행 내에서 서로 이웃하는 발광셀들은 각 발광셀의 양측 가장자리 근처에 배치된 2개의 연결부들에 의해 서로 전기적으로 연결될 수 있다.
서로 다른 행들 내의 발광셀들은 하나의 연결부에 의해 서로 전기적으로 연결될 수 있다.
상기 오믹 콘택층을 노출시키는 상기 하부 절연층의 개구부와 상기 제2 패드 금속층을 노출시키는 상기 상부 절연층의 개구부는 서로 중첩하지 않도록 횡방향으로 이격될 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 하나의 행 내에 배치된 복수의 발광셀들; 상기 발광셀들 상에 배치된 오믹 반사층들; 서로 이웃하는 발광셀들을 전기적으로 연결하는 연결부들; 상기 발광셀들 중 하나에 전기적으로 접속된 범프 패드; 및 서로 이웃하는 발광셀들 사이의 영역을 부분적으로 덮는 반사 금속층을 포함하고, 상기 연결부들은 상기 발광셀들의 양측 가장자리를 따라 배열되며, 상기 반사 금속층은 상기 범프 패드로부터 전기적으로 절연되며, 상기 발광셀들의 양측에 배치된 연결부들 사이에 위치한다.
상기 반사 금속층은 서로 이웃하는 발광셀들 상의 오믹 반사층들과 부분적으로 중첩할 수 있다.
일 실시예에 있어서, 상기 반사 금속층은 상기 범프 패드와 중첩하지 않도록 상기 범프 패드로부터 횡방향으로 이격될 수 있다.
다른 실시예에 있어서, 상기 반사 금속층은 상기 범프 패드와 중첩할 수 있으며, 상기 범프 패드가 전기적으로 연결된 발광셀 상에서 상기 범프 패드와 상기 반사 금속층이 중첩하는 영역은 다른 발광셀 상에서 상기 범프 패드와 상기 반사 금속층이 중첩하는 영역보다 작다.
이하 도면을 참조하여 본 발명의 실시예들에 대해 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2a는 도 1의 절취선 A-A'를 따라 취해진 개략적인 단면도이며, 도 2b는 도 1의 절취선 B-B'를 따라 취해진 개략적인 단면도이고, 도 2c는 도 1의 절취선 C-C'를 따라 취해진 개략적인 단면도이며, 도 2d는 도 1의 절취선 D-D'를 따라 취해진 개략적인 단면도이다.
도 1, 도 2a, 도 2b, 도 2c, 및 도 2d를 참조하면, 상기 발광 다이오드는 기판(21), 복수의 발광셀들(C1~C6), 오믹 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층들(35c), 연결부들(35ab), 상부 절연층(37), 제1 범프 패드(39a), 제2 범프 패드(39b), 및 더미 범프들(39c)를 포함한다. 발광셀들(C1~C6)은 각각 제1 도전형 반도체층(23), 활성층(25), 및 제2 도전형 반도체층(27)을 포함한다.
기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(21)은 도 1의 평면도에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
복수의 발광셀들(C1~C6)은 기판(21) 상에서 서로 이격되어 배치된다. 발광셀들(C1~C6)은 매트릭스 형상으로 배열될 수 있다. 본 실시예에서 6개의 발광셀들(C1~C6)이 도시되지만, 발광셀들의 개수는 조절될 수 있다.
발광셀들(C1~C6)은 각각 제1 도전형 반도체층(23)을 포함한다. 제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층으로, 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층(23) 상에 활성층(25) 및 제2 도전형 반도체층(27)이 배치된다. 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 배치된다. 활성층(25) 및 제2 도전형 반도체층(27)은 제1 도전형 반도체층(23)보다 작은 면적을 가질 수 있다. 활성층(25) 및 제2 도전형 반도체층(27)은 메사 식각에 의해 메사 형태로 제1 도전형 반도체층(23) 상에 위치할 수 있다.
발광셀들(C1~C6)의 가장자리들 중 기판(21)의 가장자리에 인접한 가장자리들에서, 제1 도전형 반도체층(23)의 가장자리와 메사, 예컨대 활성층(25) 및 제2 도전형 반도체층(27)의 가장자리들은 서로 이격될 수 있다. 즉, 제1 도전형 반도체층(23)의 상면 일부가 메사의 외부에 노출된다. 활성층(25)은 제1 도전형 반도체층(23)보다 기판(21)의 가장자리로부터 멀리 이격되며, 따라서, 레이저에 의한 기판 분리 공정에서 활성층(25)이 손상되는 것을 방지할 수 있다. 나아가, 메사의 외부에 노출된 제1 도전형 반도체층(23)에 후술하는 콘택 영역이 형성될 수 있다.
발광셀들(C1~C6) 각각의 발광 면적은 실질적으로 동일할 수 있다. 더욱이, 발광셀들(C1~C6)은 서로 대체로 유사한 형상을 가질 수 있다. 따라서, 발광셀들(C1~C6)은 서로 실질적으로 동일한 전류 밀도하에서 구동될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 발광셀들(C1~C6)은 서로 다른 발광 면적을 가질 수 있으며, 서로 다른 형상을 가질 수도 있다.
활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
오믹 반사층(31)은 제2 도전형 반도체층(27) 상에 배치되며, 제2 도전형 반도체층(27)에 전기적으로 접속한다. 오믹 반사층(31)은 제2 도전형 반도체층(27)의 상부 영역에서 제2 도전형 반도체층(27)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 오믹 반사층(31)은 제2 도전형 반도체층(27) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다. 오믹 반사층(31)의 가장자리는 제2 도전형 반도체층(27)의 가장자리보다 셀 영역 내측에 배치될 수 있다.
오믹 반사층(31)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 오믹 반사층(31)으로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예를 들어, 오믹 반사층(31)은 단일 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 오믹층과 반사층을 포함할 수도 있다. 오믹층으로는 Ni과 같은 금속층 또는 ITO와 같은 투명 산화물층이 사용될 수 있으며, 반사층으로는 Ag 또는 Al과 같이 반사율이 높은 금속층이 사용될 수 있다.
하부 절연층(33)은 발광셀들(C1~C6) 및 오믹 반사층(31)을 덮는다. 하부 절연층(33)은 발광셀들(C1~C6)의 상면 뿐만 아니라 그 둘레를 따라 발광셀들(C1~C6)의 측면을 덮을 수 있으며, 발광셀들(C1~C6) 주위의 기판(21)을 부분적으로 덮을 수 있다. 하부 절연층(33)은 특히 발광셀들(C1~C6) 사이의 셀 분리 영역을 덮는다.
한편, 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 제1 개구부들(33a) 및 오믹 반사층들(31)을 노출시키는 제2 개구부들(33b)를 가진다. 제1 개구부들(33a)은 발광셀들(C1~C6) 각각의 양측에서 메사 주위에 노출된 제1 도전형 반도체층을 노출시킨다.
제2 개구부들(33b)은 오믹 반사층들(31) 상에 위치한다. 도 1에 도시한 바와 같이, 제1 발광셀(C1) 이외의 나머지 발광셀들(C2~C6) 상의 제2 개구부들(33b)은 각 발광셀의 양측에서 제1 개구부들(33a)에 인접하여 메사 상부에 형성된다. 특히, 제1 발광셀(C1) 이외의 나머지 발광셀들(C2~C6) 상의 제2 개구부들(33b)은 인접한 발광셀 상의 제1 개구부들(33a) 근처에 배치될 수 있다. 한편, 제1 발광셀(C1) 상의 제2 개구부들(33b)은 제1 발광셀(C1) 상의 제1 개구부들(33a) 사이에 배치될 수 있다. 제2 개구부들(33b)의 위치 및 형상은 발광셀들(C1~C6)의 배치 및 전기적 연결을 위해 다양하게 변형될 수 있다.
제1 개구부들(33a)은 제2 개구부들(33a)에 비해 상대적으로 기다른 형상을 가질 수 있으며, 각 발광셀 상의 제1 개구부들(33a)은 서로 평행할 수 있다. 제1 개구부들(33a)은 서로 대체로 동일한 크기를 가질 수 있다. 제1 발광셀(C1) 이외의 나머지 발광셀들(C2~C6) 상의 제2 개구부들(33b)도 서로 대체로 동일한 크기를 가질 수 있다.
하부 절연층(33)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 하부 절연층(33)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, SiO2막, TiO2막, ZrO2막, MgF2막, 또는 Nb2O5막 등에서 굴절률이 서로 다른 층들을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다. 또한, 하부 절연층(33)의 모든 부분이 동일한 적층 구조일 수 있으나, 이에 한정되는 것은 아니며, 특정 부분은 다른 부분에 비해 더 많은 적층들을 포함할 수 있다. 특히, 오믹 반사층(31) 상부의 하부 절연층(33)에 비해 오믹 반사층(31) 주위의 하부 절연층(33)이 더 두꺼울 수도 있다.
제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층(35c) 및 연결부들(35ab)은 상기 하부 절연층(33) 상에 배치된다. 제2 패드 금속층(35b)은 제1 발광셀(C1) 상부에 위치하며, 제1 패드 금속층(35b)은 마지막 발광셀, 즉 제6 발광셀(C6) 상부에 위치한다. 한편, 연결부들(35ab)은 이웃하는 두 개의 발광셀들 상부에 걸쳐서 위치하며, 발광셀들(C1~C6)을 전기적으로 직렬 연결한다. 이에 따라, 도 3에 도시한 바와 같이, 연결부들(35ab)에 의해 도 1의 6개의 발광셀들(C1~C6)이 직렬 연결되어 직렬 어레이가 형성된다. 여기서, 제1 발광셀(C1)은 직렬 어레이의 첫단에 위치하며, 마지막 발광셀인 제6 발광셀(C6)은 직렬 어레이의 끝단에 위치한다.
다시 도 1을 참조하면, 제1 패드 금속층(35a)은 마지막 발광셀(C6)의 상부에 배치될 수 있다. 특히, 제1 패드 금속층(35a)은 마지막 발광셀(C6)의 제1 도전형 반도체층(23)의 상부 영역 내에 한정되어 위치할 수 있다. 제1 패드 금속층(35a)은 하부 절연층(33)의 제1 개구부들(33a)을 통해 마지막 발광셀(C6)의 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 패드 금속층(35a)은 제1 개구부들(33a)을 통해 직접 제1 도전형 반도체층(23)에 접촉할 수 있다.
제1 패드 금속층(35a)이 이웃하는 발광셀, 예를 들어 제5 발광셀(C5)의 상부 영역, 나아가, 제4 발광셀(C4)의 상부 영역으로 연장할 경우, 고전압 구동시, 제4 및 제5 발광셀의 오믹 반사층들(31)과 제1 패드 금속층(35a) 사이에 고전압이 인가되고, 이에 따라, 하부 절연층(33)이 절연파괴될 수 있으며, 또한, 핀홀 등의 결함을 통해 전기적 단락이 유발될 수 있다. 따라서, 제1 패드 금속층(35a)은 제6 발광셀(C6) 영역 내에 한정되는 것이 발광 다이오드의 신뢰성을 향상시킨다.
또한, 제2 패드 금속층(35b)은 제1 발광셀(C1)의 상부 영역 내에, 나아가, 제1 발광셀(C1)의 제2 도전형 반도체층(27)의 상부 영역 내에 한정되어 위치할 수 있다. 제2 패드 금속층(35b)은 하부 절연층(33)의 제2 개구부(33b)를 통해 제1 발광셀(C1) 상의 오믹 반사층(31)에 전기적으로 접속한다. 제2 패드 금속층(35b)은 제2 개구부(33b)를 통해 오믹 반사층(31)에 직접 접촉할 수 있다. 본 실시예에서, 2개의 제2 패드 금속층들(35b)이 서로 이격되어 각각 제2 개구부들(33b)을 통해 오믹 반사층(31)에 접속된 것을 도시하지만, 반드시 이에 한정되는 것은 아니다.
제2 패드 금속층(35b)이 이웃하는 발광셀, 예를 들어 제2 발광셀(C2)의 상부 영역, 나아가, 제3 발광셀(C3)의 상부 영역으로 연장할 경우, 고전압 구동시, 제2 및 제3 발광셀의 오믹 반사층들(31)과 제2 패드 금속층(35b) 사이에 고전압이 인가되고, 이에 따라, 하부 절연층(33)이 절연파괴될 수 있으며, 또한, 핀홀 등의 결함을 통해 전기적 단락이 유발될 수 있다. 따라서, 제2 패드 금속층(35b)은 제1 발광셀(C1) 영역 내에 한정되는 것이 발광 다이오드의 신뢰성을 향상시킨다.
한편, 연결부들(35ab)은 서로 이웃하는 발광셀들을 전기적으로 연결한다. 각 연결부(35ab)는 하나의 발광셀의 제1 도전형 반도체층(23)에 전기적으로 접속함과 아울러, 이웃하는 발광셀의 오믹 반사층(31), 따라서, 제2 도전형 반도체층(27)에 전기적으로 접속하여 이들 발광셀들을 직렬 연결한다. 구체적으로, 연결부들(35ab)은 각각 하부 절연층(33)의 제1 개구부(33a)를 통해 노출된 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있으며, 제2 개구부(33b)를 통해 노출된 오믹 반사층(31)에 전기적으로 접속할 수 있다. 나아가, 연결부들(35ab)은 제1 도전형 반도체층(23) 및 오믹 반사층(31)에 직접 접촉할 수도 있다.
하나의 행 내에서 이웃하는 발광셀들은 두 개의 연결부들(35ab)에 의해 서로 전기적으로 연결될 수 있다. 두 개의 연결부들(35ab)은 발광셀들의 양측에 배치될 수 있으며, 각각 이웃하는 제1 개구부(33a)와 제2 개구부(33b)를 덮을 수 있다. 연결부들(35ab)은 하나의 행에 배열된 발광셀들(C1~C3, 또는 C4~C6)의 중앙을 가로지르는 면에 대해 대칭으로 배열될 수 있다. 두 개의 연결부들(35ab)을 이용하여 이웃하는 발광셀들을 전기적으로 연결함으로써 전기적 연결의 신뢰성을 향상시킬 수 있으며, 나아가, 전류 분산 성능을 개선할 수 있다.
한편, 행과 행 사이의 전기적 연결은 하나의 연결부(35ab)에 의해 수행될 수 있다. 예를 들어, 제3 발광셀(C3)과 제4 발광셀(C4)은 하나의 연결부(35ab)에 의해 서로 연결될 수 있다.
제3 패드 금속층(53c)은 제1 및 제2 패드 금속층(53a, 53b) 및 연결부들(53ab)과 달리 발광셀들(C1~C6) 및 오믹 반사층(31)으로부터 상기 하부 절연층(33)에 의해 절연된다. 또한, 제3 패드 금속층은 제1 및 제2 패드 금속층(53a, 53b) 및 연결부들(53ab)로부터 이격된다. 제3 패드 금속층(53c)은 전기적으로 플로팅된다. 즉, 제3 패드 금속층(53c)은 발광 다이오드(100) 내의 도전 요소로부터 절연된다.
제3 패드 금속층(53c)은 이웃하는 발광셀들 사이에 배치된다. 제3 패드 금속층(53c)은 이웃하는 발광셀들을 전기적으로 연결하는 두 개의 연결부들(53ab) 사이에 위치하며, 이웃하는 발광셀들 사이의 셀 분리 영역을 덮는다. 제3 패드 금속층(53c)은 이웃하는 발광셀들 상의 오믹 반사층들(31)을 부분적으로 덮을 수 있다. 제3 패드 금속층(53c)은 셀 분리 영역을 따라 기다란 형상을 가질 수 있다. 예를 들어, 제3 패드 금속층(53c)은 이웃하는 발광셀들 사이의 분리 영역의 길이의 1/2을을 초과하는 길이를 가질 수 있다. 본 실시예에 있어서, 제3 패드 금속층(53c)이 각 행 내에서 이웃하는 발광셀들 사이에 배치된 것으로 도시 및 설명하지만, 이웃하는 행들 사이에서 이웃하는 발광셀들 사이에도 배치될 수 있다.
제3 패드 금속층(53c)은 이웃하는 발광셀들 사이의 영역으로 방출되는 광을 반사하여 발광 다이오드의 광 효율을 개선한다. 나아가, 제3 패드 금속층들(53c)을 전기적으로 플로팅시킴으로써, 제3 패드 금속층(53c)을 채택함으로써 발생할 수 있는 전기적 단락 문제를 해결할 수 있다.
제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층(35c) 및 연결부들(35ab)은 하부 절연층(33)이 형성된 후에 동일 공정에서 동일 재료로 함께 형성될 수 있으며, 따라서 동일 레벨에 위치할 수 있다. 그러나 본 발명은 이에 반드시 한정되는 것은 아니며, 제3 패드 금속층(53c)은 제1 및 제2 패드 금속층(53a, 53b) 또는 연결부들(35ab)과 다른 재료로 다른 공정에 의해 형성될 수도 있다. 또한, 반드시 이에 한정되는 것은 아니나, 제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층(35c) 및 연결부들(35ab)은 각각 하부 절연층(33) 상에 위치하는 부분을 포함할 수 있다. 특히, 제3 패드 금속층(35c)은 모두 하부 절연층(33) 상에 위치하여 발광셀들 및 오믹 반사층(31)으로부터 이격된다.
한편, 제1, 제2, 및 제3 패드 금속층(35a, 35b, 35c) 및 연결부(35ab)는 Al, Ag, Au, Pt, Ni 등과 같은 반사층을 포함할 수 있으며, 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다.
상부 절연층(37)은 제1, 제2 및 제3 패드 금속층(35a, 35b, 35c)과 연결부들(35ab)을 덮는다. 또한, 상부 절연층(37)은 발광셀들(C1~C6) 둘레를 따라 하부 절연층(33)을 덮을 수 있다.
상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가진다. 제1 개구부(37a) 및 제2 개구부(37b)는 각각 마지막 발광셀(C6)과 제1 발광셀(C1) 상부 영역에 배치된다. 이들 제1 및 제2 개구부들(37a, 37b)을 제외하면 발광셀들(C1~C6)의 다른 영역들은 모두 상부 절연층(37)으로 덮일 수 있다. 따라서, 연결부들(35ab) 및 제3 패드 금속층들(35c)의 상면 및 측면은 모두 상부 절연층(37)으로 덮여 밀봉될 수 있다.
한편, 일 실시예에 있어서, 도 1에 도시한 바와 같이, 상부 절연층(37)의 제2 개구부(37b)는 하부 절연층(33)의 제2 개구부(33b)와 중첩하지 않도록 횡방향으로 이격되어 배치될 수 있다. 이에 따라, 상부 절연층(37)의 제2 개구부(37b)를 통해 솔더가 침투하더라도 하부 절연층(33)의 제2 개구부(33b)로 솔더가 확산되는 것을 방지할 수 있어, 솔더에 의한 오믹 반사층(31)의 오염을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 상부 절연층(37)의 제2 개구부(37b)가 하부 절연층(33)의 제2 개구부(33b)와 중첩하도록 배치될 수도 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, SiO2막, TiO2막, ZrO2막, MgF2막, 또는 Nb2O5막 등에서 굴절률이 서로 다른 층들을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
제1 범프 패드(39a), 제2 범프 패드(39b), 및 제3 범프 패드들(39c)은 상부 절연층(37) 상에 배치된다. 제1 범프 패드(39a)는 마지막 발광셀, 즉 제6 발광셀(C6) 상에 배치되고, 제2 범프 패드(39b)는 제1 발광셀(C1) 상에 배치되며, 제3 범프 패드들(39c)은 각각 중간 발광셀들, 예컨대 제2 내지 제5 발광셀들(C2~C5) 상에 배치된다.
제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접속할 수 있다. 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부들(37a)을 모두 덮어 밀봉할 수 있다. 제1 범프 패드(39a)는 제6 발광셀(C6)의 상부 영역 내에 배치되며, 또한, 제3 패드 금속층(35c)과 중첩하지 않도록 제3 패드 금속층(35c)으로부터 횡방향으로 이격된다. 나아가, 제1 범프 패드(39a)는 연결부들(35ab)로부터 횡방향으로 이격될 수 있다.
제2 범프 패드(39b)는 제2 개구부(37b)를 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접속한다. 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부(37b)를 모두 덮어 밀봉할 수 있다. 제2 범프 패드(39b)는 제1 발광셀(C1)의 상부 영역 내에 배치되며, 제3 패드 금속층(35c)과 중첩하지 않도록 제3 패드 금속층(35c)으로부터 횡방향으로 이격된다. 나아가, 제2 범프 패드(39b)는 연결부들(35ab)로부터 횡방향으로 이격될 수 있다.
제1 범프 패드(39a) 및 제2 범프 패드(39b)는 발광 다이오드를 서브마운트나 인쇄회로보드 등에 실장할 때 본딩되는 부분들로서 본딩에 적합한 재료로 형성된다. 예를 들어, 제1 및 제2 범프 패드들(39a, 39b)은 Au층 또는 AuSn층을 포함할 수 있다.
제3 범프 패드들(39c)은 발광 다이오드의 안정적인 실장을 위해 제2 내지 제5 발광셀들(C2~C5) 상에 배치될 수 있다. 나아가, 제3 범프 패드들(39c)은 제2 내지 제5 발광셀들(C2~C5)에서 생성된 열을 방출할 수 있다. 제3 범프 패드들(39c)은 제1 및 제2 범프 패드들(39a, 39b)과 함께 동일한 재료로 형성될 수 있다.
제3 범프 패드들(39c)은 제1 및 제2 범프 패드들(39a, 39b)로부터 전기적으로 절연될 수 있다. 제3 범프 패드들(39c)은 각각 제2 내지 제5 발광셀들(C2~C5)의 상부 영역 내에 배치될 수 있으며, 제3 패드 금속층들(35c)로부터 횡방향으로 이격될 수 있다. 나아가, 제3 범프 패드들(39c)은 연결부들(35ab)과 중첩하지 않도록 연결부들(35ab)로부터 횡방향으로 이격될 수 있다. 따라서, 제3 범프 패드들(39c)이 연결부들(35ab)과 전기적으로 단락되는 것을 방지할 수 있다.
본 실시예에 따르면, 전기적 연결에 기여하지 않는 제3 패드 금속층들(53c)을 채택함으로써 전기적 단락을 발생시키지 않으면서 광 효율을 개선할 수 있는 ㅂ발광 다이오드를 제공할 수 있다. 나아가, 제1 및 제2 범프 패드들(39a, 39b)이 연결부들(35ab) 및 제3 패드 금속층들(35c)로부터 횡방향으로 이격됨으로써 전기적 신뢰성이 더욱 향상된다.
또한, 제2 내지 제5 발광셀들(C2~C5) 상에 제3 범프 패드들(39c)을 배치함으로써 발광셀들(C2~C5)에서 생성된 열을 제3 범프 패드들(39c)을 이용하여 방출할 수 있어 발광 다이오드(100)의 방열 성능을 향상시킬 수 있다.
본 실시예에서 6개의 발광셀들(C1~C6)을 갖는 발광 다이오드(100)에 대해 설명하였지만, 발광셀들의 개수는 더 많을 수도 있고 더 적을 수도 있다.
발광 다이오드의 구조에 대해 위에서 상세하게 설명하였으며, 이하에서 설명되는 발광 다이오드 제조 방법을 통해 더욱 명확하게 이해될 것이다.
도 4a, 도 5a, 도 6a, 도 7a, 및 도 8a는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들이고, 도 4b, 도 5b, 도 6b, 도 7b, 및 도 8b는 각각 도 4a, 도 5a, 도 6a, 도 7a, 및 도 8a의 절취선 A-A'를 따라 취해진 개략적인 단면도들이다.
우선, 도 4a 및 도 4b를 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층이 성장된다. 상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판으로서, 예컨대 사파이어 기판, 탄화실리콘 기판, 질화갈륨(GaN) 기판, 스피넬 기판 등일 수 있다. 특히, 상기 기판은 패터닝된 사파이어 기판과 같이 패터닝된 기판일 수 있다.
제1 도전형 반도체층(23)은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 또한, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 그 조성원소가 선택될 수 있으며, 예컨대 AlGaN, GaN 또는 InGaN을 포함할 수 있다.
이어서, 반도체 적층을 패터닝하여 복수의 발광셀들(C1~C6)이 형성된다. 예컨대, 제1 도전형 반도체층(23)의 상면을 노출시키기 위한 메사 형성 공정 및 셀 분리 영역을 형성하기 위한 셀 분리 공정이 사진 및 식각 공정을 이용하여 수행될 수 있다. 발광셀들(C1~C6)은 셀 분리 영역에 의해 서로 이격되며, 기판(21) 상에 매트릭스 형태로 배열될 수 있다.
메사 식각 공정에 의해 각 발광셀들의 제1 도전형 반도체층(23)의 상면이 노출된다. 제1 도전형 반도체층(23)의 상면은 메사의 둘레를 따라 노출될 수 있다. 메사의 양측에 상대적으로 넓게 제1 도전형 반도체층(23)을 노출시키도록 메사는 대체로 T 형상으로 형성될 수 있다.
한편, 각 발광셀(C1~C6) 상에 오믹 반사층(31)이 형성된다. 오믹 반사층(31)은 예를 들어, 리프트 오프 기술을 이용하여 형성될 수 있다. 오믹 반사층(31)은 단일층 또는 다중층으로 형성될 수 있으며, 예컨대 오믹층 및 반사층을 포함할 수 있다. 이들 층들은 예를 들어, 전자-빔 증발법을 이용하여 형성될 수 있다. 오믹 반사층(31)을 형성하기 전에 오믹 반사층(31)이 형성될 영역에 개구부를 가지는 예비 절연층(도시하지 않음)이 먼저 형성될 수도 있다.
본 실시예에 있어서, 발광셀들(C1~C6)이 형성된 후에 오믹 반사층(31)이 형성되는 것으로 설명하지만, 이에 한정되는 것은 아니다. 예를 들어, 오믹 반사층(31)이 먼저 형성되고, 발광셀들(C1~C6)이 형성될 수도 있으며, 또한, 오믹 반사층(31)을 위한 금속층이 반도체 적층 상에 증착된 후, 금속층과 반도체 적층이 함께 패터닝되어 오믹 반사층(31) 및 발광셀들(C1~C6)이 함께 형성될 수도 있다.
도 5a 및 도 5b를 참조하면, 오믹 반사층(31) 및 발광셀들(C1~C6)을 덮는 하부 절연층(33)이 형성된다. 하부 절연층(33)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 하부 절연층(33)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가, 하부 절연층(33)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)로 형성될 수 있다. 예컨대, SiO2/TiO2, SiO2/Nb2O5, SiO2/ZrO2나 MgF2/TiO2 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다. 앞서 설명한 예비 절연층(도시하지 않음)은 하부 절연층(33)과 통합될 수 있다. 따라서, 오믹 반사층(31) 주위에 형성된 예비 절연층에 기인하여, 하부 절연층(33)의 두께가 위치에 따라 다를 수 있다. 즉, 오믹 반사층(31) 상의 하부 절연층(33)이 오믹 반사층(31) 주위의 하부 절연층(33)보다 얇을 수 있다.
하부 절연층(33)은 사진 및 식각 공정을 통해 패터닝될 수 있으며, 이에 따라, 제1 도전형 반도체층(23)을 노출시키는 제1 개구부들(33a) 및 오믹 반사층(31)을 노출시키는 제2 개구부들(33b)이 형성될 수 있다. 제1 개구부들(33a)은 메사 주위에서 제1 도전형 반도체층(23)을 노출시킬 수 있으며, 제2 개구부들(33b)은 각 발광셀 상에서 오믹 반사층(31)을 노출시킬 수 있다.
도 6a 및 도 6b를 참조하면, 하부 절연층(33) 상에 제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층(35c), 및 연결부들(35ab)이 형성된다.
연결부들(35ab)은 제1 발광셀(C1) 내지 제6 발광셀(C6)을 전기적으로 연결하여 발광셀들(C1~C6)의 직렬 어레이를 형성한다. 제1 발광셀(C1)은 직렬 어레이의 첫단에 위치하며, 제6 발광셀(C6)은 직렬 어레이의 끝단에 위치한다.
연결부들(35ab)은 각각 하나의 발광셀의 제1 도전형 반도체층(23)과 그것에 이웃하는 발광셀의 제2 도전형 반도체층(27)을 전기적으로 연결한다. 하나의 행 내에서 이웃하는 발광셀들, 예를 들어, 제1 내지 제3 발광셀들(C1~C3) 또는 제4 내지 제6 발광셀들(C4~C6)은 각각 두 개의 연결부들(35ab)에 의해 서로 전기적으로 연결될 수 있다. 또한, 이웃하는 행들 사이의 이웃하는 발광셀들, 예를 들어, 제3 발광셀(C3)과 제4 발광셀(C4)은 하나의 연결부(35ab)에 의해 서로 전기적으로 연결될 수 있다.
연결부들(35ab)은 발광셀들(C1~C6) 각각의 양측 근처에 배치될 수 있으며, 이웃하는 발광셀들을 연결하기 위해 셀 분리 영역을 지난다. 연결부들(35ab)은 하부 절연층의 제1 개구부들(33a) 및 제2 개구부들(33b)을 통해 제1 도전형 반도체층(23) 및 오믹 반사층(31)에 전기적으로 접속될 수 있다.
한편, 제1 패드 금속층(35a)은 발광셀들의 직렬 어레이의 끝단에 위치한 마지막 발광셀(C6) 상에 위치하고, 제2 패드 금속층(35b)은 첫단에 위치한 제1 발광셀(C1) 상에 위치한다. 제1 패드 금속층(35a)은 마지막 발광셀(C6)의 제1 도전형 반도체층(23) 상부 영역 내에 한정되어 위치할 수 있으며, 제2 패드 금속층(35b)은 제1 발광셀(C1)의 오믹 반사층(31)의 상부 영역 내에 한정되어 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)의 측면으로 연장될 수 있으며, 나아가 기판(21)의 상면으로 연장될 수도 있다. 또한, 제2 패드 금속층(35b)은 제1 도전형 반도체층(23)의 상면으로 연장될 수 있으며, 나아가, 기판(21) 상면으로 연장될 수도 있다.
제1 패드 금속층(35a)은 마지막 발광셀(C6) 상에서 하부 절연층(33)의 제1 개구부(33a)를 통해 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)에 직접 접촉할 수 있다. 따라서, 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)에 오믹 콘택하는 오믹층을 포함할 수 있다.
한편, 제2 패드 금속층(35b)은 제1 발광셀(C1) 상에서 하부 절연층(33)의 제2 개구부(33b)를 통해 오믹 반사층(31)에 전기적으로 접속한다. 제2 패드 금속층(35b)은 오믹 반사층(31)에 직접 접촉할 수 있다.
제3 패드 금속층들(35c)은 이웃하는 발광셀들 사이의 영역을 부분적으로 덮을 수 있다. 제3 패드 금속층들(35c)은 제1 및 제2 패드 금속층들(35a, 35b) 및 연결부들(35c)로부터 전기적으로 절연된다. 제3 패드 금속층들(35c)은 이웃하는 발광셀들 상에 배치된 오믹 반사층들(31)을 부분적으로 덮을 수 있다.
상기 제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층(35c) 및 연결부들(35ab)은 동일 재료로 동일 공정에서 함께 형성될 수 있다. 예컨대, 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층(35c) 및 연결부들(35ab)은 접착층으로서 Ti, Cr, Ni 등을 포함할 수 있으며, 금속 반사층으로 Al, Ag, Au, Pt 등을 포함할 수 있다. 나아가, 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층(35c) 및 연결부들(35ab)은 Sn과 같은 금속 원소의 확산을 방지하기 위한 확산 방지층 및 확산 방지층의 산화를 방지하기 위한 산화 방지층을 더 포함할 수 있다. 확산 방지층으로서는 예를 들어 Cr, Ti, Ni, Mo, TiW 또는 W 등이 사용될 수 있으며, 산화방지층으로서는 Au가 사용될 수 있다.
본 실시예에서 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층(35c) 및 연결부들(35ab)을 동일 공정에서 함께 형성함으로써 공정을 단순화할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제3 패드 금속층(35c)을 별개의 공정으로 하부 절연층(33) 상에 형성할 수도 있다.
도 7a 및 도 7b를 참조하면, 제1 패드 금속층(35a), 제2 패드 금속층(35b), 제3 패드 금속층(35c) 및 연결부들(35ab)을 덮는 상부 절연층(37)이 형성된다. 상부 절연층(31)은 제1 패드 금속층(35a)을 노출시키는 개구부들(37a), 제2 패드 금속층(35b)을 노출시키는 개구부들(37b)을 가질 수 있다. 상기 개구부들(37a, 37b)은 각각 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)의 영역들 상부에 한정되어 배치될 수 있다.
본 실시예에 있어서, 2개의 제1 개구부들(37a)이 도시되어 있으나, 이에 한정되는 것은 아니며, 하나 또는 3개 이상의 개구부(37a)가 사용될 수도 있다. 또한, 2개의 제2 개구부들(37b)이 도시되어 있으나, 하나 또는 3개 이상의 개구부(37b)가 형성될 수도 있다.
한편, 상부 절연층(37)의 개구부(37b)는 하부 절연층(33)의 제2 개구부(33b)로부터 횡방향으로 이격되어 배치될 수 있다. 상부 절연층(37)의 개구부(37b)와 하부 절연층(33)의 제2 개구부(33b)를 서로 중첩하지 않도록 이격시킴으로써, 오믹 반사층(31)이 솔더 등에 의해 오염되는 것을 방지할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 하부 절연층(33)의 제2 개구부(33b)와 상부 절연층(37)의 개구부(37b)가 서로 중첩될 수도 있다.
상부 절연층(37)은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있으며, 나아가 분포 브래그 반사기로 형성될 수도 있다.
도 8a 및 도 8b를 참조하면, 상부 절연층(37) 상에 제1 범프 패드(39a), 제2 범프 패드(39b), 및 제3 범프 패드들(39c)이 형성된다.
제1 범프 패드(39a)는 상부 절연층(37)의 개구부(37a)를 통해 제1 패드 금속층(35a)에 전기적으로 접속하고, 제2 범프 패드(39b)는 상부 절연층(37)의 개구부(37b)를 통해 제2 패드 금속층(35b)에 전기적으로 접속한다.
제1 범프 패드(39a)는 마지막 발광셀, 예컨대 제6 발광셀(C6) 상에 한정되어 배치될 수 있다. 제1 범프 패드(39a)는 제1 패드 금속층(35a)과 부분적으로 중첩할 수 있으며, 연결부들(35ab) 및 제3 패드 금속층(35c)과 중첩하지 않도록 이들로부터 횡방향으로 이격된다.
제2 범프 패드(39b)는 제1 발광셀(C1) 상에 한정되어 배치될 수 있다. 제2 범프 패드(39b)는 제2 패드 금속층(35b)과 부분적으로 중첩할 수 있으며, 연결부들(35ab) 및 제3 패드 금속층(35c)과 중첩하지 않도록 이들로부터 횡방향으로 이격된다.
제3 범프 패드들(39c)은 제2 내지 제5 발광셀들(C2~C5) 상에 각각 배치될 수 있다. 제3 범프 패드들(39c)은 제1 및 제2 범프 패드들(39a, 39b)로부터 이격되며, 또한, 제1 내지 제3 패드 금속층들(35a, 35b, 35c) 및 연결부들(35ab)로부터 횡방향으로 이격된다.
제1, 제2, 및 제3 범프 패드들(39a, 39b, 39c)이 형성된 후, 기판(21)의 하면을 그라인딩 및/또는 래핑 공정을 통해 부분적으로 제거하여 기판(21) 두께를 감소시킬 수 있다. 이어서, 기판(21)을 개별 칩 단위로 분할함으로써 서로 분리된 발광 다이오드가 제공된다. 상기 기판(21)은 레이저 스크라이빙 기술을 이용하여 분리될 수 있다.
도 9는 본 발명의 발명의 또 다른 실시예에 따른 발광 다이오드(200)를 설명하기 위한 개략적인 평면도이고, 도 10a는 도 9의 절취선 E-E'를 따라 취해진 개략적인 단면도이며, 도 10b는 도 9의 절취선 F-F'를 따라 취해진 개략적인 단면도이다.
도 9, 도 10a, 및 도 10b를 참조하면, 본 실시예에 따른 발광 다이오드(200)는 앞서 설명한 실시예의 발광 다이오드(100)와 대체로 유사하나, 제3 패드 금속층들(135c)의 형상 및 배치 위치가 제3 패드 금속층들(35c)의 형상 및 배치 위치에 차이가 있다.
즉, 하나의 행 내에 하나의 제3 패드 금속층(135c)이 복수의 발광셀들에 걸쳐 기다란 형상으로 배치된다. 제3 패드 금속층들(135c) 중 하나는 앞서 설명한 제3 패드 금속층(35c)과 유사하게 제1 발광셀(C1)의 오믹 반사층(31)과 부분적으로 중첩하며, 제2 발광셀(C2) 및 제3 발광셀(C3)의 상부 영역으로 연장된다. 제3 패드 금속층들(135c) 중 다른 하나는 제6 발광셀(C6)의 오믹 반사층(31)과 부분적으로 중첩하며, 제5 발광셀(C5) 및 제4 발광셀(C4)의 상부 영역으로 연장된다.
제3 패드 금속층들(135c)은 제1 범프 패드(39a) 및 제2 범프 패드(39b)로부터 횡방향으로 이격되며, 따라서, 제1 및 제2 범프 패드들(39a, 39b)과 전기적 단락이 발생되는 것은 방지된다.
한편, 제3 범프 패드들(39c)은 제1 및 제2 범프 패드들(39a, 39b)로부터 전기적으로 이격되므로, 제3 패드 금속층들(135c)과 전기적으로 단락되더라도 발광 다이오드의 구동에 악영향을 주지 않는다.
나아가, 제3 범프 패드들(39c)이 제3 패드 금속층들(135c) 상에 배치됨으로써 발광셀들(C2~C5)에서 생성된 열을 더 잘 방출할 수 있다. 특히, 제3 패드 금속층들(139c)은 그 위에 배치된 제3 범프 패드들(39c)에 접속될 수 있으며, 이에 따라 방열 특성을 더욱 개선할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드(300)를 설명하기 위한 개략적인 평면도이고, 도 12a는 도 11의 절취선 G-G'를 따라 취해진 개략적인 단면도이며, 도 12b는 도 11의 절취선 H-H'를 따라 취해진 개략적인 단면도이다.
도 11, 도 12a, 및 도 12b를 참조하면, 본 실시예에 따른 발광 다이오드(300)는 도 9, 도 10a, 및 도 10b를 참조하여 설명한 발광 다이오드(200)와 대체로 유사하나, 제3 범프 패드들(39c)이 생략되고, 제1 및 제2 범프 패드들(239a, 239b)이 복수의 발광셀들에 걸쳐 배치된 것에 차이가 있다.
제1 범프 패드(239a)는 제4, 제5, 및 제6 발광셀들(C4, C5, C6)에 걸쳐 배치되며, 제2 범프 패드(239b)는 제1, 제2, 및 제3 발광셀들(C1, C2, C3)에 걸쳐 배치된다. 제1 및 제2 범프 패드들(239a, 239b)은 각 발광셀들 상에서 제3 패드 금속층(135c)과 중첩된다. 다만, 제2 범프 패드(239b)가 제1 발광셀(C1) 상에서 제3 패드 금속층(135c)과 중첩하는 영역은 다른 발광셀들(C2, C3) 상에서 중첩하는 영역보다 작다. 또한, 제1 범프 패드(239a)가 제6 발광셀(C6) 상에서 제3 패드 금속층(135c)과 중첩하는 영역은 다른 발광셀들(C4, C5) 상에서 중첩하는 영역보다 작다. 따라서, 제1 및 제2 범프 패드들(239a, 239b)에 탐침을 이용하여 전기적 특성을 측정할 때, 제1 발광셀(C1) 및 제6 발광셀(C6) 상부에 탐침을 접촉시킬 수 있으며, 제1 및 제2 범프 패드(239a, 239b)가 손상되더라도 제1 및 제2 범프 패드들(239a, 239b)이 제3 패드 금속층(135c)과 전기적으로 단락되는 것을 방지할 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드(400)를 설명하기 위한 개략적인 평면도이다.
도 13을 참조하면, 본 실시예에 따른 발광 다이오드(400)는 앞서 설명한 실시예의 발광 다이오드(100)와 대체로 유사하나, 제1 패드 전극(35a), 연결부(35ab), 메사 등이 변형된 것이다. 이하에서 본 실시예의 발광 다이오드(400) 중 발광 다이오드(100)와 실질적으로 동일한 구성요소에 대해서는 설명을 생략하고 차이점에 대해 상세히 설명한다.
본 실시예에서, 메사 주위에 노출되는 제1 도전형 반도체층(23)의 상면 위치가 제한된다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)의 측면들은 앞의 실시예의 발광 다이오드(100)와 마찬가지로 경사질 수 있다. 다만, 하부 절연층(33)의 제1 개구부들(33a)이 배치된 제1 도전형 반도체층(23)의 상면 부분들을 제외하고, 제2 도전형 반도체층(27) 측면들은 제1 도전형 반도체층(23)의 측면들과 나란할 수 있다. 예를 들어, 도 13에서, 제2 도전형 반도체층(27)의 좌우 측면들은 제1 도전형 반도체층(23)의 측면들에 나란할 수 있다. 한편, 제2 도전형 반도체층(27)의 상하 측면들 주위에서 제1 도전형 반도체층(23)의 상면이 노출된다. 또한, 도 13의 제1 발광셀(C1)에서 볼 수 있듯이, 제2 도전형 반도체층(27)의 상하 측면들 주위의 제1 도전형 반도체층(23)의 상면이 모두 노출될 수도 있으며, 제2 내지 제6 발광셀들(C2~C6)에서 볼 수 있듯이, 제2 도전형 반도체층(27)의 상하 측면들 중 일부분들은 제1 도전형 반도체층(23)의 측면들에 나란할 수 있다.
한편, 제1 패드 금속층(35a)은 연결부들(35ab) 사이의 영역으로 연장될 수 있다. 이에 따라, 제1 패드 금속층(35a)은 상하로 상대적으로 좁은 폭을 갖는 영역과 상대적으로 넓은 폭을 갖는 영역을 포함한다. 상기 상대적으로 좁은 폭을 갖는 영역이 이웃한 발광셀(C5)에 가깝게 위치한다. 또한, 상대적으로 좁은 폭을 갖는 영역의 양측에 하부 절연층(33)의 제2 개구부들(33b)이 배치될 수 있다.
연결부들(35ab)은 이웃한 발광셀들의 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27)을 전기적으로 연결한다. 연결부들(35ab)은 개구부들(33a, 33b)을 통해 노출된 제1 도전형 반도체층(23)과 오믹 전극층(31)을 서로 전기적으로 연결할 수 있다. 도 13에 도시한 바와 같이, 제5 발광셀(C5)과 제6 발광셀(C6)을 연결하는 연결부들(35ab)의 단부들은 제1 패드 금속층(35a)의 상대적으로 좁은 폭을 갖는 영역의 양측으로 연장되어 제2 개구부들(33b)을 통해 제1 도전형 반도체층(23)에 전기적으로 접속될 수 있다.
연결부들(35ab)은 이웃한 발광셀들 사이의 영역을 지난다. 본 실시예에서, 연결부들(35ab)은 일정한 폭을 갖지 않으며, 발광셀들 사이의 영역에서 상대적으로 더 넓은 폭을 갖는다. 이에 따라, 연결부들(35ab)의 단선을 방지하여 발광 다이오드의 전기적 신뢰성을 향상시킬 수 있다.
한편, 본 실시예에서, 하부 절연층(33)의 제1 개구부들(33a) 중 제1 발광셀(C1) 상에 형성된 제1 개구부들(33a)은 다른 발광셀들(C2~C6) 상에 형성된 제1 개구부들(33a)과 다른 형상을 가질 수 있다. 즉, 제1 발광셀(C1) 상의 제1 개구부들(33a)은 제2 내지 제6 발광셀들(C2~C6) 상의 제1 개구부들(33a)에 비해 상대적으로 기다란 형상을 갖도록 형성될 수 있다. 이에 따라, 연결부들(35ab)이 제1 발광셀(C1)의 제1 도전형 반도체층(23)에 더 길게 접속될 수 있어 제1 발광셀(C1) 내의 전류 스프레딩을 도울 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드(500)를 설명하기 위한 개략적인 평면도이다.
도 14를 참조하면, 본 실시예에 따른 발광 다이오드(500)는 도 13을 참조하여 설명한 발광 다이오드(400)와 대체로 유사하며, 다만, 2개의 발광셀들(C1, C2)만으로 구성된 것에 차이가 있다. 따라서, 본 실시예의 발광셀들(C1, C2)은 발광 다이오드(400)의 제1 발광셀(C1)과 제6 발광셀(C6)을 연결한 것과 유사하다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드(600)를 설명하기 위한 개략적인 평면도이다.
도 15를 참조하면, 본 실시예에 따른 발광 다이오드(600)는 도 14를 참조하여 설명한 발광 다이오드(500)와 대체로 유사하나, 제2 패드 금속층(135b)의 형상 및 배치 위치에 차이가 있다.
제2 패드 금속층(135b)이 두개의 발광셀들(C1, C2)에 걸쳐 배치된다. 제2 패드 금속층(135b)은 제1 발광셀(C1)의 오믹 반사층(31)과 부분적으로 중첩하며, 제2 발광셀(C2)의 상부 영역으로 연장된다. 제2 패드 금속층(135b)은 제1 및 제2 발광셀들(C1, C2) 사이의 영역을 덮어 제3 패드 금속층(35c)의 반사 역할을 수행한다. 따라서,본 실시예에서 제3 패드 금속층(35c)은 생략된다.
제1 및 제2 발광셀들(C1, C2)의 경계 부분에서 상대적으로 넓은 폭을 갖도록, 제2 패드 금속층(35c)은 제1 및 제2 발광셀들(C1, C2)의 경계 부분에서 상대적으로 좁은 폭을 가질 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 행렬로 배열된 발광셀들;
    각 발광셀의 제2 도전형 반도체층 상에 오믹 콘택하는 오믹 반사층;
    상기 발광셀들 및 오믹 반사층들을 덮되, 각 발광셀의 제1 도전형 반도체층 및 오믹 반사층을 노출시키는 개구부들을 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되며, 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부들;
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층;
    상기 하부 절연층의 개구부를 통해 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층;
    상기 하부 절연층 상에 배치되며, 상기 연결부들, 상기 제1 및 제2 패드 금속층들로부터 이격된 제3 패드 금속층들;
    상기 연결부들 및 상기 제1 내지 제3 패드 금속층을 덮되, 상기 제1 및 제2 패드 금속층의 상면을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및
    상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 포함하고,
    상기 제3 패드 금속층들은 각각 이웃하는 발광셀들 사이의 셀 분리 영역을 덮으며, 이웃하는 발광셀들을 전기적으로 연결하는 연결부들 사이에 위치하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 제3 패드 금속층들은 상기 제1 및 제2 범프 패드들과 중첩하지 않도록 상기 제1 및 제2 범프 패드들로부터 횡방향으로 이격된 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 제3 패드 금속층들은 상기 이웃하는 발광셀들 상부의 오믹 반사층들과 부분적으로 중첩하는 발광 다이오드.
  4. 청구항 2에 있어서,
    상기 제1 발광셀 및 마지막 발광셀 이외의 다른 발광셀들 상에 각각 배치된 제3 범프 패드들을 더 포함하는 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 제3 패드 금속층들은 상기 제3 범프 패드들과 중첩하지 않도록 상기 제3 범프 패드들로부터 횡방향으로 이격된 발광 다이오드.
  6. 청구항 4에 있어서,
    상기 제3 패드 금속층들은 각각 하나의 행 내의 모든 발광셀들에 걸쳐 배치되고,
    상기 제3 범프 패드들은 각각 상기 제3 패드 금속층들 중 하나와 중첩하는 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 제3 범프 패드들은 상기 제3 패드 금속층들에 접속된 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 제3 패드 금속층들은 각각 하나의 행 내의 모든 발광셀들에 걸쳐 배치되고,
    상기 제1 및 제2 범프 패드들은 각각 하나의 행 내의 모든 발광셀들에 걸쳐 배치된 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 제1 및 제2 범프 패드들은 각각 상기 제3 패드 금속층들과 중첩하되,
    상기 마지막 발광셀 상부에서 상기 제1 범프 패드가 상기 제3 패드 금속층과 중첩하는 영역은 이웃하는 다른 발광셀 상부에서 상기 제1 범프 패드가 상기 제3 패드 금속층과 중첩하는 영역보다 작고,
    상기 제1 발광셀 상부에서 상기 제2 범프 패드가 상기 제3 패드 금속층과 중첩하는 영역은 이웃하는 다른 발광셀 상부에서 상기 제2 범프 패드가 상기 제3 패드 금속층과 중첩하는 영역보다 작은 발광 다이오드.
  10. 청구항 1에 있어서,
    상기 제1 패드 금속층은 상기 마지막 발광셀의 상부 영역 내에 한정되어 배치되고, 상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치된 발광 다이오드.
  11. 청구항 10에 있어서,
    상기 발광셀들은 상기 제1 도전형 반도체층 상에 배치된 메사를 포함하고,
    상기 메사는 상기 활성층 및 제2 도전형 반도체층을 포함하며,
    상기 제1 패드 금속층은 상기 마지막 발광셀의 메사의 측면 일부를 덮는 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 제2 패드 금속층은 상기 제1 발광셀 상의 오믹 반사층의 상부 영역 내에 배치된 발광 다이오드.
  13. 청구항 11에 있어서,
    상기 제2 패드 금속층은 상기 제1 발광셀의 메사의 측면 일부를 덮는 발광 다이오드.
  14. 청구항 1에 있어서,
    상기 발광셀들 중 하나의 행 내에서 서로 이웃하는 발광셀들은 각 발광셀의 양측 가장자리 근처에 배치된 2개의 연결부들에 의해 서로 전기적으로 연결된 발광 다이오드.
  15. 청구항 14에 있어서,
    서로 다른 행들 내의 발광셀들은 하나의 연결부에 의해 서로 전기적으로 연결된 발광 다이오드.
  16. 청구항 1에 있어서,
    상기 오믹 콘택층을 노출시키는 상기 하부 절연층의 개구부와 상기 제2 패드 금속층을 노출시키는 상기 상부 절연층의 개구부는 서로 중첩하지 않도록 횡방향으로 이격된 발광 다이오드.
  17. 하나의 행 내에 배치된 복수의 발광셀들;
    상기 발광셀들 상에 배치된 오믹 반사층들;
    서로 이웃하는 발광셀들을 전기적으로 연결하는 연결부들;
    상기 발광셀들 중 하나에 전기적으로 접속된 범프 패드; 및
    서로 이웃하는 발광셀들 사이의 영역을 부분적으로 덮는 반사 금속층을 포함하고,
    상기 연결부들은 상기 발광셀들의 양측 가장자리를 따라 배열되며,
    상기 반사 금속층은 상기 범프 패드로부터 전기적으로 절연되며, 상기 발광셀들의 양측에 배치된 연결부들 사이에 위치하는 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 반사 금속층은 서로 이웃하는 발광셀들 상의 오믹 반사층들과 부분적으로 중첩하는 발광 다이오드.
  19. 청구항 17에 있어서,
    상기 반사 금속층은 상기 범프 패드와 중첩하지 않도록 상기 범프 패드로부터 횡방향으로 이격된 발광 다이오드.
  20. 청구항 17에 있어서,
    상기 반사 금속층은 상기 범프 패드와 중첩하되,
    상기 범프 패드가 전기적으로 연결된 발광셀 상에서 상기 범프 패드와 상기 반사 금속층이 중첩하는 영역은 다른 발광셀 상에서 상기 범프 패드와 상기 반사 금속층이 중첩하는 영역보다 작은 발광 다이오드.
KR1020210103559A 2020-08-07 2021-08-06 복수개의 발광셀들을 갖는 발광 다이오드 KR20220018944A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/KR2021/010461 WO2022031138A1 (ko) 2020-08-07 2021-08-09 복수개의 발광셀들을 갖는 발광 다이오드
CN202180059139.1A CN116137933A (zh) 2020-08-07 2021-08-09 具有多个发光单元的发光二极管
EP21853239.8A EP4187597A1 (en) 2020-08-07 2021-08-09 Light-emitting diode having plurality of light-emitting cells
US18/040,904 US20230317763A1 (en) 2020-08-07 2021-08-09 Light emitting diode having plurality of light emitting cells

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200099310 2020-08-07
KR1020200099310 2020-08-07

Publications (1)

Publication Number Publication Date
KR20220018944A true KR20220018944A (ko) 2022-02-15

Family

ID=80325545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210103559A KR20220018944A (ko) 2020-08-07 2021-08-06 복수개의 발광셀들을 갖는 발광 다이오드

Country Status (1)

Country Link
KR (1) KR20220018944A (ko)

Similar Documents

Publication Publication Date Title
US20220158056A1 (en) Light emitting diodes having a plurality of light emitting cells
EP2339654B1 (en) Light emitting diode
US10403796B2 (en) Light emitting device and method of fabricating the same
US20150194573A1 (en) Light emitting diode chip having distributed bragg reflector and method of fabricating the same
CN110168755B (zh) 发光二极管芯片
US11239387B2 (en) Light emitting diode with high efficiency
US10580933B2 (en) Highly reliable light emitting diode
KR102624111B1 (ko) 자외선 발광소자
KR102562063B1 (ko) 발광 다이오드
US20230079200A1 (en) Light emitting device
US20200274027A1 (en) Light emitting diode and manufacturing method thereof
KR20180106720A (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
KR20110136111A (ko) 발광 소자 및 그것을 제조하는 방법
EP4187597A1 (en) Light-emitting diode having plurality of light-emitting cells
KR20150107400A (ko) 발광 다이오드
KR20180072279A (ko) 개선된 방열 성능을 가지는 발광 다이오드
KR20220018944A (ko) 복수개의 발광셀들을 갖는 발광 다이오드
KR101643688B1 (ko) 반도체 발광소자
KR102447407B1 (ko) 반도체 발광소자
US20230317879A1 (en) Ultraviolet light-emitting device