KR20110136111A - 발광 소자 및 그것을 제조하는 방법 - Google Patents
발광 소자 및 그것을 제조하는 방법 Download PDFInfo
- Publication number
- KR20110136111A KR20110136111A KR1020100055910A KR20100055910A KR20110136111A KR 20110136111 A KR20110136111 A KR 20110136111A KR 1020100055910 A KR1020100055910 A KR 1020100055910A KR 20100055910 A KR20100055910 A KR 20100055910A KR 20110136111 A KR20110136111 A KR 20110136111A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- reflective layer
- insulating reflective
- semiconductor layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Abstract
발광 소자 및 그것을 제조하는 방법이 개시된다. 이 발광 소자는, 기판과, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함함과 아울러 상기 제2 도전형의 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형의 상부 반도체층을 노출시키는 홀을 포함하는 제1 발광셀 및 제2 발광셀과, 상기 제1 및 제2 발광셀들과 상기 기판 사이에 위치하여 상기 홀들의 측벽 및 상기 제2 도전형 하부 반도체층들을 덮되, 각각의 상기 홀 내에서 상기 제1 도전형 상부 반도체층을 노출시키는 제1 개구부 및 각각의 상기 제2 도전형 하부 반도체층 상에 제2 개구부를 갖는 제1 절연 반사층과, 상기 제1 절연 반사층과 상기 기판 사이에 위치하는 제2 절연 반사층과, 상기 제1 절연 반사층과 상기 제2 절연 반사층 사이에 위치하여, 상기 제1 발광셀 및 제2 발광셀을 서로 전기적으로 접속하는 연결부(connector)를 포함한다. 한편, 상기 제1 절연 반사층 및 상기 제2 절연 반사층은 각각 굴절률이 다른 절연층을 반복하여 적층한 분포 브래그 반사기이다. 제1 절연 반사층 및 제2 절연 반사층을 채택함으로써 광 추출 효율을 향상시킬 수 있으며, 넓은 대역 범위에서 광 반사율을 높일 수 있다.
Description
본 발명은 발광 소자 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 기판 분리 공정을 적용한 발광 소자 및 그것을 제조하는 방법에 관한 것이다.
발광 다이오드는 N형 반도체와 P형 반도체를 가지는 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.
최근, 발광 다이오드를 교류전원에 직접 연결하여 연속적으로 빛을 방출하는 교류용 발광 다이오드가 제품화되고 있다. 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드는, 예를 들어, 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시되어 있다.
상기 WO 2004/023568(Al)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판 상에 2차원적으로 연결된 직렬 LED 어레이들이 형성된다. LED 어레이들이 직렬 연결됨으로써 고전압에서 구동될 수 있는 발광 소자가 제공될 수 있다. 또한, 이러한 LED 어레이들이 상기 사파이어 기판 상에서 역병렬로 연결되어, AC 파워 서플라이에 의해 구동될 수 있는 단일칩 발광소자가 제공된다.
상기 AC-LED는 성장 기판으로 사용된 기판, 예컨대 사파이어 기판 상에 발광셀들을 형성하므로, 발광셀들의 구조에 제한이 따르며, 광추출 효율을 향상시키는데 한계가 있다. 이러한 문제점을 해결하기 위해 기판 분리 공정을 적용하여 AC-LED를 제조하는 방법이 "열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는 방법"이라는 명칭으로 한국 등록 공보 제10-0599012호에 개시된 바 있다.
도 1 내지 도 4는 종래 기술에 따른 발광 소자 제조방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 희생 기판(21) 상에 버퍼층(23), N형 반도체층(25), 활성층(27) 및 P형 반도체층(29)을 포함하는 반도체층들이 형성되고, 상기 반도체층들 상에 제1 금속층(31)이 형성되고, 상기 희생 기판(21)과 별개의 기판(51) 상에 제2 금속층(53)이 형성된다. 제1 금속층(31)은 반사 금속층을 포함할 수 있다. 상기 제2 금속층(53)이 상기 제1 금속층(31)과 접합되어 상기 기판(51)이 반도체층들 상부에 본딩된다.
도 2를 참조하면, 상기 기판(51)이 본딩된 후, 레이저 리프트 오프 공정을 사용하여 희생기판(21)이 분리된다. 또한, 상기 희생기판(21)이 분리된 후, 잔존하는 버퍼층(23)은 제거되며, N형 반도체층(25)의 표면이 노출된다.
도 3을 참조하면, 사진 및 식각 기술을 사용하여 상기 반도체층들(25, 27, 29) 및 상기 금속층들(31, 53)이 패터닝되어 서로 이격된 금속패턴들(40) 및 상기 각 금속패턴의 일부영역 상에 위치하는 발광셀들(30)이 형성된다. 발광셀들(30)은 패터닝된 P형 반도체층(29a), 활성층(27a) 및 N형 반도체층(25a)을 포함한다.
도 4를 참조하면, 상기 발광셀들(30)의 상부면과 그것에 인접한 금속패턴들(40)을 전기적으로 연결하는 금속배선들(57)이 형성된다. 상기 금속배선들(57)은 상기 발광셀들(30)을 연결하여 발광셀들의 직렬 어레이를 형성한다. 상기 금속배선들(57)을 연결하기 위해 N형 반도체층(25a) 상에 전극 패드(55)가 형성될 수 있으며, 금속 패턴들(40) 상에도 전극 패드가 형성될 수 있다. 이러한 어레이들은 두개 이상 형성될 수 있으며, 이들 어레이들이 역병렬로 연결되어 교류전원하에서 구동될 수 있는 발광 다이오드가 제공된다.
상기 종래 기술에 따르면, 기판(51)을 다양하게 선택할 수 있어 발광 소자의 열방출 성능을 개선할 수 있으며, N형 반도체층(25a)의 표면을 처리하여 광추출 효율을 향상시킬 수 있다. 또한 제1 금속층(31a)이 반사 금속층을 포함하여 발광셀들(30)에서 기판(51)측으로 진행하는 광을 반사시키기 때문에 발광 효율을 더욱 개선할 수 있다.
그러나 상기 종래 기술은 상기 반도체층들(25, 27, 29) 및 금속층들(31, 53)을 패터닝하는 동안, 금속 물질의 식각 부산물이 발광셀(30)의 측벽에 달라붙어 N형 반도체층(25a)과 P형 반도체층(29a) 사이에 전기적 단락을 유발할 수 있다. 또한, 상기 반도체층들(25, 27, 29)을 식각하는 동안 노출되는 제1 금속층(31a)의 표면이 플라즈마에 의해 손상되기 쉽다. 제1 금속층(31a)이 Ag 또는 Al과 같은 반사 금속층을 포함할 경우 이러한 식각 손상은 더욱 악화된다. 플라즈마에 의한 금속층(31a) 표면의 손상은 그 위에 형성되는 배선들(57) 또는 전극 패드들의 접착력을 떨어뜨려 소자 불량을 초래한다.
한편, 상기 종래 기술에 따르면 제1 금속층(31)이 반사 금속층을 포함할 수 있으며, 따라서 발광셀들(30)에서 기판 측으로 진행하는 광을 다시 반사시킨다. 그러나, 발광셀들(30)의 사이의 공간에서는 반사 금속층의 식각 손상 또는 산화에 의해 광의 반사를 기대하기 어렵다. 나아가, 금속패턴들(40) 사이의 영역은 기판(51)이 노출되기 때문에 광이 기판(51)에 의해 흡수되어 손실될 수 있다.
또한, 배선들(57)이 N형 반도체층(25a)의 상부면, 즉 광방출면 상에 연결되기 때문에, 활성층(25a)에서 발생된 광이 광방출면 상의 배선들(57) 및/또는 전극 패드들(55)에 흡수되어 광 손실이 발생될 수 있다.
나아가, 반사 금속층으로 Ag를 사용할 경우, Ag의 이동(migration)을 방지하기 위해 니켈과 같은 별도의 장벽 금속층이 요구된다. 장벽 금속층의 사용은 발광 소자 제조 공정을 복잡하게 한다.
본 발명이 해결하려는 과제는, 금속 식각 부산물에 의한 발광셀 내 전기적 단락을 방지할 수 있는 고전압 구동용 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 발광셀들 사이의 공간에서 기판측으로 진행하는 광의 손실을 감소시킬 수 있는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 광 방출면으로부터 방출된 광의 손실을 감소시켜 발광 효율을 개선할 수 있는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 발광셀들 내에서의 전류 분산을 도울 수 있는 발광소자 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 장벽 금속층 없이 고 반사율을 갖는 반사층을 채택한 발광 소자 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 금속 반사층 대신 고 반사율의 절연 반사층을 채택하되 넓은 파장 대역의 광에 대해 높은 반사율을 갖는 발광 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 태양에 따른 발광 소자는, 기판; 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함함과 아울러 상기 제2 도전형의 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형의 상부 반도체층을 노출시키는 홀을 포함하는 제1 발광셀 및 제2 발광셀; 상기 제1 및 제2 발광셀들과 상기 기판 사이에 위치하여 상기 홀들의 측벽 및 상기 제2 도전형 하부 반도체층들을 덮되, 각각의 상기 홀 내에서 상기 제1 도전형 상부 반도체층을 노출시키는 제1 개구부 및 각각의 상기 제2 도전형 하부 반도체층 상에 제2 개구부를 갖는 제1 절연 반사층; 상기 제1 절연 반사층과 상기 기판 사이에 위치하는 제2 절연 반사층; 및 상기 제1 절연 반사층과 상기 제2 절연 반사층 사이에 위치하여, 상기 제1 발광셀 및 제2 발광셀을 서로 전기적으로 접속하는 연결부(connector)를 포함한다. 한편, 상기 제1 절연 반사층 및 상기 제2 절연 반사층은 각각 굴절률이 다른 절연층을 반복하여 적층한 분포 브래그 반사기이다.
제1 절연 반사층과 제2 절연 반사층을 분포 브래그 반사기로 형성함으로써 활성층에서 생성된 광에 대해 높은 반사율을 가지어 광 추출 효율이 향상된다. 나아가 넓은 파장 대역의 광에 대해 높은 반사율을 가질 수 있어 외부에서 입사된 광에 대해서도 높은 반사율을 나타낼 수 있다. 따라서, 상기 발광 소자는 백색광과 같이 다색광을 구현하기 위한 패키지에 탑재될 경우, 패키지의 발광 효율을 개선할 수 있다.
상기 분포 브래그 반사기는 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복하여 적층한 다층막으로 형성될 수 있으며, 일반적으로 SiO2의 접착력이 우수하기 때문에, 상기 제1 및 제2 발광셀들 측에 가까운 상기 제1 절연 반사층의 첫번째 층 및 제2 절연 반사층의 첫번째층은 SiO2로 하는 것이 바람직하다.
한편, 상기 제1 절연 반사층의 반사 대역은 상기 제2 절연 반사층의 반사 대역과 다를 수 있으며, 상기 제1 절연 반사층과 상기 제2 절연 반사층의 조합에 의해 300~700nm 파장 범위의 광에 대해 95% 이상, 바람직하게는 99% 이상의 반사율을 나타낼 수 있다.
또한, 상기 발광 소자는, 상기 제1 및 제2 발광셀들 각각의 상기 제2 도전형 하부 반도체층과 상기 제1 절연 반사층 사이에 개재되어 상기 제2 도전형 하부 반도체층에 오믹 콘택하는 투명 전극을 더 포함할 수 있다. 투명 전극이 제2 도전형 하부 반도체층에 접촉하여 전류 분산을 도울 수 있다. 상기 투명 전극은 투명 도전성 산화막, 예컨대, ITO, ZnO 등일 수 있다.
나아가, 상기 투명 전극이 상기 제1 절연 반사층의 제2 개구부에 의해 노출될 수 있으며, 상기 연결부는 상기 제2 개구부에 의해 노출된 상기 제1 발광셀 상의 투명 전극과 상기 제2 발광셀의 상기 홀 내에 노출된 상기 제1 도전형의 상부 반도체층을 전기적으로 접속할 수 있다.
몇몇 실시예들에 있어서, 상기 제1 및 제2 발광셀들은 각각 상기 제1 도전형의 상부 반도체층을 노출시키는 홀을 복수개 포함할 수 있다. 복수개의 홀들을 통해 연결부가 제1 도전형 상부 반도체층에 접속되므로, 전류 분산을 도울 수 있다. 상기 복수개의 홀들은 각각 발광셀을 균등 분할했을 때 분할된 각 영역의 중앙 영역에 위치할 수 있으며, 이에 따라 전류를 거의 균일하게 분산시킬 수 있다.
한편, 상기 연결부는, 상기 제2 발광셀 상에서 상기 홀들 내에 노출된 제1 도전형 상부 반도체층에 접속하는 제1 연결부; 상기 제1 발광셀 상에서 상기 투명 전극에 접속하는 제2 연결부; 및 상기 제1 연결부와 제2 연결부를 연결하는 상호 접속부를 포함할 수 있다. 상기 제1 연결부는 복수개일 수 있으며, 상기 제2 연결부는 제2 도전형 상부 반도체층의 넓은 영역에 걸쳐 전류를 분산시킬 수 있도록 복수개로 분리될 수 있으며, 또는 복수개의 분리된 가지들을 가질 수 있다.
본 발명의 다른 태양에 따른 발광 소자는, 기판; 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함함과 아울러 상기 제2 도전형의 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형의 상부 반도체층을 노출시키는 홀을 포함하는 제1 발광셀; 상기 제1 발광셀과 상기 기판 사이에 위치하여 상기 홀의 측벽 및 상기 제2 도전형 하부 반도체층을 덮되, 상기 홀 내에서 상기 제1 도전형 상부 반도체층을 노출시키는 제1 개구부 및 상기 제2 도전형 하부 반도체층 상에 제2 개구부를 갖는 제1 절연 반사층; 상기 제1 절연 반사층과 상기 기판 사이에 위치하는 제2 절연 반사층; 및 상기 제1 절연 반사층과 상기 제2 절연 반사층 사이에 위치하고, 상기 홀을 통해 상기 제1 도전형 상부 반도체층에 전기적으로 접속된 제1 연결부; 및 상기 제1 절연 반사층과 상기 제2 절연 반사층 사이에 위치하고, 상기 제2 도전형 하부 반도체층에 전기적으로 접속된 제2 연결부를 포함한다. 한편, 상기 제1 연결부는 상기 제2 연결부로부터 전기적으로 절연된다. 또한, 상기 제1 절연 반사층 및 상기 제2 절연 반사층은 각각 굴절률이 다른 절연층을 반복하여 적층한 분포 브래그 반사기이다.
상기 제1 발광셀 측에 가까운 상기 제1 절연 반사층의 첫번째 층은 SiO2일 수 있으며, 또한, 상기 제1 절연 반사층측에 가까운 상기 제2 절연 반사층의 첫번째 층은 SiO2일 수 있다.
상기 제1 절연 반사층과 상기 제2 절연 반사층의 조합에 의해 300~700nm 파장 범위의 광에 대해 95% 이상, 바람직하게는 99% 이상의 반사율을 나타낼 수 있다.
한편, 상기 발광 소자는 상기 제1 발광셀의 상기 제2 도전형 하부 반도체층과 상기 제1 절연 반사층 사이에 개재되어 상기 제2 도전형 하부 반도체층에 오믹 콘택하는 투명 전극을 더 포함할 수 있다. 나아가, 상기 투명 전극은 상기 제1 절연 반사층의 제2 개구부에 의해 노출되고, 상기 제2 연결부는 상기 제2 개구부를 통해 상기 투명 전극에 접속될 수 있다.
몇몇 실시예들에 있어서, 상기 제1 발광셀은 상기 홀을 복수개 포함할 수 있으며, 상기 제1 연결부는 홀들 내에 노출된 제1 도전형 상부 반도체층을 서로 연결할 수 있다. 나아가, 복수개의 상기 제1 연결부들이 각각 홀들 내에 노출된 제1 도전형 상부 반도체층을 서로 연결할 수 있다.
한편, 상기 복수개의 홀들은 각각 발광셀을 균등 분할했을 때 분할된 각 영역의 중앙 영역에 위치할 수 있다.
또한, 복수개의 제2 개구부들이 상기 각 홀들 주위에 배열될 수 있으며, 상기 제2 연결부는 상기 각 홀들 주위에 배치되어 상기 제2 개구부들을 통해 상기 투명 전극에 접속할 수 있다.
본 발명에 따르면, 연결부를 기판측에 형성함으로써 광 방출면으로부터 방출된 광이 연결부에 의해 손실되는 것을 방지할 수 있다. 더욱이, 제1 절연 반사층과 제2 절연 반사층 사이에 연결부를 배치함으로써 금속 식각 부산물이 발생되는 것을 방지할 수 있다. 나아가, 제1 절연 반사층과 제2 절연 반사층을 분포 브래그 반사기로 형성함으로써 광 추출 효율을 향상시킴과 아울러 백색광과 같은 다색광을 구현하기 위한 패키지에서 발광 효율을 개선할 수 있다. 또한, 발광셀에 복수개의 홀들을 형성하여 이들 홀 내에 노출된 반도체층에 연결부를 접속함으로써 전류분산 성능이 개선된 발광 소자를 제공할 수 있다.
나아가, 복수개의 발광셀들을 직렬 연결함으로써 고전압 구동용 발광 소자를 제공할 수 있다.
도 1 내지 도 4는 종래기술에 따른 교류용 발광 소자 제조방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위해 도 5의 절취선 A-A를 따라 취해진 단면도이다.
도 7 내지 도 12는 본 발명의 일 실시예에 따른 발광 소자 제조방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위해 도 5의 절취선 A-A를 따라 취해진 단면도이다.
도 7 내지 도 12는 본 발명의 일 실시예에 따른 발광 소자 제조방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이고, 도 6은 5의 절취선 A-A를 따라 취해진 단면도이다. 도 5에서, 발광 소자 내부에 매립된 구성요소들을 점선으로 나타내었다.
도 5 및 6을 참조하면, 상기 발광 소자는 기판(151), 제1 및 제2 발광셀들(S1, S2), 홀들(130a), 제1 절연 반사층(133), 제2 절연 반사층(137) 및 연결부들(135)을 포함한다. 또한, 상기 발광 소자는, 오믹 콘택층(131), 분리 홈(isolation trenche, 161), 접착층(139) 및 본딩 금속(141)을 포함할 수 있으며, 또한 보호 절연층(도시하지 않음)을 포함할 수 있다.
상기 기판(151)은, 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 기판이다. 상기 기판(151)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다. 특히, 반도체층들의 성장 기판으로 사파이어 기판을 사용하는 경우, 성장 기판과 동일한 열팽창계수를 갖기 때문에 상기 기판(151)이 사파이어 기판인 것이 바람직하다.
상기 발광셀들(S1, S2)은 분리 홈들(161)에 의해 분리된다. 상기 발광셀들(S1, S2)은 각각 제1 도전형의 상부 반도체층(125), 활성층(127) 및 제2 도전형의 하부 반도체층(129)을 포함하는 반도체 스택(130)을 포함한다. 상기 활성층(127)은 상기 상부 및 하부 반도체층들(125, 129) 사이에 개재된다. 한편, 상기 발광셀들(S1, S2)은 제2 도전형의 하부 반도체층(129) 및 활성층(127)을 관통하여 제1 도전형의 상부 반도체층(125)을 노출시키는 홀들(130a)을 갖는다.
상기 발광셀들(S1, S2)은 각각 복수개의 홀들(130a)을 가질 수 있다. 본 실시예에 있어서 각 발광셀에 4개의 홀들(130a)이 형성된 것을 나타내지만 이에 한정되는 것은 아니며, 그 개수는 다양할 수 있다. 상기 복수개의 홀들(130a) 각각은 예컨대 각 발광셀(S1, S2)을 균등하게 분할했을 때, 분할된 각 영역의 중앙 영역에 위치하도록 형성될 수 있다.
상기 활성층(127), 상기 상부 및 하부 반도체층들(125, 129)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 상부 및 하부 반도체층들(125, 129)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 상부 및/또는 하부 반도체층(125, 129)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(127)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다. 저항이 상대적으로 작은 n형 반도체층으로 상부 반도체층들(125)을 형성할 수 있어, 상부 반도체층들(125)의 두께를 상대적으로 두껍게 형성할 수 있다. 따라서, 상기 상부 반도체층(125)의 상부면에 거칠어진 면(R)을 형성하는 것이 용이하며, 거칠어진 면(R)은 활성층(127)에서 발생된 광의 추출 효율을 향상시킨다.
한편, 상기 분리 홈(161)은 제1 도전형 상부 반도체층(125), 활성층(127) 및 제2 도전형의 하부 반도체층(129)을 관통하여 형성되며, 따라서 상기 분리 홈(161)의 내벽은 반도체 스택(130)으로 형성된다. 분리 홈(161)이 모두 동일한 깊이로 형성될 수 있기 때문에, 상기 분리홈(161)을 형성하기 위한 식각 공정의 안정화를 도모할 수 있다.
한편, 상기 제1 절연 반사층(133)이 상기 제1 및 제2 발광셀들(S1, S2)과 상기 기판(151) 사이에 위치하여 상기 홀들(130a)의 측벽 및 상기 제2 도전형 하부 반도체층들(129)을 덮는다. 상기 제1 절연 반사층(133)은 또한 상기 분리홈(161)의 바닥면에 노출될 수 있다. 제1 절연 반사층(133)은 굴절률이 다른 물질층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복 적층하여 형성할 수 있다. 상기 제1 절연 반사층(133)은 활성층(127)에서 생성된 광에 대해 반사율이 높도록 형성된다. 예컨대, 상기 활성층이 청색광을 생성하는 경우, 상기 제1 절연 반사층(133)은 400~500nm 파장 범위의 광에 대한 반사율이 높도록 형성된다. 또한, 일반적으로 SiO2가 TiO2 또는 Nb2O5에 비해 반도체층에 대한 접착력이 우수하므로, SiO2를 발광셀들(S1, S2)에 가까운 첫째층으로 하는 것이 바람직하다.
제1 절연 반사층(133)은 각각의 상기 홀(130a) 내에서 상기 제1 도전형 상부 반도체층(125)을 노출시키는 제1 개구부 및 각각의 상기 제2 도전형 하부 반도체층(129) 상에 제2 개구부(133a)를 갖는다. 상기 제2 개구부(133a)는 제2 도전형 하부 반도체층(129) 또는 제2 도전형 하부 반도체층에 오믹 콘택하는 투명 전극(131)을 노출시킨다. 상기 제2 개구부(133a)는 복수개 형성될 수 있으며, 상기 제1 개구부 주위에 규칙적으로 배치될 수 있다.
한편, 상기 제1 절연 반사층(133)과 기판(151) 사이에 제2 절연 반사층(137)이 위치한다. 상기 제2 절연 반사층(137)은 제1 절연 반사층(133)과 유사하게 굴절률이 다른 물질층들을 반복하여 적층한 분포 브래그 반사기이다. 상기 제2 절연 반사층(137)은 제1 절연 반사층(133)과 다른 파장 대역에서 반사율이 높게 형성되며, 제1 절연 반사층과 제2 절연 반사층(137)의 조합에 의해 예컨대 300~700nm 파장 대역의 광에 대한 반사율이 95%, 바람직하게는 99% 이상이 될 수 있다.
한편, 상기 연결부들(135)은 제1 절연 반사층(133)과 제2 절연 반사층(137) 사이에 위치하여 상기 발광셀들(S1, S2)을 전기적으로 연결한다. 하나의 발광셀(S1 또는 S2)에는 제1 연결부(135a)와 제2 연결부(135b)가 접속되며, 제1 연결부(135a)는 상기 홀들(130a) 내에 노출된 제1 도전형 상부 반도체층(125)에 접속되고, 제2 연결부(135b)는 제2 도전형 하부 반도체층(129)에 전기적으로 접속된다. 하나의 발광셀(S1 또는 S2)에 접속된 제1 연결부(135a)는 제2 연결부(135b)로부터 전기적으로 절연된다. 상기 제2 연결부(135b)는 제1 절연 반사층(133)의 제2 개구부들(133a)을 통해 투명 전극(131)에 접속할 수 있다. 또한, 상호 접속부(135c)가 이웃한 발광셀들 사이의 제1 연결부(135a)와 제2 연결부(135b)를 연결한다. 상기 제1 연결부, 제2 연결부 및 상호접속부는 동일한 재료로 동일 공정에 의해 형성될 수 있다.
도 5에 도시된 바와 같이, 제1 연결부(135a)는 복수개 형성될 수 있으며, 각각의 제1 연결부(135a)가 복수의 홀들 내에 노출된 제1 도전형 상부 반도체층(125)을 연결할 수 있다. 또한, 제2 발광셀(S2)의 복수의 제1 연결부(135a)가 각각 제1 발광셀(S1)의 제2 연결부(135b)에 연결될 수 있다. 한편, 제2 연결부(135b)는 상기 복수의 홀들(130a)을 대략 감싸도록 형성될 수 있으며, 홀(130a) 주위에 형성된 제2 개구부들(133a)을 통해 투명 전극(131)에 접속될 수 있다.
이와 같이, 복수개의 발광셀들이 연결부들(135)에 의해 서로 직렬로 연결되어 발광셀들의 직렬 어레이가 제공될 수 있으며, 따라서 고전압하에서 구동될 수 있는 발광 소자가 제공될 수 있다. 또한, 복수개의 직렬 어레이들이 제공될 수 있으며, 이들 직렬 어레이들이 서로 역병렬로 연결됨으로써 교류전원하에서 구동될 수 있는 교류용 발광 소자가 제공될 수 있다.
한편, 상기 제2 도전형 하부 반도체층(129)에 투명 전극(131)이 오믹콘택할 수 있다. 투명 전극(131)은 제1 절연 반사층(133)과 제2 도전형 하부 반도체층(129) 사이에 개재된다. 투명 전극(131)은 제2 도전형 하부 반도체층(129)의 대부분에 영역에 걸쳐 형성되어 발광셀들(S1, S2) 내에서의 전류 분산을 돕는다. 상기 투명 전극(131)은 제2 연결부(135b)에 접속된다.
한편, 상기 제2 절연 반사층(137)과 기판(151) 사이에 본딩 금속(141)이 개재될 수 있다. 상기 본딩 금속(141)은 기판(151)을 발광셀들(S1, S2)상에 본딩하기 위한 금속 재료로서 Au/Sn으로 형성될 수 있다. 상기 제2 절연 반사층(137)은 반사 기능과 함께 상기 본딩 금속(141)으로부터 상기 발광셀들(S1, S2)을 절연시킨다. 한편, 상기 제2 절연 반사층(137) 아래에 본딩 금속(141)의 접착력을 향상시키기 위해 Cr/Au와 같은 접착층(139)이 형성될 수 있다.
한편, 상기 제1 도전형 상부 반도체층(125)은 거칠어진 면(R)을 가질 수 있다. 또한, 보호 절연층(도시하지 않음)이 상기 발광셀들(S1, S2)을 덮어 발광셀들을 보호할 수 있다. 상기 보호 절연층은 또한 분리 홈(161)을 채울 수 있다.
도 7 내지 도 12는 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 희생 기판(121) 상에 화합물 반도체층들의 반도체 스택(130)이 형성된다. 희생 기판(121)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판일 수 있다. 한편, 화합물 반도체층들은 제1 도전형 반도체층(125) 및 제2 도전형 반도체층(129)과 이들 사이에 개재된 활성층(129)을 포함한다. 상기 제1 도전형 반도체층(125)이 희생 기판(121)쪽에 가깝게 위치한다. 상기 제1 및 제2 도전형 반도체층들(125, 129)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(127)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다.
상기 화합물 반도체층들은 III-N 계열의 화합물 반도체로 형성될 수 있으며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 희생 기판(121) 상에 성장될 수 있다.
한편, 화합물 반도체층들을 형성하기 전, 버퍼층(미도시됨)이 형성될 수 있다. 버퍼층은 희생 기판(121)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 질화갈륨 또는 질화알루미늄 등의 질화갈륨 계열의 물질층일 수 있다.
상기 반도체 스택(130)을 패터닝하여 상기 제1 도전형 반도체층(125)을 노출시키는 홀들(130a)이 형성된다. 각 발광셀 영역에 복수개의 홀들(130a)이 형성될 수 있으며, 이들 홀들(130a)은 연결부들을 제1 도전형 반도체층(125)에 접속하기 위해 형성된다. 한편, 상기 홀들(130a)의 내벽에 활성층(127) 및 제2 도전형 반도체층(129)의 측면들이 노출된다.
상기 홀들(130a)을 형성하기 위해 상기 화합물 반도체층들은 사진 및 식각 공정을 사용하여 패터닝될 수 있으며, 이러한 공정은 일반적으로 메사 식각 공정과 유사하다. 그러나, 메사 식각 공정은 일반적으로 발광셀들의 제2 도전형 반도체층들(129)을 서로 고립시키도록 형성되므로 식각된 부분이 서로 연결되나, 본 발명에 있어서, 상기 홀들(130a)은 서로 분리된다. 이에 따라, 홀들(130a)의 면적을 감소시킬 수 있으며, 따라서 향후 제2 절연 반사층 및 본딩 금속을 평탄화시키기에 유리하고, 그 결과, 기판(151)을 안정하게 부착시킬 수 있다.
도 8을 참조하면, 제2 도전형 반도체층(129) 상에 투명 전극(131)이 형성될 수 있다. 상기 투명 전극(131)은 제2 도전형 반도체층(129)에 오믹 콘택한다. 투명 전극(131)은 각 발광셀 영역 상에 형성되며, 상기 홀들(130a)을 노출시키는 개구부들을 갖는다. 상기 투명 전극(131)은 ITO, ZnO와 같은 투명 도전성 산화막으로 형성될 수 있다.
한편, 상기 투명 전극(131) 상에 제1 절연 반사층(133)이 형성된다. 상기 제1 절연 반사층(133)은 굴절률이 다른 물질층들을 반복 적층하여 형성된다. 예컨대, 상기 제1 절연 반사층(133)은 SiO2/TiO2 또는 SiO2/Nb2O5를 반복 적층하여 형성할 수 있다. 상기 제1 절연 반사층(133)은 투명 전극(131) 및 상기 홀들(130a)의 측벽을 덮으며, 상기 홀들 내에서 제1 도전형 반도체층(125)을 노출시키는 제1 개구부들을 갖는다. 이에 더하여, 도 5에 도시된 바와 같이, 상기 제1 절연 반사층(133)은 투명 전극(131)을 노출시키는 제2 개구부들(133a)을 가질 수 있다. 상기 제1 개구부 및 제2 개구부는 사진 및 식각 공정을 이용하여 상기 제1 절연 반사층을 패터닝함으로써 형성될 수 있다.
도 9를 참조하면, 상기 제1 절연 반사층(133) 상에 연결부들(135)이 형성된다. 연결부들(135)은 각각 홀(130a)에 노출된 제1 도전형 반도체층(125)과 이웃하는 발광셀 영역의 제2 도전형 반도체층(129)을 전기적으로 연결한다. 제2 도전형 반도체층(129)에 전기적으로 접속되는 연결부(135)는 제2 개구부들(133a)을 통해 투명 전극(131)에 접속된다.
도 10을 참조하면, 상기 연결부들(135)이 형성된 희생기판(121)의 거의 전면 상에 제2 절연 반사층(137)이 형성된다. 제2 절연 반사층(137)은 제1 절연 반사층(133)과 유사하게 굴절률이 다른 물질층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복적층하여 형성될 수 있으며, SiO2를 첫째층으로 형성하는 것이 바람직하다. 제2 절연 반사층(137)은 연결부들(135) 및 제1 절연 반사층(133)을 덮는다. 상기 분리 절연층(137) 상에 접착층(139)이 형성될 수 있으며, 상기 접착층(139) 상에 본딩 금속(141)이 형성되고 기판(151)이 본딩될 수 있다. 상기 본딩 금속(147)은 예를 들어 AuSn(80/20wt%)으로 형성될 수 있다. 상기 기판(151)은 특별히 한정되는 것은 아니지만, 희생기판(121)과 동일한 열팽창 계수를 갖는 기판일 수 있으며, 예컨대 사파이어 기판일 수 있다.
도 11을 참조하면, 이어서, 상기 희생 기판(121)이 제거되고 상기 제1 도전형 반도체층(125)이 노출된다. 희생 기판(121)은 레이저 리프트 오프(LLO) 기술 또는 다른 기계적 방법이나 화학적 방법에 의해 분리될 수 있다. 이때, 버퍼층도 제거되어 제1 도전형 반도체층(125)이 노출된다.
도 12를 참조하면, 상기 반도체 스택(130)을 발광셀들(S1, S2)로 분리하는 분리 홈(161)이 형성된다. 상기 분리 홈(161)은 제1 절연 반사층(133)이 노출될 때까지 상기 반도체 스택(130)을 식각함으로써 형성된다. 이때, 상기 제1 절연 반사층(133)에 의해 상기 연결부들(135)이 노출되는 것을 방지할 수 있다. 상기 분리 홈(161)의 측벽은 반도체 스택(130)으로 구성되며, 분리 홈 내에 제1 도전형 반도체층(125), 활성층(127) 및 제2 도전형 반도체층(129)의 측면들이 노출된다. 한편, 상기 제1 도전형 반도체층(125)에 PEC(광전 화학) 식각 등에 의해 거칠어진 표면(R)이 형성될 수 있다.
한편, 상기 제1 도전형 반도체층(125) 상에 보호 절연층(도시하지 않음) 및 전극 패드들(도시하지 않음)이 형성되고, 상기 발광셀들(S1, S2)을 포함하는 발광 소자 단위로 기판(151)이 분리되어 단일칩의 발광소자가 완성된다.
본 발명의 실시예에 있어서, 제1 발광셀(S)과 제2 발광셀(S2)을 갖는 발광 소자에 대해 설명하지만, 단일의 발광셀을 갖는 발광 소자에 적용할 수도 있다. 이 경우, 제1 연결부(135a) 및 제2 연결부(135b)는 각각 전극 패드들에 연결될 수 있다.
Claims (22)
- 기판;
각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함함과 아울러 상기 제2 도전형의 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형의 상부 반도체층을 노출시키는 홀을 포함하는 제1 발광셀 및 제2 발광셀;
상기 제1 및 제2 발광셀들과 상기 기판 사이에 위치하여 상기 홀들의 측벽 및 상기 제2 도전형 하부 반도체층들을 덮되, 각각의 상기 홀 내에서 상기 제1 도전형 상부 반도체층을 노출시키는 제1 개구부 및 각각의 상기 제2 도전형 하부 반도체층 상에 제2 개구부를 갖는 제1 절연 반사층;
상기 제1 절연 반사층과 상기 기판 사이에 위치하는 제2 절연 반사층; 및
상기 제1 절연 반사층과 상기 제2 절연 반사층 사이에 위치하여, 상기 제1 발광셀 및 제2 발광셀을 서로 전기적으로 접속하는 연결부(connector)를 포함하고,
상기 제1 절연 반사층 및 상기 제2 절연 반사층은 각각 굴절률이 다른 절연층을 반복하여 적층한 분포 브래그 반사기인 발광 소자. - 청구항 1에 있어서,
제1 및 제2 발광셀들 측에 가까운 상기 제1 절연 반사층의 첫번째 층은 SiO2인 것을 특징으로 하는 발광 소자. - 청구항 2에 있어서,
상기 제1 절연 반사층 측에 가까운 상기 제2 절연 반사층의 첫번째 층은 SiO2인 것을 특징으로 하는 발광소자. - 청구항 1에 있어서,
상기 제1 절연 반사층의 반사 대역은 상기 제2 절연 반사층의 반사 대역과 다른 발광 소자. - 청구항 4에 있어서,
상기 제1 절연 반사층과 상기 제2 절연 반사층의 조합에 의해 300~700nm 파장 범위의 광에 대해 99% 이상의 반사율을 나타내는 발광 소자. - 청구항 1에 있어서,
상기 제1 및 제2 발광셀들 각각의 상기 제2 도전형 하부 반도체층과 상기 제1 절연 반사층 사이에 개재되어 상기 제2 도전형 하부 반도체층에 오믹 콘택하는 투명 전극을 더 포함하는 발광 소자. - 청구항 6에 있어서,
상기 투명 전극은 투명 도전성 산화막인 발광 소자. - 청구항 6에 있어서,
상기 투명 전극은 상기 제1 절연 반사층의 제2 개구부에 의해 노출되고,
상기 연결부는 상기 제2 개구부에 의해 노출된 상기 제1 발광셀 상의 투명 전극과 상기 제2 발광셀의 상기 홀 내에 노출된 상기 제1 도전형의 상부 반도체층을 전기적으로 접속하는 발광 소자. - 청구항 8에 있어서,
상기 제1 및 제2 발광셀들은 각각 상기 제1 도전형의 상부 반도체층을 노출시키는 홀을 복수개 포함하는 발광 소자. - 청구항 9에 있어서,
상기 복수개의 홀들은 각각 발광셀을 균등 분할했을 때 분할된 각 영역의 중앙 영역에 위치하는 발광 소자. - 청구항 10에 있어서,
상기 연결부는,
상기 제2 발광셀 상에서 상기 홀들 내에 노출된 제1 도전형 상부 반도체층에 접속하는 제1 연결부; 및
상기 제1 발광셀 상에서 상기 투명 전극에 접속하는 제2 연결부;
상기 제1 연결부와 제2 연결부를 연결하는 상호 접속부를 포함하는 발광 소자. - 기판;
제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함함과 아울러 상기 제2 도전형의 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형의 상부 반도체층을 노출시키는 홀을 포함하는 제1 발광셀;
상기 제1 발광셀과 상기 기판 사이에 위치하여 상기 홀의 측벽 및 상기 제2 도전형 하부 반도체층을 덮되, 상기 홀 내에서 상기 제1 도전형 상부 반도체층을 노출시키는 제1 개구부 및 상기 제2 도전형 하부 반도체층 상에 제2 개구부를 갖는 제1 절연 반사층;
상기 제1 절연 반사층과 상기 기판 사이에 위치하는 제2 절연 반사층; 및
상기 제1 절연 반사층과 상기 제2 절연 반사층 사이에 위치하고, 상기 홀을 통해 상기 제1 도전형 상부 반도체층에 전기적으로 접속된 제1 연결부; 및
상기 제1 절연 반사층과 상기 제2 절연 반사층 사이에 위치하고, 상기 제2 도전형 하부 반도체층에 전기적으로 접속된 제2 연결부를 포함하고,
상기 제1 연결부는 상기 제2 연결부로부터 전기적으로 절연되고,
상기 제1 절연 반사층 및 상기 제2 절연 반사층은 각각 굴절률이 다른 절연층을 반복하여 적층한 분포 브래그 반사기인 발광 소자. - 청구항 12에 있어서,
상기 제1 발광셀 측에 가까운 상기 제1 절연 반사층의 첫번째 층은 SiO2인 것을 특징으로 하는 발광 소자. - 청구항 13에 있어서,
상기 제1 절연 반사층에 접하는 상기 제2 절연 반사층의 첫번째 층은 SiO2인 것을 특징으로 하는 발광소자. - 청구항 12에 있어서,
상기 제1 절연 반사층과 상기 제2 절연 반사층의 조합에 의해 300~700nm 파장 범위의 광에 대해 99% 이상의 반사율을 나타내는 발광 소자. - 청구항 12에 있어서,
상기 제1 발광셀의 상기 제2 도전형 하부 반도체층과 상기 제1 절연 반사층 사이에 개재되어 상기 제2 도전형 하부 반도체층에 오믹 콘택하는 투명 전극을 더 포함하는 발광 소자. - 청구항 16에 있어서,
상기 투명 전극은 상기 제1 절연 반사층의 제2 개구부에 의해 노출되고,
상기 제2 연결부는 상기 제2 개구부를 통해 상기 투명 전극에 접속된 발광 소자. - 청구항 12에 있어서,
상기 제1 발광셀은 상기 홀을 복수개 포함하는 발광 소자. - 청구항 18에 있어서,
상기 제1 연결부는 홀들 내에 노출된 제1 도전형 상부 반도체층을 서로 연결하는 발광 소자. - 청구항 18에 있어서,
복수개의 상기 제1 연결부들이 각각 홀들 내에 노출된 제1 도전형 상부 반도체층을 서로 연결하는 발광 소자. - 청구항 20에 있어서,
상기 복수개의 홀들은 각각 발광셀을 균등 분할했을 때 분할된 각 영역의 중앙 영역에 위치하는 발광 소자. - 청구항 21에 있어서,
복수개의 제2 개구부들이 상기 각 홀들 주위에 배열되고,
상기 제2 연결부는 상기 각 홀들 주위에 배치되어 상기 제2 개구부들을 통해 상기 투명 전극에 접속하는 발광 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100055910A KR101115570B1 (ko) | 2010-06-14 | 2010-06-14 | 발광 소자 및 그것을 제조하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100055910A KR101115570B1 (ko) | 2010-06-14 | 2010-06-14 | 발광 소자 및 그것을 제조하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110136111A true KR20110136111A (ko) | 2011-12-21 |
| KR101115570B1 KR101115570B1 (ko) | 2012-03-05 |
Family
ID=45502794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100055910A KR101115570B1 (ko) | 2010-06-14 | 2010-06-14 | 발광 소자 및 그것을 제조하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101115570B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013103526A1 (en) * | 2012-01-05 | 2013-07-11 | Micron Technology, Inc. | Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods |
| KR101480537B1 (ko) * | 2013-09-12 | 2015-01-09 | 한국광기술원 | 발광 다이오드 장치 |
| KR20160054333A (ko) * | 2014-11-06 | 2016-05-16 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| WO2016186330A1 (ko) * | 2015-05-19 | 2016-11-24 | 엘지이노텍 주식회사 | 발광 소자 |
| KR20170022084A (ko) * | 2015-08-19 | 2017-03-02 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| WO2018203687A1 (ko) * | 2017-05-04 | 2018-11-08 | 엘지이노텍 주식회사 | 반도체소자 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8643034B2 (en) | 2008-02-29 | 2014-02-04 | Osram Opto Semiconductors Gmbh | Monolithic, optoelectronic semiconductor body and method for the production thereof |
-
2010
- 2010-06-14 KR KR1020100055910A patent/KR101115570B1/ko active IP Right Grant
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10559719B2 (en) | 2012-01-05 | 2020-02-11 | Micron Technology, Inc. | Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods |
| US9419182B2 (en) | 2012-01-05 | 2016-08-16 | Micron Technology, Inc. | Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods |
| WO2013103526A1 (en) * | 2012-01-05 | 2013-07-11 | Micron Technology, Inc. | Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods |
| US9653654B2 (en) | 2012-01-05 | 2017-05-16 | Micron Technology, Inc. | Solid-state radiation transducer devices having at least partially transparent buried contact elements, and associated systems and methods |
| US11670738B2 (en) | 2012-01-05 | 2023-06-06 | Micron Technology, Inc. | Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods |
| KR101480537B1 (ko) * | 2013-09-12 | 2015-01-09 | 한국광기술원 | 발광 다이오드 장치 |
| KR20160054333A (ko) * | 2014-11-06 | 2016-05-16 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| WO2016186330A1 (ko) * | 2015-05-19 | 2016-11-24 | 엘지이노텍 주식회사 | 발광 소자 |
| KR20160136070A (ko) * | 2015-05-19 | 2016-11-29 | 엘지이노텍 주식회사 | 발광 소자 |
| CN107636846A (zh) * | 2015-05-19 | 2018-01-26 | Lg伊诺特有限公司 | 发光元件 |
| US10333029B2 (en) | 2015-05-19 | 2019-06-25 | Lg Innotek Co., Ltd. | Light-emitting element |
| KR20170022084A (ko) * | 2015-08-19 | 2017-03-02 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| WO2018203687A1 (ko) * | 2017-05-04 | 2018-11-08 | 엘지이노텍 주식회사 | 반도체소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101115570B1 (ko) | 2012-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101106151B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| US8383433B2 (en) | Light emitting diode and method of fabricating the same | |
| KR101017395B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101138952B1 (ko) | 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
| JP2013016875A (ja) | 発光装置 | |
| KR101093117B1 (ko) | 교류용 발광 소자 및 그것을 제조하는 방법 | |
| KR20130030283A (ko) | 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
| KR101115570B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| KR101423722B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR20160036862A (ko) | 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자 | |
| KR101115539B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| KR20120031472A (ko) | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
| KR100599011B1 (ko) | 메쉬 전극을 채택하는 복수개의 발광셀들을 갖는 발광다이오드 및 그것을 제조하는 방법 | |
| KR101171327B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| KR101138977B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| KR101138948B1 (ko) | 고효율 발광 다이오드 | |
| KR101457205B1 (ko) | 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101165255B1 (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150112 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161212 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171211 Year of fee payment: 7 |