WO2016186330A1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
WO2016186330A1
WO2016186330A1 PCT/KR2016/004245 KR2016004245W WO2016186330A1 WO 2016186330 A1 WO2016186330 A1 WO 2016186330A1 KR 2016004245 W KR2016004245 W KR 2016004245W WO 2016186330 A1 WO2016186330 A1 WO 2016186330A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor layer
light emitting
pattern
connection groove
Prior art date
Application number
PCT/KR2016/004245
Other languages
English (en)
French (fr)
Inventor
성연준
문지형
박수익
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to CN201680029225.7A priority Critical patent/CN107636846B/zh
Priority to US15/575,242 priority patent/US10333029B2/en
Publication of WO2016186330A1 publication Critical patent/WO2016186330A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • Embodiments of the present invention relate to a light emitting device.
  • a light emitting diode is one of light emitting devices that emit light when a current is applied.
  • Light emitting diodes can emit high-efficiency light at low voltage, resulting in excellent energy savings.
  • the luminance problem of the light emitting diode has been greatly improved, and has been applied to various devices such as a backlight unit, a display board, a display device, and a home appliance of a liquid crystal display device.
  • the light emitting device includes a light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer disposed on a supporting substrate, and includes a first electrode and a second electrode connected to the light emitting structure.
  • the electrons or holes injected through the first electrode and the holes or electrons injected through the second electrode move by the voltage difference between the first electrode and the second electrode to meet and emit light in the active layer.
  • a vertical light emitting device that forms a second electrode electrically connected to a second semiconductor layer in a connection groove formed in a light emitting structure, and insulates the second electrode and the first semiconductor layer through an insulating pattern may be formed by process margins. An end of the first electrode and an end of the second electrode are spaced apart from each other. However, as the distance between the first electrode and the second electrode increases, a problem arises in that the driving voltage of the light emitting device increases and the light output decreases.
  • Embodiments of the present invention provide a light emitting device capable of reducing the driving voltage and improving the light output.
  • the light emitting device of the embodiment includes a support substrate; A light emitting structure disposed on the support substrate, the light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer; A plurality of connection grooves including a bottom surface on which the light emitting structure is removed to expose the second semiconductor layer and a side surface that exposes the first semiconductor layer, the active layer, and the second semiconductor layer; A first electrode disposed on the light emitting structure in contact with the first semiconductor layer, the first electrode including a first electrode pattern having an end extending to an edge of the connection groove, and a second electrode pattern disposed on the first electrode pattern; ; A second electrode including a contact electrode extending to an upper surface of the first semiconductor layer to surround a bottom surface and a side surface of the connection groove, and a bonding electrode connected to the plurality of contact electrodes; And an insulation pattern disposed between the first electrode and the second electrode.
  • the light emitting device of the embodiment includes a support substrate; A light emitting structure disposed on the support substrate, the light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer; A plurality of connection grooves including a bottom surface on which the light emitting structure is removed to expose the second semiconductor layer and a side surface that exposes the first semiconductor layer, the active layer, and the second semiconductor layer; A first electrode electrically connected to the first semiconductor layer and including a first electrode pattern extending to the inside of the connection groove and a second electrode pattern disposed on the first electrode pattern; A second electrode including a contact electrode extending to an edge of the connection groove to surround a bottom surface and a side surface of the connection groove, and a bonding electrode connected to the plurality of contact electrodes; And an insulation pattern disposed between the first electrode and the second electrode.
  • the light emitting device of the embodiment of the present invention has the following effects.
  • the first electrode pattern of the first electrode formed on the upper surface of the first semiconductor layer and in direct contact with the first semiconductor layer is formed to the edge of the connection groove.
  • the overlapping area of the first electrode pattern serving as the reflective layer and the active layer is increased, thereby improving the reflection efficiency and improving the light output.
  • a contact electrode of the second electrode which is in direct contact with the second semiconductor layer through the connection groove is formed on the inner front surface of the connection groove. Therefore, the contact area between the contact electrode and the second semiconductor layer is increased, thereby reducing the driving voltage.
  • the first electrode pattern of the first electrode in direct contact with the first semiconductor layer and the contact electrode of the second electrode in direct contact with the second semiconductor layer overlap with the insulating pattern therebetween. Therefore, since the distance between the first electrode end and the second electrode end is zero, the resistance of the light emitting device is reduced and the driving voltage of the light emitting device is also reduced.
  • FIG. 1A is a cross-sectional view of a light emitting device according to an embodiment of the present invention.
  • FIG. 1B is an enlarged view of region A of FIG. 1A.
  • FIG. 2 is a cross-sectional view of a general light emitting device.
  • 3A is a graph illustrating a driving voltage according to a distance between a first electrode and a second electrode.
  • 3B is a graph showing light output according to the distance between the first electrode and the second electrode.
  • FIG. 4A is a cross-sectional view of a light emitting device according to another embodiment of the present invention.
  • FIG. 4B is an enlarged view of region B of FIG. 4A.
  • 5A to 5I are cross-sectional views illustrating a method of manufacturing a light emitting device according to an exemplary embodiment of the present invention.
  • 6A to 6I are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of a light emitting device package including a light emitting device according to an embodiment of the present invention.
  • first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component.
  • one component when one component is described as being formed “on or under” of another component, it is either upper or lower. (on or under) includes both the two components are in direct contact with each other (directly) or one or more other components are formed indirectly formed between the two (component).
  • on or under when expressed as “on” or “under”, it may include the meaning of the downward direction as well as the upward direction based on one component.
  • FIG. 1A is a cross-sectional view of a light emitting device according to an exemplary embodiment of the present invention
  • FIG. 1B is an enlarged view of region A of FIG. 1A.
  • the light emitting device is disposed on the support substrate 125 and includes a light emitting structure including a first semiconductor layer 105a, an active layer 105c, and a second semiconductor layer 105b.
  • a first electrode 110 electrically connected to the first semiconductor layer 105a
  • a second electrode 120 electrically connected to the second semiconductor layer 105b
  • a first electrode 110 and a second electrode And an insulating pattern 115 that insulates 120.
  • the first semiconductor layer 105a may be formed of a compound semiconductor such as a group III-V group or a group II-VI, and a first dopant may be doped into the first semiconductor layer 105a.
  • the first dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the first semiconductor layer 105a doped with the first dopant may be a p-type semiconductor layer.
  • the first semiconductor layer 105a may include at least one of InAlGaN and AlGaN.
  • the first semiconductor layer 105a may include graded AlGaN having a gradient of aluminum to reduce the lattice difference.
  • the first semiconductor layer 105a may have a single layer or a multilayer structure, and the single semiconductor layer 105a has a single layer structure.
  • the active layer 105c is disposed between the first semiconductor layer 105a and the second semiconductor layer 105b.
  • the active layer 105c is a layer where electrons (or holes) injected through the first semiconductor layer 105a and holes (or electrons) injected through the second semiconductor layer 105b meet.
  • the active layer 105c transitions to a low energy level as electrons and holes recombine, and may generate light having a corresponding wavelength.
  • the active layer 105c may have any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure, and the active layer 105c.
  • the structure of is not limited to this.
  • the well layer / barrier layer of the active layer 105c may be InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP).
  • / AlGaP may be formed of any one or more pair structure, but is not limited thereto.
  • the well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.
  • the second semiconductor layer 105b may be formed of a compound semiconductor such as a III-V group or a II-VI group, and a second dopant may be doped into the second semiconductor layer 105b.
  • the second dopant is an n-type dopant such as Si, Ge, Sn, Se, Te, or the like
  • the second semiconductor layer 105b doped with the second dopant may be an n-type semiconductor layer.
  • the second semiconductor layer 105b may include at least one of InAlGaN and AlGaN.
  • the content of Al may be 50%.
  • the second semiconductor layer 105b is an n-type semiconductor layer, the second semiconductor layer 105b is made of Al 0 . It may consist of 5 GaN.
  • the second semiconductor layer 105b may have a multilayer structure.
  • the second semiconductor layer 105b may further include an undoped semiconductor layer (not shown).
  • the undoped semiconductor layer is a layer formed to improve the crystallinity of the second semiconductor layer 105b.
  • the undoped semiconductor layer may have a lower electrical conductivity than the second semiconductor layer 105b because the undoped semiconductor layer is not doped with the second dopant. have.
  • the light emitting structure 105 of the embodiment includes a first semiconductor layer 105a, which is a p-type semiconductor layer, and a second semiconductor layer 105b, which is an n-type semiconductor layer, or a first semiconductor layer, which is an n-type semiconductor layer. 105a and a second semiconductor layer 105b which is a p-type semiconductor layer.
  • the light emitting structure 105 may have a structure in which an n-type or p-type semiconductor layer is further formed between the second semiconductor layer 105b and the active layer 105c.
  • the light emitting structure 105 of the present invention may be formed of at least one of np, pn, npn, pnp junction structure, the light emitting structure 105 of the present invention is an n-type semiconductor layer and p Various structures including the type semiconductor layer may be provided.
  • the doping concentrations of the impurities in the first semiconductor layer 105a and the second semiconductor layer 105b may be uniformly or non-uniformly formed. That is, the doping structure of the light emitting structure 105 may be variously formed, but is not limited thereto.
  • the protective layer 135 may be formed to surround the light emitting structure 105 as described above.
  • the protective layer 135 may be made of a nonconductive oxide or nitride.
  • the protective layer 135 may be formed of at least one of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. It may be selected and formed, but is not limited thereto.
  • the protective layer 135 since the upper surface of the second semiconductor layer 105b has a roughness pattern, the protective layer 135 may also be formed along the roughness pattern. At this time, the roughness pattern may be a non-uniform pattern or a uniform pattern as shown.
  • the first electrode 110 is electrically connected to the first semiconductor layer 105a
  • the second electrode 120 is electrically connected to the second semiconductor layer 105b.
  • the second electrode 120 selectively removes the first semiconductor layer 105a, the active layer 105c, and the second semiconductor layer 105b to expose the second semiconductor layer 105b ( It is connected to the second semiconductor layer 105b through 105h).
  • the first electrode 110 may be formed between the light emitting structure 105 and the support substrate 125 to overlap the first semiconductor layer 105a.
  • the first electrode 110 is disposed under the first electrode pattern 110a to surround the first electrode pattern 110a and the first electrode pattern 110a in direct contact with the first semiconductor layer 105a. Pattern 110b.
  • the first electrode pattern 110a may function as a reflective layer for reflecting light generated in the active layer 105c in the direction of the second semiconductor layer 105b.
  • the first electrode pattern 110a is formed of a material having high reflectivity, such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or the like, and Transparent conductive materials such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, and the like may be formed by mixing.
  • the first electrode pattern 110a is disposed under the light emitting structure 105 to directly contact the first semiconductor layer 105a, and an end thereof extends to an edge of the connection groove 105h. That is, the end of the first electrode pattern 110a coincides with the edge of the connection groove 105h. In this case, the first electrode pattern 110a functions as a reflective layer. Therefore, in the light emitting device according to the embodiment of the present invention, the first electrode pattern 110a is formed on the entire surface of the first semiconductor layer 105a except for the connection groove 105h, so that the first electrode pattern 110a overlaps the active layer 105c. The area becomes wider. That is, the reflection efficiency of the light generated in the active layer 105c is improved, so that the light output of the light emitting device is improved.
  • the second electrode pattern 110b may be formed of a material having excellent electrical conductivity so that the current injected from the outside may be spread evenly horizontally.
  • the second electrode pattern 110b may be formed of a transparent conductive oxide (TCO).
  • Transparent conductive oxide films include ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx and NiO.
  • the second electrode pattern 110b may be formed of an opaque metal such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or the like.
  • the second electrode pattern 110b may be formed of one or a plurality of layers in which a transparent conductive oxide film and an opaque metal are mixed, but are not limited thereto.
  • a second electrode 120 electrically connected to the second semiconductor layer 105b is disposed between the light emitting structure 105 and the support substrate 125. As described above, the second electrode 120 is connected to the second semiconductor layer 105b through the plurality of connection grooves 105h. At this time, the connection groove 105h includes a bottom surface exposing the second semiconductor layer 105b and a side surface exposing the first semiconductor layer 105a, the active layer 105c and the second semiconductor layer 105b.
  • the second electrode 120 includes a contact electrode 120a that contacts the second semiconductor layer 105b in the connection groove 105h and a bonding electrode 120b that connects each contact electrode 120a to each other.
  • the contact electrode 120a is disposed up to the bottom surface of the first semiconductor layer 105a to completely surround the bottom surface and side surfaces of the connection groove 105h. That is, the contact electrode 120a is arrange
  • the bonding electrode 120b is illustrated as a single layer in the drawing, the bonding electrode 120b may be formed of one or a plurality of layers in which a transparent conductive oxide film and an opaque metal are mixed, but are not limited thereto.
  • the insulating pattern 115 may be disposed between the first electrode 110 and the second electrode 120 as described above to electrically insulate the first electrode 110 and the second electrode 120.
  • the insulation pattern 115 may include first, second, and third insulation patterns 115a, 115b, and 115c.
  • the first insulating pattern 115a insulates the contact electrode 120a and the first electrode pattern 110a from under the first semiconductor layer 105a. Therefore, the contact electrode 120a and the first electrode pattern 110a overlap the first insulating pattern 115a on the lower surface of the first semiconductor layer 105a around the connection groove 105h. At this time, the ends of the first electrode pattern 110a and the first insulating pattern 115a coincide at the edge of the connection groove 105h.
  • the second insulating pattern 115b is disposed on the side surface of the connection groove 105h, and is specifically disposed between the contact electrode 120a and the side surface of the connection groove 105h.
  • the second insulating pattern 115b insulates the end of the contact electrode 120a and the contact electrode 120a extending to the edge of the connection groove 105h.
  • the contact electrode 120a, the active layer 105c, and the contact electrode 120a and the first semiconductor layer 105a may be insulated from each other through the second insulating pattern 115b at the side of the connection groove 105h.
  • the third insulating pattern 115c is disposed under the light emitting structure 105 to insulate the bonding electrode 120b and the second electrode pattern 110b. Specifically, the third insulating pattern 115c is disposed on the entire surface of the lower surface of the first electrode 110 to expose the contact electrode 120a in the connection groove 105h, and the contact electrode 120a and the bonding electrode ( 120b) may be electrically connected inside the connection groove 105h.
  • the first, second, and third insulating patterns 115a, 115b, and 115c as described above may include SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN and the like may be selected and formed at least one, but is not limited thereto.
  • the second electrode 120 may be electrically connected to the support substrate 125 through a bonding layer (not shown).
  • the bonding layer may be formed of a metal such as Au, Sn, In, Ag, Ni, Nb, Cu, or an alloy thereof, but is not limited thereto.
  • the bonding layer may bond, weld, or diffuse bond the support substrate 125 and the second electrode 120.
  • the bonding layer may be formed of a material having electrical conductivity as a solid state, but is not limited thereto.
  • the support substrate 125 may support the light emitting structure 105 and be electrically connected to the second electrode 120 to function as an electrode pad of the second electrode 120.
  • an electrode pad 130 may be formed on an upper surface of the first electrode 110 exposed by the protective layer 135. The electrode pad 130 is electrically connected to the first electrode 110.
  • the light emitting device has the second electrode 120 in contact with the first electrode pattern 110a and the second semiconductor layer 105b of the first electrode 110 in contact with the first semiconductor layer 105a.
  • Contact electrodes 120a may overlap each other with an insulating pattern 115 interposed therebetween. Accordingly, the distance between the end of the first electrode 110 and the end of the second electrode 120 is zero, so that the resistance of the light emitting device is reduced and the driving voltage is reduced.
  • the end of the first electrode and the end of the second electrode are separated by at least 20 ⁇ m by the process margins of the first electrode, the insulating pattern, and the second electrode.
  • FIG. 2 is a cross-sectional view of a general light emitting device, and shows a part of a light emitting device including a connection groove.
  • the first electrode 10a is electrically connected to the first semiconductor layer 15a on the light emitting structure 15, and the second electrode 12a is connected to the second semiconductor inside the connection groove. Is electrically connected to layer 15b.
  • an insulating pattern 11 may be disposed on the side of the connection groove to insulate the second electrode 12a from the first semiconductor layer 15a.
  • the process of forming the second electrode 12a on the upper surface of the second semiconductor layer 15b and the process of forming the first electrode 10a on the first semiconductor layer 15a should have sufficient margins. Therefore, the general light emitting device has a gap A between the end of the first electrode 10a and the edge of the connection groove 15h and the distance between the end of the second electrode 12a and the edge of the bottom surface of the connection groove 15h.
  • the distance between the end of the first electrode 10a and the end of the second electrode 12a is at least 20 ⁇ m.
  • FIG. 3A is a graph showing driving voltages according to the distance between the first electrode and the second electrode
  • FIG. 3B is a graph showing light output according to the distance between the first electrode and the second electrode.
  • 3A and 3B are graphs using light emitting devices emitting blue light, and show results of Wafer # 1 and Wafer # 2.
  • the driving voltage of the light emitting device decreases as the distance between the first electrode end and the second electrode end decreases, and the driving voltage of the light emitting device increases as the distance increases.
  • the resistance of the light emitting device increases as described above. That is, the wider the interval, the worse the current characteristic, and thus the light output of the light emitting device is reduced. Furthermore, when the first and second semiconductor layers are materials of high resistance, the driving voltage increases greatly as the distance between the electrodes increases.
  • the gap between the end of the first electrode pattern 110a and the end of the contact electrode 120a Is zero. Therefore, the driving voltage is reduced and the light output can be improved as compared with the general light emitting device.
  • FIG. 4A is a cross-sectional view of a light emitting device according to another embodiment of the present invention
  • FIG. 4B is an enlarged view of region B of FIG. 4A.
  • the light emitting device according to another embodiment of the present invention as described above differs only in the structure of the first and second electrodes and the insulating pattern from the embodiment of the present invention shown in FIGS. 1A and 1B.
  • the contact electrode 220a is formed only in the connection groove 205h, and the first electrode pattern 210a extends into the connection groove 205h.
  • the first electrode pattern 210a and the contact electrode 220a overlap with the insulating pattern 215 interposed in the connection groove 205h.
  • the first electrode pattern 210a of the first electrode 210 serving as the reflective layer is disposed under the light emitting structure 205 to be in contact with the first semiconductor layer 205a.
  • the end of the first electrode pattern 210a extends to the inside of the connection groove 205h, so that the overlapping area of the first electrode pattern 210a and the active layer 205c is widened.
  • the reflection efficiency is improved and the light output is improved.
  • the end of the first electrode pattern 210a extends to the bottom surface of the connection groove 205h.
  • the end of the first electrode pattern 210a may extend only to the side surface of the connection groove 205h.
  • the second electrode pattern 210b disposed below the first electrode pattern 210a to surround the first electrode pattern 210a is a material having excellent electrical conductivity so that the current injected from the outside can be spread evenly horizontally. It can be formed as. Although the second electrode pattern 210b is not formed inside the connection groove 205h in the drawing, the second electrode pattern 210b may also be formed inside the connection groove 205h like the first electrode pattern 210a. Can be.
  • the second electrode 220 includes a contact electrode 220a contacting the second semiconductor layer 205b in the connection groove 205h and a bonding electrode 220b connecting the contact electrodes 220a to each other.
  • the contact electrode 220a extends to the edge of the connection groove 205h so as to surround the bottom and side surfaces of the connection groove 205h and is formed only inside the connection groove 205h.
  • the bonding electrode 220b is electrically connected to the contact electrode 220a and is formed on the entire lower surface of the second electrode 220.
  • An insulating pattern 215 is disposed between the first electrode 210 and the second electrode 220 as described above to electrically insulate the first electrode 210 and the second electrode 220.
  • the insulating pattern 215 may include first, second and third insulating patterns 215a, 215b, and 215c.
  • the first insulating pattern 215a is disposed between the light emitting structure 205 and the contact electrode 220a on the side of the connection groove 205h. Therefore, the contact electrode 220a, the active layer 205c, the contact electrode 220a, and the first semiconductor layer 205a may be insulated from each other through the first insulating pattern 215a.
  • the second insulating pattern 215b is disposed between the first electrode pattern 210a and the contact electrode 220a. Therefore, the contact electrode 220a and the first electrode pattern 210a may overlap each other with the second insulating pattern 215b interposed in the connection groove 205h.
  • the third insulating pattern 215c is disposed between the bonding electrode 220b and the first electrode 210 under the light emitting structure 205. Therefore, the second insulating pattern 215b and the third insulating pattern 215c expose the contact electrode 220a in the connection groove 205h, so that the contact electrode 220a and the bonding electrode 220b are the connection groove 205h. ) Can be electrically connected internally.
  • the light emitting device may include a second electrode contacting the first electrode pattern 210a and the second semiconductor layer 205b of the first electrode 210 in contact with the first semiconductor layer 205a.
  • the contact electrodes 220a of the 220 overlap each other with the second insulating pattern 215b interposed in the connection groove 205h. Therefore, since the distance between the end of the first electrode 210 and the end of the second electrode 220 is zero, the resistance of the light emitting device is reduced and the driving voltage is reduced.
  • 5A to 5I are cross-sectional views illustrating a method of manufacturing a light emitting device according to an exemplary embodiment of the present invention.
  • the light emitting structure 105 is formed on the base substrate 190.
  • the light emitting structure 105 may be separated into a plurality when cutting the support substrate to be described later.
  • the base substrate 190 may be formed of a material selected from sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto.
  • the base substrate 190 is separated from the light emitting structure 105 at the time of forming the supporting substrate 125 to be described later, and the base substrate 190 and the light emitting structure 105 for easy separation of the base substrate 190.
  • a separation layer 195 may be formed in the.
  • the light emitting structure 105 may be formed using a method such as a molecular beam epitaxy (MBE), a hydride vapor phase epitaxy (HVPE), sputtering, or the like, but is not limited thereto.
  • the light emitting structure 105 has a structure in which the second semiconductor layer 105b, the active layer 105c, and the first semiconductor layer 105a are sequentially stacked.
  • the first electrode pattern 110a and the first insulating pattern 115a are sequentially formed on the light emitting structure 105, and the first electrode pattern 110a is formed in the region where the connection groove 105h is to be formed.
  • the first insulating pattern 115a and the light emitting structure 105 are removed to form a connection groove 105h exposing a part of the second semiconductor layer 105b. Accordingly, the end of the first electrode pattern 110a and the end of the second insulating pattern 115b coincide with the edge of the connection groove 105h.
  • connection groove 105h includes a bottom surface exposing the second semiconductor layer 105b and a side surface exposing the first semiconductor layer 105a, the active layer 105c, and the second semiconductor layer 105b.
  • the inclination angle ⁇ between the bottom surface and the side surface of the connection groove 105h may be 60 ° or more and 90 ° or less.
  • the first electrode pattern 110a functions as a reflective layer for improving the reflectance of the light emitted from the active layer 105c.
  • the first insulating pattern 115a is used to insulate the first electrode pattern 110a and the contact electrode 120a to be described later.
  • the second insulating pattern 115b is formed only on the side surface of the connection groove 105h.
  • the second insulating pattern 115b may be formed by forming an insulating material layer on the entire upper surface of the light emitting structure 105 so as to cover the connection groove 105h and by removing the insulating material layer by a dry etching method. . Specifically, when the insulating material layer is etched in a direction perpendicular to the upper surface of the light emitting structure 105, the insulating material layer on the top surface of the first insulating pattern 115a and the bottom surface of the connection groove 105h is removed to connect the insulating material layer. An insulating material layer may remain on only the side surface of the groove 105h to form the second insulating pattern 115b.
  • the inclination angle ⁇ between the bottom surface and the side surface of the connection groove 105h is less than 60 °, the insulating material layer on the side surface of the connection groove 105h may also be removed. Therefore, as described above, the inclination angle ⁇ between the bottom surface and the side surface of the connection groove 105h may be 60 ° or more and 90 ° or less.
  • a contact electrode 120a is formed to connect with the second semiconductor layer 105b exposed from the bottom surface of the connection groove 105h.
  • the contact electrode 120a extends to the upper surface of the first insulating pattern 115a to overlap the first electrode pattern 110a with the first insulating pattern 115a therebetween.
  • the second electrode pattern 110b is formed on the first electrode pattern 110a.
  • the first insulating pattern 115a of the region in which the second electrode pattern 110b is to be formed is removed.
  • the first semiconductor layer 105a may be exposed by further removing the first electrode pattern 110a from the region where the electrode pad is to be formed so that the electrode pad, which will be described later, directly contacts the second electrode pattern 110b.
  • removal of the first insulating pattern 115a and the first electrode pattern 110a may be performed by a photolithography process, but is not limited thereto.
  • the second electrode pattern 110b is formed on the entire surface of the first semiconductor layer 105a so as to cover a region from which the first insulating pattern 115a and the first electrode pattern 110a are removed.
  • the second electrode pattern 110b may be formed of a material having excellent electrical conductivity so that the current injected from the outside may be spread evenly horizontally.
  • the second electrode pattern 110b is illustrated as a single layer in the drawing, the second electrode pattern 110b may be formed of one or a plurality of layers in which a transparent conductive oxide film and an opaque metal are mixed, but are not limited thereto. .
  • the first electrode pattern 110a and the second electrode pattern 110b as described above are electrically connected to the first semiconductor layer 105a to function as the first electrode 110.
  • a third insulating pattern 115c is formed on the entire surface of the upper surface of the light emitting structure 105 to cover the contact electrode 120a and the second electrode pattern 110b, and the bottom surface of the connection groove 105h is formed.
  • the third insulating pattern 115c is selectively removed to expose a portion of the contact electrode 120a. Therefore, a part of the contact electrode 120a is exposed inside the connection groove 105h.
  • a bonding electrode 120b electrically connected to the exposed contact electrode 120a is formed.
  • the bonding electrode 120b connects the plurality of contact electrodes 120a.
  • the bonding electrode 120b is illustrated as a single layer in the drawing, the bonding electrode 120b may be formed of one or a plurality of layers in which a transparent conductive oxide film and an opaque metal are mixed, but are not limited thereto.
  • the contact electrode 120a and the bonding electrode 120b as described above are electrically connected to the second semiconductor layer 105b to function as the second electrode 120.
  • the bonding electrode 120b and the second electrode 120 are insulated from each other by the third insulating pattern 115c.
  • the support substrate 125 which electrically connects with the bonding electrode 120b is formed.
  • the support substrate 125 may be formed by a bonding method, a plating method, or a deposition method.
  • the base substrate 190 attached to the light emitting structure 105 is removed.
  • the base substrate 190 may be removed from the light emitting structure 105 using a laser lift off method.
  • the laser lift-off method may be performed by irradiating an excimer laser on the base substrate 190. Thermal energy is concentrated on the interface between the base substrate 190 and the light emitting structure 105 by a laser, thereby separating the base substrate 190 from the separation layer 195.
  • the remaining separation layer 195 may be removed by an additional etching process.
  • an isolation etching may be further performed on the light emitting structure 105. Isolation etching may be performed by a dry etching method such as inductively coupled plasma (ICP). A portion of the second electrode pattern 110b may be opened to the outside of the light emitting structure 105 by isolation etching. The electrode pad 130 is formed on the exposed second electrode pattern 110b. The electrode pad 130 is electrically connected to the first electrode 110.
  • ICP inductively coupled plasma
  • a roughness pattern may be formed on an upper surface of the second semiconductor layer 105b, and a protective layer 135 may be further formed to surround the light emitting structure 105.
  • 6A to 6I are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
  • the light emitting structure 205 is formed on the base substrate 290, and the light emitting structure 205 is selectively removed to form a connection groove 205h exposing a part of the second semiconductor layer 205b. do.
  • the method of forming the light emitting structure 205 is the same as the description of FIG. 5A.
  • two connection grooves 205h are disclosed in the drawing, the number of connection grooves 205h is not limited thereto.
  • the inclination angle ⁇ of the bottom surface and the side surface of the connection groove 205h may be 60 ° or more and 90 ° or less.
  • the first insulating pattern 215a is formed only on the side surface of the connection groove 205h.
  • an insulating material layer is formed on the entire surface of the upper surface of the light emitting structure 205 to cover the connection groove 205h, and is insulated in a direction perpendicular to the upper surface of the light emitting structure 205 by a dry etching method.
  • the material layer may be etched to selectively remove only the insulating material layer disposed on the top surface of the first semiconductor layer 205a and the bottom surface of the connection groove 205h. As a result, the insulating material layer remains only on the side surfaces of the connection grooves 205h to form the first insulating pattern 215a.
  • the contact electrode 220a is formed on the second semiconductor layer 205b exposed on the bottom surface of the connection groove 205h.
  • the contact electrode 220a surrounds the bottom and side surfaces of the connection groove 205h and is formed only inside the connection groove 205h. That is, the contact electrode 220a directly contacts the second semiconductor layer 205b exposed at the bottom surface of the connection groove 205h and exposes a part of the first insulating pattern 215a at the edge of the connection groove 205h. Let's do it. This is to prevent the second electrode and the contact electrode 220a which will be described later from being connected at the edge of the connection groove 205h.
  • the second insulating pattern 215b is formed to cover the contact electrode 220a.
  • the second insulating pattern 215b is in contact with the first insulating pattern 215a exposed by the contact electrode 220a. That is, the end of the contact electrode 220a is surrounded by the first insulating pattern 215a and the second insulating pattern 215b.
  • the first electrode pattern 210a is formed to expose a portion of the second insulating pattern 215b on the bottom surface of the connection groove 205h, and the second electrode pattern is formed on the first electrode pattern 210a.
  • the first electrode pattern 210a and the second electrode pattern 210b are electrically connected to the first semiconductor layer 205a to function as the first electrode 210.
  • the end of the first electrode pattern 210a extends to the inside of the connection groove 205h.
  • the end of the first electrode pattern 210a extends to the bottom surface of the connection groove 205h.
  • the end of the first electrode pattern 210a may extend only to the side surface of the connection groove 205h.
  • the second electrode pattern 210b is not formed inside the connection groove 205h in the drawing, the end of the second electrode pattern 210b is connected to the connection groove 205h like the first electrode pattern 210a. It can extend to the inside.
  • a third insulating pattern 215c is formed on the entire surface of the light emitting structure 205 to cover the second insulating pattern 215b and the first electrode 210, and the bottom surface of the connection groove 205h is formed.
  • the second insulating pattern 215b and the third insulating pattern 215c are selectively removed to expose a portion of the contact electrode 220a. Therefore, a part of the contact electrode 220a is exposed inside the connection groove 205h.
  • a bonding electrode 220b electrically connected to the exposed contact electrode 220a is formed.
  • the bonding electrode 220b connects the plurality of contact electrodes 220a.
  • the bonding electrode 220b may be electrically connected to the contact electrode 220a to be formed on the entire upper surface of the first electrode 210.
  • the contact electrode 220a and the bonding electrode 220b as described above are electrically connected to the second semiconductor layer 205b to function as the second electrode 220.
  • the support substrate 225 is formed on the bonding electrode 220b.
  • the support substrate 225 may be formed by a bonding method, a plating method, or a deposition method.
  • the base substrate 290 attached to the light emitting structure 205 is removed.
  • the base substrate 290 may be removed from the light emitting structure 205 using a laser lift off method.
  • the laser lift-off method may be performed by irradiating an excimer laser on the base substrate 290. Thermal energy is concentrated on the interface between the base substrate 290 and the light emitting structure 205 by a laser, thereby separating the base substrate 290 from the separation layer 295.
  • the remaining separation layer 295 may be removed by an additional etching process.
  • an isolation etching may be further performed on each light emitting structure 205. Isolation etching may be performed by a dry etching method such as inductively coupled plasma (ICP). A portion of the second electrode pattern 210b may be opened to the outside of the light emitting structure 205 by isolation etching. The electrode pad 230 is formed on the exposed second electrode pattern 210b. The electrode pad 230 is electrically connected to the first electrode 210.
  • ICP inductively coupled plasma
  • a roughness pattern may be formed on an upper surface of the second semiconductor layer 205b, and a protective layer 235 may be further formed to surround the light emitting structure 205.
  • the overlapping area between the first electrode patterns 110a and 210a and the active layers 105c and 205c serving as the reflective layer is increased, thereby improving reflection efficiency and improving light output.
  • the contact area between the contact electrodes 120a and 220a in direct contact with the second semiconductor layers 105b and 205b and the second semiconductor layers 105b and 205b is increased, thereby reducing the driving voltage.
  • the first electrode patterns 110a and 210a and the contact electrodes 120a and 220a overlap with the insulating patterns 115 and 215 interposed therebetween, so that the ends of the first electrodes 110 and 210 and the second electrodes 120 220)
  • the end of the gap is zero, so that the resistance of the light emitting device is reduced and the driving voltage of the light emitting device is also reduced.
  • the light emitting device according to the embodiment of the present invention is applied to the UV-B and UV-C structures having high resistance of the semiconductor layer, the effect of reducing the driving voltage and improving the light efficiency can be further expected.
  • FIG. 7 is a cross-sectional view of a light emitting device package including a light emitting device according to an embodiment of the present invention.
  • the light emitting device package includes a body 15, a light emitting device 100 formed on the body 15, a first lead frame 20a and a second lead frame connected to the light emitting device 100. 20b and a molding part 30 surrounding the light emitting device 100.
  • the body 15 may be formed of a silicon material, a synthetic resin material, or a metal material, but is not limited thereto.
  • an insulating material may be further formed on the surface of the body 15 to prevent electrical connection between the first lead frame 20a and the second lead frame 20b.
  • the light emitting device 100 may be installed on the body 15 or on the first lead frame 20a or the second lead frame 20b. In the drawing, the light emitting device 100 is directly connected to the first lead frame 20a, and the light emitting device 100 is connected to the second lead frame 20b through a wire 25.
  • the first lead frame 20a and the support substrate 300 may be electrically connected, and the electrode pad 400 may be electrically connected to the second lead frame 20b.
  • the molding part 30 covers the light emitting device 100. Although not shown, the molding part 30 may further include a phosphor.
  • the light emitting device package according to the embodiment may further include an optical member such as a light guide plate, a prism sheet, and a diffusion sheet to function as a backlight unit.
  • the light emitting device of the embodiment may be further applied to a display device, a lighting device, and a pointing device.
  • the display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the reflecting plate is disposed on the bottom cover, and the light emitting module emits light.
  • the light guide plate is disposed in front of the reflective plate to guide light emitted from the light emitting module to the front, and the optical sheet includes a prism sheet or the like and is disposed in front of the light guide plate.
  • the display panel is disposed in front of the optical sheet, the image signal output circuit supplies the image signal to the display panel, and the color filter is disposed in front of the display panel.
  • the lighting apparatus may include a light source module including a substrate and a light emitting device according to an embodiment, a heat dissipation unit for dissipating heat of the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • the lighting device may include a lamp, a head lamp, a street lamp or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 구동 전압을 감소시키고 광 출력을 향상시킬 수 있는 발광 소자에 관한 것으로, 지지 기판; 상기 지지 기판 상에 배치되며, 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 상기 발광 구조물이 제거되어 상기 제 2 반도체층을 노출시키는 바닥면과 상기 제 1 반도체층, 활성층 및 제 2 반도체층을 노출시키는 측면을 포함하는 복수 개의 접속 홈; 상기 제 1 반도체층과 접촉하도록 상기 발광 구조물 상에 배치되며, 끝단이 상기 접속 홈의 가장자리까지 연장된 제 1 전극 패턴 및 상기 제 1 전극 패턴 상에 배치된 제 2 전극 패턴을 포함하는 제 1 전극; 상기 접속 홈의 바닥면 및 측면을 감싸도록 상기 제 1 반도체층의 상부면까지 연장된 콘택 전극 및 복수 개의 상기 콘택 전극과 연결된 본딩 전극을 포함하는 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 절연 패턴을 포함한다.

Description

발광 소자
본 발명 실시 예는 발광 소자에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정 표시 장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
발광 소자는 지지 기판 상에 배치되는 제 1 반도체층, 활성층, 및 제 2 반도체층을 포함하는 발광 구조물을 포함하며, 발광 구조물과 접속되는 제 1 전극과 제 2 전극을 포함한다. 상기와 같은 발광 소자는 제 1 전극을 통해 주입되는 전자 또는 정공과 제 2 전극을 통해 주입되는 정공 또는 전자는 제 1 전극과 제 2 전극의 전압 차이에 의해 이동하여 활성층에서 만나 발광한다.
그런데, 발광 구조물에 형성된 접속 홈 내부에서 제 2 반도체층과 전기적으로 연결되는 제 2 전극을 형성하고, 절연 패턴을 통해 제 2 전극과 제 1 반도체층을 절연시키는 수직형 발광 소자는 공정 마진에 의해 제 1 전극의 끝단과 제 2 전극의 끝단이 이격된 구조를 갖는다. 그런데, 제 1 전극과 제 2 전극의 간격이 넓어질수록 발광 소자의 구동 전압이 증가하고 광 출력이 저하되는 문제가 발생한다.
본 발명 실시 예는 구동 전압을 감소시키고 광 출력을 향상시킬 수 있는 발광 소자를 제공한다.
실시 예의 발광 소자는 지지 기판; 상기 지지 기판 상에 배치되며, 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 상기 발광 구조물이 제거되어 상기 제 2 반도체층을 노출시키는 바닥면과 상기 제 1 반도체층, 활성층 및 제 2 반도체층을 노출시키는 측면을 포함하는 복수 개의 접속 홈; 상기 제 1 반도체층과 접촉하도록 상기 발광 구조물 상에 배치되며, 끝단이 상기 접속 홈의 가장자리까지 연장된 제 1 전극 패턴 및 상기 제 1 전극 패턴 상에 배치된 제 2 전극 패턴을 포함하는 제 1 전극; 상기 접속 홈의 바닥면 및 측면을 감싸도록 상기 제 1 반도체층의 상부면까지 연장된 콘택 전극 및 복수 개의 상기 콘택 전극과 연결된 본딩 전극을 포함하는 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 절연 패턴을 포함한다.
실시 예의 발광 소자는 지지 기판; 상기 지지 기판 상에 배치되며, 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 상기 발광 구조물이 제거되어 상기 제 2 반도체층을 노출시키는 바닥면과 상기 제 1 반도체층, 활성층 및 제 2 반도체층을 노출시키는 측면을 포함하는 복수 개의 접속 홈; 상기 제 1 반도체층과 전기적으로 연결되며, 상기 접속 홈의 내부까지 연장된 제 1 전극 패턴 및 상기 제 1 전극 패턴 상에 배치된 제 2 전극 패턴을 포함하는 제 1 전극; 상기 접속 홈의 바닥면 및 측면을 감싸도록 상기 접속 홈의 가장자리까지 연장된 콘택 전극 및 복수 개의 상기 콘택 전극과 연결된 본딩 전극을 포함하는 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 절연 패턴을 포함한다.
실시 예에 따르면 본 발명 실시 예의 발광 소자는 다음과 같은 효과가 있다.
첫째, 제 1 반도체층의 상부면에 형성되어 제 1 반도체층과 직접 접촉되는 제 1 전극의 제 1 전극 패턴은 접속 홈의 가장자리까지 형성된다. 즉, 반사층으로 기능하는 제 1 전극 패턴과 활성층의 중첩 면적이 넓어져 반사 효율이 향상되어 광 출력이 향상된다.
둘째, 접속 홈을 통해 제 2 반도체층과 직접 접촉되는 제 2 전극의 콘택 전극이 접속 홈의 내부 전면에 형성된다. 따라서, 콘택 전극과 제 2 반도체층의 접촉 면적이 넓어져 구동 전압이 감소한다.
셋째, 제 1 반도체층과 직접 접촉되는 제 1 전극의 제 1 전극 패턴과 제 2 반도체층과 직접 접촉되는 제 2 전극의 콘택 전극이 절연 패턴을 사이에 두고 중첩된다. 따라서, 제 1 전극 끝단과 제 2 전극 끝단의 간격이 0(zero)이 되어 발광 소자의 저항이 감소하고 발광 소자의 구동 전압 역시 감소한다.
도 1a는 본 발명 실시 예의 발광 소자의 단면도이다.
도 1b는 도 1a의 A 영역의 확대도이다.
도 2는 일반적인 발광 소자의 단면도이다.
도 3a는 제 1 전극과 제 2 전극의 간격에 따른 구동 전압을 나타낸 그래프이다.
도 3b는 제 1 전극과 제 2 전극의 간격에 따른 광 출력을 나타낸 그래프이다.
도 4a는 본 발명 다른 실시 예의 발광 소자의 단면도이다.
도 4b는 도 4a의 B 영역의 확대도이다.
도 5a 내지 도 5i는 본 발명 실시 예의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 6a 내지 도 6i는 본 발명 다른 실시 예의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 7은 본 발명 실시 예의 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 구성 요소가 다른 구성 요소의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성 요소가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성 요소가 상기 두 구성 요소 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하, 첨부된 도면을 참조하여 실시 예의 발광 소자를 상세히 설명하면 다음과 같다.
도 1a는 본 발명 실시 예의 발광 소자의 단면도이며, 도 1b는 도 1a의 A 영역의 확대도이다.
도 1a 및 도 1b와 같이, 본 발명 실시 예의 발광 소자는 지지 기판(125) 상에 배치되며 제 1 반도체층(105a), 활성층(105c) 및 제 2 반도체층(105b)을 포함하는 발광 구조물(105), 제 1 반도체층(105a)과 전기적으로 연결된 제 1 전극(110), 제 2 반도체층(105b)과 전기적으로 연결된 제 2 전극(120), 제 1 전극(110)과 제 2 전극(120)을 절연시키는 절연 패턴(115)을 포함한다. 이 때, 제 1 반도체층(105a)과 직접 접촉되는 제 1 전극(110)의 제 1 전극 패턴(110a)과 제 2 반도체층(105b)과 직접 접촉되는 제 2 전극(120)의 콘택 전극(120a)은 절연 패턴(115)을 사이에 두고 제 1 반도체층(105a) 하부면에서 중첩된다.
제 1 반도체층(105a)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 1 반도체층(105a)에 제 1 도펀트가 도핑될 수 있다. 제 1 반도체층(105a)은 InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제 1 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제 1 도펀트가 도핑된 제 1 반도체층(105a)은 p형 반도체층일 수 있다.
본 발명 실시 예의 발광 소자가 자외선, 심자외선(Deep UV) 또는 무분극 발광 소자일 경우, 제 1 반도체층(105a)은 InAlGaN 및 AlGaN 중 적어도 하나를 포함할 수 있다. 제 1 반도체층(105a)이 p형 반도체층일 경우, 제 1 반도체층(105a)은 격자 차이를 줄이기 위해 알루미늄의 농도가 구배를 갖는 graded AlGaN을 포함할 수 있다. 제 1 반도체층(105a)은 단층 또는 다층 구조일 수 있으며 도면에서는 단층 구조인 것을 도시하였다.
활성층(105c)은 제 1 반도체층(105a)과 제 2 반도체층(105b) 사이에 배치된다. 활성층(105c)은 제 1 반도체층(105a)을 통해서 주입되는 전자(또는 정공)과 제 2 반도체층(105b)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(105c)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(105c)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(105c)의 구조는 이에 한정하지 않는다.
활성층(105c)이 우물 구조로 형성되는 경우, 활성층(105c)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
제 2 반도체층(105b)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 반도체층(105b)에 제 2 도펀트가 도핑될 수 있다. 제 2 반도체층(105b)은 AlxInyGa(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으며, 이에 한정하지 않는다. 제 2 도펀트가 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트인 경우, 제 2 도펀트가 도핑된 제 2 반도체층(105b)은 n형 반도체층일 수 있다.
본 발명 실시 예의 발광 소자가 자외선(UV), 심자외선(Deep UV) 또는 무분극 발광 소자일 경우, 제 2 반도체층(105b)은 InAlGaN 및 AlGaN 중 적어도 하나를 포함할 수 있다. 제 2 반도체층(105b)이 AlGaN으로 이루어질 경우 Al의 함량은 50%일 수 있다. 또한, 제 2 반도체층(105b)이 n형 반도체층인 경우, 제 2 반도체층(105b)은 Al0 . 5GaN으로 이루어질 수 있다.
도면에서는 단층의 제 2 반도체층(105b)을 도시하였으나, 제 2 반도체층(105b)은 다층 구조일 수 있다. 제 2 반도체층(105b)이 다층 구조인 경우, 제 2 반도체층(105b)은 언도프트 반도체층(미도시)을 더 포함할 수 있다. 언도프트 반도체층은 제 2 반도체층(105b)의 결정성 향상을 위해 형성되는 층으로, 언도프트 반도체층은 제 2 도펀트가 도핑되지 않아 제 2 반도체층(105b)에 비해 낮은 전기 전도성을 가질 수 있다.
본 발명 실시 예의 발광 구조물(105)은 p형 반도체층인 제 1 반도체층(105a)과 n형 반도체층인 제 2 반도체층(105b)을 포함하여 이루어지거나, n형 반도체층인 제 1 반도체층(105a)과 p형 반도체층인 제 2 반도체층(105b)을 포함하여 이루어질 수 있다. 또한, 발광 구조물(105)은 제 2 반도체층(105b)과 활성층(105c) 사이에 n형 또는 p형 반도체층이 더 형성된 구조일 수 있다. 즉, 본 발명 실시 예의 발광 구조물(105)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나의 구조로 형성될 수 있는 것으로, 본 발명 실시 예의 발광 구조물(105)은 n형 반도체층과 p형 반도체층을 포함하는 다양한 구조일 수 있다.
그리고, 제 1 반도체층(105a) 및 제 2 반도체층(105b) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광 구조물(105)의 도핑 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기와 같은 발광 구조물(105)을 감싸도록 보호층(135)이 형성될 수 있다. 보호층(135)은 비전도성의 산화물이나 질화물로 이루어질 수 있다. 예를 들어, 보호층(135)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 한정하지 않는다. 또한, 제 2 반도체층(105b)의 상부면이 러프니스 패턴을 가져, 보호층(135) 역시 러프니스 패턴을 따라 형성될 수 있다. 이 때, 러프니스 패턴은 도시된 바와 같이 불균일한 패턴이거나 균일한 패턴일 수 있다.
제 1 전극(110)은 제 1 반도체층(105a)과 전기적으로 연결되고, 제 2 전극(120)은 제 2 반도체층(105b)과 전기적으로 연결된다. 이 때, 제 2 전극(120)은 제 1 반도체층(105a), 활성층(105c) 및 제 2 반도체층(105b)을 선택적으로 제거하여 제 2 반도체층(105b)을 노출시키는 복수 개의 접속 홈(105h)을 통해 제 2 반도체층(105b)과 접속된다.
구체적으로, 제 1 전극(110)은 제 1 반도체층(105a)과 중첩되도록 발광 구조물(105)과 지지 기판(125) 사이에 형성될 수 있다. 제 1 전극(110)은 제 1 반도체층(105a)과 직접 접촉하는 제 1 전극 패턴(110a) 및 제 1 전극 패턴(110a)을 감싸도록 제 1 전극 패턴(110a) 하부에 배치된 제 2 전극 패턴(110b)을 포함한다.
제 1 전극 패턴(110a)은 활성층(105c)에서 발생한 광을 제 2 반도체층(105b) 방향으로 반사시키기 위한 반사층으로 기능할 수 있다. 이를 위해, 제 1 전극 패턴(110a)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질로 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있다.
제 1 전극 패턴(110a)은 제 1 반도체층(105a)과 직접 접촉하도록 발광 구조물(105) 하부에 배치되며, 끝단이 접속 홈(105h)의 가장자리까지 연장된다. 즉, 제 1 전극 패턴(110a)의 끝단이 접속 홈(105h)의 가장자리와 일치한다. 이 때, 제 1 전극 패턴(110a)은 반사층으로 기능한다. 따라서, 본 발명 실시 예의 발광 소자는 제 1 전극 패턴(110a)이 접속 홈(105h)을 제외한 제 1 반도체층(105a) 전면에 형성되어, 제 1 전극 패턴(110a)과 활성층(105c)의 중첩 면적이 넓어진다. 즉, 활성층(105c)에서 발생한 광의 반사 효율이 향상되어 발광 소자의 광 출력이 향상된다.
제 2 전극 패턴(110b)은 외부로부터 주입된 전류가 수평적으로 골고루 퍼질 수 있도록 우수한 전기 전도성을 갖는 물질로 형성될 수 있다. 제 2 전극 패턴(110b)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)으로 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
또한, 제 2 전극 패턴(110b)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속으로 형성될 수 있다. 또한, 제 2 전극 패턴(110b)은 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다.
발광 구조물(105)과 지지 기판(125) 사이에는 제 2 반도체층(105b)과 전기적으로 연결된 제 2 전극(120)이 배치된다. 제 2 전극(120)은 상술한 바와 같이 복수 개의 접속 홈(105h)을 통해 제 2 반도체층(105b)과 접속된다. 이 때, 접속 홈(105h)은 제 2 반도체층(105b)을 노출시키는 바닥면과 제 1 반도체층(105a), 활성층(105c) 및 제 2 반도체층(105b)을 노출시키는 측면을 포함한다.
제 2 전극(120)은 접속 홈(105h)에서 제 2 반도체층(105b)과 접촉하는 콘택 전극(120a)과 각 콘택 전극(120a)을 연결시키는 본딩 전극(120b)을 포함한다. 콘택 전극(120a)은 접속 홈(105h)의 바닥면 및 측면을 완전히 감싸도록 제 1 반도체층(105a)의 하부면까지 배치된다. 즉, 콘택 전극(120a)은 접속 홈(105h) 내측면의 전면에 배치되어, 콘택 전극(120a)과 제 2 반도체층(105b)의 접촉 면적이 넓어진다. 따라서, 발광 소자의 구동 전압이 감소한다.
도면에서는 본딩 전극(120b)이 단일 층인 것을 도시하였으나, 본딩 전극(120b)은 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다.
그리고, 상기와 같은 제 1 전극(110)과 제 2 전극(120) 사이에는 절연 패턴(115)이 배치되어, 제 1 전극(110)과 제 2 전극(120)을 전기적으로 절연시킬 수 있다. 절연 패턴(115)은 제 1, 제 2 및 제 3 절연 패턴(115a, 115b 및 115c)을 포함할 수 있다.
제 1 절연 패턴(115a)은 제 1 반도체층(105a) 하부에서 콘택 전극(120a)과 제 1 전극 패턴(110a)을 절연시킨다. 따라서, 콘택 전극(120a)과 제 1 전극 패턴(110a)은 접속 홈(105h) 주변의 제 1 반도체층(105a) 하부면에서 제 1 절연 패턴(115a)을 사이에 두고 중첩된다. 이 때, 접속 홈(105h)의 가장자리에서 제 1 전극 패턴(110a)과 제 1 절연 패턴(115a)의 끝단이 일치한다.
그리고, 제 2 절연 패턴(115b)은 접속 홈(105h)의 측면에 배치되며, 구체적으로, 콘택 전극(120a)과 접속 홈(105h)의 측면 사이에 배치된다. 제 2 절연 패턴(115b)은 접속 홈(105h)의 가장자리까지 연장된 콘택 전극(120a)의 끝단과 콘택 전극(120a)을 절연시킨다. 또한, 접속 홈(105h)의 측면에서 콘택 전극(120a)과 활성층(105c) 및 콘택 전극(120a)과 제 1 반도체층(105a)이 제 2 절연 패턴(115b)을 통해 서로 절연될 수 있다.
그리고, 제 3 절연 패턴(115c)은 발광 구조물(105) 하부에 배치되어, 본딩 전극(120b)과 제 2 전극 패턴(110b)을 절연시킨다. 구체적으로, 제 3 절연 패턴(115c)은 접속 홈(105h) 내부의 콘택 전극(120a)을 노출시키도록 제 1 전극(110) 하부면의 전면에 배치되고, 콘택 전극(120a)과 본딩 전극(120b)이 접속 홈(105h) 내부에서 전기적으로 연결될 수 있다.
상기와 같은 제 1, 제 2 및 제 3 절연 패턴(115a, 115b 및 115c)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 한정하지 않는다.
도시하지는 않았으나, 제 2 전극(120)은 본딩층(미도시)을 통해 지지 기판(125)과 전기적으로 연결될 수 있다. 본딩층은 Au, Sn, In, Ag, Ni, Nb, Cu 등과 같은 금속 또는 이들의 합금으로 형성될 수 있으며, 이에 한정되지 않는다. 또한, 본딩층은 지지 기판(125)과 제 2 전극(120)을 본딩 또는 웰딩(Welding) 본딩 또는 확산(diffusion) 본딩시킬 수 있다. 이 때, 본딩층은 고체 상태(solid state)로서, 전기적 전도성을 갖는 물질로 이루어질 수 있으나, 이에 한정하지 않는다.
따라서, 지지 기판(125)은 발광 구조물(105)을 지지함과 동시에 제 2 전극(120)과 전기적으로 연결되어 제 2 전극(120)의 전극 패드로 기능할 수 있다. 그리고, 보호층(135)에 의해 노출된 제 1 전극(110) 상부면에 전극 패드(130)가 형성될 수 있다. 전극 패드(130)는 제 1 전극(110)과 전기적으로 연결된다.
상기와 같은 본 발명 실시 예의 발광 소자는 제 1 반도체층(105a)과 접촉되는 제 1 전극(110)의 제 1 전극 패턴(110a)과 제 2 반도체층(105b)과 접촉되는 제 2 전극(120)의 콘택 전극(120a)이 절연 패턴(115)을 사이에 두고 서로 중첩된다. 따라서, 제 1 전극(110) 끝단과 제 2 전극(120) 끝단의 간격이 0(zero)이되어, 발광 소자의 저항이 감소하여 구동 전압이 감소한다.
반면, 일반적인 발광 소자는 제 1 전극, 절연 패턴 및 제 2 전극의 공정 마진에 의해 제 1 전극의 끝단과 제 2 전극의 끝단이 최소 20㎛이상 이격 된다.
도 2는 일반적인 발광 소자의 단면도로, 접속 홈을 포함하는 발광 소자의 일부를 도시하였다.
도 2와 같이, 일반적인 발광 소자는 제 1 전극(10a)이 발광 구조물(15) 상부에서 제 1 반도체층(15a)과 전기적으로 연결되고, 제 2 전극(12a)은 접속 홈 내부에서 제 2 반도체층(15b)과 전기적으로 연결된다. 그리고, 접속 홈 측면에 절연 패턴(11)이 배치되어 제 2 전극(12a)과 제 1 반도체층(15a)이 절연될 수 있다.
그런데, 상기와 같은 일반적인 발광 소자는 접속 홈(15h)의 바닥면의 일부를 노출시키도록 절연 패턴(11)을 형성하는 공정, 접속 홈(15h) 내부에서 절연 패턴(11)에 의해 노출된 제 2 반도체층(15b) 상부면에 제 2 전극(12a)을 형성하는 공정 및 제 1 반도체층(15a) 상에 제 1 전극(10a)을 형성하는 공정이 충분한 마진을 가져야 한다. 따라서, 일반적인 발광 소자는 제 1 전극(10a)의 끝단과 접속 홈(15h) 가장자리 사이의 간격(A) 및 제 2 전극(12a)의 끝단과 접속 홈(15h) 바닥면의 가장자리 사이의 간격(B)에 의해 제 1 전극(10a) 끝단과 제 2 전극(12a) 끝단의 간격이 최소 20㎛이상이다.
도 3a는 제 1 전극과 제 2 전극의 간격에 따른 구동 전압을 나타낸 그래프이며, 도 3b는 제 1 전극과 제 2 전극의 간격에 따른 광 출력을 나타낸 그래프이다. 도 3a 및 도 3b는 청색 광을 방출하는 발광 소자를 이용한 그래프로, Wafer #1 및 Wafer #2의 결과를 도시하였다.
구체적으로, 도 3a와 같이, 제 1 전극 끝단과 제 2 전극 끝단의 간격이 좁아질수록 발광 소자의 구동 전압이 감소하고, 간격이 넓어질수록 발광 소자의 구동 전압이 증가한다.
또한, 도 3b와 같이, 제 1 전극 끝단과 제 2 전극 끝단의 간격(D)이 증가할수록 상술한 바와 같이 발광 소자의 저항이 커진다. 즉, 간격이 넓어질수록 전류 특성이 나빠져 발광 소자의 광 출력이 감소된다. 더욱이, 제 1, 제 2 반도체층이 저항이 큰 물질인 경우, 전극의 간격이 넓어질수록 구동 전압이 크게 증가한다.
그러나, 본 발명 실시 예의 발광 소자와 같이 제 1 전극 패턴(110a)의 끝단과 콘택 전극(120a)의 끝단이 서로 중첩되는 경우, 제 1 전극 패턴(110a) 끝단과 콘택 전극 끝단(120a)의 간격이 0(zero)이다. 따라서, 일반적인 발광 소자에 비해 구동 전압이 감소하며 광 출력이 향상될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명 다른 실시 예의 발광 소자를 구체적으로 설명하면 다음과 같다.
도 4a는 본 발명 다른 실시 예의 발광 소자의 단면도이며, 도 4b는 도 4a의 B 영역의 확대도이다. 상기와 같은 본 발명 다른 실시 예의 발광 소자는 도 1a 및 도 1b에 도시된 본 발명 실시 예와 제 1 전극, 제 2 전극 및 절연 패턴의 구조만이 상이하다.
도 4a 및 도 4b와 같이, 본 발명 다른 실시 예의 발광 소자는 콘택 전극(220a)이 접속 홈(205h) 내부에만 형성되고, 제 1 전극 패턴(210a)이 접속 홈(205h) 내부까지 연장되어, 제 1 전극 패턴(210a)과 콘택 전극(220a)이 접속 홈(205h) 내부에서 절연 패턴(215)을 사이에 두고 중첩된다.
구체적으로, 반사층으로 기능하는 제 1 전극(210)의 제 1 전극 패턴(210a)은 제 1 반도체층(205a)과 접촉하도록 발광 구조물(205) 하부에 배치된다. 이 때, 제 1 전극 패턴(210a)의 끝단이 접속 홈(205h)의 내부까지 연장되어 제 1 전극 패턴(210a)과 활성층(205c)의 중첩 면적이 넓어진다. 이에 따라, 반사 효율이 향상되어 광 출력이 향상된다. 도면에서는 제 1 전극 패턴(210a)의 끝단이 접속 홈(205h)의 바닥면까지 연장된 것을 도시하였으나, 제 1 전극 패턴(210a)의 끝단은 접속 홈(205h)의 측면까지만 연장될 수도 있다.
*62제 1 전극 패턴(210a)을 감싸도록 제 1 전극 패턴(210a) 하부에 배치된 제 2 전극 패턴(210b)은 외부로부터 주입된 전류가 수평적으로 골고루 퍼질 수 있도록 우수한 전기 전도성을 갖는 물질로 형성될 수 있다. 도면에서는 제 2 전극 패턴(210b)이 접속 홈(205h) 내부에는 형성되지 않은 것을 도시하였으나, 제 2 전극 패턴(210b)은 제 1 전극 패턴(210a)과 같이 접속 홈(205h) 내부에도 형성될 수 있다.
제 2 전극(220)은 접속 홈(205h) 내부에서 제 2 반도체층(205b)과 접촉하는 콘택 전극(220a)과 각 콘택 전극(220a)을 연결시키는 본딩 전극(220b)을 포함한다. 콘택 전극(220a)은 접속 홈(205h)의 바닥면 및 측면을 감싸도록 접속 홈(205h)의 가장자리까지 연장되어 접속 홈(205h) 내부에만 형성된다. 그리고, 본딩 전극(220b)은 콘택 전극(220a)과 전기적으로 연결되어 제 2 전극(220)의 하부면 전면에 형성된다.
상기와 같은 제 1 전극(210)과 제 2 전극(220) 사이에는 절연 패턴(215)이 배치되어, 제 1 전극(210)과 제 2 전극(220)을 전기적으로 절연시킨다. 절연 패턴(215)은 제 1, 제 2 및 제 3 절연 패턴(215a, 215b 및 215c)을 포함할 수 있다.
제 1 절연 패턴(215a)은 접속 홈(205h)의 측면에서 발광 구조물(205)과 콘택 전극(220a) 사이에 배치된다. 따라서, 콘택 전극(220a)과 활성층(205c) 및 콘택 전극(220a)과 제 1 반도체층(205a)은 제 1 절연 패턴(215a)을 통해 서로 절연될 수 있다. 그리고, 제 2 절연 패턴(215b)은 제 1 전극 패턴(210a)과 콘택 전극(220a) 사이에 배치된다. 따라서, 콘택 전극(220a)과 제 1 전극 패턴(210a)은 접속 홈(205h) 내부에서 제 2 절연 패턴(215b)을 사이에 두고 중첩될 수 있다.
제 3 절연 패턴(215c)은 발광 구조물(205) 하부에서 본딩 전극(220b)과 제 1 전극(210) 사이에 배치된다. 따라서, 제 2 절연 패턴(215b)과 제 3 절연 패턴(215c)이 접속 홈(205h) 내부에서 콘택 전극(220a)을 노출시켜, 콘택 전극(220a)과 본딩 전극(220b)이 접속 홈(205h) 내부에서 전기적으로 연결될 수 있다.
상기와 같은 본 발명 다른 실시 예의 발광 소자는 제 1 반도체층(205a)과 접촉되는 제 1 전극(210)의 제 1 전극 패턴(210a)과 제 2 반도체층(205b)과 접촉되는 제 2 전극(220)의 콘택 전극(220a)이 접속 홈(205h) 내부에서 제 2 절연 패턴(215b)을 사이에 두고 서로 중첩된다. 따라서, 제 1 전극(210) 끝단과 제 2 전극(220) 끝단의 간격이 0(zero)으로, 발광 소자의 저항이 감소하여 구동 전압이 감소한다.
이하, 첨부된 도면을 참조하여 본 발명 실시 예의 발광 소자의 제조 방법을 구체적으로 설명하면 다음과 같다.
도 5a 내지 도 5i는 본 발명 실시 예의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 5a와 같이, 베이스 기판(190) 상에 발광 구조물(105)을 형성한다. 발광 구조물(105)은 후술할 지지 기판을 절단할 때, 복수 개로 분리될 수 있다. 베이스 기판(190)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 등에서 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 특히, 베이스 기판(190)은 후술할 지지 기판(125) 형성 시 발광 구조물(105)에서 분리되는 것으로, 베이스 기판(190)의 용이한 분리를 위해 베이스 기판(190)과 발광 구조물(105) 사이에 분리층(195)이 형성될 수 있다.
구체적으로, 베이스 기판(190) 상에 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE), 스퍼터링(Sputtering) 등의 방법을 이용하여 발광 구조물(105)을 형성할 수 있으며, 이에 한정하지는 않는다. 발광 구조물(105)은 제 2 반도체층(105b), 활성층(105c) 및 제 1 반도체층(105a)이 차례로 적층된 구조이다.
도 5b와 같이, 발광 구조물(105) 상에 제 1 전극 패턴(110a)과 제 1 절연 패턴(115a)을 차례로 형성하고, 접속 홈(105h)을 형성할 영역에서 제 1 전극 패턴(110a), 제 1 절연 패턴(115a) 및 발광 구조물(105)을 제거하여 제 2 반도체층(105b)의 일부를 노출시키는 접속 홈(105h)을 형성한다. 이에 따라, 제 1 전극 패턴(110a)의 끝단과 제 2 절연 패턴(115b)의 끝단이 접속 홈(105h)의 가장자리에서 일치한다.
도면에서는 두 개의 접속 홈(105h)을 개시하였으나, 접속 홈(105h)의 개수는 이에 한정하지 않는다. 접속 홈(105h)은 제 2 반도체층(105b)을 노출시키는 바닥면과 제 1 반도체층(105a), 활성층(105c) 및 제 2 반도체층(105b)을 노출시키는 측면을 포함한다. 특히, 후술할 절연 물질층이 접속 홈(105h)의 측면에서 제거되는 것을 방지하기 위해, 접속 홈(105h)의 바닥면과 측면 사이의 경사각(θ)은 60°이상이며 90°이하일 수 있다.
제 1 전극 패턴(110a)은 활성층(105c)에서 방출되는 광의 반사율을 향상시키기 위한 반사층으로 기능한다. 그리고, 제 1 절연 패턴(115a)은 제 1 전극 패턴(110a)과 후술할 콘택 전극(120a)을 절연시키기 위한 것이다.
도 5c와 같이, 접속 홈(105h)의 측면에만 제 2 절연 패턴(115b)을 형성한다. 제 2 절연 패턴(115b)은 접속 홈(105h)을 덮도록 발광 구조물(105) 상부면 전면에 절연 물질층을 형성하고, 건식 식각(Dry Etch) 방법으로 절연 물질층을 제거하여 형성할 수 있다. 구체적으로, 발광 구조물(105)의 상부면과 수직인 방향에서 절연 물질층을 식각하면, 제 1 절연 패턴(115a)의 상부면 및 접속 홈(105h) 바닥면의 절연 물질층이 제거되어, 접속 홈(105h)의 측면에만 절연 물질층이 남게 되어 제 2 절연 패턴(115b)을 형성할 수 있다.
절연 물질층의 제거 시, 접속 홈(105h)의 바닥면과 측면 사이의 경사각(θ)이 60°미만인 경우, 접속 홈(105h)의 측면의 절연 물질층도 제거될 수 있다. 따라서, 상술한 바와 같이, 접속 홈(105h)의 바닥면과 측면 사이의 경사각(θ)은 60°이상이며 90°이하일 수 있다.
도 5d와 같이, 접속 홈(105h)의 바닥면에서 노출된 제 2 반도체층(105b)과 접속하는 콘택 전극(120a)을 형성한다. 이 때, 콘택 전극(120a)은 제 1 절연 패턴(115a)을 사이에 두고 제 1 전극 패턴(110a)과 중첩되도록 제 1 절연 패턴(115a)의 상부면까지 연장된 구조이다.
이어, 도 5e와 같이, 제 1 전극 패턴(110a) 상에 제 2 전극 패턴(110b)을 형성한다. 구체적으로, 제 2 전극 패턴(110b)을 형성하기 전에 제 2 전극 패턴(110b)을 형성할 영역의 제 1 절연 패턴(115a)을 제거한다. 또한, 후술할 전극 패드가 제 2 전극 패턴(110b)과 직접 접촉되도록, 전극 패드를 형성할 영역에서 제 1 전극 패턴(110a)을 더 제거하여 제 1 반도체층(105a)을 노출시킬 수 있다. 이 때, 제 1 절연 패턴(115a) 및 제 1 전극 패턴(110a)의 제거는 포토 리소그래피 공정으로 이루어질 수 있으며, 이에 한정하지 않는다.
그리고, 제 1 절연 패턴(115a)과 제 1 전극 패턴(110a)이 제거된 영역을 덮도록 제 1 반도체층(105a)의 전면에 제 2 전극 패턴(110b)을 형성한다. 제 2 전극 패턴(110b)은 외부로부터 주입된 전류가 수평적으로 골고루 퍼질 수 있도록 우수한 전기 전도성을 갖는 물질로 형성될 수 있다. 특히, 도면에서는 제 2 전극 패턴(110b)이 단일 층인 것을 도시하였으나, 제 2 전극 패턴(110b)은 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다. 상기와 같은 제 1 전극 패턴(110a)과 제 2 전극 패턴(110b)은 제 1 반도체층(105a)과 전기적으로 연결되어 제 1 전극(110)으로 기능한다.
도 5f와 같이, 콘택 전극(120a) 및 제 2 전극 패턴(110b)을 덮도록 발광 구조물(105) 상부면의 전면에 제 3 절연 패턴(115c)을 형성하고, 접속 홈(105h) 바닥면의 콘택 전극(120a)의 일부를 노출시키도록 제 3 절연 패턴(115c)을 선택적으로 제거한다. 따라서, 콘택 전극(120a)은 접속 홈(105h) 내부에서 일부가 노출된다.
이어, 도 5g와 같이, 노출된 콘택 전극(120a)과 전기적으로 연결되는 본딩 전극(120b)을 형성한다. 본딩 전극(120b)은 복수 개의 콘택 전극(120a)을 연결시킨다. 도면에서는 본딩 전극(120b)이 단일 층인 것을 도시하였으나, 본딩 전극(120b)은 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다. 상기와 같은 콘택 전극(120a)과 본딩 전극(120b)은 제 2 반도체층(105b)과 전기적으로 연결되어 제 2 전극(120)으로 기능한다. 그리고, 제 3 절연 패턴(115c)에 의해 본딩 전극(120b)과 제 2 전극(120)이 절연된다.
그리고, 도 5h와 같이, 본딩 전극(120b)과 전기적으로 접속하는 지지 기판(125)을 형성한다. 지지 기판(125)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다. 그리고, 발광 구조물(105)에 부착된 베이스 기판(190)을 제거한다. 베이스 기판(190)은 레이저 리프트 오프 방법을 이용하여 발광 구조물(105)에서 제거할 수 있다. 레이저 리프트 오프 방법은 베이스 기판(190)에 엑시머 레이저를 조사하여 실시할 수 있다. 레이저에 의해 베이스 기판(190)과 발광 구조물(105)의 경계면에 열 에너지가 집중되어 베이스 기판(190)이 분리층(195)에서 분리된다. 베이스 기판(190)을 분리한 후 남아있는 분리층(195)은 추가적인 식각 공정으로 제거할 수 있다.
그리고, 발광 구조물(105)에 아이솔레이션(Isolation) 에칭을 더 실시할 수 있다. 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 아이솔레이션 에칭에 의해 제 2 전극 패턴(110b)의 일부가 발광 구조물(105) 외부로 개방될 수 있다. 그리고, 노출된 제 2 전극 패턴(110b)에 전극 패드(130)를 형성한다. 전극 패드(130)는 제 1 전극(110)과 전기적으로 연결된다.
이어, 도 5i와 같이, 제 2 반도체층(105b)의 상부면에 러프니스 패턴을 형성하고, 발광 구조물(105)을 감싸도록 보호층(135)을 더 형성할 수 있다.
이하, 본 발명 다른 실시 예의 발광 소자의 제조 방법을 설명하면 다음과 같다.
도 6a 내지 도 6i는 본 발명 다른 실시 예의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 6a와 같이, 베이스 기판(290) 상에 발광 구조물(205)을 형성하고, 발광 구조물(205)을 선택적으로 제거하여 제 2 반도체층(205b)의 일부를 노출시키는 접속 홈(205h)을 형성한다. 발광 구조물(205)을 형성하는 방법은 상기 도 5a의 설명과 동일하다. 도면에서는 두 개의 접속 홈(205h)을 개시하였으나, 접속 홈(205h)의 개수는 이에 한정하지 않는다. 특히, 후술할 절연 물질층이 접속 홈(205h)의 측면에서 제거되는 것을 방지하기 위해, 접속 홈(205h)의 바닥면과 측면의 경사각(θ)은 60°이상이며 90°이하일 수 있다.
이어, 도 6b와 같이, 접속 홈(205h)의 측면에만 제 1 절연 패턴(215a)을 형성한다. 구체적으로, 접속 홈(205h)을 덮도록 발광 구조물(205) 상부면의 전면에 절연 물질층을 형성하고, 건식 식각(Dry Etch) 방법으로 발광 구조물(205)의 상부면과 수직인 방향에서 절연 물질층을 식각하여 제 1 반도체층(205a)의 상부면 및 접속 홈(205h)의 바닥면에 배치된 절연 물질층만 선택적으로 제거할 수 있다. 이에 따라, 접속 홈(205h)의 측면에만 절연 물질층이 남아, 제 1 절연 패턴(215a)이 형성된다.
도 6c와 같이, 접속 홈(205h)의 바닥면에 노출된 제 2 반도체층(205b) 상에 콘택 전극(220a)을 형성한다. 콘택 전극(220a)은 접속 홈(205h)의 바닥면과 측면을 감싸며 접속 홈(205h) 내부에만 형성된다. 즉, 콘택 전극(220a)은 접속 홈(205h)의 바닥면에서 노출된 제 2 반도체층(205b)과 직접 접촉하며, 접속 홈(205h)의 가장자리에서 제 1 절연 패턴(215a)의 일부를 노출시킨다. 이는, 후술할 제 2 전극과 콘택 전극(220a)이 접속 홈(205h)의 가장자리에서 접속되는 것을 방지하기 위함이다.
도 6d와 같이, 콘택 전극(220a)을 덮도록 제 2 절연 패턴(215b)을 형성한다. 제 2 절연 패턴(215b)은 콘택 전극(220a)에 의해 노출된 제 1 절연 패턴(215a)과 접촉된다. 즉, 콘택 전극(220a)의 끝단은 제 1 절연 패턴(215a)과 제 2 절연 패턴(215b)에 의해 감싸진 구조이다.
도 6e와 같이, 접속 홈(205h) 바닥면의 제 2 절연 패턴(215b)의 일부를 노출시키도록 제 1 전극 패턴(210a)을 형성하고, 제 1 전극 패턴(210a) 상에 제 2 전극 패턴(210b)을 형성한다. 제 1 전극 패턴(210a)과 제 2 전극 패턴(210b)은 제 1 반도체층(205a)과 전기적으로 연결되어 제 1 전극(210)으로 기능한다.
구체적으로, 제 1 전극 패턴(210a)의 끝단은 접속 홈(205h)의 내부까지 연장된 구조이다. 도면에서는 제 1 전극 패턴(210a)의 끝단이 접속 홈(205h)의 바닥면까지 연장된 것을 도시하였으나, 제 1 전극 패턴(210a)의 끝단은 접속 홈(205h)의 측면까지만 연장될 수도 있다. 또한, 도면에서는 제 2 전극 패턴(210b)이 접속 홈(205h) 내부에는 형성되지 않은 것을 도시하였으나, 제 2 전극 패턴(210b)의 끝단이 제 1 전극 패턴(210a)과 같이 접속 홈(205h) 내부까지 연장될 수 있다.
그리고, 도 6f와 같이, 제 2 절연 패턴(215b) 및 제 1 전극(210)을 덮도록 발광 구조물(205) 전면에 제 3 절연 패턴(215c)을 형성하고, 접속 홈(205h) 바닥면의 콘택 전극(220a)의 일부를 노출시키도록 제 2 절연 패턴(215b)과 제 3 절연 패턴(215c)을 선택적으로 제거한다. 따라서, 콘택 전극(220a)이 접속 홈(205h) 내부에서 일부가 노출된다.
이어, 도 6g와 같이, 노출된 콘택 전극(220a)과 전기적으로 연결되는 본딩 전극(220b)을 형성한다. 본딩 전극(220b)은 복수 개의 콘택 전극(220a)을 연결시킨다. 본딩 전극(220b)은 콘택 전극(220a)과 전기적으로 연결되어 제 1 전극(210)의 상부면 전면에 형성될 수 있다. 상기와 같은 콘택 전극(220a)과 본딩 전극(220b)은 제 2 반도체층(205b)과 전기적으로 연결되어 제 2 전극(220)으로 기능한다.
그리고, 도 6h와 같이, 본딩 전극(220b) 상에 지지 기판(225)을 형성한다. 지지 기판(225)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다. 그리고, 발광 구조물(205)에 부착된 베이스 기판(290)을 제거한다. 베이스 기판(290)은 레이저 리프트 오프 방법을 이용하여 발광 구조물(205)에서 제거할 수 있다. 레이저 리프트 오프 방법은 베이스 기판(290)에 엑시머 레이저를 조사하여 실시할 수 있다. 레이저에 의해 베이스 기판(290)과 발광 구조물(205)의 경계면에 열 에너지가 집중되어 베이스 기판(290)이 분리층(295)에서 분리된다. 베이스 기판(290)을 분리한 후 남아있는 분리층(295)은 추가적인 식각 공정으로 제거할 수 있다.
그리고, 각 발광 구조물(205)에 아이솔레이션(Isolation) 에칭을 더 실시할 수 있다. 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 아이솔레이션 에칭에 의해 제 2 전극 패턴(210b)의 일부가 발광 구조물(205) 외부로 개방될 수 있다. 그리고, 노출된 제 2 전극 패턴(210b)에 전극 패드(230)를 형성한다. 전극 패드(230)는 제 1 전극(210)과 전기적으로 연결된다.
이어, 도 6i와 같이, 제 2 반도체층(205b)의 상부면에 러프니스 패턴을 형성하고, 발광 구조물(205)을 감싸도록 보호층(235)을 더 형성할 수 있다.
상술한 바와 같이, 본 발명 실시 예의 발광 소자는 반사층으로 기능하는 제 1 전극 패턴(110a, 210a)과 활성층(105c, 205c)의 중첩 면적이 넓어져 반사 효율이 향상되어 광 출력이 향상된다. 또한, 제 2 반도체층(105b, 205b)과 직접 접촉되는 콘택 전극(120a, 220a)과 제 2 반도체층(105b, 205b)의 접촉 면적이 넓어져 구동 전압이 감소한다.
그리고, 제 1 전극 패턴(110a, 210a)과 콘택 전극(120a, 220a)이 절연 패턴(115, 215)을 사이에 두고 중첩되어, 제 1 전극(110, 210) 끝단과 제 2 전극(120, 220) 끝단의 간격이 0(zero)이 되어 발광 소자의 저항이 감소하고 발광 소자의 구동 전압 역시 감소한다. 더욱이, 상기와 같은 본 발명 실시 예의 발광 소자를 반도체층의 저항이 높은 UV-B 및 UV-C 구조에 적용하는 경우, 구동 전압의 감소 및 광 효율 향상의 효과를 더욱 기대할 수 있다.
도 7은 본 발명 실시 예의 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 7과 같이, 본 발명 실시 예의 발광 소자 패키지는 바디(15), 바디(15) 상에 형성된 발광 소자(100), 발광 소자(100)와 연결된 제 1 리드 프레임(20a)과 제 2 리드 프레임(20b) 및 발광 소자(100)를 감싸는 몰딩부(30)를 포함한다.
바디(15)는 실리콘 재질, 합성수지 재질, 또는 금속 재질로 형성될 수 있으며, 이에 한정하지 않는다. 바디(15)가 금속과 같은 전도성 물질로 이루어지면, 바디(15) 표면에 절연 물질을 더 형성하여 제 1 리드 프레임(20a)과 제 2 리드 프레임(20b)의 전기적 연결을 방지할 수 있다.
발광 소자(100)는 바디(15) 상에 설치되거나 제 1 리드 프레임(20a) 또는 제 2 리드 프레임(20b) 상에 설치될 수도 있다. 도면에서는 발광 소자(100)가 제 1 리드 프레임(20a)과 직접 연결되고, 발광 소자(100)가 제 2 리드 프레임(20b)과는 와이어(25)를 통해 연결된 것을 도시하였다. 본 발명 실시 예의 발광 소자(100)는 제 1 리드 프레임(20a)과 지지 기판(300)이 전기적으로 연결되고, 전극 패드(400)가 제 2 리드 프레임(20b)과 전기적으로 연결될 수 있다. 그리고, 몰딩부(30)는 발광 소자(100)를 덮는다. 도시하지는 않았으나, 몰딩부(30)는 형광체를 더 포함하여 이루어질 수 있다.
실시 예의 발광 소자 패키지는 도광판, 프리즘 시트, 확산 시트 등의 광학 부재를 더 포함하여 이루어져 백라이트 유닛으로 기능할 수 있다. 또한, 실시 예의 발광 소자는 표시 장치, 조명 장치, 지시 장치에 더 적용될 수 있다.
이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.
그리고, 조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더욱이 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명 실시 예가 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 지지 기판;
    상기 지지 기판 상에 배치되며, 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물이 제거되어 상기 제 2 반도체층을 노출시키는 바닥면과 상기 제 1 반도체층, 활성층 및 제 2 반도체층을 노출시키는 측면을 포함하는 복수 개의 접속 홈;
    상기 제 1 반도체층과 접촉하도록 상기 발광 구조물 상에 배치되며, 끝단이 상기 접속 홈의 가장자리까지 연장된 제 1 전극 패턴 및 상기 제 1 전극 패턴 상에 배치된 제 2 전극 패턴을 포함하는 제 1 전극;
    상기 접속 홈의 바닥면 및 측면을 감싸도록 상기 제 1 반도체층의 상부면까지 연장된 콘택 전극 및 복수 개의 상기 콘택 전극과 연결된 본딩 전극을 포함하는 제 2 전극; 및
    상기 제 1 전극과 상기 제 2 전극 사이에 배치된 절연 패턴을 포함하는 발광 소자.
  2. 제 1 항에 있어서,
    상기 절연 패턴은 상기 제 1 반도체층 상에서 상기 콘택 전극과 상기 제 1 전극 패턴 사이에 배치된 제 1 절연 패턴;
    상기 접속 홈의 측면에서 상기 콘택 전극과 상기 제 1 전극 패턴 사이에 배치된 제 2 절연 패턴; 및
    상기 발광 구조물 상에서 상기 본딩 전극과 상기 제 2 전극 패턴 사이에 배치된 제 3 절연 패턴을 포함하는 발광 소자.
  3. 제 2 항에 있어서,
    상기 콘택 전극과 상기 제 1 전극 패턴은 상기 제 1 반도체층 상에서 상기 제 1 절연 패턴을 사이에 두고 중첩되는 발광 소자.
  4. 제 2 항에 있어서,
    상기 접속 홈의 가장자리에서 상기 제 1 전극 패턴과 상기 제 1 절연 패턴이 상기 제 2 절연 패턴과 접촉하는 발광 소자.
  5. 제 2 항에 있어서,
    상기 콘택 전극과 상기 제 1 전극 패턴, 상기 콘택 전극과 상기 활성층 및 상기 콘택 전극과 상기 제 1 반도체층은 상기 제 2 절연 패턴을 통해 서로 절연된 발광 소자.
  6. 제 2 항에 있어서,
    상기 제 3 절연 패턴이 상기 접속 홈 내부의 상기 콘택 전극을 노출시켜, 상기 콘택 전극과 상기 본딩 전극이 상기 접속 홈 내부에서 전기적으로 연결된 발광 소자.
  7. 제 2 항에 있어서,
    상기 제 3 절연 패턴은 상기 접속 홈 내부의 상기 콘택 전극을 노출시키며 상기 제 1 전극의 하부면 전면에 배치된 발광 소자.
  8. 제 1 항에 있어서,
    상기 접속 홈의 상기 측면과 상기 바닥면 사이의 경사각이 60°이상이며 90°이하인 발광 소자.
  9. 제 1 항에 있어서,
    상기 제 1 전극 패턴은 상기 활성층에서 발생한 광을 상기 제 2 반도체층으로 반사시키는 반사층인 발광 소자.
  10. 제 1 항에 있어서,
    상기 지지 기판은 상기 제 2 전극과 전기적으로 연결된 발광 소자.
  11. 지지 기판;
    상기 지지 기판 상에 배치되며, 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물이 제거되어 상기 제 2 반도체층을 노출시키는 바닥면과 상기 제 1 반도체층, 활성층 및 제 2 반도체층을 노출시키는 측면을 포함하는 복수 개의 접속 홈;
    상기 제 1 반도체층과 전기적으로 연결되며, 상기 접속 홈의 내부까지 연장된 제 1 전극 패턴 및 상기 제 1 전극 패턴 상에 배치된 제 2 전극 패턴을 포함하는 제 1 전극;
    상기 접속 홈의 바닥면 및 측면을 감싸도록 상기 접속 홈의 가장자리까지 연장된 콘택 전극 및 복수 개의 상기 콘택 전극과 연결된 본딩 전극을 포함하는 제 2 전극; 및
    상기 제 1 전극과 상기 제 2 전극 사이에 배치된 절연 패턴을 포함하는 발광 소자.
  12. 제 11 항에 있어서,
    상기 제 1 전극 패턴과 상기 콘택 전극은 상기 접속 홈 내부에서 상기 절연 패턴을 사이에 두고 서로 중첩되는 발광 소자.
  13. 제 11 항에 있어서,
    상기 절연 패턴은 상기 접속 홈의 측면에서 상기 발광 구조물과 상기 콘택 전극 사이에 배치된 제 1 절연 패턴;
    상기 제 1 전극 패턴과 상기 콘택 전극 사이에 배치된 제 2 절연 패턴; 및
    상기 발광 구조물 상에서 상기 본딩 전극과 상기 제 1 전극 사이에 배치된 제 3 절연 패턴을 포함하는 발광 소자.
  14. 제 13 항에 있어서,
    상기 콘택 전극과 상기 활성층 및 상기 콘택 전극과 상기 제 1 반도체층은 상기 제 1 절연 패턴을 통해 서로 절연된 발광 소자.
  15. 제 13 항에 있어서,
    상기 콘택 전극의 끝단은 상기 접속 홈의 가장자리에서 상기 제 1 절연 패턴과 상기 제 2 절연 패턴에 의해 감싸진 발광 소자.
  16. 제 13 항에 있어서,
    상기 제 2 절연 패턴과 제 3 절연 패턴이 상기 접속 홈의 바닥면에서 상기 콘택 전극을 노출시켜, 상기 콘택 전극과 상기 본딩 전극이 상기 접속 홈 내부에서 전기적으로 연결된 발광 소자.
  17. 제 13 항에 있어서,
    상기 제 3 절연 패턴은 상기 접속 홈 내부의 상기 콘택 전극을 노출시키며 상기 제 1 전극의 하부면 전면에 배치된 발광 소자.
  18. 제 11 항에 있어서,
    상기 접속 홈의 상기 측면과 상기 바닥면 사이의 경사각이 60°이상이며 90°이하인 발광 소자.
  19. 제 11 항에 있어서,
    상기 제 1 전극 패턴은 상기 활성층에서 발생한 광을 상기 제 2 반도체층으로 반사시키는 반사층인 발광 소자.
  20. 제 11 항에 있어서,
    상기 지지 기판은 상기 제 2 전극과 전기적으로 연결된 발광 소자.
PCT/KR2016/004245 2015-05-19 2016-04-22 발광 소자 WO2016186330A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201680029225.7A CN107636846B (zh) 2015-05-19 2016-04-22 发光元件
US15/575,242 US10333029B2 (en) 2015-05-19 2016-04-22 Light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0069775 2015-05-19
KR1020150069775A KR102371326B1 (ko) 2015-05-19 2015-05-19 발광 소자

Publications (1)

Publication Number Publication Date
WO2016186330A1 true WO2016186330A1 (ko) 2016-11-24

Family

ID=57320412

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/004245 WO2016186330A1 (ko) 2015-05-19 2016-04-22 발광 소자

Country Status (4)

Country Link
US (1) US10333029B2 (ko)
KR (1) KR102371326B1 (ko)
CN (1) CN107636846B (ko)
WO (1) WO2016186330A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018124341B4 (de) * 2018-10-02 2024-05-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
CN112038883B (zh) * 2020-10-29 2021-05-28 锐驰智光(北京)科技有限公司 激光发射模块及具有此的激光雷达
CN112711008B (zh) * 2021-03-26 2021-06-25 锐驰智光(北京)科技有限公司 激光发射模块及具有此的激光雷达

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150298A (ja) * 1997-11-14 1999-06-02 Nichia Chem Ind Ltd 窒化ガリウム系半導体発光素子と受光素子
KR20110136111A (ko) * 2010-06-14 2011-12-21 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP2013201411A (ja) * 2012-02-24 2013-10-03 Stanley Electric Co Ltd 半導体発光装置
WO2014192237A1 (ja) * 2013-05-30 2014-12-04 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
WO2014195420A1 (de) * 2013-06-06 2014-12-11 Osram Opto Semiconductors Gmbh Leuchtdiode mit passivierungsschicht

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110102630A (ko) * 2010-03-11 2011-09-19 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
US8772805B2 (en) 2010-03-31 2014-07-08 Seoul Viosys Co., Ltd. High efficiency light emitting diode and method for fabricating the same
KR102008313B1 (ko) * 2013-02-14 2019-08-07 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR20160149363A (ko) * 2015-06-17 2016-12-28 삼성전자주식회사 반도체 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150298A (ja) * 1997-11-14 1999-06-02 Nichia Chem Ind Ltd 窒化ガリウム系半導体発光素子と受光素子
KR20110136111A (ko) * 2010-06-14 2011-12-21 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP2013201411A (ja) * 2012-02-24 2013-10-03 Stanley Electric Co Ltd 半導体発光装置
WO2014192237A1 (ja) * 2013-05-30 2014-12-04 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
WO2014195420A1 (de) * 2013-06-06 2014-12-11 Osram Opto Semiconductors Gmbh Leuchtdiode mit passivierungsschicht

Also Published As

Publication number Publication date
KR102371326B1 (ko) 2022-03-07
CN107636846A (zh) 2018-01-26
CN107636846B (zh) 2020-06-16
KR20160136070A (ko) 2016-11-29
US10333029B2 (en) 2019-06-25
US20180138366A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2016190664A1 (ko) 발광소자
WO2009131319A2 (ko) 반도체 발광소자
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2009134029A2 (ko) 반도체 발광소자
WO2009131335A2 (ko) 반도체 발광소자
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2017014512A1 (ko) 발광 소자
WO2010011057A2 (ko) 반도체 발광소자 및 그 제조방법
WO2010044642A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2016190665A1 (ko) 발광소자
WO2009125953A2 (ko) 발광 소자
WO2012023662A1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2009139603A2 (ko) 반도체 발광소자
WO2017014580A1 (ko) 발광 소자 패키지
WO2020241993A1 (ko) 수직형 발광 다이오드
WO2010018946A2 (ko) 반도체 발광소자 및 그 제조방법
WO2016186330A1 (ko) 발광 소자
WO2017119730A1 (ko) 발광 소자
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16796657

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15575242

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16796657

Country of ref document: EP

Kind code of ref document: A1