WO2018203687A1 - 반도체소자 - Google Patents

반도체소자 Download PDF

Info

Publication number
WO2018203687A1
WO2018203687A1 PCT/KR2018/005151 KR2018005151W WO2018203687A1 WO 2018203687 A1 WO2018203687 A1 WO 2018203687A1 KR 2018005151 W KR2018005151 W KR 2018005151W WO 2018203687 A1 WO2018203687 A1 WO 2018203687A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
disposed
recess
light emitting
conductive semiconductor
Prior art date
Application number
PCT/KR2018/005151
Other languages
English (en)
French (fr)
Inventor
정영규
김영훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of WO2018203687A1 publication Critical patent/WO2018203687A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Definitions

  • the present invention relates to a semiconductor device.
  • Light Emitting Diode is a pn junction diode that converts electrical energy into light energy, and can be generated by compound semiconductors such as Group 3 and Group 5 in the periodic table, and realizes various colors by adjusting the composition ratio of compound semiconductors. This is possible.
  • the n-layer electrons and the p-layer holes combine to emit energy corresponding to the bandgap energy of the conduction band and the valence band. Is mainly emitted in the form of heat or light, and emits light in the form of light emitting elements.
  • nitride semiconductors are receiving great attention in the field of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy.
  • blue light emitting devices, green light emitting devices, and ultraviolet light emitting devices using nitride semiconductors are commercially used and widely used.
  • the reflective layer cannot be formed entirely under the chip due to the structure for distinguishing N (-) and P (+). There is a problem that the absorption region is generated to reduce the light extraction efficiency.
  • An object of the present invention is to provide a semiconductor device having improved light extraction efficiency by minimizing a light absorption region.
  • the problem to be solved in the embodiments of the present invention is not limited thereto, and the object or effect that can be grasped from the solution means or the embodiment of the problem described below will be included.
  • the semiconductor device includes a support member; A second conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, the second conductive semiconductor layer disposed on the support member; A light emitting structure comprising a first semiconductor layer and a first recess through the active layer to expose a portion of the first conductive semiconductor layer; An insulating layer disposed between the support member and the light emitting structure; A first reflection layer disposed between the insulating layer and the second conductive semiconductor layer; And a second reflection layer disposed between the insulating layer and the support member. It includes.
  • the first recess is disposed at an edge (outermost portion) of the light emitting structure, and a bottom of the first conductive semiconductor layer, an outer surface of the active layer, and an outer surface of the second conductive semiconductor layer are formed in the first recess. May be exposed within the set.
  • the first reflection layer is spaced apart from the bottom surface of the first conductive semiconductor layer exposed in the first recess in a horizontal direction, and the second reflection layer is formed from the bottom surface of the first conductive semiconductor layer exposed in the first recess. May overlap in a vertical direction.
  • the light emitting structure may include a second recess disposed inward of the first recess and exposing a portion of the first conductive semiconductor layer through the second conductive semiconductor layer and the active layer. have.
  • a bottom surface of the first conductivity type semiconductor layer exposed in the first recess may be disposed outside the side surface of the active layer exposed in the first recess.
  • the first recess may be shaped to surround the second recess with a closed loop.
  • the capping layer area may be formed to 40% to 50% or less of the area of the first reflective layer.
  • the second reflection layer may include a top surface, a bottom surface, and side surfaces disposed between the top surface and the bottom surface of the second reflection layer, and the side surfaces may include regions having curved surfaces.
  • the second reflection layer may include a first region vertically overlapping the first reflection layer, and a second region disposed between the first reflection layer and the side surface of the light emitting structure.
  • the second reflective layer may include a third region extending outside the light emitting structure.
  • An upper surface of the third region of the second reflective layer may be disposed to surround the upper surface of the light emitting structure.
  • the first reflection layer may be disposed between the second reflection layer and the third reflection layer.
  • the second recess may have a width in a horizontal direction of 3 ⁇ m to 30 ⁇ m.
  • the light extraction efficiency can be improved by minimizing the light absorption region through the semiconductor device according to the present invention.
  • the reliability of the semiconductor device can be improved.
  • FIG. 1 is a top view of a semiconductor device according to the present invention.
  • FIG. 2 is a cross-sectional view according to the first embodiment taken along the line II ′ in FIG. 1.
  • FIG. 3 is a cross-sectional view according to the first embodiment cut along the line AA ′ in FIG. 1.
  • FIG. 4 is an enlarged cross-sectional view of a portion of FIG. 3.
  • FIG. 5 is a cross-sectional view according to a second embodiment taken along the line II ′ in FIG. 1.
  • FIG. 6 is a cross-sectional view according to the second embodiment cut along the line AA ′ in FIG. 1.
  • FIG. 7 is an enlarged cross-sectional view of a portion of FIG. 6.
  • FIG 8 is a diagram illustrating a region in which a second reflective layer is formed.
  • FIG. 9 illustrates in which path light is reflected by forming a second reflective layer.
  • FIG. 10 is a Vf-time graph of a semiconductor device according to the first and second embodiments.
  • each layer (film), region, pattern or structures may be a substrate, each layer (film), region, pattern or structures may be a "phase / Substrates formed on or under "Under” include both those formed directly or through another layer. Criteria for the top / bottom or bottom / bottom of each layer will be described with reference to the drawings.
  • FIG. 1 is a top view of a semiconductor device according to the present invention
  • FIG. 2 is a cross-sectional view of the semiconductor device according to the first embodiment taken along the line II ′ of FIG. 1.
  • FIG. 3 is a cross-sectional view of the semiconductor device according to the first embodiment taken along the line A-A 'in FIG. 1, and FIG. 4 is an enlarged cross-sectional view of a portion of FIG. 3.
  • the embodiment is described by taking a horizontal type semiconductor device as an example, but the semiconductor device may be a vertical type or flip chip type semiconductor device in addition to the horizontal type.
  • the semiconductor device includes a light emitting structure 10, a support member 80, an insulating layer 40, a first protective layer (not shown), a capping layer 30, a pad 95, and a first reflective layer. 20, the second reflection layer 50, and the third reflection layer 55 may be included.
  • the light emitting structure 10 may include a first conductive semiconductor layer 12, a second conductive semiconductor layer 16, and an active layer 14.
  • the first conductive semiconductor layer 12 is a compound semiconductor such as Group 3-Group 5, Group 2-Group 6, for example It includes a semiconductor having a compositional formula of, and may include at least one of GaN, AlGaN, InGaN, IaAlGaN.
  • the first conductive semiconductor layer 12 may be doped with a first dopant.
  • the first dopant is an n-type dopant and may include at least one of Si, Ge, Sn, and Te, but is not limited thereto.
  • the unevenness may be formed on the surface of the first conductive semiconductor layer 12 to improve light extraction efficiency.
  • the active layer 14 meets electrons (or holes) injected through the first conductive semiconductor layer 12 and holes (or electrons) injected through the second conductive semiconductor layer 16 to form an active layer 14.
  • the layer may emit light having a wavelength corresponding to an energy band gap according to the constituent material, and may be disposed between the first conductive semiconductor layer 12 and the second conductive semiconductor layer 16.
  • the active layer 14 may include at least one of a single quantum well, a multi quantum well, a quantum line structure, or a quantum dot structure, but is not limited thereto.
  • the second conductive semiconductor layer 16 may be doped with a second dopant.
  • the second conductive dopant is a p-type dopant and may include at least one of Mg, Ca, Sr, and Ba.
  • the second conductive semiconductor layer 16 is a compound semiconductor such as Groups 3-5 and 2-6, for example, ( It includes a semiconductor having a composition formula) and may include at least one of AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP.
  • the first conductive semiconductor layer 12 is an n-type semiconductor layer and the second conductive semiconductor layer 16 is a p-type semiconductor, but the present invention is not limited thereto.
  • the semiconductor layer 12 may be a p-type semiconductor layer, and the second conductive semiconductor layer 16 may be composed of an n-type semiconductor layer.
  • an electron blocking layer may be formed between the active layer 14 and the second conductive semiconductor layer 16.
  • the electron blocking layer EBL blocks the flow of electrons (or holes) supplied from the first conductive semiconductor layer 12 to the second conductive semiconductor layer 16 to prevent electrons and holes in the active layer 14. It is possible to improve the luminous recombination rate of the luminous efficiency.
  • the energy band gap of the electron blocking layer may be larger than the energy band gap of the active layer 14 or the second conductive semiconductor layer 16.
  • the first reflective layer 20 may be disposed between the insulating layer 40 and the second conductive semiconductor layer 16.
  • the first reflective layer 20 may be electrically connected to the first protective layer and the capping layer 30.
  • the first reflection layer 20 may include a stepped portion between an upper surface and a lower surface, and may include a region that vertically overlaps the first protective layer.
  • the first reflection layer 20 may increase the amount of light extracted to the outside by reflecting light incident from the light emitting structure 10.
  • the first reflection layer 20 may be made of a metal, for example, made of a metal or an alloy including at least one of Ag, Ni Al, Rh, Pd, Ir, Mg, Zn, Cu, Au, and Hf. Can be.
  • the first reflective layer 20 may be formed of a single layer or multiple layers using a transparent conductive material such as the metal or alloy and ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO.
  • a transparent conductive material such as the metal or alloy and ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO.
  • the capping layer 30 may be disposed between the insulating layer 40 and the first reflection layer 20, and may contact the bottom surface of the first reflection layer 20.
  • the capping layer 30 may be a wiring layer for transferring power supplied from the pad 95, and may function as a current diffusion layer.
  • the capping layer 30 may be made of a metal, and may include at least one of Ag, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials, but is not limited thereto. It doesn't work.
  • the capping layer 30 may be formed of a single layer or multiple layers including the metal material.
  • the area of the capping layer 30 may be 40% to 50% of the area of the first reflection layer 20.
  • the capping layer area may be 0% to 40% of the area of the first reflection layer 20.
  • the capping layer 30 may have an area of 50% to 100% of the area of the first reflection layer 20.
  • the third reflection layer 55 may be disposed between the first electrode 60 and the bonding layer 70, and an upper surface area of the third reflection layer 55 may be 1% to an upper surface area of the first reflection layer 20. It may include an area overlapping with 20%.
  • the optical characteristics of the semiconductor device may be improved.
  • the third reflection layer 55 is appropriately disposed so that light emitted from the active layer 14 is not emitted to the support member 80 between the first reflection layer 20 and the third reflection layer 65.
  • the upper surface area of the third reflection layer 55 may vertically overlap 1% or more of the upper surface area of the first reflection layer 20.
  • the third reflection layer it is preferable that the upper surface overlap area of 55 be 20% or less of the upper surface area of the first reflection layer 20.
  • the present invention is not limited thereto, and if the reliability of the semiconductor device can be ensured, the upper surface area of the third reflection layer 55 may be greater than 20% of the upper surface area of the first reflection layer 20.
  • the second reflective layer 50 may be disposed between the insulating layer 40 and the support member 80.
  • the second reflection layer 50 may include a top surface, a bottom surface, and side surfaces disposed between the top surface and the bottom surface, and the side surfaces may include regions having curved surfaces.
  • the second reflective layer 50 may vertically overlap the light emitting structure 10 between the first reflective layer 20 and the side surface of the light emitting structure 10.
  • the second reflection layer 50 may be formed of a metal, and may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Mg, Zn, Pt, Cu, Au, and Hf. Can be.
  • the second reflective layer 50 may be formed of a single layer or multiple layers using the metal or alloy and a transparent conductive material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO.
  • a transparent conductive material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO.
  • the first reflective layer 20 and the second reflective layer 50 may be composed of the same component.
  • the second reflective layer 50 will be described in detail with reference to FIG. 8.
  • the first protective layer (not shown) may be defined as a channel layer or an isolation layer.
  • the first protective layer may be disposed on a lower surface of the light emitting structure 10, and may contact the lower surface of the second conductive semiconductor layer 16 and the first reflective layer 20.
  • the first protective layer may function as an etching stopper in an isolation process for the individual light emitting structures 10, and may prevent electrical characteristics from being degraded by the isolation process.
  • the first protective layer may be made of an insulating material, and may be made of an oxide or a nitride.
  • the first protective layer At least one may include, but is not limited to, TiO 2, AlN, and the like.
  • the first protective layer may be made of a transparent material.
  • the insulating layer 40 may be disposed between the support member 80 and the light emitting structure 10.
  • the insulating layer 40 may electrically insulate the first electrode 60 and the second electrode 65.
  • the insulating layer 40 is , . It may be formed of a material selected from Si3V4, Al2O3, TiO2.
  • the insulating layer 40 may have a structure of a distributed bragg reflector (DBR), which is a structure in which insulating layers such as TiOx, SiOx, and HfOx are stacked.
  • DBR distributed bragg reflector
  • the insulating layer 40 may be formed on the support member in the active layer 14 in a region where the first reflection layer 20, the second reflection layer 50, and the third reflection layer 55 are not disposed.
  • the optical characteristics of the semiconductor device may be improved by reflecting light emitted upward in the direction of 80).
  • the first insulating layers 61 and 62 may be disposed to surround side surfaces of the first electrode 60.
  • the first insulating layers 61 and 62 may be formed of the same material as the insulating layer 40 or may be formed of different materials. In the case of the same material, the first insulating layers 61 and 62 and the insulating layer 40 may not be distinguished from each other. In addition, in terms of the process, the first insulating layers 61 and 62 and the insulating layer 40 may be disposed two or more times, and the insulating layer 40 and the insulating layer 40 may be disposed in the process of disposing the insulating layer 40. Can be placed together.
  • the passivation layer 90 may protect the surface of the light emitting structure 10 and may insulate the pad 95 from the light emitting structure 10.
  • the passivation layer 90 has a lower refractive index than the semiconductor layer material constituting the light emitting structure 10, and may improve light extraction efficiency.
  • the passivation layer 90 may be composed of an oxide or a nitride.
  • the passivation layer 90 . Si3V4, Al2O3, TiO2, AlN) may include at least one, but is not limited thereto.
  • the passivation layer 90 may be omitted depending on the design.
  • the bonding layer 70 may include a barrier metal or a bonding metal.
  • the bonding layer 70 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, and Ta, but is not limited thereto.
  • the bonding layer 70 may be formed as a single layer or multiple layers, and may include a seed layer.
  • the bonding layer 70 may be disposed between the support member 80 and the light emitting structure 10 to physically and electrically connect the light emitting structure 10 and the support member 80 to each other.
  • the support member 80 may be a metal or a carrier substrate.
  • the support member 80 may include at least any one of Ti, Cr, Ni, Au, W, Cu, Mo, Cu-W, or a semiconductor substrate (Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.) implanted with impurities. It may be formed as one, but is not limited thereto.
  • the support member 80 may be composed of a single layer or multiple layers. In addition, when the support member 80 is a metal substrate, the support member 80 may be electrically connected to the light emitting structure 10.
  • the pad 95 may be made of a metal, and may include at least one of Ti, Ag, Cu, and Au, but is not limited thereto. In addition, the pad 95 may be configured as a single layer or a multilayer including the metal material.
  • the single layer may be Au, and in the case of the multilayer, it may be a stack structure of Ti / Ag / Cu / Au or a stack structure of Ti / Cu / Au, but is not limited thereto.
  • At least one pad 95 may be disposed outside the light emitting structure 10.
  • the bottom circumference of the pad 95 may be in contact with the passivation layer 90, but is not limited thereto.
  • the first electrode 60 may be electrically connected to the first conductive semiconductor layer 12, and may be n-pole or p-pole depending on whether the first conductive semiconductor layer 12 is an n-type semiconductor or a p-type semiconductor. Can be.
  • the first electrode 60 is formed on an uneven surface formed on an upper surface of the first conductive semiconductor layer 12 according to its shape such as a horizontal type or a flip type, or the first conductive semiconductor layer partially exposed on the first electrode 60. 12 may be formed on the upper portion, but is not limited thereto.
  • FIG. 5 is a cross-sectional view of the semiconductor device according to the second embodiment taken along the line II ′ of FIG. 1.
  • FIG. 6 is a cross-sectional view illustrating a semiconductor device in accordance with a second embodiment taken along the line AA ′ of FIG. 1, and FIG. 7 is an enlarged cross-sectional view of a portion of FIG. 6. 7, the configuration of the semiconductor device according to the second embodiment may be confirmed in detail.
  • the semiconductor device includes a light emitting structure 10, a support member 80, and an insulating layer including a first conductive semiconductor layer 12, an active layer 14, and a second conductive semiconductor layer 16. 40, a first protective layer (not shown), a capping layer 30, a first recess 205, a second recess 210, a pad 95, a first reflection layer 20, and a second reflection layer 50 and the third reflection layer 55.
  • a first protective layer not shown
  • a capping layer 30, a first recess 205, a second recess 210, a pad 95, a first reflection layer 20, and a second reflection layer 50 and the third reflection layer 55.
  • the first protective layer (not shown), the capping layer 30, the pad 95, the first reflection layer 20, the second reflection layer 50, and the third reflection layer 55 are semiconductor devices according to the first embodiment. Since it is the same as the detailed description thereof will be omitted.
  • a recess may be disposed at an edge of the semiconductor device according to the second embodiment.
  • the recess may be divided into a first recess 205 and a second recess 210 according to its position.
  • the first recess 205 may have a side surface of the second conductive semiconductor layer 16, a side surface of the active layer 14, and a first conductive semiconductor layer 12 in the edge region of the light emitting structure 10. Some areas may be exposed.
  • the second recess 210 may pass through the second conductive semiconductor layer 16 and the active layer 14 to expose a portion of the first conductive semiconductor layer 12.
  • the first electrode 60 is disposed in the second recess 210 to be electrically connected to the first conductive semiconductor layer 12. Can be.
  • the first recess 205 may be disposed at an edge of the light emitting structure 10, and may be disposed to surround the second recess 210 on an upper surface of the light emitting structure 10.
  • the horizontal width of the bottom surface and the horizontal width of the bottom surface of the active layer 14 including the second recess 210 may be different from each other. Therefore, the balance between electrons and holes injected into the active layer may be improved, and optical and electrical characteristics of the semiconductor device may be improved.
  • first recess 205 and the second recess 210 may have an inclination with respect to the bottom surface of the light emitting structure 10.
  • first recess 205 and the second recess 210 may be disposed to have the same thickness in the vertical direction of the light emitting structure 10, may be disposed to have different thicknesses, and the like. It doesn't work.
  • the insulating layer 40 may be disposed in the first recess 205 and the second recess 210.
  • the side surfaces of the insulating layer 40 disposed in the first recess 205 and the second recess 210 may be different from each other.
  • the sidewalls of the first recess 205 and the second recess 210 may be disposed to have different inclinations.
  • the side surfaces of the insulating layer 40, the side surfaces of the first recess 205 and the second recess 210 may be side surfaces having an inclination angle with respect to the bottom surface of the light emitting structure 10.
  • the first recess 205 may have a side surface of the active layer 14, a side surface of the second conductive semiconductor layer 16, and the first conductive semiconductor layer 12 at an edge of the light emitting structure 10. Expose the sides.
  • the first conductive semiconductor layer 12 may have a stepped portion in a region where the first recess 205 is disposed.
  • the horizontal width of the second conductive semiconductor layer 16 is horizontal on the bottom surface of the first conductive semiconductor layer 12 including the stepped portion. It may be narrower than the width of the direction. Therefore, some regions of the second conductive semiconductor layer 16 may not be exposed, thereby improving electrical and optical reliability of the semiconductor device.
  • the first recess 205 is disposed on the edge side of the light emitting structure 10 so that a part of the second conductive semiconductor layer 16 is not exposed to the outside of the semiconductor device. Reliability can be improved.
  • the first recess 205 may be disposed on a side surface of the light emitting structure 10, and a horizontal width of the first recess 205 may be defined as a first distance d.
  • the width of the first distance d may be 3um to 30um.
  • a process margin for processing the second conductive semiconductor layer 16 may be secured so that the second conductive semiconductor layer 16 is not exposed to the outside, and a problem of lowering reliability of the semiconductor device may be improved.
  • the present invention is not limited thereto, and when the process margin is secured, the first distance d may be disposed to be greater than 0 ⁇ m and less than 3 ⁇ m. In addition, the first distance (d) may be disposed below 30um.
  • the first distance d As the first distance d increases, the volume of the active layer 14 decreases, and as the volume of the active layer 14 decreases, the light output of the semiconductor device may decrease. Therefore, in order to secure the light output characteristic of the semiconductor device, it may be preferable that the first distance d is disposed to be 30 ⁇ m or less. In the second embodiment, in order to secure the optical characteristics and the reliability of the semiconductor device, the first distance d is set to 3 ⁇ m or more and 30 ⁇ m or less. However, if it is more important to secure the reliability than the optical property of the semiconductor device, the present invention is not limited thereto. The first distance d may be disposed to be greater than or equal to 30 ⁇ m, the process margin may be secured, and in order to secure the optical characteristics of the semiconductor device, the first distance d may be less than or equal to 3 ⁇ m.
  • both the first recess 205 and the second reflection layer 50 may be disposed, thereby ensuring both reliability and optical characteristics of the semiconductor device.
  • the second reflective layer 50 may be disposed between the insulating layer 40 and the support member 80 in the edge region of the light emitting structure 10, and may include a first region, It may include a second region and a third region.
  • the second reflection layer 50 may be disposed to vertically overlap the second recess 205.
  • the light emitting structure may be formed in a region where the first reflection layer 20 and the third reflection layer 55 are not disposed. And a second region vertically overlapping with 10).
  • the light emitting structure 10 may further include a third region extending outward.
  • the third region may include a portion that vertically overlaps the extension portion of the insulating layer 40 to the edge of the semiconductor device.
  • the second reflective layer 50 is more likely to be exposed to the outside, and the exposed second reflective layer 50 may be damaged by being vulnerable to moisture or other contaminants.
  • the third region may include a portion that vertically overlaps the extension portion of the insulating layer 40 within a range in which the second reflection layer 50 is exposed to the outside and is not damaged.
  • the present invention is not limited thereto, and if the second reflective layer 50 of the semiconductor device is not damaged, the third region may include an extension portion of the insulating layer 40 in which the second reflective layer 50 extends outside the light emitting structure 10. It may include a portion overlapping vertically to the edge of the semiconductor device.
  • the first region prevents light emitted from the active layer 14 from being absorbed toward the support member 80 between the light emitting structure 10 and the end of the first reflective layer 20 and reflects upwardly. Thus, light extraction efficiency of the semiconductor device may be improved.
  • the first reflective layer 20 may be vulnerable to properties such as agglomeration or migration, or to external moisture, heat, or contaminants, and thus may lower the reliability of the semiconductor device. It is arranged to be spaced apart a predetermined distance from the side. Therefore, in this area, the light output from the active layer 14 is directed toward the support member 80 and is applied to other components such as the bonding layer 70, the support member 80, and the insulating layer 40.
  • the light extraction efficiency of the semiconductor device can be improved by disposing the second region of the second reflection layer in this region because it can be absorbed by.
  • the second region of the second reflective layer 50 may overlap the second recess 205 perpendicularly to the second recess 205. It may also be disposed between the recess 205 and the first reflective layer 20.
  • the third region may be a region extending outside the light emitting structure 10.
  • the semiconductor device emits spontaneous emission, light may be output beyond the side surface of the active layer 14 because the direction of the output light is not constant. Accordingly, by disposing the third region in the region, light emitted between the side surface of the semiconductor device and the side surface of the light emitting structure 10 is directed toward the support member 80 and the bonding layer 70 and the support member ( 80) may be prevented from being absorbed by other components such as the insulating layer 40.
  • the third region may be disposed to surround the light emitting structure 10.
  • the capping layer 30 may be disposed between the pad 95 and the light emitting structure 10, and a current injected into the pad 95 may be provided through the capping layer 30. Can be injected into.
  • the second reflective layer 50 may not be visible on the upper surface of the semiconductor device as shown in FIG. 1.
  • the third region is not limited thereto, and when the distance between the side surface of the light emitting structure 10 and the side surface of the semiconductor device is very small or when it is difficult to secure a process margin for disposing the third region, the second reflection layer ( 50 may not include the third region.
  • FIG. 9 illustrates in which path the light is reflected by forming the second reflective layer 50. 9 shows a semiconductor device according to the second embodiment, but is not limited thereto and may be a semiconductor device according to the first embodiment.
  • the light emitted from the semiconductor device is not absorbed by the support member 80, but is reflected by the second reflection layer 50 and emitted to the upper surface of the semiconductor device, thereby improving light extraction efficiency. You can check it.
  • FIG. 10 is a Vf-time graph of the semiconductor device according to the first and second embodiments to determine reliability through a sudden change in the operating voltage.
  • 10A is a Vf-time graph of the semiconductor device according to the first embodiment
  • FIG. 10B is a Vf-time graph of the semiconductor device according to the second embodiment.
  • 10 (a) shows that the operating voltage shows a sudden change with time
  • FIG. 10 (b) shows no sudden change in the operating voltage of the semiconductor device compared to FIG. 10 (a).
  • a second recess 205 is disposed on an edge side of the light emitting structure 10 so that a portion of the second conductive semiconductor layer 16 is moved out of the semiconductor device. It can be improved by not exposing it.
  • a plurality of semiconductor devices or semiconductor device packages according to embodiments of the present invention may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, is disposed on an optical path of the semiconductor device package, thereby providing a backlight unit. Unit).
  • the light emitting device package of the present invention can be applied to a display device, an illumination device, and an indication device.
  • the display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the reflecting plate is disposed on the bottom cover, and the light emitting module emits light.
  • the light guide plate is disposed in front of the reflective plate to guide the light emitted from the light emitting module to the front, and the optical sheet is disposed in front of the light guide plate including a prism sheet or the like.
  • the display panel is disposed in front of the optical sheet, the image signal output circuit supplies the image signal to the display panel, and the color filter is disposed in front of the display panel.
  • the lighting apparatus may include a light source module including a substrate and a light emitting device package of the present invention, a heat dissipation unit for dissipating heat of the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • the lighting device may include a lamp, a head lamp or a street lamp.
  • the camera flash of the mobile terminal may include a light source module including the light emitting device package of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 의한 반도체 소자는 기판; 상기 기판 상에 배치되며, 제1도전형반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 상기 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 발광구조물; 상기 지지부재와 상기 발광구조물 사이에 배치된 절연층;상기 절연층과 상기 제2도전형반도체층 사이에 배치되는 제1반사층; 및 상기 절연층과 상기 기판 사이에 배치되는 제2반사층; 을 포함하고, 상기 제2반사층은 상기 제1반사층과 상기 발광구조물의 측면 사이에서 상기 발광구조물과 수직으로 중첩될 수 있다. 본 발명에 따른 반도체소자를 통해 광 흡수 영역을 최소화하여 광 추출 효율이 향상될 수 있다.

Description

반도체소자
본 발명은 반도체소자에 관한 것이다.
발광소자(Light Emitting Diode)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표에서 3족과 5족 등의 화합물 반도체로 생성될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향 전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광 소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물반도체를 이용한 청색(Blue) 발광소자, 녹색(Green)발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
그러나 전극 층이 에피 층의 한쪽 방향에 배치되는 수평형 타입(Lateral Type) 발광소자는 N(-)과 P(+)의 구분을 위한 구조로 인해 반사층이 칩 하부에 전체적으로 형성될 수 없어 불가피한 광 흡수 영역이 발생하여 광 추출 효율이 감소하는 문제가 있다.
본 발명은 광 흡수 영역을 최소화하여 광 추출 효율을 향상시킨 반도체소자를 제공하고자 한다. 다만, 본 발명의 실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명에 따른 반도체소자는 지지부재; 상기 지지부재 상에 배치되며, 제1도전형반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 상기 제2도전형반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역을 노출하는 제1 리세스를 포함는 발광구조물; 상기 지지부재와 상기 발광구조물 사이에 배치된 절연층; 상기 절연층과 상기 제2도전형반도체층 사이에 배치되는 제1반사층; 및 상기 절연층과 상기 지지부재 사이에 배치되는 제2반사층; 을 포함한다.
상기 제1 리세스는 상기 발광 구조물의 가장자리(최외측부)에 배치되고, 상기 제1 도전형 반도체층의 저면, 상기 활성층의 외측면 및 상기 제2 도전형 반도체층의 외측면은 상기 제1 리세스 내에서 노출될 수 있다.
상기 제1반사층은 상기 제1리세스에서 노출되는 제1도전형 반도체층의 저면과 수평 방향으로 이격되고, 상기 제2반사층은 상기 제1 리세스에서 노출되는 제1도전형 반도체층의 저면과 수직 방향으로 중첩될 수 있다.
상기 발광구조물은, 상기 제1 리세스보다 내측에 배치되며, 상기 제2도전형반도체층 및 상기 활성층을 관통하여 상기제1도전형반도체층의 일부영역을 노출하는 제2리세스를 포함할 수 있다.
상기 제1 리세스에서 노출되는 제1 도전형 반도체층의 저면은 상기 제1 리세스에서 노출되는 활성층의 측면보다 외측에 배치될 수 있다.
상기 제1 리세스는 상기 제2 리세스를 폐루프로 둘러싸는 형태일 수 있다.
상기 캡핑층 면적은 상기 제1반사층의 면적의 40% 내지 50% 이하로 형성될 수 있다.
상기 제2반사층은 상면, 하면 및 상기 제2반사층의 상면과 하면 사이에 배치되는 측면을 포함하고, 상기 측면은 곡면을 갖는 영역을 포함할 수 있다.
상기 제2반사층은 상기 제1반사층과 수직으로 중첩되는 제1영역, 상기 제1반사층과 상기 발광구조물 측면 사이에 배치되는 제2영역을 포함할 수 있다.
상기 제2반사층은 상기 발광구조물 외측으로 연장되는 제3영역을 포함할 수 있다.
상기 제2반사층의 제3영역의 상면은 상기 발광구조물의 상면을 감싸며 배치될 수 있다.
상기 제1반사층은 상기 제2반사층과 상기 제3반사층 사이에 배치될 수 있다.
상기 제2리세스는 3um 내지 30um 수평 방향의 폭을 가질 수 있다.
본 발명에 따른 반도체소자를 통해 광 흡수 영역을 최소화하여 광 추출 효율이 향상될 수 있다.
또한, 반도체소자의 신뢰성을 개선할 수 있다.
도 1은 본 발명에 따른 반도체소자 상면도이다.
도 2는 도1에서 I-I'방향으로 절단한 제1실시예에 따른 단면도이다.
도 3은 도1에서 A-A'방향으로 절단한 제1실시예에 따른 단면도이다.
도 4는 도3의 일부분을 확대한 단면도이다.
도 5는 도1에서 I-I'방향으로 절단한 제2실시예에 따른 단면도이다.
도 6은 도1에서 A-A'방향으로 절단한 제2실시예에 따른 단면도이다.
도 7은 도6의 일부분을 확대한 단면도이다.
도 8은 제2반사층이 형성되는 영역을 도시한 도면이다.
도 9는 제2반사층이 형성됨으로써 광이 어떤 경로로 반사되는지 도시한 것이다.
도 10은 제1실시예 및 제2실시예에 따른 반도체소자 Vf-time 그래프이다.
<부호의 설명>
10 : 발광구조물
12 : 제1도전형반도체층
14 : 활성층
16 : 제2도전형반도체층
20 : 제1반사층
30 : 캡핑층
40 : 절연층
50 : 제2반사층
55 : 제3반사층
60 : 제1전극
61,62 : 제1절연층
65 : 제2전극
70 : 본딩층
80 : 지지부재
90 : 페시베이션층
95 : 패드
205 : 제1리세스
210 : 제2리세스
본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다.
본 발명의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(On)" 에 또는 "하/아래(Under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자 상면도이고, 도 2는 도 1에서 I-I' 방향으로 절단한 제1실시예에 따른 반도체소자 단면도이다.
도 3은 도 1에서 A-A' 방향으로 절단한 제1실시예에 따른 반도체소자 단면도이고, 도 4는 도 3의 일부분을 확대한 단면도이다.
도 4를 통해 제1실시예에 따른 반도체소자의 구성을 상세하게 확인할 수 있다.
상기 실시예는 수평형 방식의 반도체소자를 예로 들어 서술하나, 상기 반도체소자는 수평형 외에 수직형 또는 플립칩 방식의 반도체소자일 수 있다.
제1실시예에 따른 반도체소자는 발광구조물(10), 지지부재(80), 절연층(40), 제1보호층(미도시), 캡핑층(30), 패드(95), 제1반사층(20), 제2반사층(50) 및 제3반사층(55)을 포함할 수 있다.
상기 발광구조물(10)은 제1도전형반도체층(12), 제2도전형반도체층(16) 및 활성층(14)을 포함할 수 있다.
제1도전형반도체층(12)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어
Figure PCTKR2018005151-appb-I000001
의 조성식을 갖는 반도체를 포함하며, GaN, AlGaN, InGaN, IaAlGaN 중 적어도 하나를 포함할 수 있다.
제1도전형반도체층(12)에는 제1도펀트가 도핑될 수 있다. 제1도전형반도체층(12)이 n형 반도체인 경우 제1도펀트는 n형 도펀트로서, Si, Ge, Sn 및 Te 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.
상기 제1도전형반도체층(12) 표면에 요철을 형성하여 광 추출 효율을 향상시킬 수 있다.
활성층(14)은 제1도전형반도체층(12)을 통해서 주입되는 전자(또는 정공)와 제2도전형반도체층(16)을 통해서 주입되는 정공(또는 전자)이 만나, 활성층(14)의 구성물질에 따른 에너지 밴드갭에 대응되는 파장의 빛을 방출하는 층으로, 제1도전형반도체층(12)과 제2도전형반도체층(16)사이에 배치될 수 있다.
상기 활성층(14)은 단일양자우물, 다중양자우물, 양자 선 구조 또는 양자 점 구조 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다.
제2도전형반도체층(16)은 제2도펀트가 도핑될 수 있다. 제2도전형반도체층(16)이 p형 반도체인 경우 제2도전형 도펀트는 p형 도펀트로서, Mg, Ca, Sr 및 Ba 중 적어도 하나를 포함할 수 있다. 제2도전형반도체층(16)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어 (
Figure PCTKR2018005151-appb-I000002
) 의 조성식을 갖는 반도체를 포함하며, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나를 포함할 수 있다.
본 발명에서는 제1도전형반도체층(12)이 n형 반도체층이고, 제2도전형반도체층(16)이 p형 반도체인 경우를 가정하여 설명하지만, 이에 한정되는 것은 아니고, 제1도전형반도체층(12)이 p형 반도체층이고, 제2도전형반도체층(16)이 n형 반도체층으로 구성될 수도 있다.
도시되지 않았으나, 활성층(14)과 제2도전형반도체층(16)사이에는 전자차단층(EBL,Electron Blocking Layer)이 형성될 수 있다. 전자차단층(EBL)은 제1도전형반도체층(12)에서 공급된 전자(또는 정공)가 제2도전형반도체층(16)으로 빠져나가는 흐름을 차단하여 활성층(14)내에서 전자와 정공의 발광성 재결합 확률을 높여 발광 효율을 개선할 수 있다. 전자차단층의 에너지 밴드갭은 활성층(14) 또는 제2도전형반도체층(16)의 에너지 밴드갭보다 클 수 있다.
제1반사층(20)은 상기 절연층(40)과 상기 제2도전형반도체층(16) 사이에 배치될 수 있다. 상기 제1반사층(20)은 제1보호층과 캡핑층(30)에 전기적으로 연결될 수 있다. 상기 제1반사층(20)은 상면과 하면 사이에 단차부를 포함할 수 있고, 상기 제1보호층과 수직으로 중첩하는 영역을 포함할 수 있다.
상기 제1반사층(20)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시킬 수 있다.
상기 제1반사층(20)은 금속으로 구성될 수 있으며, 예를 들어 Ag, Ni Al, Rh, Pd, Ir, Mg, Zn, Cu, Au, Hf 중 적어도 하나 이상을 포함하는 금속 또는 합금으로 구성될 수 있다.
또한, 상기 제1반사층(20)은 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투과성 전도성물질을 이용하여 단층 또는 다층으로 구성될 수 있다.
상기 캡핑층(30)은 절연층(40)과 상기 제1반사층(20)사이에 배치될 수 있고, 상기 제1반사층(20) 하면과 접촉될 수 있다. 상기 캡핑층(30)은 패드(95)로부터 공급되는 전원을 전달하는 배선층일 수 있고, 전류확산층으로 기능할 수 있다. 상기 캡핑층(30)은 금속으로 구성될 수 있으며, Ag, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에 적어도 하나이상을 포함할 수 있으나, 이에 한정되지는 않는다. 또한, 상기 캡핑층(30)은 상기 금속물질을 포함하여 단층 또는 다층으로 구성될 수 있다.
상기 반도체소자의 전류 주입 특성과 광 추출 효율 측면을 함께 고려하여 상기 캡핑층(30) 면적은 상기 제1반사층(20) 면적의 40% 내지 50%로 구성함이 바람직하다.
그러나, 상기 반도체소자의 광 추출 효율보다 전류 주입 특성이 더 요구되는 경우에는 상기 캡핑층 면적을 상기 제1반사층(20) 면적의 0% 내지 40%로 할 수도 있고, 역으로 전류 주입 특성보다 광 추출 효율이 더 중요한 경우에는 상기 캡핑층(30) 면적을 상기 제1반사층(20) 면적의 50% 내지 100%로 할 수도 있다.
상기 제3반사층(55)은 제1전극(60)과 본딩층(70)사이에 배치될 수 있고, 상기 제3반사층(55) 상면 면적은 상기 제1반사층(20) 상면 면적의 1% 내지 20%와 중첩되는 영역을 포함할 수 있다.
상기 제3반사층(55) 상면이 상기 제1반사층(20) 상면과 중첩되면, 상기 활성층(14)에서 발광하는 광이 상기 제3반사층(55)에 의해 발광구조물(10) 상면 방향으로 반사되어 광속이 증가하기 때문에 상기 반도체소자의 광학적 특성이 향상될 수 있다.
상기 제3반사층(55)은 상기 활성층(14)에서 방출되는 광이 상기 제1반사층(20)과 상기 제3반사층(65) 사이에서 상기 지지부재(80)로 방출되지 않도록 배치되는 것이 적절하고, 이러한 구성을 위한 공정 마진을 고려하면, 상기 제3반사층(55) 상면 면적은 상기 제1반사층(20) 상면 면적의 1% 이상 수직으로 중첩될 수 있다.
그러나 상기 반도체소자가 동작 중에 발생할 수 있는 상기 제3반사층(55)의 마이그레이션(migration) 또는 어글로머레이션(agglomeration) 특성에 의하여 상기 반도체소자의 신뢰성이 저하되는 문제를 방지하기 위해, 상기 제3반사층(55)의 상면 중첩 면적은 상기 제1반사층(20) 상면 면적의 20% 이하로 하는 것이 바람직하다. 다만 이에 한정되지 않고 상기 반도체소자의 신뢰성이 확보될 수 있다면 상기 제3반사층(55) 상면 면적은 상기 제1반사층(20) 상면 면적의 20%를 초과하여 배치될 수도 있다.
제2반사층(50)은 상기 절연층(40)과 지지부재(80) 사이에 배치될 수 있다. 상기 제2반사층(50)은 상면, 하면 및 상기 상면과 상기 하면 사이에 배치되는 측면을 포함하고, 상기 측면은 곡면을 갖는 영역을 포함할 수 있다. 상기 제2반사층(50)은 상기 제1반사층(20)과 상기 발광구조물(10) 측면 사이에서 상기 발광구조물(10)과 수직으로 중첩될 수 있다. 상기 제2반사층(50)은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나 이상을 포함하는 금속 또는 합금으로 구성될 수 있다. 또한, 상기 제2반사층(50)은 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투과성 전도성 물질을 이용하여 단층 또는 다층으로 구성될 수 있다.
상기 제1반사층(20)과 상기 제2반사층(50)은 같은 성분으로 구성될 수 있다.
상기 제2반사층(50)을 통해 상기 가장자리 영역에서 발광구조물(10)에서 발광된 광이 지지부재(80)로 흡수되지 않고, 제2반사층(50)에서 반사되어 광 추출 효율이 증가될 수 있다. 따라서 상기 제2반사층(50)을 배치함으로써, 반도체소자의 가장자리 영역에서 광 흡수가 발생되는 문제를 개선할 수 있다. 상기 제2반사층(50)에 대해 도 8을 참조하여 상세하게 서술한다.
제1보호층(미도시)은 채널층 또는 아이솔레이션층으로 정의될 수 있다.
상기 제1보호층은 상기 발광구조물(10) 하면에 배치되며, 상기 제2도전형반도체층(16) 하면 및 상기 제1반사층(20)과 접촉될 수 있다. 상기 제1보호층은 개별 발광구조물(10)에 대한 아이솔레이션 공정 시 에칭 스토퍼의 기능을 수행할 수 있고, 아이솔레이션 공정에 의해 전기적인 특성이 저하되는 것을 방지할 수 있다.
상기 제1보호층은 절연물질로 구성될 수 있으며, 산화물 또는 질화물로 구성될 수 있다. 상기 제1보호층은
Figure PCTKR2018005151-appb-I000003
,
Figure PCTKR2018005151-appb-I000004
,
Figure PCTKR2018005151-appb-I000005
,TiO2, AlN 등에서 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다. 상기 제1보호층은 투명한 재질로 구성될 수 있다.
절연층(40)은 상기 지지부재(80)과 상기 발광구조물(10) 사이에 배치될 수 있다. 상기 절연층(40)은 제1전극(60) 및 제2전극(65)을 전기적으로 절연시킬 수 있다.
상기 절연층(40)은
Figure PCTKR2018005151-appb-I000006
,
Figure PCTKR2018005151-appb-I000007
. Si3V4, Al2O3, TiO2 중에서 선택된 물질로 형성될 수 있다. 또한, 상기 절연층(40)은 TiOx, SiOx 및 HfOx 등 절연층이 적층된 구조인 DBR(Distributed Bragg Reflector)의 구조를 가질 수 있다. DBR 구조를 갖는 경우, 상기 절연층(40)은 상기 제1반사층(20), 제2반사층(50) 및 제3반사층(55)이 배치되지 않은 영역에서 상기 활성층(14)에서 상기 지지부재(80)방향으로 방출되는 광을 상부로 반사하여 반도체소자의 광학적 특성을 개선할 수 있다.
제1절연층(61,62)은 제1전극(60) 측면을 둘러싸며 배치될 수 있다.
상기 제1절연층(61,62)은 상기 절연층(40)과 같은 물질로 배치될 수 있고, 서로 다른 물질로 배치될 수도 있다. 같은 물질로 배치되는 경우, 상기 제1절연층(61,62)과 절연층(40)은 서로 구분되지 않을 수 있다. 또한 공정측면에서, 제1절연층(61,62) 및 상기 절연층(40)은 2회 이상에 걸쳐 배치될 수 있고, 상기 절연층(40)이 배치되는 공정 시 상기 절연층(40)과 함께 배치될 수 있다.
페시베이션층(90)은 상기 발광구조물(10)의 표면을 보호하고, 상기 패드(95)와 상기 발광구조물(10)의 사이를 절연시킬 수 있다. 상기 페시베이션층(90)은 상기 발광구조물(10)을 구성하는 반도체층 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 페이베이션층(90)은 산화물 또는 질화물로 구성될 수 있다. 상기 페시베이션층(90)은
Figure PCTKR2018005151-appb-I000008
,
Figure PCTKR2018005151-appb-I000009
. Si3V4, Al2O3, TiO2, AlN) 등에서 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다. 상기 페시베이션층(90)은 설계에 따라 생략될 수도 있다.
본딩층(70)은 베리어 금속 또는 본딩 금속 등을 포함할 수 있다. 상기 본딩층(70)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 및 Ta 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다. 상기 본딩층(70)은 단층 또는 다층으로 형성될 수 있으며, 시드(seed)층을 포함할 수 있다. 상기 본딩층(70)은 지지부재(80)와 상기 발광구조물(10) 사이에 배치되어, 상기 발광구조물(10)과 상기 지지부재(80)를 물리적, 전기적으로 연결시킬 수 있다.
지지부재(80)는 금속 또는 캐리어 기판일 수 있다. 상기 지지부재(80)는 Ti, Cr, Ni, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있으나 이에 한정되지는 않는다. 상기 지지부재(80)는 단층 또는 다층으로 구성될 수 있다. 또한 상기 지지부재(80)가 금속 기판일 경우, 상기 지지부재(80)는 상기 발광구조물(10)과 전기적으로 연결될 수 있다.
상기 패드(95)는 금속으로 구성될 수 있으며, Ti, Ag, Cu, Au 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다. 또한, 상기 패드(95)는 상기 금속 물질을 포함하여 단층 또는 다층으로 구성될 수 있다.
예시로, 단층은 Au 일 수 있고, 다층인 경우 Ti/Ag/Cu/Au 의 적층구조이거나, Ti/Cu/Au 적층구조일 수 있으나 이에 한정되지는 않는다.
상기 패드(95)는 상기 발광구조물(10) 외측에 적어도 하나 이상 배치될 수 있다. 상기 패드(95)의 하부 둘레와 페시베이션층(90)과 접촉될 수 있으나 이에 한정되지는 않는다.
상기 제1전극(60)은 제1도전형반도체층(12)과 전기적으로 연결될 수 있고, 제1도전형반도체층(12)이 n형 반도체 또는 p형 반도체인지에 따라 n극 또는 p극 일 수 있다.
상기 제1전극(60)은 반도체 소자가 수평형 또는 플립형 등 그 형태에 따라 제1도전형반도체층(12) 상면에 형성된 요철 상에 형성되거나, 상기 상부가 일부 노출된 제1도전형반도체층(12) 상부에 형성될 수 있으나 이에 한정되지는 않는다.
도 5는 도 1에서 I-I' 방향으로 절단한 제2실시예에 따른 반도체소자 단면도이다.
도 6은 도 1에서 A-A' 방향으로 절단한 제2실시예에 따른 반도체소자 단면도이고, 도 7은 도 6의 일부분을 확대한 단면도이다. 도 7을 통해 제2실시예에 따른 반도체소자의 구성을 상세하게 확인할 수 있다.
제2실시예에 따른 반도체소자는 제1도전형반도체층(12), 활성층(14) 및 제2도전형반도체층(16)을 포함하는 발광구조물(10), 지지부재(80), 절연층(40), 제1보호층(미도시), 캡핑층(30), 제1리세스(205), 제2리세스(210), 패드(95), 제1반사층(20), 제2반사층(50) 및 제3반사층(55)을 포함한다. 상기 제1리세스(205)를 배치함에 따라 반도체소자의 신뢰성을 개선할 수 있다.
제2실시예에 따른 제1도전형반도체층(12), 활성층(14) 및 제2도전형반도체층(16)을 포함하는 발광구조물(10), 지지부재(80), 절연층(40), 제1보호층(미도시), 캡핑층(30), 패드(95), 제1반사층(20), 제2반사층(50) 및 제3반사층(55)은 제1실시예에 따른 반도체소자와 동일한 것이므로 상세한 설명은 생략한다.
상기 제2실시예에 따른 반도체소자의 가장자리에는 리세스가 배치될 수 있다.
상기 리세스는 그 위치에 따라 제1리세스(205) 및 제2리세스(210)로 구분될 수 있다.
상기 제1리세스(205)는 상기 발광구조물(10) 가장 자리 영역에서 상기 제2도전형반도체층(16) 측면, 상기 활성층(14)의 측면 및 상기 제1도전형반도체층(12)의 일부 영역을 노출할 수 있다.
상기 제2리세스(210)는 상기 제2도전형반도체층(16), 상기 활성층(14)을 관통하여 상기 제1도전형반도체층(12)의 일부 영역을 노출할 수 있다. 상기 반도체소자가 상기 제2리세스(210)를 포함하는 경우, 상기 제1전극(60)은 상기 제2리세스(210) 내에 배치되어 상기 제1도전형반도체층(12)과 전기적으로 연결될 수 있다.
상기 제1리세스(205)는 상기 발광구조물(10)의 가장 자리에 배치될 수 있고, 상기 발광구조물(10)의 상면에서 상기 제2리세스(210)를 둘러싸며 배치될 수 있다. 상기 발광구조물(10)의 상면에서 상기 제1리세스(205)가 상기 제2리세스(210)를 둘러싸며 배치되는 경우 상기 제2리세스(210)를 포함하는 제1도전형반도체층(12) 저면의 수평 방향 폭과 상기 제2리세스(210)를 포함하는 활성층(14) 저면의 수평방향 폭이 서로 상이할 수 있다. 따라서, 상기 활성층으로 주입되는 전자와 정공의 균형이 개선될 수 있고, 상기 반도체소자의 광학적 특성 및 전기적 특성이 개선될 수 있다.
상기 제1리세스(205) 및 상기 제2리세스(210)의 측면은 상기 발광구조물(10) 하면에 대하여 기울기를 가질 수 있다. 또한, 상기 제1리세스(205)와 상기 제2리세스(210)는 상기 발광구조물(10)의 수직방향으로 동일한 두께를 갖도록 배치될 수 있고, 서로 다른 두께를 갖도록 배치될 수 있으며 이에 한정되지는 않는다.
상기 제1리세스(205) 및 상기 제2리세스(210) 내에 상기 절연층(40)이 배치될 수 있다.
상기 절연층(40)의 측면 증착율과 평탄면의 증착율은 서로 다를 수 있기 때문에, 상기 제1리세스(205) 및 상기 제2리세스(210) 내에 배치되는 상기 절연층(40)의 측면은 상기 제1리세스(205) 및 상기 제2리세스(210)의 측면과 서로 다른 기울기를 가지고 배치될 수 있다. 여기서 상기 절연층(40)의 측면, 제1리세스(205) 및 제2리세스(210)의 측면은 상기 발광구조물(10)의 하면에 대하여 경사각을 갖는 측면일 수 있다.
상기 제1리세스(205)는 상기 발광구조물(10)의 가장자리에서 상기 활성층(14)의 측면, 상기 제2도전형반도체층(16)의 측면 및 상기 제1도전형반도체층(12)의 측면을 노출할 수 있다. 또한, 상기 제1도전형반도체층(12)은 상기 제1리세스(205)가 배치되는 영역에서 단차부를 가질 수 있다. 상기 제1도전형반도체층(12)이 단차부를 가지는 경우, 상기 제2도전형반도체층(16)의 수평방향의 폭이 상기 단차부를 포함하는 제1도전형반도체층(12)의 저면의 수평방향의 폭보다 좁을 수 있다. 따라서, 제2도전형반도체층(16)의 일부 영역이 노출되지 않을 수 있고, 이로 인해 상기 반도체소자의 전기적, 광학적 신뢰성이 개선될 수 있다.
다시 말해, 상기 발광구조물(10) 가장자리 측면에 제1리세스(205)를 배치하여 상기 제2도전형 반도체층(16)의 일부영역이 상기 반도체소자의 외부로 노출되지 않도록 함으로써 상기 반도체소자의 신뢰성을 개선할 수 있다.
상기 제1리세스(205)는 발광구조물(10) 측면에 배치될 수 있고, 상기 제1리세스(205)의 수평방향의 폭을 제1거리(d)라고 정의할 수 있다. 상기 제1거리(d)의 폭은 3um 내지 30um 일 수 있다. 상기 제1거리(d)가 3um 이상인 경우, 상기 제2도전형반도체층(16)이 외부로 드러나지 않도록 공정하기 위한 공정 마진을 확보할 수 있고, 상기 반도체 소자의 신뢰성 저하 문제를 개선할 수 있다. 다만 이에 한정되지 않고, 공정 마진이 확보되는 경우 상기 제1거리(d)는 0um 초과 내지 3um 미만으로 배치될 수 있다. 또한, 상기 제1거리(d)는 30um이하로 배치될 수 있다. 상기 제1거리(d)가 증가함에 따라서 상기 활성층(14)의 부피가 감소하고, 상기 활성층(14)의 부피가 감소함에 따라 상기 반도체 소자의 광출력이 저하될 수 있다. 따라서, 상기 반도체 소자의 광출력특성을 확보하기 위해 상기 제1거리(d)는 30um 이하로 배치되는 것이 바람직할 수 있다. 제2실시예에서는 반도체소자의 광학적 특성과 신뢰성을 확보하기 위해 제1거리(d)가 3um 이상 30um 이하로 배치하였으나, 상기 반도체 소자의 광학적 특성보다는 상기 신뢰성을 확보하는 것이 더 중요한 경우 이에 한정하지 않고 제1거리(d)는 30um 이상으로 배치될 수 있고, 공정 마진이 확보되고, 상기 반도체소자의 광학적 특성을 확보하기 위해서는 3um이하로 배치될 수 있다.
제2실시예에 따른 반도체소자는 제1리세스(205) 및 제2반사층(50)을 배치함으로써, 반도체소자의 신뢰성과 광학적 특성을 모두 확보할 수 있다.
도 8은 제2반사층(50)이 형성되는 영역을 도시한 도면이다. 도 8에 도시된 바와 같이, 상기 제2반사층(50)은 상기 발광구조물(10)의 가장 자리 영역에서 상기 절연층(40)과 지지부재(80)사이에 배치될 수 있고, 제1영역, 제2영역 및 제3영역을 포함할 수 있다. 또한, 상기 제2반사층(50)은 상기 제2리세스(205)와 수직으로 중첩되도록 배치될 수 있다.
상기 제2반사층(50)은 상기 제1반사층(20)과 수직으로 중첩되는 제1영역이라고 한다면, 상기 제1반사층(20) 및 제3반사층(55)이 배치되지 않은 영역에서 상기 발광구조물(10)과 수직으로 중첩하는 제2영역을 포함할 수 있다. 또한, 상기 발광구조물(10)의 외측으로 연장되는 제3영역을 더 포함할 수 있다.
상기 제3영역은 반도체소자의 가장자리 끝까지 상기 절연층(40) 연장부와 수직 중첩되는 부분을 포함할 수 있으나. 상기 제2반사층(50)이 반도체소자의 가장자리 끝까지 형성되면 외부로 노출될 가능성이 크고, 노출되는 제2반사층(50)은 수분이나 기타 오염 물질에 취약하여 손상될 수 있다. 따라서, 상기 제3영역은 상기 제2반사층(50)은 외부로 노출되어 손상되지 않은 범위 내에서 절연층(40) 연장부와 수직 중첩되는 부분을 포함할 수 있다.
다만 이에 한정되지 않고 상기 반도체소자의 제2반사층(50)이 손상되지 않는다면 상기 제3영역은 상기 제2반사층(50)이 발광구조물(10) 외측영역으로 연장된 절연층(40) 연장부와 반도체소자 가장자리 끝까지 수직 중첩되는 부분을 포함할 수 있다.
상기 제1영역은 상기 활성층(14)에서 출력되는 광이 상기 발광구조물(10)과 상기 제1반사층(20)의 단부 사이에서 상기 지지부재(80) 방향으로 향하여 흡수되는 것을 방지하고 상부로 반사하여 상기 반도체소자의 광 추출 효율을 개선할 수 있다.
상기 제1반사층(20)은 어글로머레이션 또는 마이그레이션 등의 특성 또는 외부의 수분이나 열 또는 오염 물질에 취약할 수 있고, 이로 인해 상기 반도체소자의 신뢰성이 저하될 수 있기 때문에 상기 발광구조물(10)의 측면에서 소정 거리를 이격시켜 배치한다. 따라서 이 영역에는 상기 활성층(14)에서 출력되는 광이 상기 지지부재(80)방향으로 향하며 상기 본딩층(70), 상기 지지부재(80), 상기 절연층(40) 등의 다른 구성요소들에 의해 흡수될 수 있기 때문에 이 영역에 상기 제2반사층의 제2영역을 배치함으로써 상기 반도체소자의 광 추출 효율을 개선할 수 있다. 또한, 상기 소정거리에 상기 제2리세스(205)가 배치되는 경우, 상기 제2반사층(50)의 제2영역은 상기 제2리세스(205)와 수직으로 중첩될 수 있고, 상기 제2리세스(205)와 상기 제1반사층(20) 사이에도 배치될 수 있다.
상기 제3영역은 상기 발광구조물(10) 외측으로 연장되는 영역일 수 있다. 상기 반도체소자가 자발성 발광(Spontaneous emission)을 하는 경우, 출력되는 광의 방향이 일정하지 않기 때문에 상기 활성층(14)의 측면 너머로 광이 출력될 수 있다. 따라서, 이 영역에 상기 제3영역을 배치함으로써 상기 반도체소자 측면과 상기 발광구조물(10)의 측면 사이로 방출되는 광이 상기 지지부재(80)방향으로 향하며 상기 본딩층(70), 상기 지지부재(80), 상기 절연층(40) 등의 다른 구성요소들에 의해 흡수되는 것을 방지할 수 있다.
상기 제3영역은 도1에서 도시된 바와 같이 상기 발광구조물(10)을 둘러싸며 배치될 수 있다. 상기 패드(95)와 상기 발광구조물(10) 사이에는 상기 캡핑층(30)이 배치될 수 있고, 상기 패드(95)로 주입되는 전류는 상기 캡핑층(30)을 통하여 상기 발광구조물(10)로 주입될 수 있다. 상기 패드(95)와 상기 발광구조물(10) 사이에서 상기 캡핑층(30)이 배치되는 경우, 도1과 같이 상기 반도체소자의 상면에서 상기 제2반사층(50)이 보이지 않을 수 있다.
상기 제3영역은 이에 한정하지 않고, 상기 발광구조물(10)의 측면과 상기 반도체소자 측면 사이의 거리가 매우 좁을 경우 또는 제3영역을 배치하기 위한 공정 마진을 확보하기 어려운 경우 상기 제2반사층(50)은 상기 제3영역을 포함하지 않을 수 있다.
도 9는 제2반사층(50)이 형성됨으로써 광이 어떤 경로로 반사되는 지 도시한 것이다. 도 9는 제2실시예에 따른 반도체소자가 도시되어 있지만, 이에 한정되지 않고, 제1실시예에 따른 반도체소자일 수 있다.
도 9에 도시된 바와 같이, 반도체소자에서 발광된 광이 지지부재(80)에서 흡수되지 않고, 제2반사층(50)에서 반사되어 상기 반도체소자의 상부면으로 방출됨으로써 광 추출 효율이 개선되는 것을 확인할 수 있다.
도 10은 제1실시예 및 제2실시예에 따른 반도체소자의 Vf-time 그래프로서 동작전압의 급격한 변화를 통해 신뢰성을 판단할 수 있다. 도 10(a)는 제1실시예에 따른 반도체소자의 Vf-time 그래프이고, 도10(b)는 제2실시예에 따른 반도체소자의 Vf-time 그래프이다. 도 10(a)는 동작전압이 시간의 흐름에 따라 급격한 변화를 보이는 것을 확인할 수 있고, 도 10(b)는 도 10(a)에 비해 상기 반도체 소자의 급격한 동작전압의 변화가 없다.
따라서, 제2실시예에 따른 반도체 소자는 상기 발광구조물(10) 가장자리 측면에 제2리세스(205)를 배치하여 상기 제2도전형반도체층(16)의 일부 영역이 상기 반도체소자의 외부로 노출되지 않게 함으로써 개선할 수 있다.
본 발명의 실시예들에 따른 반도체소자 또는 반도체소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 반도체소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치되어 백라이트 유닛(Backlight Unit)으로 기능할 수 있다.
또한, 본 발명의 발광소자 패키지는 표시 장치, 조명 장치, 지시 장치에 적용될 수 있다.
이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광모듈, 도광판 및 광학 시트는 백라이트 유닛을 이룰 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.
그리고, 조명 장치는 기판과 본 발명의 발광소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더불어 조명 장치는 램프, 헤드 램프 또는 가로등 등을 포함할 수 있다. 또한, 이동 단말의 카메라 플래시는 본 발명의 발광 소자 패키지를 포함하는 광원 모듈을 포함할 수 있다.
이상과 같이 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상과 필수적 특징을 유지한 채로 다른 형태로도 실시될 수 있음을 인지할 수 있을 것이다.
본 발명의 범위는 특허청구범위에 의하여 규정되어질 것이지만. 특허청구범위 기재사항으로부터 직접적으로 도출되는 구성은 물론 그와 등가인 구성으로부터 도출되는 모든 변경 또는 변형된 형태 또한 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.

Claims (10)

  1. 지지부재;
    상기 지지부재 상에 배치되며, 제1도전형반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 상기 제2도전형반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역을 노출하는 제1 리세스를 포함하는 발광 구조물;
    상기 지지부재와 상기 발광구조물 사이에 배치된 절연층;
    상기 절연층과 상기 제2도전형반도체층 사이에 배치되는 제1반사층; 및상기 절연층과 상기 기판 사이에 배치되는 제2반사층; 을 포함하고,
    상기 제1 리세스는 상기 발광 구조물의 최외측부에 배치되고,
    상기 제1 도전형 반도체층의 저면, 상기 활성층의 외측면 및 상기 제2 도전형 반도체층의 외측면은 상기 제1 리세스 내에서 노출되고,
    상기 제1 반사층은 상기 제1 리세스에서 노출되는 제1 도전형 반도체층의 저면과 수평 방향으로 이격되고,
    상기 제2 반사층은 상기 제1 리세스에서 노출되는 제1 도전형 반도체층의 저면과 수직 방향으로 중첩되는 반도체 소자.
  2. 제1항에 있어서,
    상기 발광 구조물은, 상기 제1 리세스보다 내측에 배치되며, 상기 제2 도전형 반도체층, 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역을 노출하는 제2 리세스를 포함하고,
    상기 활성층은 상기 제1 리세스에서 노출되는 제1 외측면, 및 상기 제2 리세스에서 노출되는 제2 외측면을 포함하고,
    상기 제1 외측면은 상기 제2 외측면보다 상기 발광 구조물의 외곽에 배치되고,
    상기 제1 리세스에서 노출되는 제1 도전형 반도체층의 저면은 상기 제1 리세스에서 노출되는 활성층의 측면보다 외측에 배치되는 반도체 소자.
  3. 제2항에 있어서,
    상기 제1 리세스는 상기 제2 리세스를 폐루프로 둘러싸는 반도체 소자.
  4. 제1 항 또는 제2 항에 있어서,
    상기 절연층과 상기 제1 반사층 사이에 배치되는 캡핑층을 더 포함하고,
    상기 캡핑층 면적은 상기 제1반사층의 면적의 40% 내지 50% 이하로 형성되는 반도체 소자.
  5. 제1항에 있어서
    상기 제2반사층은 상면, 하면 및 상기 상면과 상기 하면 사이에 배치되는 측면을 포함하고, 상기 측면은 곡면을 갖는 영역을 포함하는 반도체소자.
  6. 제1항에 있어서,
    상기 제2반사층은 상기 제1반사층과 수직으로 중첩되는 제1영역, 상기 제1반사층과 상기 발광구조물 측면 사이에 배치되는 제2영역을 포함하는 반도체소자.
  7. 제5항에 있어서,
    상기 제2반사층은 상기 발광구조물 외측으로 연장되는 제3영역을 포함하는 반도체소자.
  8. 제6항에 있어서,
    상기 제2반사층의 제3영역의 상면은 상기 발광구조물의 상면을 감싸며 배치되는 반도체소자.
  9. 제1항에 있어서,
    상기 제1반사층은 상기 제2반사층과 상기 제3반사층 사이에 배치되는 반도체소자.
  10. 제1항에 있어서,
    상기 제1리세스는 3um 내지 30um의 수평 방향 폭을 갖는 반도체소자.
PCT/KR2018/005151 2017-05-04 2018-05-03 반도체소자 WO2018203687A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170057088A KR102338140B1 (ko) 2017-05-04 2017-05-04 반도체소자
KR10-2017-0057088 2017-05-04

Publications (1)

Publication Number Publication Date
WO2018203687A1 true WO2018203687A1 (ko) 2018-11-08

Family

ID=64016201

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/005151 WO2018203687A1 (ko) 2017-05-04 2018-05-03 반도체소자

Country Status (2)

Country Link
KR (1) KR102338140B1 (ko)
WO (1) WO2018203687A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110175131A1 (en) * 2008-07-08 2011-07-21 Seoul Opto Device Co., Ltd. Light emitting device and method for fabricating the same
KR20110136111A (ko) * 2010-06-14 2011-12-21 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP2012243825A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 半導体発光素子
KR20160056066A (ko) * 2014-11-11 2016-05-19 엘지이노텍 주식회사 발광소자
KR20170023522A (ko) * 2015-08-24 2017-03-06 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광 소자 패키지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101941033B1 (ko) * 2012-07-05 2019-01-22 엘지이노텍 주식회사 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110175131A1 (en) * 2008-07-08 2011-07-21 Seoul Opto Device Co., Ltd. Light emitting device and method for fabricating the same
KR20110136111A (ko) * 2010-06-14 2011-12-21 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP2012243825A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 半導体発光素子
KR20160056066A (ko) * 2014-11-11 2016-05-19 엘지이노텍 주식회사 발광소자
KR20170023522A (ko) * 2015-08-24 2017-03-06 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광 소자 패키지

Also Published As

Publication number Publication date
KR20180122884A (ko) 2018-11-14
KR102338140B1 (ko) 2021-12-10

Similar Documents

Publication Publication Date Title
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2009131319A2 (ko) 반도체 발광소자
WO2009134029A2 (ko) 반도체 발광소자
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2016208957A1 (ko) 광학 렌즈, 발광 소자 및 이를 구비한 발광 모듈
WO2016190664A1 (ko) 발광소자
WO2009125953A2 (ko) 발광 소자
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2015005706A1 (en) Led chip having esd protection
WO2016018109A1 (ko) 발광 다이오드
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2015020358A1 (ko) 발광소자
WO2015199388A1 (ko) 발광소자
WO2017052344A1 (ko) 발광소자, 발광소자 패키지 및 발광장치
WO2018174425A1 (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
WO2010018946A2 (ko) 반도체 발광소자 및 그 제조방법
WO2020241993A1 (ko) 수직형 발광 다이오드
WO2017119730A1 (ko) 발광 소자
WO2013172606A1 (ko) 발광소자, 발광소자 페키지 및 라이트 유닛
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2015111814A1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18794895

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18794895

Country of ref document: EP

Kind code of ref document: A1