WO2009125953A2 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
WO2009125953A2
WO2009125953A2 PCT/KR2009/001765 KR2009001765W WO2009125953A2 WO 2009125953 A2 WO2009125953 A2 WO 2009125953A2 KR 2009001765 W KR2009001765 W KR 2009001765W WO 2009125953 A2 WO2009125953 A2 WO 2009125953A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive semiconductor
thin film
semiconductor layer
bonding layer
Prior art date
Application number
PCT/KR2009/001765
Other languages
English (en)
French (fr)
Other versions
WO2009125953A3 (ko
Inventor
송준오
Original Assignee
Song June O
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR20080031929A external-priority patent/KR20090106428A/ko
Priority claimed from KR20080031928A external-priority patent/KR20090106427A/ko
Application filed by Song June O filed Critical Song June O
Priority to US12/936,477 priority Critical patent/US8884321B2/en
Publication of WO2009125953A2 publication Critical patent/WO2009125953A2/ko
Publication of WO2009125953A3 publication Critical patent/WO2009125953A3/ko
Priority to US14/509,880 priority patent/US9373745B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a light emitting device.
  • the light emitting diode is attracting attention in the next generation lighting field because it has a high efficiency of converting electrical energy into light energy and a lifespan of more than 5 years on average, which can greatly reduce energy consumption and maintenance cost.
  • the light emitting diode is formed of a light emitting semiconductor layer including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and is applied through the first conductive semiconductor layer and the second conductive semiconductor layer. The light is generated in the active layer according to the current.
  • the production efficiency of the light emitting diode is reduced according to the size of the ESD protection device, and a complicated process for manufacturing the ESD protection device is required.
  • the embodiment provides a light emitting device having a new structure.
  • the embodiment provides a light emitting device having improved electrical characteristics.
  • the embodiment provides a light emitting device having an ESD protection function.
  • the light emitting device may include a first conductive semiconductor layer; An active layer on the first conductive semiconductor layer; A second conductive semiconductor layer on the active layer; A bonding layer on the second conductive semiconductor layer; A thin film layer for the schottky diode on the bonding layer; An insulating layer which partially exposes the bonding layer, the thin film layer for the schottky diode, and the semiconductor layer of the first conductivity type; A first electrode layer electrically connected to the first conductive semiconductor layer and the thin film layer for the schottky diode in common; And a second electrode layer electrically connected to the bonding layer.
  • the light emitting device may include a first conductive semiconductor layer; An active layer on the first conductive semiconductor layer; A second conductive semiconductor layer on the active layer; A bonding layer on the second conductive semiconductor layer; A thin film layer for p-n junction diode on the bonding layer; An insulating layer partially exposing the bonding layer, the p-n junction diode layer, and the first conductive semiconductor layer; A first electrode layer electrically connected to the first conductive semiconductor layer and a p-n junction diode thin film layer in common; And a second electrode layer electrically connected to the bonding layer.
  • the embodiment can provide a light emitting device having a new structure.
  • the embodiment can provide a light emitting device having improved electrical characteristics.
  • the embodiment can provide a light emitting device having an ESD protection function.
  • FIG. 1 is a view for explaining a light emitting element according to the first embodiment
  • FIG. 2 to 8 illustrate a method of manufacturing a light emitting device according to the first embodiment.
  • FIG 9 is a view for explaining a light emitting element according to the second embodiment.
  • FIG. 10 is a view for explaining a light emitting element according to the third embodiment.
  • FIG. 11 is a view for explaining a light emitting element according to the fourth embodiment.
  • each layer (film), region, pattern or structure is “on / on” or “bottom / on” of the substrate, each layer (film), region, pad or patterns.
  • “on” and “under” are “directly” or “indirectly” formed through another layer. It includes everything that is done.
  • the criteria for the top or bottom of each layer will be described with reference to the drawings.
  • each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description.
  • the size of each component does not necessarily reflect the actual size.
  • FIG. 1 is a view for explaining a light emitting device according to the first embodiment.
  • a buffer layer 110 is formed on a growth substrate 10, and a first conductive semiconductor layer 20, an active layer 30, and a second conductive semiconductor are formed on the buffer layer 110.
  • a light emitting semiconductor layer comprising a layer 40 is formed.
  • the light emitting semiconductor layer is partially removed by mesa etching, and a part of the first conductive semiconductor layer 20 is exposed upward.
  • the reflective coupling layer 120 is formed on the second conductive semiconductor layer 40, and the thin film layer 100 for the schottky diode 100 is partially formed on the reflective coupling layer 120.
  • An insulating layer 140 is formed on the reflective coupling layer 120, the thin film layer 100 for the schottky diode, and the semiconductor layer 20 of the first conductivity type.
  • the insulating layer 140 covers the side surface of the schottky diode layer 100 so that the reflective coupling layer 120 can be partially exposed. In addition, the insulating layer 140 is formed so that the upper surface of the schottky diode layer 100 is partially exposed. In addition, the insulating layer 140 may partially expose an upper surface of the first conductive semiconductor layer 20, and may include the schottky diode layer 100, the reflective coupling layer 120, and the second conductive semiconductor layer. 40, the active layer 30 is formed to be surrounded.
  • a part of the first conductive semiconductor layer 20, a part of the reflective coupling layer 120, and a part of the schottky diode layer 100 are exposed to the outside. .
  • the first electrode layer 70 is formed on the first conductive semiconductor layer 20 and the thin film layer 100 for the schottky diode, and the second electrode layer 60 is formed on the reflective coupling layer 120.
  • the first electrode layer 70 is electrically connected to the first conductive semiconductor layer 20 and the thin film layer 100 for the schottky diode in common, and the second electrode layer 60 is the reflective coupling layer 120. Is commonly connected to the second conductive semiconductor layer 40 and the schottky diode layer 100. Since the upper surface of the first electrode layer 70 and the second electrode layer 60 are formed at the same height and disposed on the same plane, the light emitting device is circuited through the first electrode layer 70 and the second electrode layer 60. It can be easily connected to a board
  • the light emitting semiconductor layer and the thin film layer 100 for the schottky diode are connected to the first electrode layer 70 and the second electrode layer 60 in parallel, and when the ESD is applied from the outside, the thin film layer 100 for the schottky diode 100 is applied.
  • the light emitting semiconductor layer can be protected from ESD by allowing a current to flow through the N-type. That is, the schottky diode layer 100 provides an ESD protection function in the light emitting device.
  • the ESD protection device is not manufactured separately from the light emitting device, and the light emitting device has an ESD protection function, thereby reducing the complexity of the process of separately manufacturing the ESD protection device, and the ESD protection device on the growth substrate 10. Can reduce the size occupied.
  • the growth substrate 10 may include sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), aluminum nitride (AlN), gallium nitride (GaN), aluminum gallium nitride. AlGaN, glass, or gallium arsenide (GaAs) may be used.
  • the buffer layer 110 is formed on the growth substrate 10 prior to the growth of the first conductivity type semiconductor layer 20, for example, at least one of InGaN, AlN, SiC, SiCN, or GaN. It can be formed of either.
  • the light emitting semiconductor layer including the first conductive semiconductor layer 20, the active layer 30, and the second conductive semiconductor layer 40 may be formed of a group III nitride-based semiconductor material.
  • the first conductive semiconductor layer 20 may be formed of a gallium nitride layer including an n-type impurity such as Si
  • the second conductive semiconductor layer 40 may be a p-type such as Mg or Zn. It may be formed of a gallium nitride layer containing an impurity.
  • the active layer 30 is a layer that generates light by recombining electrons and holes, for example, may be formed including any one of InGaN, AlGaN, GaN, or AlInGaN, using the active layer 30
  • the wavelength of the light emitted from the light emitting device is determined according to the type of the material.
  • the active layer 30 and the second conductive semiconductor layer 40 are formed on a portion of the first conductive semiconductor layer 20. That is, some regions of the first conductive semiconductor layer 20 overlap with the active layer 30 in the vertical direction.
  • an interface modification layer may be further formed on the second conductive semiconductor layer 40.
  • the interfacial modification layer may include a superlattice structure, any one of InGaN, GaN, AlInN, AlN, InN, or AlGaN implanted with impurities of a first conductivity type, and InGaN, GaN implanted with impurities of a second conductivity type. , AlInN, AlN, InN, or AlGaN, or any one of the group III nitride system having a nitrogen-polar surface (nitrogen-polar surface).
  • the interfacial modification layer formed of the superlattice structure may be formed of nitride or carbon nitride including group 2, 3, or 4 elements.
  • the reflective coupling layer 120 has reflection characteristics and electrical conductivity characteristics, forms an ohmic contact interface with the second conductive semiconductor layer 40, and forms a schottky contact interface with the schottky diode layer 100. do.
  • the reflective coupling layer 120 may be formed of a metal or an alloy including any one of Al, Ag, Rh, Pd, Au, Ni, or Cr, and may be a distributed bragg reflector (DBR) or an ODR ( It may also be formed as an Omni-Directional Reflector.
  • DBR distributed bragg reflector
  • ODR Omni-Directional Reflector
  • the reflective coupling layer 120 is formed on the first reflective coupling layer 120a in contact with the second conductive semiconductor layer 40 and the first reflective coupling layer 120a to form the thin film layer for the schottky diode ( It may be formed of the second reflective bonding layer 120b in contact with 100.
  • the first reflective coupling layer 120a may be formed of Ag or an alloy including Ag
  • the second reflective coupling layer 120b may be formed of Al or an alloy including Al.
  • the thin film layer 100 for the schottky diode may be formed of a semiconductor layer containing an n-type impurity or a semiconductor layer containing a p-type impurity, and is irrelevant to crystalline states such as amorphous, single crystal, and polycrystalline.
  • the thin film layer 100 for the schottky diode is silicon (Si), low manganese (Ge), carbon (C), silicon low manganese (SiGe), silicon carbide (SiC), silicon carbon nitride (SiCN) It may be formed to have a single electrical conductivity as a single layer or a multilayer structure formed of at least one of, Group 2-6 compounds, or Group 3-5 compounds.
  • the single electrical conductivity means that the multiple carriers in the thin film layer 100 for the schottky diode have electrical conductivity only by electrons or holes.
  • the insulating layer 140 electrically protects the light emitting semiconductor layer, and the first electrode layer 70 and the second electrode layer 60 are the first conductive semiconductor layer 20 and the reflective coupling layer 120. To be electrically connected selectively to the thin film layer 100 for the schottky diode.
  • the insulating layer 140 is SiO 2 (silicon dioxide).
  • SiN x silicon nitride
  • MgF 2 magnesium floride
  • Cr 2 O 3 chronium oxide
  • Al 2 O 3 aluminum oxide
  • TiO 2 zinc sulfide
  • ZnS zinc oxide
  • CaF 2 It is formed of at least one of calcium floride (AlN), aluminum nitride (AlN), or chromium nitride (CrN).
  • the first electrode layer 70 is electrically connected to the thin film layer 100 for the schottky diode and the semiconductor layer 20 of the first conductivity type, and the first electrode layer 70 and the thin film layer 100 for the schottky diode 100 are A schottky contact interface is formed, and the first electrode layer 70 and the first conductive semiconductor layer 20 form an ohmic contact interface.
  • the second electrode layer 70 is electrically connected to the reflective coupling layer 120, and the second electrode layer 70 and the reflective coupling layer 120 form an ohmic contact interface.
  • FIG. 2 to 8 illustrate a method of manufacturing a light emitting device according to the first embodiment.
  • a buffer layer 110 is formed on a growth substrate 10, and a first conductive semiconductor layer 20, an active layer 30, and a second conductive type are formed on the buffer layer 110.
  • the first structure is prepared by forming a light emitting semiconductor layer including the semiconductor layer 40.
  • an interface modification layer may be further formed on the second conductive semiconductor layer 40.
  • a second structure is prepared by forming a thin film layer 100 for a schottky diode on a temporary substrate 80.
  • the temporary substrate 80 may include optically transparent sapphire, glass, aluminum nitride, silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), Silicon (Si), low manganese (Ge), or silicon low manganese (SiGe) may be used.
  • the stress generated by the lattice constant and thermal expansion coefficient difference between the temporary substrate 80 and the thin film layer 100 for the schottky diode 100 may be relieved.
  • a buffering layer may be further formed.
  • a third structure is prepared as the reflective bonding layer 120.
  • the reflective coupling layer 120 may include a first reflective coupling layer 120a and a second reflective coupling layer 120b.
  • the first structure and the second structure are coupled with the third structure therebetween.
  • first reflective coupling layer 120a and the second conductive semiconductor layer 40 are bonded to each other, and the second reflective coupling layer 120b and the schottky diode thin film layer 100 are bonded to each other. To form.
  • the process of forming the composite structure may be performed by wafer bonding by a temperature of less than 900 °C and hydrostatic pressure (hydrostatic pressure).
  • a schottky contact interface is formed between the thin film layer 100 for the schottky diode and the second reflective coupling layer 120b, and between the second conductive semiconductor layer 40 and the first reflective coupling layer 120a.
  • the thin film layer 100 for the schottky diode and the semiconductor layer 40 of the second conductivity type are annealed in an appropriate temperature and gas atmosphere, or in a solution or plasma. Surface treatment can be done through. It is also possible to anneal or surface-treat even after the composite structure is formed.
  • a schottky contact interface is formed between the thin film layer 100 for the schottky diode and the second reflective bonding layer 120b, and the semiconductor layer 40 of the second conductivity type and the first reflective layer are formed. It is disclosed to form an ohmic contact interface between the bonding layer 120a, but between the schottky diode layer 100 and the second reflective bonding layer 120b and between the second conductive semiconductor layer 40 It is also possible to form an ohmic contact interface between the first reflective coupling layer 120a.
  • the temporary substrate 80 is separated from the composite structure.
  • the process of separating the temporary substrate 80 may be determined according to the characteristics of the temporary substrate 80, and at least one of chemical wet etching (CLO), chemical mechanical polishing (CMP), and laser lift off (LLO) may be used. Can be used.
  • CLO chemical wet etching
  • CMP chemical mechanical polishing
  • LLO laser lift off
  • the schottky diode layer 100, the reflective coupling layer 120, the second conductive semiconductor layer 40, the active layer 30, and the first conductive semiconductor layer 20 are selectively selected. Etching to partially expose the first conductive semiconductor layer 20 and the reflective coupling layer 120.
  • the thin film layer 100 for the schottky diode 100, the reflective coupling layer 120, and the second conductive layer have a shape as shown in FIG. 7.
  • the semiconductor layer 40, the active layer 30, and the first conductive semiconductor layer 20 are prepared, a composite structure may be formed as shown in FIG. 5, and the temporary substrate 80 may be separated.
  • the insulating layer 140 is formed to selectively expose the reflective coupling layer 120, the thin film layer 100 for the schottky diode, and the semiconductor layer 20 of the first conductivity type.
  • the second electrode layer 60 is formed to be electrically connected to the reflective coupling layer 120, and the first electrode layer is electrically connected to the schottky diode thin film layer 100 and the first conductive semiconductor layer 20.
  • Form 70 is
  • a functional thin film layer such as an electrically insulating heterogeneous material, an electrically conductive heterogeneous material, a fluorescent material, a non-reflective material, and a light filtering material may be formed on the schottky diode thin film layer 100.
  • the uneven structure may be formed on the schottky diode thin film layer 100 or the uneven structure may be formed on the upper surface of the functional thin film layer.
  • the light emitting device according to the first embodiment can be manufactured.
  • FIG 9 is a view for explaining a light emitting device according to the second embodiment.
  • the structure of the light emitting device according to the second embodiment is similar to that of the light emitting device according to the first embodiment described above. Therefore, in describing the light emitting device according to the second embodiment, a description overlapping with the description of the light emitting device according to the first embodiment will be omitted.
  • a buffer layer 110 is formed on a growth substrate 10, and a first conductive semiconductor layer 20, an active layer 30, and a second conductive semiconductor are formed on the buffer layer 110.
  • a light emitting semiconductor layer comprising a layer 40 is formed.
  • the light emitting semiconductor layer is partially removed by mesa etching, and a part of the first conductive semiconductor layer 20 is exposed upward.
  • the transparent bonding layer 130 is formed on the second conductive semiconductor layer 40, and the schottky diode layer 100 is partially formed on the transparent bonding layer 130.
  • An insulating layer 140 is formed on the transparent bonding layer 130, the thin film layer 100 for the schottky diode, and the semiconductor layer 20 of the first conductivity type.
  • the insulating layer 140 covers the side surface of the schottky diode layer 100 so that the transparent bonding layer 130 can be partially exposed. In addition, the insulating layer 140 is formed so that the upper surface of the schottky diode layer 100 is partially exposed. In addition, the insulating layer 140 may partially expose the top surface of the first conductive semiconductor layer 20, and may include the schottky diode layer 100, the transparent bonding layer 130, and the second conductive semiconductor layer. 40, the active layer 30 is formed to be surrounded.
  • a portion of the first conductive semiconductor layer 20, a portion of the transparent bonding layer 130, and a portion of the schottky diode layer 100 are exposed to the outside by the formation of the insulating layer 140. .
  • the first electrode layer 70 is formed on the first conductive semiconductor layer 20 and the thin film layer 100 for the schottky diode, and the second electrode layer 60 is formed on the transparent bonding layer 130.
  • the first electrode layer 70 is electrically connected to the first conductive semiconductor layer 20 and the thin film layer 100 for the schottky diode in common, and the first electrode layer 70 and the thin film layer for the schottky diode ( 100 forms a schottky contact interface, and the first electrode layer 70 and the first conductive semiconductor layer 20 form an ohmic contact interface.
  • the second electrode layer 60 is electrically connected in common with the second conductive semiconductor layer 40 and the thin film layer 100 for the schottky diode through the transparent bonding layer 130. 60 forms an ohmic contact interface with the transparent bonding layer 130.
  • the light emitting semiconductor layer and the thin film layer 100 for the schottky diode are connected to the first electrode layer 70 and the second electrode layer 60 in parallel, and when the ESD is applied from the outside, the thin film layer 100 for the schottky diode 100 is applied.
  • the light emitting semiconductor layer can be protected from ESD by allowing a current to flow through the N-type. That is, the schottky diode layer 100 provides an ESD protection function in the light emitting device.
  • the ESD protection device is not manufactured separately from the light emitting device, and the light emitting device has an ESD protection function, thereby reducing the complexity of the process of separately manufacturing the ESD protection device, and the ESD protection device on the growth substrate 10. Can reduce the size occupied.
  • the transparent bonding layer 130 has a light transmitting property and an electrical conducting property, and forms an ohmic contact interface with the second conductive semiconductor layer 40, and the schottky contact thin film layer 100 and the schottky contact Form an interface.
  • the transparent bonding layer 130 is NiO, Au, IrO 2 , Ir, RuO 2 , Ru, Pt, PtO, Pd, PdO, ITO, ZnO, IZO, ZITO, SnO 2 , In 2 O 3 , Or at least one of TiN.
  • the transparent bonding layer 130 is formed on the first transparent bonding layer 130a and the first transparent bonding layer 130a which are in contact with the second conductive semiconductor layer 40, and the thin film layer for the schottky diode ( It may also include a second transparent bonding layer (130b) in contact with 100.
  • the first transparent bonding layer 130a may be formed of NiO in which Au is present in a spray form
  • the second transparent bonding layer 130b may be formed of ZnO.
  • a schottky contact interface is formed between the thin film layer 100 for the schottky diode and the second transparent bonding layer 130b, and the semiconductor layer 40 of the second conductivity type and the first transparency are formed. It is disclosed to form an ohmic contact interface between the bonding layer 130a, but between the schottky diode layer 100 and the second transparent bonding layer 130b and between the second conductive semiconductor layer 40 It is also possible to form an ohmic contact interface between the first transparent bonding layer 130a.
  • a reflective layer 160 may be formed below the growth substrate 10, and the light traveling downward through the growth substrate 10 among the light generated by the active layer 30 may be reflected by the reflective layer 160. ), The light efficiency of the light emitting device can be improved by reflecting by the light emitting device and proceeding upward.
  • the light emitting device manufacturing method according to the second embodiment is similar to the light emitting device manufacturing method according to the first embodiment described above.
  • the transparent bonding layer 130 may be used instead of the reflective bonding layer 120, and the reflective layer 160 may be selectively formed under the growth substrate 10.
  • FIG. 10 is a view for explaining a light emitting device according to the third embodiment.
  • the structure of the light emitting device according to the third embodiment is similar to that of the light emitting device according to the first embodiment described above. Therefore, in describing the light emitting device according to the third embodiment, a description overlapping with the description of the light emitting device according to the first embodiment will be omitted.
  • the thin film layer 100 for the schottky diode is not formed on the reflective coupling layer 120, and the thin film layer 90 for the p-n junction diode is formed.
  • a buffer layer 110 is formed on a growth substrate 10, and a first conductive semiconductor layer 20, an active layer 30, and a second conductive semiconductor are formed on the buffer layer 110.
  • a light emitting semiconductor layer comprising a layer 40 is formed.
  • the light emitting semiconductor layer is partially removed by mesa etching, and a part of the first conductive semiconductor layer 20 is exposed upward.
  • the reflective coupling layer 120 is formed on the second conductive semiconductor layer 40, and the thin film layer 90 for the p-n junction diode is partially formed on the reflective coupling layer 120.
  • An insulating layer 140 is formed on the reflective coupling layer 120, the p-n junction diode thin film layer 90, and the first conductive semiconductor layer 20.
  • the insulating layer 140 surrounds the side surface of the p-n junction diode thin film layer 90 so that the reflective coupling layer 120 may be partially exposed.
  • the insulating layer 140 is formed to partially expose the top surface of the p-n junction diode thin film layer 90.
  • the insulating layer 140 partially exposes an upper surface of the first conductive semiconductor layer 20, and the thin film layer 90 for the pn junction diode, the reflective coupling layer 120, and the second conductive semiconductor.
  • Layer 40 and active layer 30 are formed to be surrounded.
  • a part of the first conductive semiconductor layer 20, a part of the reflective coupling layer 120, and a part of the pn junction diode thin film layer 90 are exposed to the outside. do.
  • the first electrode layer 70 is formed on the first conductive semiconductor layer 20 and the p-n junction diode thin film layer 90, and the second electrode layer 60 is formed on the reflective coupling layer 120.
  • the first electrode layer 70 is electrically connected to the first conductive semiconductor layer 20 and the pn junction diode thin film layer 90 in common, and the second electrode layer 60 is connected to the reflective coupling layer ( 120 is electrically connected to the second conductive semiconductor layer 40 and the pn junction diode thin film layer 90 in common.
  • the light emitting semiconductor layer and the pn junction diode thin film layer 90 are connected to the first electrode layer 70 and the second electrode layer 60 in parallel, and when ESD is applied from the outside, the pn junction diode thin film layer Current may flow through the 90 to protect the light emitting semiconductor layer from ESD. That is, the thin film layer 90 for p-n junction diodes provides ESD protection in light emitting devices.
  • the ESD protection device is not manufactured separately from the light emitting device, and the light emitting device has an ESD protection function, thereby reducing the complexity of the process of separately manufacturing the ESD protection device, and the ESD protection device on the growth substrate 10. Can reduce the size occupied.
  • the reflective coupling layer 120 has reflective characteristics and electrical conduction characteristics, forms an ohmic contact interface with the second conductive semiconductor layer 40, and ohmic contact with the pn junction diode thin film 90. Form an interface.
  • the reflective bonding layer 120 may be formed of a metal or an alloy including any one of Al, Ag, Rh, Pd, Au, Ni, or Cr, and may be a distributed bragg reflector (DBR) or an ODR ( It may also be formed as an Omni-Directional Reflector.
  • DBR distributed bragg reflector
  • ODR Omni-Directional Reflector
  • the reflective coupling layer 120 is formed on the first reflective coupling layer 120a in contact with the second conductive semiconductor layer 40 and the first reflective coupling layer 120a to form the thin film layer for the pn junction diode. It may be formed of a second reflective bonding layer 120b in contact with 90.
  • the first reflective coupling layer 120a may be formed of Ag or an alloy including Ag
  • the second reflective coupling layer 120b may be formed of Al or an alloy including Al.
  • the pn junction diode thin film layer 90 includes a first pn junction diode thin film layer 91 and a second pn junction diode thin film layer 92 and has an n-type semiconductor characteristic and a p-type semiconductor characteristic, and a pn junction or np bonded may be formed in a multilayer structure.
  • the thin film layer 90 for pn junction diode is silicon (Si), low manganese (Ge), carbon (C), silicon low manganese (SiGe), silicon carbide (SiC), silicon carbon nitride (SiCN Pn junction structure may be formed as a single layer or a multi-layered structure formed of at least one of Group, Group 2-6 compounds, or Group 3-5 compounds.
  • the first pn junction diode thin film layer 91 / the second pn junction diode thin film layer 92 may be p-GaN / n-GaN, p-GaN / n-ZnO, p-Si / n-Si. , p-GaAs / n-GaAs, p-Si / n-ZnO, or p-GaAs / n-ZnO.
  • the first electrode layer 70 is formed on the first conductive semiconductor layer 20 and the p-n junction diode thin film layer 90, and the second electrode layer 60 is formed on the reflective coupling layer 120.
  • the first electrode layer 70 is electrically connected to the first conductive semiconductor layer 20 and the pn junction diode thin film layer 90 in common, and the first electrode layer 70 and the pn junction diode are electrically connected to each other.
  • the thin film layer 90 forms an ohmic contact interface, and the first electrode layer 70 and the first conductive semiconductor layer 20 form an ohmic contact interface.
  • the second electrode layer 60 is electrically connected in common with the second conductive semiconductor layer 40 and the pn junction diode thin film layer 90 through the reflective coupling layer 120. 60 forms an ohmic contact interface with the reflective bonding layer 120.
  • the light emitting device manufacturing method according to the third embodiment is similar to the light emitting device manufacturing method according to the first embodiment described above. However, the difference is that the p-n junction diode thin film layer 90 is used instead of the schottky diode layer 100.
  • FIG. 11 is a view for explaining a light emitting device according to the fourth embodiment.
  • the structure of the light emitting device according to the fourth embodiment is similar to that of the light emitting device according to the third embodiment. Therefore, in describing the light emitting device according to the fourth embodiment, a description overlapping with the description of the light emitting device according to the third embodiment will be omitted.
  • the reflective bonding layer 120 is not formed on the second conductive semiconductor layer 40, and the transparent bonding layer 130 is formed.
  • a buffer layer 110 is formed on a growth substrate 10, and a first conductive semiconductor layer 20, an active layer 30, and a second conductive semiconductor are formed on the buffer layer 110.
  • a light emitting semiconductor layer comprising a layer 40 is formed.
  • the light emitting semiconductor layer is partially removed by mesa etching, and a part of the first conductive semiconductor layer 20 is exposed upward.
  • a transparent bonding layer 130 is formed on the second conductive semiconductor layer 40, and a p-n junction diode thin film layer 90 is partially formed on the transparent bonding layer 130.
  • An insulating layer 140 is formed on the transparent bonding layer 130, the p-n junction diode thin film layer 90, and the first conductive semiconductor layer 20.
  • the insulating layer 140 covers the side surface of the p-n junction diode thin film layer 90 so that the transparent bonding layer 130 may be partially exposed. In addition, the insulating layer 140 is formed to partially expose the top surface of the p-n junction diode thin film layer 90. In addition, the insulating layer 140 partially exposes an upper surface of the first conductive semiconductor layer 20, and the thin film layer 90 for the pn junction diode, the transparent bonding layer 130, and the second conductive semiconductor. Layer 40 and active layer 30 are formed to be surrounded.
  • the formation of the insulating layer 140 exposes a part of the first conductive semiconductor layer 20, a part of the transparent bonding layer 130, and a part of the pn junction diode thin film layer 90 to the outside. do.
  • a first electrode layer 70 is formed on the first conductive semiconductor layer 20 and the p-n junction diode thin film layer 90, and a second electrode layer 60 is formed on the transparent bonding layer 130.
  • the first electrode layer 70 is electrically connected to the first conductive semiconductor layer 20 and the pn junction diode thin film layer 90 in common, and the second electrode layer 60 is connected to the transparent bonding layer ( 130 is electrically connected to the second conductive semiconductor layer 40 and the pn junction diode thin film layer 90 in common.
  • the light emitting semiconductor layer and the pn junction diode thin film layer 90 are connected to the first electrode layer 70 and the second electrode layer 60 in parallel, and when ESD is applied from the outside, the pn junction diode thin film layer Current may flow through the 90 to protect the light emitting semiconductor layer from ESD. That is, the thin film layer 90 for p-n junction diodes provides ESD protection in light emitting devices.
  • the ESD protection device is not manufactured separately from the light emitting device, and the light emitting device has an ESD protection function, thereby reducing the complexity of the process of separately manufacturing the ESD protection device, and the ESD protection device on the growth substrate 10. Can reduce the size occupied.
  • the transparent bonding layer 130 has a light transmitting property and an electrical conducting property, and forms an ohmic contact interface with the second conductive semiconductor layer 40, the pn junction diode thin film layer 90 and ohmic Form a contact interface.
  • the transparent bonding layer 130 is NiO, Au, IrO 2 , Ir, RuO 2 , Ru, Pt, PtO, Pd, PdO, ITO, ZnO, IZO, ZITO, SnO 2 , In 2 O 3 , Or at least one of TiN.
  • the transparent bonding layer 130 is formed on the first transparent bonding layer 130a and the first transparent bonding layer 130a in contact with the second conductive semiconductor layer 40, and the thin film layer for the pn junction diode It may also include a second transparent bonding layer 130b in contact with (90).
  • the first transparent bonding layer 130a may be formed of NiO in which Au is present in a spray form
  • the second transparent bonding layer 130b may be formed of ZnO.
  • the pn junction diode thin film layer 90 includes a first pn junction diode thin film layer 91 and a second pn junction diode thin film layer 92 and has an n-type semiconductor characteristic and a p-type semiconductor characteristic, and a pn junction or np bonded may be formed in a multilayer structure.
  • the thin film layer 90 for pn junction diode is silicon (Si), low manganese (Ge), carbon (C), silicon low manganese (SiGe), silicon carbide (SiC), silicon carbon nitride (SiCN Pn junction structure may be formed as a single layer or a multi-layered structure formed of at least one of Group, Group 2-6 compounds, or Group 3-5 compounds.
  • the first pn junction diode thin film layer 91 / the second pn junction diode thin film layer 92 may be p-GaN / n-GaN, p-GaN / n-ZnO, p-Si / n-Si. , p-GaAs / n-GaAs, p-Si / n-ZnO, or p-GaAs / n-ZnO.
  • the first electrode layer 70 is electrically connected to the first conductive semiconductor layer 20 and the pn junction diode thin film layer 90 in common, and the first electrode layer 70 and the pn junction diode are electrically connected to each other.
  • the thin film layer 90 forms an ohmic contact interface, and the first electrode layer 70 and the first conductive semiconductor layer 20 form an ohmic contact interface.
  • the second electrode layer 60 is electrically connected in common with the second conductive semiconductor layer 40 and the pn junction diode thin film layer 90 through the transparent bonding layer 130. 60 forms an ohmic contact interface with the transparent bonding layer 130.
  • a reflective layer 160 may be formed below the growth substrate 10, and the light traveling downward through the growth substrate 10 among the light generated by the active layer 30 may be reflected by the reflective layer 160. ), The light efficiency of the light emitting device can be improved by reflecting by the light emitting device and proceeding upward.
  • the light emitting device manufacturing method according to the fourth embodiment is similar to the light emitting device manufacturing method according to the third embodiment described above.
  • the transparent bonding layer 130 may be used instead of the reflective bonding layer 120, and the reflective layer 160 may be selectively formed under the growth substrate 10.
  • the embodiment can be applied to a light emitting device used as a light source.

Abstract

실시예에 따른 발광 소자는 제1 도전형의 반도체층; 상기 제1 도전형의 반도체층 상에 활성층; 상기 활성층 상에 제2 도전형의 반도체층; 상기 제2 도전형의 반도체층 상에 결합층; 상기 결합층 상에 쇼키다이오드용 박막층; 상기 결합층, 쇼키다이오드용 박막층, 제1 도전형의 반도체층이 부분적으로 노출되도록 하는 절연층; 상기 제1 도전형의 반도체층 및 쇼키다이오드용 박막층에 공통으로 전기적으로 접속하는 제1 전극층; 및 상기 결합층에 전기적으로 접속하는 제2 전극층을 포함한다.

Description

발광 소자
본 발명은 발광 소자에 관한 것이다.
최근, 발광 소자로서 발광 다이오드(Light Emitting Diode; LED)가 각광 받고 있다. 발광 다이오드는 전기에너지를 빛에너지로 변환하는 효율이 높고 수명이 평균 5년 이상으로 길기 때문에, 에너지 소모와 유지보수 비용을 크게 절감할 수 있는 장점이 있어 차세대 조명 분야에서 주목받고 있다.
상기 발광 다이오드는 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 포함하는 발광 반도체층으로 형성되며, 상기 제1 도전형의 반도체층 및 제2 도전형의 반도체층을 통해 인가되는 전류에 따라 상기 활성층에서 빛을 발생시킨다.
한편, 발광 다이오드는 ESD(Electro Static Discharge)에 의해 손상될 우려가 있으므로, 발광 다이오드와 함께 ESD 방지 소자를 실장하는 것이 연구되고 있다.
그러나, 발광 다이오드와 ESD 방지 소자를 별도로 실장하는 경우 ESD 방지 소자가 차이하는 사이즈에 따라 발광 다이오드의 생산 효율이 저하되고, ESD 방지 소자 제조를 위한 복잡한 공정이 요구되는 문제가 있다.
실시예는 새로운 구조의 발광 소자를 제공한다.
실시예는 전기적 특성이 향상된 발광 소자를 제공한다.
실시예는 ESD 방지 기능을 갖는 발광 소자를 제공한다.
실시예에 따른 발광 소자는 제1 도전형의 반도체층; 상기 제1 도전형의 반도체층 상에 활성층; 상기 활성층 상에 제2 도전형의 반도체층; 상기 제2 도전형의 반도체층 상에 결합층; 상기 결합층 상에 쇼키다이오드용 박막층; 상기 결합층, 쇼키다이오드용 박막층, 제1 도전형의 반도체층이 부분적으로 노출되도록 하는 절연층; 상기 제1 도전형의 반도체층 및 쇼키다이오드용 박막층에 공통으로 전기적으로 접속하는 제1 전극층; 및 상기 결합층에 전기적으로 접속하는 제2 전극층을 포함한다.
실시예에 따른 발광 소자는 제1 도전형의 반도체층; 상기 제1 도전형의 반도체층 상에 활성층; 상기 활성층 상에 제2 도전형의 반도체층; 상기 제2 도전형의 반도체층 상에 결합층; 상기 결합층 상에 p-n정션다이오드용 박막층; 상기 결합층, p-n정션다이오드용 박막층, 제1 도전형의 반도체층이 부분적으로 노출되도록 하는 절연층; 상기 제1 도전형의 반도체층 및 p-n정션다이오드용 박막층에 공통으로 전기적으로 접속하는 제1 전극층; 및 상기 결합층에 전기적으로 접속하는 제2 전극층을 포함한다.
실시예는 새로운 구조의 발광 소자를 제공할 수 있다.
실시예는 전기적 특성이 향상된 발광 소자를 제공할 수 있다.
실시예는 ESD 방지 기능을 갖는 발광 소자를 제공할 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면.
도 2 내지 도 8은 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 9는 제2 실시예에 따른 발광 소자를 설명하는 도면.
도 10은 제3 실시예에 따른 발광 소자를 설명하는 도면.
도 11은 제4 실시예에 따른 발광 소자를 설명하는 도면.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면이다.
도 1을 참조하면, 성장 기판(10) 상에 버퍼층(110)이 형성되고, 상기 버퍼층(110) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성된다.
상기 발광 반도체층은 메사 식각(MESA etching)에 의해 부분적으로 제거되어, 상기 제1 도전형의 반도체층(20)의 일부는 상측방향으로 노출된다.
상기 제2 도전형의 반도체층(40) 상에는 반사성 결합층(120)이 형성되고, 상기 반사성 결합층(120) 상에는 부분적으로 쇼키다이오드용 박막층(100)이 형성된다.
상기 반사성 결합층(120), 쇼키다이오드용 박막층(100), 및 제1 도전형의 반도체층(20) 상에는 절연층(140)이 형성된다.
상기 절연층(140)은 상기 쇼키다이오드용 박막층(100)의 측면을 감싸면서 상기 반사성 결합층(120)이 부분적으로 노출될 수 있도록 한다. 또한, 상기 절연층(140)은 상기 쇼키다이오드용 박막층(100)의 상면이 부분적으로 노출될 수 있도록 형성된다. 또한, 상기 절연층(140)은 상기 제1 도전형의 반도체층(20)의 상면이 부분적으로 노출되고 상기 쇼키다이오드용 박막층(100), 반사성 결합층(120), 제2 도전형의 반도체층(40), 활성층(30)이 포위될 수 있도록 형성된다.
상기 절연층(140)의 형성에 의해 상기 제1 도전형의 반도체층(20)의 일부, 상기 반사성 결합층(120)의 일부, 및 상기 쇼키다이오드용 박막층(100)의 일부가 외부로 노출된다.
상기 제1 도전형의 반도체층(20) 및 상기 쇼키다이오드용 박막층(100) 상에는 제1 전극층(70)이 형성되고, 상기 반사성 결합층(120) 상에는 제2 전극층(60)이 형성된다.
상기 제1 전극층(70)은 상기 제1 도전형의 반도체층(20) 및 상기 쇼키다이오드용 박막층(100)에 공통으로 전기적으로 접속하고, 상기 제2 전극층(60)은 상기 반사성 결합층(120)을 통해 상기 제2 도전형의 반도체층(40) 및 상기 쇼키다이오드용 박막층(100)과 공통으로 전기적으로 접속한다. 상기 제1 전극층(70) 및 제2 전극층(60)은 상면이 동일한 높이에 형성되어 동일 평면상에 배치되기 때문에, 상기 제1 전극층(70) 및 제2 전극층(60)을 통해 발광 소자를 회로기판에 용이하게 접속시킬 수 있다.
따라서, 상기 발광 반도체층과 상기 쇼키다이오드용 박막층(100)은 상기 제1 전극층(70) 및 제2 전극층(60)에 병렬로 연결되며, 외부로부터 ESD가 인가되는 경우 상기 쇼키다이오드용 박막층(100)을 통해 전류가 흐르도록 하여 상기 발광 반도체층을 ESD로부터 보호할 수 있다. 즉, 상기 쇼키다이오드용 박막층(100)은 발광 소자에서 ESD 방지 기능을 제공한다.
실시예에서는 ESD 방지 소자를 발광 소자와 별도로 제작하지 않고, ESD 방지 기능을 발광 소자가 갖도록 함으로써, ESD 방지 소자를 별도로 제작하는 공정의 복잡성을 줄일 수 있고, 상기 성장 기판(10) 상에서 ESD 방지 소자가 차지하는 사이즈를 감소시킬 수 있다.
보다 상세히 설명하면, 예를 들어, 상기 성장 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 질화알루미늄(AlN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 유리(Glass), 또는 갈륨아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
상기 버퍼층(110)은 상기 제1 도전형의 반도체층(20)을 성장시키기에 앞서, 상기 성장 기판(10) 상에 형성되며, 예를 들어, InGaN, AlN, SiC, SiCN, 또는 GaN 중 적어도 어느 하나로 형성될 수 있다.
상기 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층은 그룹 3족 질화물계 반도체 물질로 형성될 수 있으며, 예를 들어, 상기 제1 도전형의 반도체층(20)은 Si와 같은 n형 불순물을 포함하는 질화갈륨층으로 형성될 수 있고, 상기 제2 도전형의 반도체층(40)은 Mg 또는 Zn과 같은 p형 불순물을 포함하는 질화갈륨층으로 형성될 수 있다. 또한, 상기 활성층(30)은 전자와 정공이 재결합하여 빛을 발생시키는 층으로 예를 들어, InGaN, AlGaN, GaN, 또는 AlInGaN 중 어느 하나를 포함하여 형성될 수 있으며, 상기 활성층(30)을 사용되는 물질의 종류에 따라 상기 발광소자에서 방출되는 빛의 파장이 결정된다.
상기 활성층(30) 및 제2 도전형의 반도체층(40)은 상기 제1 도전형의 반도체층(20)의 일부 영역 상에 형성된다. 즉, 상기 제1 도전형의 반도체층(20)의 일부 영역은 상기 활성층(30)과 수직 방향에서 오버랩된다.
비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40) 상에는 계면 개질층(interface modification layer)이 더 형성될 수도 있다.
상기 계면 개질층은 슈퍼래티스 구조(supperlattice structure), 제1 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 제2 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 또는 질소 극성으로 형성된 표면(nitrogen-polar surface)을 갖는 그룹 3족 질화물계 중 어느 하나로 형성될 수 있다. 특히, 상기 슈퍼래티스 구조로 형성된 계면 개질층은 그룹 2족, 3족, 또는 4족 원소 성분을 포함하는 질화물(nitride) 또는 탄소 질화물(carbon nitride)로 형성될 수 있다.
상기 반사성 결합층(120)은 반사 특성 및 전기 전도 특성을 가지며, 상기 제2 도전형의 반도체층(40)과 오믹 접촉 계면을 형성하고, 상기 쇼키다이오드용 박막층(100)과 쇼키 접촉 계면을 형성한다.
예를 들어, 상기 반사성 결합층(120)은 Al, Ag, Rh, Pd, Au, Ni, 또는 Cr 중 어느 하나를 포함하는 금속 또는 합금으로 형성될 수 있으며, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflectror)로 형성될 수도 있다.
상기 반사성 결합층(120)은 상기 제2 도전형의 반도체층(40)과 접하는 제1 반사성 결합층(120a)과, 상기 제1 반사성 결합층(120a) 상에 형성되어 상기 쇼키다이오드용 박막층(100)과 접하는 제2 반사성 결합층(120b)으로 형성될 수도 있다.
예를 들어, 상기 제1 반사성 결합층(120a)은 Ag 또는 Ag를 포함하는 합금으로 형성될 수 있고, 상기 제2 반사성 결합층(120b)은 Al 또는 Al을 포함하는 합금으로 형성될 수 있다.
상기 쇼키다이오드용 박막층(100)은 n형 불순물이 포함된 반도체층 또는 p형 불순물이 포함된 반도체층으로 형성될 수 있으며, 비정질, 단결정, 다결정과 같은 결정질의 상태와는 무관하다.
예를 들어, 상기 쇼키다이오드용 박막층(100)은 실리콘(Si), 저매니움(Ge), 카본(C), 실리콘저매니움(SiGe), 실리콘카바이드(SiC), 실리콘카본질화물(SiCN), 그룹 2-6족 화합물(group 2-6 compounds), 또는 그룹 3-5족 화합물(group 3-5 compounds)로 중 적어도 어느 하나로 형성된 단층 또는 다층 구조체로서 단일 전기전도성을 갖도록 형성될 수 있다. 상기 단일 전기 전도성은 상기 쇼키다이오드용 박막층(100) 내의 다수 캐리어가 전자(electron) 또는 정공(hole) 만으로 전기 전도성을 갖게 되는 것을 말한다.
상기 절연층(140)은 상기 발광 반도체층을 전기적으로 보호하며, 상기 제1 전극층(70) 및 제2 전극층(60)이 상기 제1 도전형의 반도체층(20), 반사성 결합층(120), 쇼키다이오드용 박막층(100)에 선택적으로 전기적으로 접속할 수 있도록 한다.
예를 들어, 상기 절연층(140)은 SiO2(silicon dioxide). SiNx(silicon nitride), MgF2(magnesium floride), Cr2O3(chronium oxide), Al2O3(aluminum oxide), TiO2, ZnS(zinc sulfide), ZnO(zinc oxide), CaF2(calcium floride), AlN(aluminum nitride), 또는 CrN(chronium nitride) 중 적어도 어느 하나로 형성된다.
상기 제1 전극층(70)은 상기 쇼키다이오드용 박막층(100) 및 제1 도전형의 반도체층(20)과 전기적으로 접속되는데, 상기 제1 전극층(70)과 상기 쇼키다이오드용 박막층(100)은 쇼키 접촉 계면을 형성하고, 상기 제1 전극층(70)과 상기 제1 도전형의 반도체층(20)은 오믹 접촉 계면을 형성한다.
상기 제2 전극층(70)은 상기 반사성 결합층(120)과 전기적으로 접속되는데, 상기 제2 전극층(70)과 상기 반사성 결합층(120)은 오믹 접촉 계면을 형성한다.
도 2 내지 도 8은 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
도 2를 참조하면, 성장 기판(10) 상에 버퍼층(110)을 형성하고, 상기 버퍼층(110) 상에 제1 도전형의 반도체층(20), 활성층(30), 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층을 형성하여 제1 구조체를 준비한다. 비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40) 상에는 계면 개질층(interface modification layer)이 더 형성될 수도 있다.
도 3을 참조하면, 임시 기판(80)상이 쇼키다이오드용 박막층(100)을 형성하여 제2 구조체를 준비한다.
예를 들어, 상기 임시 기판(80)은 광학적으로 투명한 사파이어(sapphire), 유리(glass), 질화알루미늄(aluminum nitride), 실리콘카바이드(SiC), 아연산화물(ZnO), 갈륨아세나이드(GaAs), 실리콘(Si), 저매니움(Ge), 또는 실리콘저매니움(SiGe) 중 어느 하나가 사용될 수도 있다.
비록 도시되지는 않았으나, 상기 임시 기판(80)과 쇼키다이오드용 박막층(100) 사이에는 상기 임시 기판(80)과 쇼키다이오드용 박막층(100)의 격자 상수 및 열팽창계수 차이로 발생되는 스트레스를 완화시켜 주는 완충층(buffering layer)이 더 형성될 수도 있다.
도 4를 참조하면, 반사성 결합층(120)으로 제3 구조체가 준비된다.
상기 반사성 결합층(120)은 제1 반사성 결합층(120a)과 제2 반사성 결합층(120b)를 포함할 수도 있다.
도 5를 참조하면, 상기 제3 구조체를 사이에 두고, 상기 제1 구조체와 제2 구조체를 결합한다.
즉, 상기 제1 반사성 결합층(120a)과 상기 제2 도전형의 반도체층(40)을 결합시키고, 상기 제2 반사성 결합층(120b)와 상기 쇼키다이오드용 박막층(100)을 결합시켜 복합 구조체를 형성한다.
상기 복합 구조체를 형성하는 공정은 900℃ 이하의 온도 및 정역학 압력(hydrostatic pressure)에 의해 웨이퍼 결합(wafer bonding)될 수 있다.
상기 쇼키다이오드용 박막층(100)과 상기 제2 반사성 결합층(120b) 사이에 쇼키 접촉 계면을 형성하고, 상기 제2 도전형의 반도체층(40)과 상기 제1 반사성 결합층(120a) 사이에 오믹 접촉 계면을 형성하기 위하여, 상기 복합 구조체를 형성하기 전에 상기 쇼키다이오드용 박막층(100)과 상기 제2 도전형의 반도체층(40)에 대해 적절한 온도 및 가스 분위기에서 어닐링을 하거나, 용액 또는 플라즈마를 통해 표면처리를 할 수 있다. 또한 상기 복합 구조체를 형성한 후에도 어닐링을 하거나 표면처리하는 것도 가능하다.
한편, 제1 실시예에서는 상기 쇼키다이오드용 박막층(100)과 상기 제2 반사성 결합층(120b) 사이에 쇼키 접촉 계면을 형성하고, 상기 제2 도전형의 반도체층(40)과 상기 제1 반사성 결합층(120a) 사이에 오믹 접촉 계면을 형성하는 것이 개시되어 있으나, 상기 쇼키다이오드용 박막층(100)과 상기 제2 반사성 결합층(120b) 사이 및 상기 제2 도전형의 반도체층(40)과 상기 제1 반사성 결합층(120a) 사이에 모두 오믹 접촉 계면을 형성하는 것도 가능하다.
도 6을 참조하면, 상기 복합 구조체로부터 상기 임시 기판(80)을 분리한다.
상기 임시 기판(80)을 분리하는 공정은 상기 임시 기판(80)의 특성에 따라 결정될 수 있으며, 화학적 습식 에칭(CLO), 화학 기계적 연마(CMP), 레이저 리프트 오프(LLO) 중 적어도 어느 하나를 사용할 수 있다.
도 7을 참조하면, 상기 쇼키다이오드용 박막층(100), 반사성 결합층(120), 제2 도전형의 반도체층(40), 활성층(30), 제1 도전형의 반도체층(20)을 선택적으로 식각하여 상기 제1 도전형의 반도체층(20) 및 반사성 결합층(120)이 부분적으로 노출되도록 한다.
다른 예로서, 상기 제1 구조체, 제2 구조체, 제3 구조체를 준비할 때, 도 7에 도시된 바와 같은 형태를 갖도록 상기 쇼키다이오드용 박막층(100), 반사성 결합층(120), 제2 도전형의 반도체층(40), 활성층(30), 제1 도전형의 반도체층(20)을준비한 후 도 5와 같이 복합 구조체를 형성하고 상기 임시 기판(80)을 분리하는 것도 가능하다.
도 8을 참조하면, 상기 반사성 결합층(120), 쇼키다이오드용 박막층(100), 제1 도전형의 반도체층(20)이 선택적으로 노출되도록 절연층(140)을 형성한다. 그리고, 상기 반사성 결합층(120)과 전기적으로 연결되는 제2 전극층(60)을 형성하고, 상기 쇼키다이오드 박막층(100) 및 제1 도전형의 반도체층(20)과 전기적으로 연결되는 제1 전극층(70)을 형성한다.
비록 도시되지는 않았으나, 상기 쇼키다이오드 박막층(100) 상에 전기 절연성 이종물질, 전기 전도성 이종물질, 형광성 물질, 비반사성 물질, 광 필터링 물질과 같은 기능성 박막층(functional thin film layer)를 형성할 수 있으며, 상기 기능성 박막층을 형성하기 전 상기 쇼키다이오드 박막층(100) 상에 요철 구조를 형성하거나 상기 기능성 박막층의 상면에 요철 구조를 형성할 수도 있다.
따라서, 제1 실시예에 따른 발광 소자가 제작될 수 있다.
도 9는 제2 실시예에 따른 발광 소자를 설명하는 도면이다.
제2 실시예에 따른 발광 소자의 구조는 상술한 제1 실시예에 따른 발광 소자의 구조와 유사하다. 따라서, 제2 실시예에 따른 발광 소자를 설명함에 있어서 제1 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략하도록 한다.
도 9를 참조하면, 성장 기판(10) 상에 버퍼층(110)이 형성되고, 상기 버퍼층(110) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성된다.
상기 발광 반도체층은 메사 식각(MESA etching)에 의해 부분적으로 제거되어, 상기 제1 도전형의 반도체층(20)의 일부는 상측방향으로 노출된다.
상기 제2 도전형의 반도체층(40) 상에는 투명성 결합층(130)이 형성되고, 상기 투명성 결합층(130) 상에는 부분적으로 쇼키다이오드용 박막층(100)이 형성된다.
상기 투명성 결합층(130), 쇼키다이오드용 박막층(100), 및 제1 도전형의 반도체층(20) 상에는 절연층(140)이 형성된다.
상기 절연층(140)은 상기 쇼키다이오드용 박막층(100)의 측면을 감싸면서 상기 투명성 결합층(130)이 부분적으로 노출될 수 있도록 한다. 또한, 상기 절연층(140)은 상기 쇼키다이오드용 박막층(100)의 상면이 부분적으로 노출될 수 있도록 형성된다. 또한, 상기 절연층(140)은 상기 제1 도전형의 반도체층(20)의 상면이 부분적으로 노출되고 상기 쇼키다이오드용 박막층(100), 투명성 결합층(130), 제2 도전형의 반도체층(40), 활성층(30)이 포위될 수 있도록 형성된다.
상기 절연층(140)의 형성에 의해 상기 제1 도전형의 반도체층(20)의 일부, 상기 투명성 결합층(130)의 일부, 및 상기 쇼키다이오드용 박막층(100)의 일부가 외부로 노출된다.
상기 제1 도전형의 반도체층(20) 및 상기 쇼키다이오드용 박막층(100) 상에는 제1 전극층(70)이 형성되고, 상기 투명성 결합층(130) 상에는 제2 전극층(60)이 형성된다.
상기 제1 전극층(70)은 상기 제1 도전형의 반도체층(20) 및 상기 쇼키다이오드용 박막층(100)에 공통으로 전기적으로 접속하는데, 상기 제1 전극층(70)과 상기 쇼키다이오드용 박막층(100)은 쇼키 접촉 계면을 형성하고, 상기 제1 전극층(70)과 상기 제1 도전형의 반도체층(20)은 오믹 접촉 계면을 형성한다.
상기 제2 전극층(60)은 상기 투명성 결합층(130)을 통해 상기 제2 도전형의 반도체층(40) 및 상기 쇼키다이오드용 박막층(100)과 공통으로 전기적으로 접속되는데, 상기 제2 전극층(60)은 상기 투명성 결합층(130)과 오믹 접촉 계면을 형성한다.
따라서, 상기 발광 반도체층과 상기 쇼키다이오드용 박막층(100)은 상기 제1 전극층(70) 및 제2 전극층(60)에 병렬로 연결되며, 외부로부터 ESD가 인가되는 경우 상기 쇼키다이오드용 박막층(100)을 통해 전류가 흐르도록 하여 상기 발광 반도체층을 ESD로부터 보호할 수 있다. 즉, 상기 쇼키다이오드용 박막층(100)은 발광 소자에서 ESD 방지 기능을 제공한다.
실시예에서는 ESD 방지 소자를 발광 소자와 별도로 제작하지 않고, ESD 방지 기능을 발광 소자가 갖도록 함으로써, ESD 방지 소자를 별도로 제작하는 공정의 복잡성을 줄일 수 있고, 상기 성장 기판(10) 상에서 ESD 방지 소자가 차지하는 사이즈를 감소시킬 수 있다.
한편, 상기 투명성 결합층(130)은 광 투과 특성 및 전기 전도 특성을 가지며, 상기 제2 도전형의 반도체층(40)과 오믹 접촉 계면을 형성하고, 상기 쇼키다이오드용 박막층(100)과 쇼키 접촉 계면을 형성한다.
예를 들어, 상기 투명성 결합층(130)은 NiO, Au, IrO2, Ir, RuO2, Ru, Pt, PtO, Pd, PdO, ITO, ZnO, IZO, ZITO, SnO2, In2O3, 또는 TiN 중 적어도 어느 하나로 형성될 수 있다.
상기 투명성 결합층(130)은 상기 제2 도전형의 반도체층(40)과 접하는 제1 투명성 결합층(130a)과, 상기 제1 투명성 결합층(130a) 상에 형성되어 상기 쇼키다이오드용 박막층(100)과 접하는 제2 투명성 결합층(130b)를 포함할 수도 있다.
예를 들어, 상기 제1 투명성 결합층(130a)은 Au가 분사상 형태로 존재하는 NiO로 형성될 수 있고, 상기 제2 투명성 결합층(130b)은 ZnO로 형성될 수 있다.
한편, 제2 실시예에서는 상기 쇼키다이오드용 박막층(100)과 상기 제2 투명성 결합층(130b) 사이에 쇼키 접촉 계면을 형성하고, 상기 제2 도전형의 반도체층(40)과 상기 제1 투명성 결합층(130a) 사이에 오믹 접촉 계면을 형성하는 것이 개시되어 있으나, 상기 쇼키다이오드용 박막층(100)과 상기 제2 투명성 결합층(130b) 사이 및 상기 제2 도전형의 반도체층(40)과 상기 제1 투명성 결합층(130a) 사이에 모두 오믹 접촉 계면을 형성하는 것도 가능하다.
또한, 상기 성장 기판(10)의 아래에는 반사층(160)이 형성될 수 있으며, 상기 활성층(30)에서 발생된 빛 중 상기 성장 기판(10)을 지나 하측 방향으로 진행하는 빛은 상기 반사층(160)에 의해 반사되어 상측 방향으로 진행되도록 함으로써 발광 소자의 광 효율을 향상시킬 수 있다.
제2 실시예에 따른 발광 소자 제조방법은 상술한 제1 실시예에 따른 발광 소자 제조방법과 유사하다. 다만, 상기 반사성 결합층(120) 대신 상기 투명성 결합층(130)이 사용되고, 상기 성장 기판(10) 아래에 반사층(160)이 선택적으로 형성될 수 있는 것이 차이이다.
도 10은 제3 실시예에 따른 발광 소자를 설명하는 도면이다.
제3 실시예에 따른 발광 소자의 구조는 상술한 제1 실시예에 따른 발광 소자의 구조와 유사하다. 따라서, 제3 실시예에 따른 발광 소자를 설명함에 있어서 제1 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략하도록 한다.
대표적으로, 제3 실시예에 따른 발광 소자는 반사성 결합층(120) 상에 쇼키다이오드용 박막층(100)이 형성되지 않고, p-n 정션다이오드용 박막층(90)이 형성된다.
도 10을 참조하면, 성장 기판(10) 상에 버퍼층(110)이 형성되고, 상기 버퍼층(110) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성된다.
상기 발광 반도체층은 메사 식각(MESA etching)에 의해 부분적으로 제거되어, 상기 제1 도전형의 반도체층(20)의 일부는 상측방향으로 노출된다.
상기 제2 도전형의 반도체층(40) 상에는 반사성 결합층(120)이 형성되고, 상기 반사성 결합층(120) 상에는 부분적으로 p-n 정션다이오드용 박막층(90)이 형성된다.
상기 반사성 결합층(120), p-n 정션다이오드용 박막층(90), 및 제1 도전형의 반도체층(20) 상에는 절연층(140)이 형성된다.
상기 절연층(140)은 상기 p-n 정션다이오드용 박막층(90)의 측면을 감싸면서 상기 반사성 결합층(120)이 부분적으로 노출될 수 있도록 한다. 또한, 상기 절연층(140)은 상기 p-n 정션다이오드용 박막층(90)의 상면이 부분적으로 노출될 수 있도록 형성된다. 또한, 상기 절연층(140)은 상기 제1 도전형의 반도체층(20)의 상면이 부분적으로 노출되고 상기 p-n 정션다이오드용 박막층(90), 반사성 결합층(120), 제2 도전형의 반도체층(40), 활성층(30)이 포위될 수 있도록 형성된다.
상기 절연층(140)의 형성에 의해 상기 제1 도전형의 반도체층(20)의 일부, 상기 반사성 결합층(120)의 일부, 및 상기 p-n 정션다이오드용 박막층(90)의 일부가 외부로 노출된다.
상기 제1 도전형의 반도체층(20) 및 상기 p-n 정션다이오드용 박막층(90) 상에는 제1 전극층(70)이 형성되고, 상기 반사성 결합층(120) 상에는 제2 전극층(60)이 형성된다.
상기 제1 전극층(70)은 상기 제1 도전형의 반도체층(20) 및 상기 p-n 정션다이오드용 박막층(90)에 공통으로 전기적으로 접속하고, 상기 제2 전극층(60)은 상기 반사성 결합층(120)을 통해 상기 제2 도전형의 반도체층(40) 및 상기 p-n 정션다이오드용 박막층(90)과 공통으로 전기적으로 접속한다.
따라서, 상기 발광 반도체층과 상기 p-n 정션다이오드용 박막층(90)은 상기 제1 전극층(70) 및 제2 전극층(60)에 병렬로 연결되며, 외부로부터 ESD가 인가되는 경우 상기 p-n 정션다이오드용 박막층(90)을 통해 전류가 흐르도록 하여 상기 발광 반도체층을 ESD로부터 보호할 수 있다. 즉, 상기 p-n 정션다이오드용 박막층(90)은 발광 소자에서 ESD 방지 기능을 제공한다.
실시예에서는 ESD 방지 소자를 발광 소자와 별도로 제작하지 않고, ESD 방지 기능을 발광 소자가 갖도록 함으로써, ESD 방지 소자를 별도로 제작하는 공정의 복잡성을 줄일 수 있고, 상기 성장 기판(10) 상에서 ESD 방지 소자가 차지하는 사이즈를 감소시킬 수 있다.
한편, 상기 반사성 결합층(120)은 반사 특성 및 전기 전도 특성을 가지며, 상기 제2 도전형의 반도체층(40)과 오믹 접촉 계면을 형성하고, 상기 p-n 정션다이오드용 박막층(90)과 오믹 접촉 계면을 형성한다.
예를 들어, 상기 반사성 결합층(120)은 Al, Ag, Rh, Pd, Au, Ni, 또는 Cr 중 어느 하나를 포함하는 금속 또는 합금으로 형성될 수 있으며, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflectror)로 형성될 수도 있다.
상기 반사성 결합층(120)은 상기 제2 도전형의 반도체층(40)과 접하는 제1 반사성 결합층(120a)과, 상기 제1 반사성 결합층(120a) 상에 형성되어 상기 p-n 정션다이오드용 박막층(90)과 접하는 제2 반사성 결합층(120b)으로 형성될 수도 있다.
예를 들어, 상기 제1 반사성 결합층(120a)은 Ag 또는 Ag를 포함하는 합금으로 형성될 수 있고, 상기 제2 반사성 결합층(120b)은 Al 또는 Al을 포함하는 합금으로 형성될 수 있다.
상기 p-n 정션다이오드용 박막층(90)은 제1 p-n 정션다이오드용 박막층(91) 및 제2 p-n 정션다이오드용 박막층(92)을 포함하고, n형 반도체 특성 및 p형 반도체 특성을 가지고, p-n 접합 또는 n-p 접합된 다층구조로 형성될 수 있다.
예를 들어, 상기 p-n 정션다이오드용 박막층(90)은 실리콘(Si), 저매니움(Ge), 카본(C), 실리콘저매니움(SiGe), 실리콘카바이드(SiC), 실리콘카본질화물(SiCN), 그룹 2-6족 화합물(group 2-6 compounds), 또는 그룹 3-5족 화합물(group 3-5 compounds)로 중 적어도 어느 하나로 형성된 단층 또는 다층 구조체로서 p-n 정션 구조를 형성할 수 있다.
예를 들어, 상기 제1 p-n 정션다이오드용 박막층(91)/제2 p-n 정션다이오드용 박막층(92)은 p-GaN/n-GaN, p-GaN/n-ZnO, p-Si/n-Si, p-GaAs/n-GaAs, p-Si/n-ZnO, 또는 p-GaAs/n-ZnO 중 어느 하나로 형성될 수 있다.
상기 제1 도전형의 반도체층(20) 및 상기 p-n 정션다이오드용 박막층(90) 상에는 제1 전극층(70)이 형성되고, 상기 반사성 결합층(120) 상에는 제2 전극층(60)이 형성된다.
상기 제1 전극층(70)은 상기 제1 도전형의 반도체층(20) 및 상기 p-n 정션다이오드용 박막층(90)에 공통으로 전기적으로 접속하는데, 상기 제1 전극층(70)과 상기 p-n 정션다이오드용 박막층(90)은 오믹 접촉 계면을 형성하고, 상기 제1 전극층(70)과 상기 제1 도전형의 반도체층(20)은 오믹 접촉 계면을 형성한다.
상기 제2 전극층(60)은 상기 반사성 결합층(120)을 통해 상기 제2 도전형의 반도체층(40) 및 상기 p-n 정션다이오드용 박막층(90)과 공통으로 전기적으로 접속되는데, 상기 제2 전극층(60)은 상기 반사성 결합층(120)과 오믹 접촉 계면을 형성한다.
제3 실시예에 따른 발광 소자 제조방법은 상술한 제1 실시예에 따른 발광 소자 제조방법과 유사하다. 다만, 상기 쇼키다이오드용 박막층(100) 대신 상기 p-n 정션다이오드용 박막층(90)이 사용되는 것이 차이이다.
도 11은 제4 실시예에 따른 발광 소자를 설명하는 도면이다.
제4 실시예에 따른 발광 소자의 구조는 상술한 제3 실시예에 따른 발광 소자의 구조와 유사하다. 따라서, 제4 실시예에 따른 발광 소자를 설명함에 있어서 제3 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략하도록 한다.
대표적으로, 제4 실시예에 따른 발광 소자는 제2 도전형의 반도체층(40) 상에 반사성 결합층(120)이 형성되지 않고, 투명성 결합층(130)이 형성된다.
도 11을 참조하면, 성장 기판(10) 상에 버퍼층(110)이 형성되고, 상기 버퍼층(110) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성된다.
상기 발광 반도체층은 메사 식각(MESA etching)에 의해 부분적으로 제거되어, 상기 제1 도전형의 반도체층(20)의 일부는 상측방향으로 노출된다.
상기 제2 도전형의 반도체층(40) 상에는 투명성 결합층(130)이 형성되고, 상기 투명성 결합층(130) 상에는 부분적으로 p-n 정션다이오드용 박막층(90)이 형성된다.
상기 투명성 결합층(130), p-n 정션다이오드용 박막층(90), 및 제1 도전형의 반도체층(20) 상에는 절연층(140)이 형성된다.
상기 절연층(140)은 상기 p-n 정션다이오드용 박막층(90)의 측면을 감싸면서 상기 투명성 결합층(130)이 부분적으로 노출될 수 있도록 한다. 또한, 상기 절연층(140)은 상기 p-n 정션다이오드용 박막층(90)의 상면이 부분적으로 노출될 수 있도록 형성된다. 또한, 상기 절연층(140)은 상기 제1 도전형의 반도체층(20)의 상면이 부분적으로 노출되고 상기 p-n 정션다이오드용 박막층(90), 투명성 결합층(130), 제2 도전형의 반도체층(40), 활성층(30)이 포위될 수 있도록 형성된다.
상기 절연층(140)의 형성에 의해 상기 제1 도전형의 반도체층(20)의 일부, 상기 투명성 결합층(130)의 일부, 및 상기 p-n 정션다이오드용 박막층(90)의 일부가 외부로 노출된다.
상기 제1 도전형의 반도체층(20) 및 상기 p-n 정션다이오드용 박막층(90) 상에는 제1 전극층(70)이 형성되고, 상기 투명성 결합층(130) 상에는 제2 전극층(60)이 형성된다.
상기 제1 전극층(70)은 상기 제1 도전형의 반도체층(20) 및 상기 p-n 정션다이오드용 박막층(90)에 공통으로 전기적으로 접속하고, 상기 제2 전극층(60)은 상기 투명성 결합층(130)을 통해 상기 제2 도전형의 반도체층(40) 및 상기 p-n 정션다이오드용 박막층(90)과 공통으로 전기적으로 접속한다.
따라서, 상기 발광 반도체층과 상기 p-n 정션다이오드용 박막층(90)은 상기 제1 전극층(70) 및 제2 전극층(60)에 병렬로 연결되며, 외부로부터 ESD가 인가되는 경우 상기 p-n 정션다이오드용 박막층(90)을 통해 전류가 흐르도록 하여 상기 발광 반도체층을 ESD로부터 보호할 수 있다. 즉, 상기 p-n 정션다이오드용 박막층(90)은 발광 소자에서 ESD 방지 기능을 제공한다.
실시예에서는 ESD 방지 소자를 발광 소자와 별도로 제작하지 않고, ESD 방지 기능을 발광 소자가 갖도록 함으로써, ESD 방지 소자를 별도로 제작하는 공정의 복잡성을 줄일 수 있고, 상기 성장 기판(10) 상에서 ESD 방지 소자가 차지하는 사이즈를 감소시킬 수 있다.
한편, 상기 투명성 결합층(130)은 광 투과 특성 및 전기 전도 특성을 가지며, 상기 제2 도전형의 반도체층(40)과 오믹 접촉 계면을 형성하고, 상기 p-n 정션다이오드용 박막층(90)과 오믹 접촉 계면을 형성한다.
예를 들어, 상기 투명성 결합층(130)은 NiO, Au, IrO2, Ir, RuO2, Ru, Pt, PtO, Pd, PdO, ITO, ZnO, IZO, ZITO, SnO2, In2O3, 또는 TiN 중 적어도 어느 하나로 형성될 수 있다.
상기 투명성 결합층(130)은 상기 제2 도전형의 반도체층(40)과 접하는 제1 투명성 결합층(130a)과, 상기 제1 투명성 결합층(130a) 상에 형성되어 상기 p-n 정션다이오드용 박막층(90)과 접하는 제2 투명성 결합층(130b)를 포함할 수도 있다.
예를 들어, 상기 제1 투명성 결합층(130a)은 Au가 분사상 형태로 존재하는 NiO로 형성될 수 있고, 상기 제2 투명성 결합층(130b)은 ZnO로 형성될 수 있다.
상기 p-n 정션다이오드용 박막층(90)은 제1 p-n 정션다이오드용 박막층(91) 및 제2 p-n 정션다이오드용 박막층(92)을 포함하고, n형 반도체 특성 및 p형 반도체 특성을 가지고, p-n 접합 또는 n-p 접합된 다층구조로 형성될 수 있다.
예를 들어, 상기 p-n 정션다이오드용 박막층(90)은 실리콘(Si), 저매니움(Ge), 카본(C), 실리콘저매니움(SiGe), 실리콘카바이드(SiC), 실리콘카본질화물(SiCN), 그룹 2-6족 화합물(group 2-6 compounds), 또는 그룹 3-5족 화합물(group 3-5 compounds)로 중 적어도 어느 하나로 형성된 단층 또는 다층 구조체로서 p-n 정션 구조를 형성할 수 있다.
예를 들어, 상기 제1 p-n 정션다이오드용 박막층(91)/제2 p-n 정션다이오드용 박막층(92)은 p-GaN/n-GaN, p-GaN/n-ZnO, p-Si/n-Si, p-GaAs/n-GaAs, p-Si/n-ZnO, 또는 p-GaAs/n-ZnO 중 어느 하나로 형성될 수 있다.
상기 제1 전극층(70)은 상기 제1 도전형의 반도체층(20) 및 상기 p-n 정션다이오드용 박막층(90)에 공통으로 전기적으로 접속하는데, 상기 제1 전극층(70)과 상기 p-n 정션다이오드용 박막층(90)은 오믹 접촉 계면을 형성하고, 상기 제1 전극층(70)과 상기 제1 도전형의 반도체층(20)은 오믹 접촉 계면을 형성한다.
상기 제2 전극층(60)은 상기 투명성 결합층(130)을 통해 상기 제2 도전형의 반도체층(40) 및 상기 p-n 정션다이오드용 박막층(90)과 공통으로 전기적으로 접속되는데, 상기 제2 전극층(60)은 상기 투명성 결합층(130)과 오믹 접촉 계면을 형성한다.
또한, 상기 성장 기판(10)의 아래에는 반사층(160)이 형성될 수 있으며, 상기 활성층(30)에서 발생된 빛 중 상기 성장 기판(10)을 지나 하측 방향으로 진행하는 빛은 상기 반사층(160)에 의해 반사되어 상측 방향으로 진행되도록 함으로써 발광 소자의 광 효율을 향상시킬 수 있다.
제4 실시예에 따른 발광 소자 제조방법은 상술한 제3 실시예에 따른 발광 소자 제조방법과 유사하다. 다만, 상기 반사성 결합층(120) 대신 상기 투명성 결합층(130)이 사용되고, 상기 성장 기판(10) 아래에 반사층(160)이 선택적으로 형성될 수 있는 것이 차이이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예는 광원으로 사용되는 발광 소자에 적용될 수 있다.

Claims (15)

  1. 제1 도전형의 반도체층;
    상기 제1 도전형의 반도체층 상에 활성층;
    상기 활성층 상에 제2 도전형의 반도체층;
    상기 제2 도전형의 반도체층 상에 결합층;
    상기 결합층 상에 쇼키다이오드용 박막층;
    상기 결합층, 쇼키다이오드용 박막층, 제1 도전형의 반도체층이 부분적으로 노출되도록 하는 절연층;
    상기 제1 도전형의 반도체층 및 쇼키다이오드용 박막층에 공통으로 전기적으로 접속하는 제1 전극층; 및
    상기 결합층에 전기적으로 접속하는 제2 전극층을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 제1 도전형의 반도체층 아래에 성장 기판을 포함하는 발광 소자.
  3. 제 2항에 있어서,
    상기 성장 기판 아래에 반사층을 포함하는 발광 소자.
  4. 제 1항에 있어서,
    상기 결합층은 반사성 결합층으로 Al, Ag, Rh, Pd, Au, Ni, 또는 Cr 중 어느 하나를 포함하는 금속 또는 합금, DBR(Distributed Bragg Reflector), 또는 ODR(Omni-Directional Reflectror) 중 어느 하나로 형성되는 발광 소자.
  5. 제 4항에 있어서,
    상기 반사성 결합층은 상기 제2 도전형의 반도체층과 접하는 제1 반사성 결합층과, 상기 제1 반사성 결합층 상에 형성되어 상기 쇼키다이오드용 박막층과 접하는 제2 반사성 결합층을 포함하는 발광 소자.
  6. 제 5항에 있어서,
    상기 제1 반사성 결합층은 Ag 또는 Ag를 포함하는 합금으로 형성되고, 상기 제2 반사성 결합층은 Al 또는 Al을 포함하는 합금으로 형성되는 발광 소자.
  7. 제 1항에 있어서,
    상기 결합층은 투명성 결합층으로 NiO, Au, IrO2, Ir, RuO2, Ru, Pt, PtO, Pd, PdO, ITO, ZnO, IZO, ZITO, SnO2, In2O3, 또는 TiN 중 적어도 어느 하나로 형성되는 발광 소자.
  8. 제 7항에 있어서,
    상기 투명성 결합층은 상기 제2 도전형의 반도체층과 접하는 제1 투명성 결합층과, 상기 제1 투명성 결합층 상에 형성되어 상기 쇼키다이오드용 박막층과 접하는 제2 투명성 결합층을 포함하는 발광 소자.
  9. 제 8항에 있어서,
    상기 제1 투명성 결합층은 Au가 분사상 형태로 존재하는 NiO로 형성되고, 상기 제2 투명성 결합층은 ZnO로 형성되는 발광 소자.
  10. 제 1항에 있어서,
    상기 제1 전극층은 상기 쇼키다이오드용 박막층과 쇼키 접촉 계면을 형성하고, 상기 제1 도전형의 반도체층과 오믹 접촉 계면을 형성하는 발광 소자.
  11. 제 1항에 있어서,
    상기 결합층은 상기 제2 도전형의 반도체층과 오믹 접촉 계면을 형성하고, 상기 쇼키다이오드용 박막층과 오믹 접촉 계면 또는 쇼키 접촉 계면을 형성하는 발광 소자.
  12. 제1 도전형의 반도체층;
    상기 제1 도전형의 반도체층 상에 활성층;
    상기 활성층 상에 제2 도전형의 반도체층;
    상기 제2 도전형의 반도체층 상에 결합층;
    상기 결합층 상에 p-n정션다이오드용 박막층;
    상기 결합층, p-n정션다이오드용 박막층, 제1 도전형의 반도체층이 부분적으로 노출되도록 하는 절연층;
    상기 제1 도전형의 반도체층 및 p-n정션다이오드용 박막층에 공통으로 전기적으로 접속하는 제1 전극층; 및
    상기 결합층에 전기적으로 접속하는 제2 전극층을 포함하는 발광 소자.
  13. 제 12항에 있어서,
    상기 결합층은 반사성 결합층으로 Al, Ag, Rh, Pd, Au, Ni, 또는 Cr 중 어느 하나를 포함하는 금속 또는 합금, DBR(Distributed Bragg Reflector), 또는 ODR(Omni-Directional Reflectror) 중 어느 하나로 형성되고,
    상기 반사성 결합층은 상기 제2 도전형의 반도체층과 접하는 제1 반사성 결합층과, 상기 제1 반사성 결합층 상에 형성되어 상기 p-n정션다이오드용 박막층과 접하는 제2 반사성 결합층을 포함하는 발광 소자.
  14. 제 12항에 있어서,
    상기 결합층은 투명성 결합층으로 NiO, Au, IrO2, Ir, RuO2, Ru, Pt, PtO, Pd, PdO, ITO, ZnO, IZO, ZITO, SnO2, In2O3, 또는 TiN 중 적어도 어느 하나로 형성되고,
    상기 투명성 결합층은 상기 제2 도전형의 반도체층과 접하는 제1 투명성 결합층과, 상기 제1 투명성 결합층 상에 형성되어 상기 쇼키다이오드용 박막층과 접하는 제2 투명성 결합층을 포함하는 발광 소자.
  15. 제 12항에 있어서,
    상기 제1 전극층은 상기 p-n정션다이오드용 박막층과 오믹 접촉 계면을 형성하고, 상기 제1 도전형의 반도체층과 오믹 접촉 계면을 형성하는 발광 소자.
PCT/KR2009/001765 2008-04-06 2009-04-06 발광 소자 WO2009125953A2 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/936,477 US8884321B2 (en) 2008-04-06 2009-04-06 Luminous element
US14/509,880 US9373745B2 (en) 2008-04-06 2014-10-08 Luminous element

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20080031929A KR20090106428A (ko) 2008-04-06 2008-04-06 정전기 방지능을 갖고 있는 그룹 3족 질화물계 반도체발광다이오드 소자 및 이의 제조 방법
KR10-2008-0031929 2008-04-06
KR20080031928A KR20090106427A (ko) 2008-04-06 2008-04-06 정전기 방지능을 갖고 있는 그룹 3족 질화물계 반도체발광다이오드 소자 및 이의 제조 방법
KR10-2008-0031928 2008-04-06

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/936,477 A-371-Of-International US8884321B2 (en) 2008-04-06 2009-04-06 Luminous element
US14/509,880 Continuation US9373745B2 (en) 2008-04-06 2014-10-08 Luminous element

Publications (2)

Publication Number Publication Date
WO2009125953A2 true WO2009125953A2 (ko) 2009-10-15
WO2009125953A3 WO2009125953A3 (ko) 2010-01-14

Family

ID=41162376

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/001765 WO2009125953A2 (ko) 2008-04-06 2009-04-06 발광 소자

Country Status (2)

Country Link
US (2) US8884321B2 (ko)
WO (1) WO2009125953A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110754A (zh) * 2009-12-28 2011-06-29 首尔Opto仪器股份有限公司 发光二极管
US8395182B2 (en) 2010-02-23 2013-03-12 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, method of manufacturing light emitting device and illumination system
EP2330638B1 (en) * 2009-12-03 2019-03-27 LG Innotek Co., Ltd. Light emitting device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884321B2 (en) * 2008-04-06 2014-11-11 Lg Innotek Co., Ltd. Luminous element
US8785952B2 (en) 2011-10-10 2014-07-22 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
CN104508842B (zh) 2012-06-14 2017-06-09 安相贞 半导体发光器件及其制造方法
CN104508841B (zh) * 2012-07-26 2018-05-22 安相贞 半导体发光器件
DE102013112881A1 (de) 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US9653570B2 (en) * 2015-02-12 2017-05-16 International Business Machines Corporation Junction interlayer dielectric for reducing leakage current in semiconductor devices
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102015111487A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP2017204640A (ja) 2016-05-11 2017-11-16 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光デバイス及びその製造方法
CN108172668B (zh) * 2018-01-16 2020-02-11 福建兆元光电有限公司 一种发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050082259A (ko) * 2004-02-18 2005-08-23 주식회사 이츠웰 모노리식 보호 소자를 갖춘 발광소자 및 그 제조방법
KR20060091718A (ko) * 2005-02-16 2006-08-21 산켄덴키 가부시키가이샤 복합 반도체장치
JP2007042976A (ja) * 2005-08-05 2007-02-15 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309001A (en) * 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
JP2867995B2 (ja) * 1997-05-28 1999-03-10 日本電気株式会社 半導体マハツェンダ変調器とその製造方法
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP2002170989A (ja) * 2000-12-04 2002-06-14 Sharp Corp 窒化物系化合物半導体発光素子
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
TWI244748B (en) * 2004-10-08 2005-12-01 Epistar Corp A light-emitting device with a protecting structure
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
US8884321B2 (en) * 2008-04-06 2014-11-11 Lg Innotek Co., Ltd. Luminous element
CN101656260B (zh) * 2009-09-08 2011-09-21 厦门市三安光电科技有限公司 一种抗静电氮化镓基发光器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050082259A (ko) * 2004-02-18 2005-08-23 주식회사 이츠웰 모노리식 보호 소자를 갖춘 발광소자 및 그 제조방법
KR20060091718A (ko) * 2005-02-16 2006-08-21 산켄덴키 가부시키가이샤 복합 반도체장치
JP2007042976A (ja) * 2005-08-05 2007-02-15 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2330638B1 (en) * 2009-12-03 2019-03-27 LG Innotek Co., Ltd. Light emitting device
CN102110754A (zh) * 2009-12-28 2011-06-29 首尔Opto仪器股份有限公司 发光二极管
EP2339654A3 (en) * 2009-12-28 2013-02-06 Seoul Opto Device Co., Ltd. Light emitting diode
US8946744B2 (en) 2009-12-28 2015-02-03 Seoul Viosys Co., Ltd. Light emitting diode
EP3758076A1 (en) * 2009-12-28 2020-12-30 Seoul Viosys Co., Ltd. Light emitting diode
EP4220743A3 (en) * 2009-12-28 2023-11-29 Seoul Viosys Co., Ltd. Light emitting diode
US8395182B2 (en) 2010-02-23 2013-03-12 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, method of manufacturing light emitting device and illumination system
EP2362450A3 (en) * 2010-02-23 2014-05-07 LG Innotek Co., Ltd. Light emitting diode, light emitting diode package, method of manufacturing light emitting diode and illumination system

Also Published As

Publication number Publication date
WO2009125953A3 (ko) 2010-01-14
US20150021647A1 (en) 2015-01-22
US20110180831A1 (en) 2011-07-28
US9373745B2 (en) 2016-06-21
US8884321B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
WO2009125953A2 (ko) 발광 소자
WO2011145850A2 (en) High efficiency light emitting diode and method of fabricating the same
WO2009145465A2 (ko) 발광 소자 및 그 제조방법
WO2009145483A2 (ko) 발광 소자 및 그 제조방법
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2009134029A2 (ko) 반도체 발광소자
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2009120011A2 (ko) 발광소자 및 그 제조방법
WO2009131319A2 (ko) 반도체 발광소자
WO2010044642A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
WO2016105146A1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2016137220A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
WO2009131335A2 (ko) 반도체 발광소자
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2009126010A2 (ko) 발광 소자
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
WO2009139603A2 (ko) 반도체 발광소자
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2017014580A1 (ko) 발광 소자 패키지
WO2018088851A1 (ko) 반도체 소자
WO2015199388A1 (ko) 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09730972

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase in:

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12936477

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09730972

Country of ref document: EP

Kind code of ref document: A2