WO2009145483A2 - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
WO2009145483A2
WO2009145483A2 PCT/KR2009/001710 KR2009001710W WO2009145483A2 WO 2009145483 A2 WO2009145483 A2 WO 2009145483A2 KR 2009001710 W KR2009001710 W KR 2009001710W WO 2009145483 A2 WO2009145483 A2 WO 2009145483A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
semiconductor layer
substrate
emitting device
Prior art date
Application number
PCT/KR2009/001710
Other languages
English (en)
French (fr)
Other versions
WO2009145483A3 (ko
Inventor
송준오
Original Assignee
Song June O
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080030919A external-priority patent/KR101428066B1/ko
Priority claimed from KR20080031900A external-priority patent/KR101480551B1/ko
Application filed by Song June O filed Critical Song June O
Priority to JP2011502858A priority Critical patent/JP5220916B2/ja
Priority to CN200980119150.1A priority patent/CN102106001B/zh
Priority to US12/936,090 priority patent/US8829554B2/en
Priority to EP09754948.9A priority patent/EP2262012B1/en
Publication of WO2009145483A2 publication Critical patent/WO2009145483A2/ko
Publication of WO2009145483A3 publication Critical patent/WO2009145483A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates to a light emitting device and a method of manufacturing the same.
  • the light emitting diode is attracting attention in the next generation lighting field because it has a high efficiency of converting electrical energy into light energy and a lifespan of more than 5 years on average, which can greatly reduce energy consumption and maintenance cost.
  • the light emitting diode includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and depends on a current applied through the first conductive semiconductor layer and the second conductive semiconductor layer. It generates light in the active layer.
  • the light emitting diode may be classified into a lateral type light emitting diode and a vertical type light emitting diode.
  • the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are formed on a growth substrate, and the first conductive semiconductor layer is partially exposed to form an electrode layer. Since the semiconductor layer of the second conductivity type, the active layer and the semiconductor layer of the first conductivity type are partially removed, the light emitting area is reduced, resulting in a decrease in light efficiency.
  • the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are disposed on the growth substrate, heat dissipation is difficult due to the growth substrate having low thermal conductivity. There is this.
  • a first electrode layer is formed on the first conductive semiconductor layer, and a second electrode layer is formed below the second conductive semiconductor layer, thereby forming an active layer to form an electrode layer.
  • the light efficiency can be improved compared to the lateral type light emitting diode.
  • the vertical type light emitting diode has an advantage of easy heat dissipation because heat is transferred through the second electrode layer.
  • the vertical type light emitting diode may use an electroplating method and a wafer bonding method when forming a supporting substrate as the second electrode layer under the second conductive semiconductor layer.
  • the support substrate is formed by the electroplating method
  • the manufacturing process is easy, but there is a disadvantage in that the reliability of the light emitting diode is lowered.
  • the support substrate is formed by the wafer bonding method, the manufacturing process is difficult
  • the support substrate is formed by the wafer bonding method
  • the growth substrate and the support substrate are heterogeneous materials
  • cracks or debonding of the light emitting diodes due to thermal stress after wafer bonding may occur due to the difference in the coefficient of thermal expansion. Problems may arise.
  • the embodiment provides a light emitting device having a new structure and a method of manufacturing the same.
  • the embodiment provides a light emitting device manufacturing method using a novel wafer bonding method.
  • the light emitting device includes a support substrate; A reflective layer on the support substrate; An ohmic contact layer on the reflective layer; A light emitting semiconductor layer including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on the ohmic contact layer; A first passivation layer surrounding a side surface of the light emitting semiconductor layer; And a second passivation layer surrounding side surfaces of the first passivation layer and the reflective layer.
  • the light emitting device manufacturing method includes a first structure in which a light emitting semiconductor layer is formed on a growth substrate, an ohmic contact layer on the light emitting semiconductor layer, a reflective layer on the ohmic contact layer, and a passivation layer surrounding the light emitting semiconductor layer.
  • Preparing a Preparing a; Preparing a second structure from a support substrate; Preparing a third structure from a temporary substrate; Combining the first structure, the second structure, and the third structure with a wafer bonding layer interposed therebetween to form a composite structure; Separating the growth substrate from the composite structure; Forming a first electrode layer on the light emitting semiconductor layer; And removing the temporary substrate.
  • a light emitting device manufacturing method includes preparing a first structure in which a light emitting semiconductor layer is formed on a growth substrate; Preparing a second structure from the first support substrate; Preparing a third structure from the first temporary substrate; Coupling the first structure, the second structure, and the third structure to each other with the second structure therebetween to form a first composite structure; Separating the first temporary substrate from the first composite structure to form a second composite structure; Preparing a fourth structure with a second support substrate; Preparing a fifth structure from a second temporary substrate; Coupling the second composite structure, the fourth structure, and the fifth structure to each other with the fourth structure therebetween to form a third composite structure; Removing the second temporary substrate from the third composite structure.
  • the embodiment can provide a light emitting device having a new structure and a method of manufacturing the same.
  • the embodiment can provide a light emitting device manufacturing method using a novel wafer bonding method.
  • 1 to 10 illustrate a method of manufacturing a light emitting device according to the first embodiment.
  • 11 to 19 illustrate a method of manufacturing a light emitting device according to a second embodiment.
  • 20 to 33 illustrate a method of manufacturing a light emitting device according to a third embodiment.
  • 34 to 46 illustrate a method of manufacturing a light emitting device according to the fourth embodiment.
  • each layer (film), region, pattern or structure is “on / on” or “bottom / on” of the substrate, each layer (film), region, pad or patterns
  • “on” and “under” are “directly” or “indirectly” formed through another layer. It includes everything that is done.
  • the criteria for the top or bottom of each layer will be described with reference to the drawings.
  • each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description.
  • the size of each component does not necessarily reflect the actual size.
  • 1 to 10 illustrate a method of manufacturing a light emitting device according to the first embodiment.
  • a light emitting semiconductor layer including a first conductive semiconductor layer 502, an active layer 503, and a second conductive semiconductor layer 504 is formed on the growth substrate 501.
  • the second conductive semiconductor layer After the light emitting semiconductor layer is mesa-etched to form a plurality of unit devices, and the first passivation layer 509 is formed to surround the light emitting semiconductor layer, the second conductive semiconductor layer ( After removing the first passivation layer 509 to partially expose the 504, an ohmic contact layer 510 is formed on the second conductive semiconductor layer 504.
  • a reflective layer 511 is formed on the first passivation layer 509 and the ohmic contact layer 510, and a first wafer bonding layer 508 is formed on the reflective layer 511.
  • the first structure 100 is manufactured.
  • the growth substrate 501 may be sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), aluminum nitride (AlN), gallium nitride (GaN), aluminum gallium nitride (AlGaN), glass (Glass) or gallium arsenide (GaAs) may be used.
  • the first conductive semiconductor layer 502 on the growth substrate 501 for example, InGaN, AlN, SiC, SiCN on the growth substrate 501. Or a buffer layer including at least one of GaN.
  • the light emitting semiconductor layer including the first conductive semiconductor layer 502, the active layer 503, and the second conductive semiconductor layer 504 may be formed of a group III nitride-based semiconductor material.
  • the first conductive semiconductor layer 502 may be formed of a gallium nitride layer including n-type impurities such as Si, and the second conductive semiconductor layer 504 may contain p-type impurities such as Mg. It may be formed of a gallium nitride layer containing.
  • the active layer 503 is a layer that generates light by recombination of electrons and holes, for example, may be formed including any one of InGaN, AlGaN, GaN, or AlInGaN, using the active layer 503
  • the wavelength of the light emitted from the light emitting device is determined according to the type of the material.
  • an interface modification layer may be further formed on the second conductive semiconductor layer 504.
  • the interfacial modification layer may include a superlattice structure, any one of InGaN, GaN, AlInN, AlN, InN, or AlGaN implanted with impurities of a first conductivity type, and InGaN, GaN implanted with impurities of a second conductivity type. , AlInN, AlN, InN, or AlGaN, or any one of the group III nitride system having a nitrogen-polar surface (nitrogen-polar surface).
  • the interfacial modification layer formed of the superlattice structure may be formed of nitride or carbon nitride including group 2, 3, or 4 elements.
  • the first passivation layer 509 surrounds a side surface of the light emitting semiconductor layer and is formed at a periphery of the upper surface of the light emitting semiconductor layer.
  • the first passivation layer 509 may be formed of any one of an silicon oxide film (SiO 2 ), an aluminum oxide film (Al 2 O 3 ), or a silicon nitride film (SiN x ), which is an electrically insulating material. It can be formed to a thickness of 100nm.
  • the ohmic contact layer 510 forms an ohmic contact interface with the semiconductor layer 504 of the second conductivity type.
  • ITO indium tin oxide
  • ZnO zinc oxide
  • IZO indium zinc oxide
  • NiO-Au oxidized nickel-gold
  • a current blocking region may be formed to prevent a current injected into the light emitting semiconductor layer from being concentrated in a partial region so that the current may spread to a wide region.
  • the current blocking region may be formed of any one of an electrically insulating material, an empty space filled with air, or a material forming a schottky contact interface with the second conductive semiconductor layer 504.
  • the reflective layer 511 is formed on the ohmic contact layer 510 and the first passivation layer 509, and has a larger area than the ohmic contact layer 510.
  • the reflective layer 511 may include silver (Ag), an alloy containing silver (Ag), a solid solution containing silver (Ag), rhodium (Rh), an alloy containing rhodium (Rh), and rhodium (Rh).
  • the first wafer bonding layer 508 may be formed of an electrically conductive material formed on the reflective layer 511 to have a strong bonding force at a constant pressure and a temperature of 300 ° C. to 600 ° C.
  • the first wafer bonding layer 508 Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh At least one of Cu, Ni, Ti, Pd, Pt, Cr, or a rare earth metal may be included and formed.
  • the support substrate 601 is an electrically conductive material film formed of a wafer substrate including at least one of Si, SiGe, ZnO, GaN, AlSiC, or GaAs, or Cu, Ni, Ag, Al, Nb, Ta, Ti It may be formed of a metal, an alloy, or a solid solution containing at least one of Au, Pd, or W.
  • the support substrate 601 is in the form of a sheet, disk, or foil having a thickness of 5 ⁇ m to 1 mm, and may be electroplated, physical vapor deposition (PVD), or chemical. It may be formed by a vapor deposition (CVD) method.
  • PVD physical vapor deposition
  • CVD vapor deposition
  • the second wafer bonding layer 602 and the third wafer bonding layer 603 may be Au, Ag, Al, Si, Ge, W, Mo, V, like the first wafer bonding layer 508. At least one of Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, or rare earth metal may be included.
  • a third structure 300 having a sacrificial separation layer 702 and a fourth wafer bonding layer 703 formed on the temporary substrate 701 is prepared.
  • the temporary substrate 701 may be formed of a material having a difference in thermal expansion coefficient between the growth substrate 501 and 2 ppm / ° C. or less, and may be formed of the same material as the growth substrate 501.
  • the temporary substrate 701 may be any one of sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), or gallium arsenide (GaAs).
  • the sacrificial separation layer 702 may include a Group 2-6 compound including ZnO, a Group 3-5 compound including GaN, ITO, PZT, or SU-8, which may cause a thermal-chemical decomposition reaction as the laser beam is irradiated. It may be formed of any one, or may be formed of any one of Al, Au, Ag, Cr, Ti, SiO 2 , or SiN x which is rapidly dissolved in the wet solution.
  • the fourth wafer bonding layer 703 is similar to the first wafer bonding layer 508 such as Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru At least one of Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, or a rare earth metal may be included.
  • the first structure 100 shown in FIG. 1, the second structure 200 shown in FIG. 2, and the third structure 300 shown in FIG. 3 are combined to form a composite structure. .
  • the first wafer bonding layer 508 is bonded to the second wafer bonding layer 602, and the third wafer bonding layer 603 is bonded to the fourth wafer bonding layer 703.
  • the combination of the first structure 100, the second structure 200 and the third structure 300 is a vacuum, nitrogen (N 2 ), argon (Ar) atmosphere, under a constant pressure and a temperature of 300 °C to 600 °C Can be combined.
  • the third structure 300 is disposed at a position corresponding to the first structure 100 with respect to the second structure 200, and the first structure 100 and the third structure 300 have similar thermal expansion. Since it has a coefficient, it is possible to solve the problem that the crack is generated or de-bonded by the difference in the coefficient of thermal expansion during the coupling process of the first structure 100 and the second structure 200.
  • the growth substrate 501 is separated from the complex structure shown in FIG. 4.
  • the growth substrate 501 may use a laser lift-off method using an excimer laser, or may use a dry or wet etching method.
  • thermal energy is concentrated on the interface between the growth substrate 501 and the first conductive semiconductor layer 502.
  • the growth substrate 502 is separated as the interface of the single-conducting semiconductor layer 502 is thermally chemically decomposed into gallium (Ga) and nitrogen (N) molecules.
  • an upper surface of the first conductive semiconductor layer 502 and the first passivation layer 509, a side surface of the first passivation layer 509, a side surface of the reflective layer 511, and a second surface of the first passivation layer 509 are formed.
  • the second passivation layer 800 is formed on the side of the first wafer bonding layer 508.
  • the second passivation layer 800 may be formed of any one of an electrically insulating material, a silicon oxide film (SiO 2 ), an aluminum oxide film (Al 2 O 3 ), or a silicon nitride film (SiN x ). It may be formed to a thickness of 1000nm.
  • the second passivation layer 800 may be formed thicker than the first passivation layer 509, and may be selected of a material different from that of the first passivation layer 509.
  • the first passivation layer 509 and the second passivation layer 800 protect the light emitting semiconductor layer from an external conductive material or moisture.
  • the second passivation layer 800 formed on the first conductive semiconductor layer 502 is partially removed, and the light extraction structure 900 is formed on the first conductive semiconductor layer 502. ).
  • the light extracting structure 900 may be formed as a pattern of irregularities having no regularity through wet etching, or may be formed as a pattern of irregularities with regularity through a lithography process.
  • a first electrode layer 1000 is formed on the first conductive semiconductor layer 502.
  • the first electrode layer 1000 forms an ohmic contact interface with the first conductive semiconductor layer 502.
  • an isolation etching 1100 is performed to expose the temporary substrate 701 to form a plurality of light emitting device structures on the temporary substrate 701.
  • the temporary substrate 701 is removed through a laser lift-off method, a dry etching method, a wet etching method, a CMP method, or a polishing method.
  • the temporary substrate 701 When the temporary substrate 701 is separated by a laser lift-off method, the temporary substrate 701 is removed while the sacrificial separation layer 702 is thermally chemically decomposed.
  • the third wafer bonding layer 603 and the fourth wafer bonding layer 703 are removed, and a die bonding layer 1300 is formed under the support substrate 601.
  • the die bonding layer 1300 may be firmly bonded to the circuit board or die on which the light emitting device is installed with low resistance.
  • the light emitting device according to the first embodiment can be manufactured.
  • 11 to 19 illustrate a method of manufacturing a light emitting device according to a second embodiment.
  • the manufacturing method of the light emitting device according to the second embodiment is similar to most of the manufacturing method of the light emitting device according to the first embodiment. Therefore, the detailed description of the overlapping process with the light emitting device manufacturing method according to the first embodiment will be omitted.
  • a light emitting semiconductor layer including a first conductive semiconductor layer 502, an active layer 503, and a second conductive semiconductor layer 504 is formed on the growth substrate 501.
  • the light emitting semiconductor layer is mesa-etched to form a plurality of unit devices, and a first passivation layer 509 and an ohmic contact layer 510 are formed to surround the light emitting semiconductor layer.
  • the reflective layer 511 is formed on the first passivation layer 509 and the ohmic contact layer 510, and the second passivation layer 800 is formed on the reflective layer 511 and the first passivation layer 509.
  • the first wafer bonding layer 508 is formed on the exposed reflective layer 511 by removing a portion of the second passivation layer 800.
  • the first structure 100 is manufactured.
  • the second passivation layer 800 is formed when the first structure 100 is manufactured, unlike the method of manufacturing the light emitting device according to the first embodiment.
  • the second passivation layer 800 surrounds the side and top surfaces of the reflective layer 511 and partially contacts the side surfaces of the first wafer bonding layer 508.
  • a second structure 200 including a supporting substrate 601 on which a second wafer bonding layer 602 and a third wafer bonding layer 603 are formed is formed on an upper surface and a lower surface, respectively.
  • a third structure 300 having a sacrificial separation layer 702 and a fourth wafer bonding layer 703 formed on the temporary substrate 701 is prepared.
  • the first structure 100 illustrated in FIG. 11, the second structure 200 illustrated in FIG. 12, and the third structure 300 illustrated in FIG. 13 are combined to form a composite structure. .
  • the first wafer bonding layer 508 is bonded to the second wafer bonding layer 602, and the third wafer bonding layer 603 is bonded to the fourth wafer bonding layer 703.
  • the growth substrate 501 is separated from the complex structure shown in FIG. 14.
  • a light extracting structure 900 is formed on the first conductive semiconductor layer 502.
  • a first electrode layer 1000 is formed on the first conductive semiconductor layer 502.
  • an isolation etching 1100 is performed to expose the temporary substrate 701 to form a plurality of light emitting device structures on the temporary substrate 701.
  • the temporary substrate 701 is removed through a laser lift-off method, a dry etching method, a wet etching method, a CMP method, or a polishing method.
  • a laser lift-off method the temporary substrate 701 is separated by a laser lift-off method, the temporary substrate 701 is removed while the sacrificial separation layer 702 is thermally chemically decomposed.
  • the third wafer bonding layer 603 and the fourth wafer bonding layer 703 are removed, and a die bonding layer 1300 is formed under the support substrate 601.
  • the die bonding layer 1300 may be firmly bonded to the circuit board or die on which the light emitting device is installed with low resistance.
  • the light emitting device according to the second embodiment can be manufactured.
  • 20 to 33 illustrate a method of manufacturing a light emitting device according to the third embodiment.
  • the manufacturing method of the light emitting device according to the third embodiment is similar to most of the manufacturing method of the light emitting device according to the first embodiment. Therefore, the detailed description of the overlapping process with the light emitting device manufacturing method according to the first embodiment will be omitted.
  • a light emitting semiconductor layer including a first conductive semiconductor layer 502, an active layer 503, and a second conductive semiconductor layer 504 is formed on the growth substrate 501.
  • the first passivation layer 509 is formed to surround the light emitting semiconductor layer
  • the second conductive semiconductor layer After removing the first passivation layer 509 to partially expose the 504, an ohmic contact layer 510 is formed on the second conductive semiconductor layer 504.
  • a reflective layer 511 is formed on the first passivation layer 509 and the ohmic contact layer 510, and a first wafer bonding layer 508 is formed on the reflective layer 511.
  • the first structure 100 is manufactured.
  • a third structure 300 on which a first sacrificial isolation layer 702 and a fourth wafer bonding layer 703 are formed is prepared on the first temporary substrate 701.
  • a first composite structure may be formed by combining the first structure 100 illustrated in FIG. 20, the second structure 200 illustrated in FIG. 21, and the third structure 300 illustrated in FIG. 22. Form.
  • the first wafer bonding layer 508 is bonded to the second wafer bonding layer 602, and the third wafer bonding layer 603 is bonded to the fourth wafer bonding layer 703.
  • the first temporary substrate 701 is removed by a laser lift-off method, a dry etching method, a wet etching method, a CMP method, or a polishing method.
  • the sacrificial separation layer 702 is thermally chemically decomposed to remove the first temporary substrate 701.
  • the third wafer bonding layer 603 and the fourth wafer bonding layer 703 are removed, and a fifth wafer bonding layer 604 is formed under the first supporting substrate 601.
  • the second composite structure 400 is formed.
  • the fifth wafer bonding layer 604 may be formed of an electrically conductive material which may have a strong bonding force at a constant pressure and a temperature of 300 ° C to 600 ° C.
  • the fifth wafer bonding layer 604 Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh At least one of Cu, Ni, Ti, Pd, Pt, Cr, or a rare earth metal may be included and formed.
  • the second support substrate 605 is an electrically conductive material film formed of a wafer substrate including at least one of Si, SiGe, ZnO, GaN, AlSiC, or GaAs, or Cu, Ni, Ag, Al, Nb, Ta It may be formed of a metal, an alloy, or a solid solution containing at least one of Ti, Au, Pd, or W.
  • the second support substrate 605 is in the form of a sheet, disk, or foil having a thickness of 10 ⁇ m to 1 mm, and may be electroplated or physical vapor deposition (PVD). It may be formed by a chemical vapor deposition (CVD) method.
  • PVD physical vapor deposition
  • the second support substrate 605 may be formed thicker than the first support substrate 601. That is, in the process shown in FIG. 23, cracks or debonding may occur in the light emitting semiconductor layer due to a difference in thermal expansion coefficient between the light emitting semiconductor layer and the first support substrate 601. In order to reduce the thickness of the first support substrate 601, the first support substrate 601 may be thinly formed, and in the process illustrated in FIG. 27, a second support substrate 605 thicker than the first support substrate 601 may be further formed.
  • the sixth wafer bonding layer 606 and the seventh wafer bonding layer 607 may be formed of Au, Ag, Al, Si, Ge, W, Mo, V, like the fifth wafer bonding layer 604. At least one of Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, or rare earth metal may be included.
  • a fifth structure 600 on which a second sacrificial isolation layer 705 and an eighth wafer bonding layer 706 are formed is prepared on the second temporary substrate 704.
  • the second temporary substrate 704 may be formed of a material having a thermal expansion coefficient difference of 2 ppm / ° C. or less from the growth substrate 501, and may be formed of the same material as the growth substrate 501.
  • the second temporary substrate 701 may be made of sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), or gallium arsenide (GaAs).
  • the second sacrificial separation layer 705 may be a Group 2-6 compound including ZnO, a Group 3-5 compound including GaN, ITO, PZT, or SU- to generate a thermal-chemical decomposition reaction when the laser beam is irradiated. 8 or Al, Au, Ag, Cr, Ti, SiO 2 , or SiN x , which is rapidly dissolved in a wet solution.
  • the eighth wafer bonding layer 706 is similar to the fifth wafer bonding layer 604 such as Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru At least one of Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, or a rare earth metal may be included.
  • a third composite structure is formed by combining the second composite structure 400 illustrated in FIG. 24, the fourth structure 500 illustrated in FIG. 25, and the fifth structure 600 illustrated in FIG. 26. Form 700.
  • the fifth wafer bonding layer 604 is bonded to the sixth wafer bonding layer 606, and the seventh wafer bonding layer 607 is bonded to the eighth wafer bonding layer 706.
  • the growth substrate 501 is separated from the third composite structure 700 illustrated in FIG. 27.
  • an upper surface of the first conductive semiconductor layer 502 and the first passivation layer 509, a side surface of the first passivation layer 509, a side surface of the reflective layer 511, and a first surface thereof are formed.
  • the second passivation layer 800 is formed on the side of the first wafer bonding layer 508.
  • the second passivation layer 800 formed on the first conductive semiconductor layer 502 is partially removed, and the light extraction structure 900 is formed on the first conductive semiconductor layer 502. ).
  • a first electrode layer 1000 is formed on the first conductive semiconductor layer 502.
  • an isolation etching 1100 is performed to expose the second temporary substrate 704 to form a plurality of light emitting device structures on the second temporary substrate 701.
  • the second temporary substrate 704 is removed through a laser lift-off method, a dry etching method, a wet etching method, a CMP method, or a polishing method.
  • the second temporary substrate 704 When the second temporary substrate 704 is separated by a laser lift-off method, the second temporary substrate 704 is removed while the second sacrificial separation layer 705 is thermally chemically decomposed.
  • the seventh wafer bonding layer 607 removes the eighth wafer bonding layer 706 and forms an ohmic electrode layer 1200 and a die bonding layer 1300 under the second supporting substrate 601. do.
  • the die bonding layer 1300 may be firmly bonded to the circuit board or die on which the light emitting device is installed with low resistance.
  • the light emitting device according to the third embodiment can be manufactured.
  • 34 to 46 illustrate a method of manufacturing a light emitting device according to the fourth embodiment.
  • the light emitting device manufacturing method according to the fourth embodiment is similar to most of the light emitting device manufacturing method according to the third embodiment. Therefore, a detailed description of the overlapping process with the light emitting device manufacturing method according to the third embodiment will be omitted.
  • a light emitting semiconductor layer including a first conductive semiconductor layer 502, an active layer 503, and a second conductive semiconductor layer 504 is formed on the growth substrate 501.
  • the first passivation layer 509 is formed to surround the light emitting semiconductor layer
  • the second conductive semiconductor layer After removing the first passivation layer 509 to partially expose the 504, an ohmic contact layer 510 is formed on the second conductive semiconductor layer 504.
  • the reflective layer 511 is formed on the first passivation layer 509 and the ohmic contact layer 510, and the second passivation layer 800 is formed on the reflective layer 511 and the first passivation layer 509.
  • the first wafer bonding layer 508 is formed on the exposed reflective layer 511 by removing a portion of the second passivation layer 800.
  • the first wafer bonding layer 508 is formed. Thus, the first structure 100 is manufactured.
  • the second passivation layer 800 is formed when the first structure 100 is manufactured.
  • a third structure 300 on which a first sacrificial separation layer 702 and a fourth wafer bonding layer 703 are formed is prepared on the first temporary substrate 701.
  • the first composite structure 100 may be coupled to each other by combining the first structure 100 illustrated in FIG. 34, the second structure 200 illustrated in FIG. 35, and the third structure 300 illustrated in FIG. 36. Form.
  • the first wafer bonding layer 508 is bonded to the second wafer bonding layer 602, and the third wafer bonding layer 603 is bonded to the fourth wafer bonding layer 703.
  • the first temporary substrate 701 is removed by a laser lift-off method, a dry etching method, a wet etching method, a CMP method, or a polishing method.
  • the sacrificial separation layer 702 is thermally chemically decomposed to remove the first temporary substrate 701.
  • the third wafer bonding layer 603 and the fourth wafer bonding layer 703 are removed, and a fifth wafer bonding layer 604 is formed under the first supporting substrate 601.
  • the second composite structure 400 is formed.
  • a fifth structure 600 on which a second sacrificial isolation layer 705 and an eighth wafer bonding layer 706 are formed is prepared on the second temporary substrate 704.
  • the third composite structure 400 is coupled to each other by combining the second composite structure 400 illustrated in FIG. 38, the fourth structure 500 illustrated in FIG. 39, and the fifth structure 600 illustrated in FIG. 40. Form 700.
  • the fifth wafer bonding layer 604 is bonded to the sixth wafer bonding layer 606, and the seventh wafer bonding layer 607 is bonded to the eighth wafer bonding layer 706.
  • the growth substrate 501 is separated from the third composite structure 700 illustrated in FIG. 27.
  • a light extracting structure 900 is formed on the first conductive semiconductor layer 502.
  • a first electrode layer 1000 is formed on the first conductive semiconductor layer 502.
  • an isolation etching 1100 is performed to expose the second temporary substrate 704 to form a plurality of light emitting device structures on the second temporary substrate 701.
  • the second temporary substrate 704 is removed by a laser lift-off method, a dry etching method, a wet etching method, a CMP method, or a polishing method.
  • the second temporary substrate 704 When the second temporary substrate 704 is separated by a laser lift-off method, the second temporary substrate 704 is removed while the second sacrificial separation layer 705 is thermally chemically decomposed.
  • the seventh wafer bonding layer 607 removes the eighth wafer bonding layer 706 and forms an ohmic electrode layer 1200 and a die bonding layer 1300 under the second supporting substrate 601. do.
  • the die bonding layer 1300 may be firmly bonded to the circuit board or die on which the light emitting device is installed with low resistance.
  • the light emitting device according to the fourth embodiment can be manufactured.
  • the embodiment can be applied to a method of manufacturing a semiconductor device used as an electronic device or a light source.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 반사층; 상기 반사층 상에 오믹 접촉층; 상기 오믹 접촉층 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층; 상기 발광 반도체층의 측면을 포위하는 제1 패시베이션층; 및 상기 제1 패시베이션층 및 상기 반사층의 측면을 포위하는 제2 패시베이션층을 포함한다.

Description

발광 소자 및 그 제조방법
본 발명은 발광 소자 및 그 제조방법에 관한 것이다.
최근, 발광 소자로서 발광 다이오드(Light Emitting Diode; LED)가 각광 받고 있다. 발광 다이오드는 전기에너지를 빛에너지로 변환하는 효율이 높고 수명이 평균 5년 이상으로 길기 때문에, 에너지 소모와 유지보수 비용을 크게 절감할 수 있는 장점이 있어 차세대 조명 분야에서 주목받고 있다.
상기 발광 다이오드는 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 포함하여 구성되며, 상기 제1 도전형의 반도체층 및 제2 도전형의 반도체층을 통해 인가되는 전류에 따라 상기 활성층에서 빛을 발생시킨다.
한편, 상기 발광 다이오드는 래터럴 타입의 발광 다이오드와 버티컬 타입의 발광 다이오드로 구분될 수 있다.
상기 래터럴 타입의 발광 다이오드에서는 성장 기판 상에 상기 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 형성하고, 전극층 형성을 위해 상기 제1 도전형의 반도체층이 일부 노출되도록 상기 제2 도전형의 반도체층, 활성층 및 제1 도전형의 반도체층을 일부 제거하기 때문에 발광 면적이 감소되어 광 효율이 저하되는 단점이 있다.
또한, 래터럴 타입의 발광 다이오드에서는 상기 성장 기판 상에 상기 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층이 배치되기 때문에, 열 전도율이 낮은 상기 성장 기판으로 인하여 열 방출이 어려운 단점이 있다.
반면에, 상기 버티컬 타입의 발광 다이오드에서는 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하고, 상기 제2 도전형의 반도체층 아래에 제2 전극층을 형성하므로 전극층의 형성을 위해 활성층을 제거할 필요가 없어 발광 면적이 감소되지 않는다. 따라서, 래터럴 타입의 발광 다이오드에 비해 광 효율이 향상될 수 있다.
또한, 상기 버티컬 타입의 발광 다이오드는 제2 전극층을 통해 열 전달이 이루어지므로 열 방출이 용이한 장점이 있다.
한편, 상기 버티컬 타입의 발광 다이오드는 상기 제2 도전형의 반도체층 아래에 상기 제2 전극층으로서 지지 기판을 형성할 때 전기 도금(electro-plating) 방법과 웨이퍼 결합(wafer bonding) 방법을 이용할 수 있다.
상기 전기 도금 방법으로 상기 지지 기판을 형성하는 경우 제조 공정이 용이한 장점은 있으나 상기 발광 다이오드의 신뢰성이 저하되는 단점이 있으며, 상기 웨이퍼 결합 방법으로 상기 지지 기판을 형성하는 경우 제조 공정이 어려운 단점은 있으나 상기 발광 다이오드의 신뢰성이 우수한 장점이 있다.
특히, 상기 웨이퍼 결합 방법으로 상기 지지 기판을 형성하는 경우, 성장 기판과 지지 기판이 서로 이종 물질이기 때문에 열팽창계수의 차이로 인하여 웨이퍼 결합 후 열적 스트레스에 의해 발광 다이오드에 크랙 또는 비결합(debonding)의 문제가 발생될 수 있다.
실시예는 새로운 구조의 발광 소자 및 그 제조방법을 제공한다.
실시예는 새로운 방식의 웨이퍼 결합 방법을 이용한 발광 소자 제조방법을 제공한다.
실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 반사층; 상기 반사층 상에 오믹 접촉층; 상기 오믹 접촉층 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층; 상기 발광 반도체층의 측면을 포위하는 제1 패시베이션층; 및 상기 제1 패시베이션층 및 상기 반사층의 측면을 포위하는 제2 패시베이션층을 포함한다.
실시예에 따른 발광 소자 제조방법은 성장 기판 상에 발광 반도체층, 상기 발광 반도체층 상에 오믹 접촉층, 상기 오믹 접촉층 상에 반사층, 및 상기 발광 반도체층을 포위하는 패시베이션층이 형성된 제1 구조물을 준비하는 단계; 지지 기판으로 제2 구조물을 준비하는 단계; 임시 기판으로 제3 구조물을 준비하는 단계; 상기 제2 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제1 구조물, 제2 구조물 및 제3 구조물을 결합하여 복합 구조물을 형성하는 단계; 상기 복합 구조물로부터 상기 성장 기판을 분리하는 단계; 상기 발광 반도체층 상에 제1 전극층을 형성하는 단계; 및 상기 임시 기판을 제거하는 단계를 포함한다.
실시예에 따른 발광 소자 제조방법은 성장 기판 상에 발광 반도체층이 형성된 제1 구조물을 준비하는 단계; 제1 지지 기판으로 제2 구조물을 준비하는 단계; 제1 임시 기판으로 제3 구조물을 준비하는 단계; 상기 제2 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제1 구조물, 제2 구조물 및 제3 구조물을 결합하여 제1 복합 구조물을 형성하는 단계; 상기 제1 복합 구조물로부터 상기 제1 임시 기판을 분리하여 제2 복합 구조물을 형성하는 단계; 제2 지지 기판으로 제4 구조물을 준비하는 단계; 제2 임시 기판으로 제5 구조물을 준비하는 단계; 상기 제4 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제2 복합 구조물, 제4 구조물 및 제5 구조물을 결합하여 제3 복합 구조물을 형성하는 단계; 상기 제3 복합 구조물로부터 상기 제2 임시 기판을 제거하는 단계를 포함한다.
실시예는 새로운 구조의 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 새로운 방식의 웨이퍼 결합 방법을 이용한 발광 소자 제조방법을 제공할 수 있다.
도 1 내지 도 10은 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 11 내지 도 19는 제2 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 20 내지 도 33은 제3 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 34 내지 도 46은 제4 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 10은 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
도 1을 참조하면, 성장 기판(501) 상에 제1 도전형의 반도체층(502), 활성층(503), 및 제2 도전형의 반도체층(504)을 포함하는 발광 반도체층을 형성한다.
그리고, 상기 발광 반도체층을 메사 에칭(MESA etching)하여 복수개의 단위 소자로 형성하고, 상기 발광 반도체층을 포위하도록 제1 패시베이션층(509)을 형성한 후, 상기 제2 도전형의 반도체층(504)이 부분적으로 노출되도록 상기 제1 패시베이션층(509)를 제거한 후 상기 제2 도전형의 반도체층(504) 상에 오믹 접촉층(510)을 형성한다.
그리고, 상기 제1 패시베이션층(509)와 상기 오믹 접촉층(510) 상에 반사층(511)을 형성하고, 상기 반사층(511) 상에 제1 웨이퍼 결합층(508)을 형성한다. 따라서, 제1 구조물(100)이 제작된다.
예를 들어, 상기 성장 기판(501)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 질화알루미늄(AlN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 유리(Glass) 또는 갈륨아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
비록 도시되지는 않았지만, 상기 성장 기판(501) 상에 상기 제1 도전형의 반도체층(502)을 성장시키기에 앞서, 상기 성장 기판(501) 상에 예를 들어, InGaN, AlN, SiC, SiCN, 또는 GaN 중 적어도 어느 하나를 포함하는 버퍼층을 형성할 수 있다.
상기 제1 도전형의 반도체층(502), 활성층(503) 및 제2 도전형의 반도체층(504)을 포함하는 발광 반도체층은 그룹 3족 질화물계 반도체 물질로 형성될 수 있으며, 예를 들어, 상기 제1 도전형의 반도체층(502)은 Si와 같은 n형 불순물을 포함하는 질화갈륨층으로 형성될 수 있고, 상기 제2 도전형의 반도체층(504)은 Mg와 같은 p형 불순물을 포함하는 질화갈륨층으로 형성될 수 있다. 또한, 상기 활성층(503)은 전자와 정공이 재결합하여 빛을 발생시키는 층으로 예를 들어, InGaN, AlGaN, GaN, 또는 AlInGaN 중 어느 하나를 포함하여 형성될 수 있으며, 상기 활성층(503)을 사용되는 물질의 종류에 따라 상기 발광소자에서 방출되는 빛의 파장이 결정된다.
한편, 비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(504) 상에는 계면 개질층(interface modification layer)이 더 형성될 수도 있다.
상기 계면 개질층은 슈퍼래티스 구조(supperlattice structure), 제1 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 제2 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 또는 질소 극성으로 형성된 표면(nitrogen-polar surface)을 갖는 그룹 3족 질화물계 중 어느 하나로 형성될 수 있다. 특히, 상기 슈퍼래티스 구조로 형성된 계면 개질층은 그룹 2족, 3족, 또는 4족 원소 성분을 포함하는 질화물(nitride) 또는 탄소 질화물(carbon nitride)로 형성될 수 있다.
상기 제1 패시베이션층(509)은 상기 발광 반도체층의 측면을 포위하고 상기 발광 반도체층의 상면 주변부에 형성된다. 예를 들어, 상기 제1 패시베이션층(509)은 전기 절연성 물질인 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 실리콘 질화막(SiNx) 중 어느 하나로 형성될 수 있으며, 10nm 내지 100nm의 두께로 형성될 수 있다.
상기 오믹 접촉층(510)은 상기 제2 도전형의 반도체층(504)과 오믹 접촉 계면을 형성하고, 예를 들어, 인듐주석산화물(ITO), 아연산화물(ZnO), 인듐아연산화물(IZO), 또는 산화된 니켈-금(NiO-Au) 중 적어도 어느 하나가 사용될 수 있다.
상기 오믹 접촉층(510)에는 상기 발광 반도체층으로 주입되는 전류가 일부 영역에 집중되는 현상을 방지하여 전류가 넓은 영역으로 퍼져 흐를 수 있도록 전류 차단 영역이 형성될 수도 있다. 예를 들어, 상기 전류 차단 영역은 전기 절연성 물질, 대기(air)가 채워진 빈 공간, 또는 상기 제2 도전형의 반도체층(504)과 쇼키 접촉 계면을 형성하는 물질 중 어느 하나로 형성될 수 있다.
상기 반사층(511)은 상기 오믹 접촉층(510) 및 상기 제1 패시베이션층(509) 상에 형성되며, 상기 오믹 접촉층(510)보다 넓은 면적으로 형성된다.
예를 들어, 상기 반사층(511)은 은(Ag), 은(Ag)이 포함된 합금, 은(Ag)이 포함된 고용체, 로듐(Rh), 로듐(Rh)이 포함된 합금, 로듐(Rh)이 포함된 고용체, 알루미늄(Al), 알루미늄(Al)이 포함된 합금, 알루미늄(Al)이 포함된 고용체, 백금(Pt), 백금(Pt)이 포함된 합금, 백금(Pt)이 포함된 고용체, 팔라듐(Pd), 팔라듐(Pd)이 포함된 합금, 팔라듐(Pd)이 포함된 고용체, 금(Au), 금(Au)이 포함된 합금, 금(Au)이 포함된 고용체, 니켈(Ni), 니켈(Ni)이 포함된 합금, 니켈(Ni)이 포함된 고용체, 또는 Ag-Si, Rh-Si, Pd-Si, Ni-Si, Cr-Si, Pt-Si와 같은 실리사이드로 형성될 수 있다.
상기 제1 웨이퍼 결합층(508)은 상기 반사층(511) 상에 형성되어 일정한 압력과 300℃ 내지 600℃의 온도에서 강한 결합력을 가질 수 있는 전기 전도성 물질로 형성될 수도 있다.
예를 들어, 상기 제1 웨이퍼 결합층(508) Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 희토류 금속 중 적어도 어느 하나가 포함되어 형성될 수 있다.
도 2를 참조하면, 상면 및 하면에 각각 제2 웨이퍼 결합층(602)과 제3 웨이퍼 결합층(603)이 형성된 지지 기판(601)을 포함하는 제2 구조물(200)이 제조된다.
상기 지지 기판(601)은 전기 전도성 물질막으로 Si, SiGe, ZnO, GaN, AlSiC, 또는 GaAs 중 적어도 어느 하나를 포함하는 웨이퍼 기판으로 형성되거나, Cu, Ni, Ag, Al, Nb, Ta, Ti, Au, Pd, 또는 W 중 적어도 어느 하나를 포함하는 금속, 합금, 또는 고용체로 형성될 수 있다.
상기 지지 기판(601)은 5㎛ 내지 1mm의 두께를 갖는 판(sheet), 디스크(disk), 또는 호일(foil)의 형태로서, 전기 도금(electro-plating), 물리적 증기 증착(PVD), 화학적 증기 증착(CVD) 방법으로 형성될 수 있다.
예를 들어, 상기 제2 웨이퍼 결합층(602) 및 제3 웨이퍼 결합층(603)은 상기 제1 웨이퍼 결합층(508)과 마찬가지로 Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 희토류 금속 중 적어도 어느 하나가 포함되어 형성될 수 있다.
도 3을 참조하면, 임시 기판(701) 상에 희생 분리층(702)과 제4 웨이퍼 결합층(703)이 형성된 제3 구조물(300)이 준비된다.
상기 임시 기판(701)은 상기 성장 기판(501)과 열팽창계수 차이가 2ppm/℃ 이하를 갖는 재질로 형성될 수 있으며, 상기 성장 기판(501)과 동일한 물질로 형성될 수 있다. 예를 들어, 상기 임시 기판(701)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 또는 갈륨 아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
상기 희생 분리층(702)은 레이저 빔이 조사됨에 따라 열-화학 분해 반응을 일으키는 ZnO를 포함하는 2-6족 화합물, GaN을 포함하는 3-5족 화합물, ITO, PZT, 또는 SU-8 중 어느 하나로 형성되거나, 습식 용액에서 빠르게 용해되는 Al, Au, Ag, Cr, Ti, SiO2, 또는 SiNx 중 어느 하나로 형성될 수 있다.
상기 제4 웨이퍼 결합층(703)은 상기 제1 웨이퍼 결합층(508)과 마찬가지로 Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 희토류 금속 중 적어도 어느 하나가 포함되어 형성될 수 있다.
도 4를 참조하면, 도 1에 도시된 제1 구조물(100), 도 2에 도시된 제2 구조물(200) 및 도 3에 도시된 제3 구조물(300)을 상호 결합하여 복합 구조물을 형성한다.
상기 제1 웨이퍼 결합층(508)은 상기 제2 웨이퍼 결합층(602)과 결합되고, 상기 제3 웨이퍼 결합층(603)은 상기 제4 웨이퍼 결합층(703)과 결합된다.
상기 제1 구조물(100), 제2 구조물(200) 및 제3 구조물(300)의 결합은 진공, 질소(N2), 아르곤(Ar) 분위기 아래, 일정한 압력과 300℃ 내지 600℃의 온도에서 결합될 수 있다.
상기 제3 구조물(300)은 상기 제2 구조물(200)을 중심으로 상기 제1 구조물(100)과 대응되는 위치에 배치되며, 상기 제1 구조물(100)과 제3 구조물(300)은 유사한 열팽창계수를 가지기 때문에, 상기 제1 구조물(100)과 제2 구조물(200)의 결합 과정에서 열팽창계수의 차이에 의해 크랙이 발생되거나 디본딩되는 문제를 해소할 수 있다.
따라서, 제1 구조물(100)과 제2 구조물(200)을 열팽창계수의 차이에 의해 영향을 많이 받는 300℃ 이상의 높은 온도에서도 결합시키는 것이 가능하다.
도 5을 참조하면, 도 4에 도시된 복합 구조물에서 상기 성장 기판(501)을 분리한다.
상기 성장 기판(501)은 엑사이머 레이저(eximer laser)를 이용한 레이저 리프트 오프(laser lift-off) 방식을 이용하거나, 건식 또는 습식 식각 방식을 이용할 수도 있다.
상기 성장 기판(501)에 일정 파장을 가지는 엑사이머 레이저 빔을 포커싱하여 조사하면, 상기 성장 기판(501)과 상기 제1 도전형의 반도체층(502)의 경계면에 열 에너지가 집중되어 상기 제1 도전형의 반도체층(502)의 계면이 갈륨(Ga)과 질소(N) 분자로 열 화학 분해되면서 상기 성장 기판(502)이 분리된다.
도 6을 참조하면, 상기 제1 도전형의 반도체층(502) 및 상기 제1 패시베이션층(509)의 상면, 상기 제1 패시베이션층(509)의 측면, 상기 반사층(511)의 측면, 상기 제1 웨이퍼 결합층(508)의 측면에 제2 패시베이션층(800)을 형성한다.
예를 들어, 상기 제2 패시베이션층(800)은 전기 절연성 물질인 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 실리콘 질화막(SiNx) 중 어느 하나로 형성될 수 있으며, 100nm 내지 1000nm의 두께로 형성될 수 있다.
상기 제2 패시베이션층(800)은 상기 제1 패시베이션층(509) 보다 두껍게 형성될 수 있으며, 상기 제1 패시베이션층(509)과 다른 재질로 선택될 수 있다.
상기 제1 패시베이션층(509) 및 제2 패시베이션층(800)은 상기 발광 반도체층을 외부의 전도성 물질 또는 습기로부터 보호한다.
도 7을 참조하면, 상기 제1 도전형의 반도체층(502) 상에 형성된 제2 패시베이션층(800)을 부분적으로 제거하고 상기 제1 도전형의 반도체층(502) 상에 광 추출 구조(900)를 형성한다.
상기 광 추출 구조(900)는 습식 식각을 통해 일정한 규칙성이 없는 요철 패턴으로 형성하거나, 리소그래피 공정을 통해 규칙성이 있는 요철 패턴으로 형성할 수 도 있다.
도 8을 참조하면, 상기 제1 도전형의 반도체층(502) 상에 제1 전극층(1000)을 형성한다.
상기 제1 전극층(1000)은 상기 제1 도전형의 반도체층(502)과 오믹 접촉 계면을 형성한다.
도 9를 참조하면, 상기 임시 기판(701)이 노출되도록 아이솔레이션 에칭(1100)을 실시하여 상기 임시 기판(701) 상에 복수개의 발광 소자 구조물을 형성한다.
도 10을 참조하면, 상기 임시 기판(701)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다.
상기 임시 기판(701)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 희생 분리층(702)이 열 화학 분해되면서 상기 임시 기판(701)이 제거된다.
그리고, 상기 제3 웨이퍼 결합층(603) 및 제4 웨이퍼 결합층(703)을 제거하고, 상기 지지 기판(601)의 아래에 다이 결합층(1300)을 형성한다. 상기 다이 결합층(1300)은 발광 소자가 설치되는 회로기판 또는 다이에 낮은 저항으로 견고하게 결합될 수 있도록 한다.
따라서, 제1 실시예에 따른 발광 소자가 제작될 수 있다.
도 11 내지 도 19는 제2 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
제2 실시예에 따른 발광 소자 제조방법은 제1 실시예에 따른 발광 소자 제조방법과 대부분의 공정이 유사하다. 따라서, 제1 실시예에 따른 발광 소자 제조방법과 중복되는 공정에 대한 상세한 설명은 생략하도록 한다.
도 11을 참조하면, 성장 기판(501) 상에 제1 도전형의 반도체층(502), 활성층(503), 및 제2 도전형의 반도체층(504)을 포함하는 발광 반도체층을 형성한다. 그리고, 상기 발광 반도체층을 메사 에칭(MESA etching)하여 복수개의 단위 소자로 형성하고, 상기 발광 반도체층을 포위하도록 제1 패시베이션층(509)과 오믹 접촉층(510)을 형성한다. 그리고, 상기 제1 패시베이션층(509)와 상기 오믹 접촉층(510) 상에 반사층(511)을 형성하고, 상기 반사층(511) 및 제1 패시베이션층(509) 상에 제2 패시베이션층(800)을 형성한다. 그리고, 상기 제2 패시베이션층(800)의 일부 영역을 제거함으로써 노출된 상기 반사층(511) 상에 제1 웨이퍼 결합층(508)을 형성한다. 따라서, 제1 구조물(100)이 제작된다.
제2 실시예에 따른 발광 소자 제조방법에서는 제1 실시예에 따른 발광 소자 제조방법과 달리 제1 구조물(100)을 제작할 때, 상기 제2 패시베이션층(800)을 형성한다. 상기 제2 패시베이션층(800)은 상기 반사층(511)의 측면 및 상면을 포위하며, 상기 제1 웨이퍼 결합층(508)의 측면과 부분적으로 접촉한다.
도 12를 참조하면, 상면 및 하면에 각각 제2 웨이퍼 결합층(602)과 제3 웨이퍼 결합층(603)이 형성된 지지 기판(601)을 포함하는 제2 구조물(200)이 제조된다.
도 13을 참조하면, 임시 기판(701) 상에 희생 분리층(702)과 제4 웨이퍼 결합층(703)이 형성된 제3 구조물(300)이 준비된다.
도 14를 참조하면, 도 11에 도시된 제1 구조물(100), 도 12에 도시된 제2 구조물(200) 및 도 13에 도시된 제3 구조물(300)을 상호 결합하여 복합 구조물을 형성한다.
상기 제1 웨이퍼 결합층(508)은 상기 제2 웨이퍼 결합층(602)과 결합되고, 상기 제3 웨이퍼 결합층(603)은 상기 제4 웨이퍼 결합층(703)과 결합된다.
도 15를 참조하면, 도 14에 도시된 복합 구조물에서 상기 성장 기판(501)을 분리한다.
도 16을 참조하면, 상기 제1 도전형의 반도체층(502) 상에 광 추출 구조(900)를 형성한다.
도 17을 참조하면, 상기 제1 도전형의 반도체층(502) 상에 제1 전극층(1000)을 형성한다.
도 18을 참조하면, 상기 임시 기판(701)이 노출되도록 아이솔레이션 에칭(1100)을 실시하여 상기 임시 기판(701) 상에 복수개의 발광 소자 구조물을 형성한다.
도 19를 참조하면, 상기 임시 기판(701)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다. 상기 임시 기판(701)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 희생 분리층(702)이 열 화학 분해되면서 상기 임시 기판(701)이 제거된다.
그리고, 상기 제3 웨이퍼 결합층(603) 및 제4 웨이퍼 결합층(703)을 제거하고, 상기 지지 기판(601)의 아래에 다이 결합층(1300)을 형성한다. 상기 다이 결합층(1300)은 발광 소자가 설치되는 회로기판 또는 다이에 낮은 저항으로 견고하게 결합될 수 있도록 한다.
따라서, 제2 실시예에 따른 발광 소자가 제작될 수 있다.
도 20 내지 도 33은 제3 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
제3 실시예에 따른 발광 소자 제조방법은 제1 실시예에 따른 발광 소자 제조방법과 대부분의 공정이 유사하다. 따라서, 제1 실시예에 따른 발광 소자 제조방법과 중복되는 공정에 대한 상세한 설명은 생략하도록 한다.
도 20을 참조하면, 성장 기판(501) 상에 제1 도전형의 반도체층(502), 활성층(503), 및 제2 도전형의 반도체층(504)을 포함하는 발광 반도체층을 형성한다. 그리고, 상기 발광 반도체층을 메사 에칭(MESA etching)하여 복수개의 단위 소자로 형성하고, 상기 발광 반도체층을 포위하도록 제1 패시베이션층(509)을 형성한 후, 상기 제2 도전형의 반도체층(504)이 부분적으로 노출되도록 상기 제1 패시베이션층(509)를 제거한 후 상기 제2 도전형의 반도체층(504) 상에 오믹 접촉층(510)을 형성한다. 그리고, 상기 제1 패시베이션층(509)와 상기 오믹 접촉층(510) 상에 반사층(511)을 형성하고, 상기 반사층(511) 상에 제1 웨이퍼 결합층(508)을 형성한다. 따라서, 제1 구조물(100)이 제작된다.
도 21을 참조하면, 상면 및 하면에 각각 제2 웨이퍼 결합층(602)과 제3 웨이퍼 결합층(603)이 형성된 제1 지지 기판(601)을 포함하는 제2 구조물(200)이 제조된다.
도 22를 참조하면, 제1 임시 기판(701) 상에 제1 희생 분리층(702)과 제4 웨이퍼 결합층(703)이 형성된 제3 구조물(300)이 준비된다.
도 23을 참조하면, 도 20에 도시된 제1 구조물(100), 도 21에 도시된 제2 구조물(200) 및 도 22에 도시된 제3 구조물(300)을 상호 결합하여 제1 복합 구조물을 형성한다.
상기 제1 웨이퍼 결합층(508)은 상기 제2 웨이퍼 결합층(602)과 결합되고, 상기 제3 웨이퍼 결합층(603)은 상기 제4 웨이퍼 결합층(703)과 결합된다.
도 24를 참조하면, 상기 제1 임시 기판(701)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다.
상기 제1 임시 기판(701)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 희생 분리층(702)이 열 화학 분해되면서 상기 제1 임시 기판(701)이 제거된다.
그리고, 상기 제3 웨이퍼 결합층(603) 및 제4 웨이퍼 결합층(703)을 제거하고, 상기 제1 지지 기판(601)의 아래에 제5 웨이퍼 결합층(604)을 형성한다.
따라서, 제2 복합 구조물(400)이 형성된다.
상기 제5 웨이퍼 결합층(604)은 일정한 압력과 300℃ 내지 600℃의 온도에서 강한 결합력을 가질 수 있는 전기 전도성 물질로 형성될 수도 있다. 예를 들어, 상기 제5 웨이퍼 결합층(604) Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 희토류 금속 중 적어도 어느 하나가 포함되어 형성될 수 있다.
도 25를 참조하면, 상면 및 하면에 각각 제6 웨이퍼 결합층(606)과 제7 웨이퍼 결합층(607)이 형성된 제2 지지 기판(605)을 포함하는 제4 구조물(500)이 제조된다.
상기 제2 지지 기판(605)은 전기 전도성 물질막으로 Si, SiGe, ZnO, GaN, AlSiC, 또는 GaAs 중 적어도 어느 하나를 포함하는 웨이퍼 기판으로 형성되거나, Cu, Ni, Ag, Al, Nb, Ta, Ti, Au, Pd, 또는 W 중 적어도 어느 하나를 포함하는 금속, 합금, 또는 고용체로 형성될 수 있다.
상기 제2 지지 기판(605)은 10㎛ 내지 1mm의 두께를 갖는 판(sheet), 디스크(disk), 또는 호일(foil)의 형태로서, 전기 도금(electro-plating), 물리적 증기 증착(PVD), 화학적 증기 증착(CVD) 방법으로 형성될 수 있다.
상기 제2 지지 기판(605)은 상기 제1 지지 기판(601)보다 두껍게 형성될 수 있다. 즉, 도 23에 도시된 공정에서 상기 발광 반도체층과 제1 지지 기판(601) 사이의 열팽창계수 차이에 의해 상기 발광 반도체층에 크랙이나 디본딩이 발생될 수 있으므로, 열팽창계수 차이에 의한 문제를 감소시키기 위해 제1 지지 기판(601)은 얇게 형성하고, 이후 설명될 도 27에 도시된 공정에서 상기 제1 지지 기판(601) 보다 두꺼운 제2 지지 기판(605)을 추가적으로 형성할 수도 있다.
예를 들어, 상기 제6 웨이퍼 결합층(606) 및 제7 웨이퍼 결합층(607)은 상기 제5 웨이퍼 결합층(604)과 마찬가지로 Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 희토류 금속 중 적어도 어느 하나가 포함되어 형성될 수 있다.
도 26을 참조하면, 제2 임시 기판(704) 상에 제2 희생 분리층(705)과 제8 웨이퍼 결합층(706)이 형성된 제5 구조물(600)이 준비된다.
상기 제2 임시 기판(704)은 상기 성장 기판(501)과 열팽창계수 차이가 2ppm/℃ 이하를 갖는 재질로 형성될 수 있으며, 상기 성장 기판(501)과 동일한 물질로 형성될 수 있다. 예를 들어, 상기 제2 임시 기판(701)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 또는 갈륨 아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
상기 제2 희생 분리층(705)은 레이저 빔이 조사됨에 따라 열-화학 분해 반응을 일으키는 ZnO를 포함하는 2-6족 화합물, GaN을 포함하는 3-5족 화합물, ITO, PZT, 또는 SU-8 중 어느 하나로 형성되거나, 습식 용액에서 빠르게 용해되는 Al, Au, Ag, Cr, Ti, SiO2, 또는 SiNx 중 어느 하나로 형성될 수 있다.
상기 제8 웨이퍼 결합층(706)은 상기 제5 웨이퍼 결합층(604)과 마찬가지로 Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 희토류 금속 중 적어도 어느 하나가 포함되어 형성될 수 있다.
도 27을 참조하면, 도 24에 도시된 제2 복합 구조물(400), 도 25에 도시된 제4 구조물(500) 및 도 26에 도시된 제5 구조물(600)을 상호 결합하여 제3 복합 구조물(700)을 형성한다.
상기 제5 웨이퍼 결합층(604)은 상기 제6 웨이퍼 결합층(606)과 결합되고, 상기 제7 웨이퍼 결합층(607)은 상기 제8 웨이퍼 결합층(706)과 결합된다.
도 28을 참조하면, 도 27에 도시된 제3 복합 구조물(700)에서 상기 성장 기판(501)을 분리한다.
도 29를 참조하면, 상기 제1 도전형의 반도체층(502) 및 상기 제1 패시베이션층(509)의 상면, 상기 제1 패시베이션층(509)의 측면, 상기 반사층(511)의 측면, 상기 제1 웨이퍼 결합층(508)의 측면에 제2 패시베이션층(800)을 형성한다.
도 30을 참조하면, 상기 제1 도전형의 반도체층(502) 상에 형성된 제2 패시베이션층(800)을 부분적으로 제거하고 상기 제1 도전형의 반도체층(502) 상에 광 추출 구조(900)를 형성한다.
도 31을 참조하면, 상기 제1 도전형의 반도체층(502) 상에 제1 전극층(1000)을 형성한다.
도 32를 참조하면, 상기 제2 임시 기판(704)이 노출되도록 아이솔레이션 에칭(1100)을 실시하여 상기 제2 임시 기판(701) 상에 복수개의 발광 소자 구조물을 형성한다.
도 33을 참조하면, 상기 제2 임시 기판(704)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다.
상기 제2 임시 기판(704)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 제2 희생 분리층(705)이 열 화학 분해되면서 상기 제2 임시 기판(704)이 제거된다.
그리고, 상기 제7 웨이퍼 결합층(607)은 상기 제8 웨이퍼 결합층(706)을 제거하고, 상기 제2 지지 기판(601)의 아래에 오믹 전극층(1200) 및 다이 결합층(1300)을 형성한다. 상기 다이 결합층(1300)은 발광 소자가 설치되는 회로기판 또는 다이에 낮은 저항으로 견고하게 결합될 수 있도록 한다.
따라서, 제3 실시예에 따른 발광 소자가 제작될 수 있다.
도 34 내지 도 46은 제4 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
제4 실시예에 따른 발광 소자 제조방법은 제3 실시예에 따른 발광 소자 제조방법과 대부분의 공정이 유사하다. 따라서, 제3 실시예에 따른 발광 소자 제조방법과 중복되는 공정에 대한 상세한 설명은 생략하도록 한다.
도 34를 참조하면, 성장 기판(501) 상에 제1 도전형의 반도체층(502), 활성층(503), 및 제2 도전형의 반도체층(504)을 포함하는 발광 반도체층을 형성한다. 그리고, 상기 발광 반도체층을 메사 에칭(MESA etching)하여 복수개의 단위 소자로 형성하고, 상기 발광 반도체층을 포위하도록 제1 패시베이션층(509)을 형성한 후, 상기 제2 도전형의 반도체층(504)이 부분적으로 노출되도록 상기 제1 패시베이션층(509)를 제거한 후 상기 제2 도전형의 반도체층(504) 상에 오믹 접촉층(510)을 형성한다. 그리고, 상기 제1 패시베이션층(509)와 상기 오믹 접촉층(510) 상에 반사층(511)을 형성하고, 상기 반사층(511) 및 제1 패시베이션층(509) 상에 제2 패시베이션층(800)을 형성한다. 그리고, 상기 제2 패시베이션층(800)의 일부 영역을 제거함으로써 노출된 상기 반사층(511) 상에 제1 웨이퍼 결합층(508)을 형성한다.
제1 웨이퍼 결합층(508)을 형성한다. 따라서, 제1 구조물(100)이 제작된다.
제4 실시예에 따른 발광 소자 제조방법은 상기 제3 실시예에 따른 발광 소자 제조방법과 달리 제1 구조물(100)을 제작할 때, 상기 제2 패시베이션층(800)을 형성한다.
도 35를 참조하면, 상면 및 하면에 각각 제2 웨이퍼 결합층(602)과 제3 웨이퍼 결합층(603)이 형성된 제1 지지 기판(601)을 포함하는 제2 구조물(200)이 제조된다.
도 36을 참조하면, 제1 임시 기판(701) 상에 제1 희생 분리층(702)과 제4 웨이퍼 결합층(703)이 형성된 제3 구조물(300)이 준비된다.
도 37을 참조하면, 도 34에 도시된 제1 구조물(100), 도 35에 도시된 제2 구조물(200) 및 도 36에 도시된 제3 구조물(300)을 상호 결합하여 제1 복합 구조물을 형성한다.
상기 제1 웨이퍼 결합층(508)은 상기 제2 웨이퍼 결합층(602)과 결합되고, 상기 제3 웨이퍼 결합층(603)은 상기 제4 웨이퍼 결합층(703)과 결합된다.
도 38을 참조하면, 상기 제1 임시 기판(701)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다.
상기 제1 임시 기판(701)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 희생 분리층(702)이 열 화학 분해되면서 상기 제1 임시 기판(701)이 제거된다.
그리고, 상기 제3 웨이퍼 결합층(603) 및 제4 웨이퍼 결합층(703)을 제거하고, 상기 제1 지지 기판(601)의 아래에 제5 웨이퍼 결합층(604)을 형성한다.
따라서, 제2 복합 구조물(400)이 형성된다.
도 39를 참조하면, 상면 및 하면에 각각 제6 웨이퍼 결합층(606)과 제7 웨이퍼 결합층(607)이 형성된 제2 지지 기판(605)을 포함하는 제4 구조물(500)이 제조된다.
도 40을 참조하면, 제2 임시 기판(704) 상에 제2 희생 분리층(705)과 제8 웨이퍼 결합층(706)이 형성된 제5 구조물(600)이 준비된다.
도 41을 참조하면, 도 38에 도시된 제2 복합 구조물(400), 도 39에 도시된 제4 구조물(500) 및 도 40에 도시된 제5 구조물(600)을 상호 결합하여 제3 복합 구조물(700)을 형성한다.
상기 제5 웨이퍼 결합층(604)은 상기 제6 웨이퍼 결합층(606)과 결합되고, 상기 제7 웨이퍼 결합층(607)은 상기 제8 웨이퍼 결합층(706)과 결합된다.
도 42를 참조하면, 도 27에 도시된 제3 복합 구조물(700)에서 상기 성장 기판(501)을 분리한다.
도 43을 참조하면, 상기 제1 도전형의 반도체층(502) 상에 광 추출 구조(900)를 형성한다.
도 44를 참조하면, 상기 제1 도전형의 반도체층(502) 상에 제1 전극층(1000)을 형성한다.
도 45를 참조하면, 상기 제2 임시 기판(704)이 노출되도록 아이솔레이션 에칭(1100)을 실시하여 상기 제2 임시 기판(701) 상에 복수개의 발광 소자 구조물을 형성한다.
도 46을 참조하면, 상기 제2 임시 기판(704)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다.
상기 제2 임시 기판(704)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 제2 희생 분리층(705)이 열 화학 분해되면서 상기 제2 임시 기판(704)이 제거된다.
그리고, 상기 제7 웨이퍼 결합층(607)은 상기 제8 웨이퍼 결합층(706)을 제거하고, 상기 제2 지지 기판(601)의 아래에 오믹 전극층(1200) 및 다이 결합층(1300)을 형성한다. 상기 다이 결합층(1300)은 발광 소자가 설치되는 회로기판 또는 다이에 낮은 저항으로 견고하게 결합될 수 있도록 한다.
따라서, 제4 실시예에 따른 발광 소자가 제작될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예는 전자소자 또는 광원으로 사용되는 반도체 소자의 제조방법에 적용될 수 있다.

Claims (18)

  1. 지지 기판;
    상기 지지 기판 상에 반사층;
    상기 반사층 상에 오믹 접촉층;
    상기 오믹 접촉층 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층;
    상기 발광 반도체층의 측면을 포위하는 제1 패시베이션층; 및
    상기 제1 패시베이션층 및 상기 반사층의 측면을 포위하는 제2 패시베이션층을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 지지 기판은 제1 지지 기판과 상기 제1 지지 기판의 아래에 배치된 제2 지지 기판을 포함하는 발광 소자.
  3. 제 2항에 있어서,
    상기 제2 지지 기판은 상기 제1 지지 기판보다 두꺼운 발광 소자.
  4. 제 2항에 있어서,
    상기 반사층과 상기 제1 지지 기판 사이 및 상기 제1 지지 기판과 상기 제2 지지 기판 사이에 형성된 웨이퍼 결합층을 포함하는 발광 소자.
  5. 제 1항에 있어서,
    상기 제2 패시베이션층은 상기 제1 패시베이션층보다 두꺼운 발광 소자.
  6. 제 1항에 있어서,
    상기 지지 기판과 반사층 사이에 웨이퍼 결합층을 포함하는 발광 소자.
  7. 제 6항에 있어서,
    상기 제2 패시베이션층은 상기 웨이퍼 결합층의 적어도 일부를 포위하는 발광 소자.
  8. 제 1항에 있어서,
    상기 제1 패시베이션층 및 제2 패시베이션층은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 실리콘 질화막(SiNx) 중 어느 하나로 형성된 발광 소자.
  9. 제 8항에 있어서,
    상기 제1 패시베이션층은 상기 제2 패시베이션층과 다른 물질로 형성된 발광 소자.
  10. 제 1항에 있어서,
    상기 발광 반도체층과 상기 오믹 접촉층 사이에 슈퍼래티스 구조(supperlattice structure), 제1 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 제2 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 또는 질소 극성으로 형성된 표면(nitrogen-polar surface)을 갖는 그룹 3족 질화물계 중 어느 하나로 형성되는 계면 개질층을 포함하는 발광 소자.
  11. 제 1항에 있어서,
    상기 발광 반도체층 상에 광 추출 구조를 포함하는 발광 소자.
  12. 제 1항에 있어서,
    상기 발광 반도체층 상에 제1 전극층을 포함하는 발광 소자.
  13. 제 1항에 있어서,
    상기 지지 기판 아래에 오믹 전극층을 포함하는 발광 소자.
  14. 성장 기판 상에 발광 반도체층, 상기 발광 반도체층 상에 오믹 접촉층, 상기 오믹 접촉층 상에 반사층, 및 상기 발광 반도체층을 포위하는 패시베이션층이 형성된 제1 구조물을 준비하는 단계;
    지지 기판으로 제2 구조물을 준비하는 단계;
    임시 기판으로 제3 구조물을 준비하는 단계;
    상기 제2 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제1 구조물, 제2 구조물 및 제3 구조물을 결합하여 복합 구조물을 형성하는 단계;
    상기 복합 구조물로부터 상기 성장 기판을 분리하는 단계;
    상기 발광 반도체층 상에 제1 전극층을 형성하는 단계; 및
    상기 임시 기판을 제거하는 단계를 포함하는 발광 소자 제조방법.
  15. 제 14항에 있어서,
    상기 복합 구조물을 형성하는 단계는 300℃ 내지 600℃의 온도에서 이루어지는 발광 소자 제조방법.
  16. 성장 기판 상에 발광 반도체층이 형성된 제1 구조물을 준비하는 단계;
    제1 지지 기판으로 제2 구조물을 준비하는 단계;
    제1 임시 기판으로 제3 구조물을 준비하는 단계;
    상기 제2 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제1 구조물, 제2 구조물 및 제3 구조물을 결합하여 제1 복합 구조물을 형성하는 단계;
    상기 제1 복합 구조물로부터 상기 제1 임시 기판을 분리하여 제2 복합 구조물을 형성하는 단계;
    제2 지지 기판으로 제4 구조물을 준비하는 단계;
    제2 임시 기판으로 제5 구조물을 준비하는 단계;
    상기 제4 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제2 복합 구조물, 제4 구조물 및 제5 구조물을 결합하여 제3 복합 구조물을 형성하는 단계;
    상기 제3 복합 구조물로부터 상기 제2 임시 기판을 제거하는 단계를 포함하는 발광 소자 제조방법.
  17. 제 16항에 있어서,
    상기 제1 구조물은 상기 발광 반도체층 상에 오믹 접촉층, 상기 오믹 접촉층 상에 반사층, 및 상기 발광 반도체층을 포위하는 패시베이션층을 포함하는 발광 소자 제조방법.
  18. 제 16항에 있어서,
    상기 제2 지지 기판은 상기 제1 지지 기판보다 두꺼운 발광 소자 제조방법.
PCT/KR2009/001710 2008-04-02 2009-04-02 발광 소자 및 그 제조방법 WO2009145483A2 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011502858A JP5220916B2 (ja) 2008-04-02 2009-04-02 発光素子及びその製造方法
CN200980119150.1A CN102106001B (zh) 2008-04-02 2009-04-02 发光器件及其制造方法
US12/936,090 US8829554B2 (en) 2008-04-02 2009-04-02 Light emitting element and a production method therefor
EP09754948.9A EP2262012B1 (en) 2008-04-02 2009-04-02 Light-emitting diode and a method of manufacturing thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2008-0030919 2008-04-02
KR1020080030919A KR101428066B1 (ko) 2008-04-02 2008-04-02 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR10-2008-0031900 2008-04-04
KR20080031900A KR101480551B1 (ko) 2008-04-04 2008-04-04 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법

Publications (2)

Publication Number Publication Date
WO2009145483A2 true WO2009145483A2 (ko) 2009-12-03
WO2009145483A3 WO2009145483A3 (ko) 2010-01-21

Family

ID=41377727

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/001710 WO2009145483A2 (ko) 2008-04-02 2009-04-02 발광 소자 및 그 제조방법

Country Status (5)

Country Link
US (1) US8829554B2 (ko)
EP (1) EP2262012B1 (ko)
JP (1) JP5220916B2 (ko)
CN (1) CN102106001B (ko)
WO (1) WO2009145483A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215350A1 (en) * 2010-03-08 2011-09-08 June O Song light emitting device and method thereof
US20210126177A1 (en) * 2011-03-15 2021-04-29 Micron Technology, Inc. Solid state optoelectronic device with preformed metal support substrate

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI403003B (zh) * 2009-10-02 2013-07-21 Chi Mei Lighting Tech Corp 發光二極體及其製造方法
KR101039988B1 (ko) * 2010-03-09 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8686461B2 (en) * 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
KR101795037B1 (ko) * 2011-06-10 2017-12-01 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101795038B1 (ko) * 2011-06-10 2017-11-07 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US8787418B2 (en) * 2011-08-11 2014-07-22 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
US9385271B2 (en) 2011-08-11 2016-07-05 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
US8879598B2 (en) 2011-08-11 2014-11-04 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
US9595634B2 (en) 2011-08-11 2017-03-14 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
US10411156B2 (en) 2011-08-11 2019-09-10 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
JP5891436B2 (ja) * 2012-06-21 2016-03-23 パナソニックＩｐマネジメント株式会社 縦型構造発光素子の製造方法
JP5891437B2 (ja) * 2012-06-21 2016-03-23 パナソニックＩｐマネジメント株式会社 縦型構造発光素子の製造方法
EP2893565B1 (en) * 2012-09-05 2021-04-28 Lumileds LLC Laser de-bond of carrier wafer from device wafer
JP2014187325A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体発光装置及びその製造方法
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102013221788B4 (de) 2013-10-28 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
US9355881B2 (en) * 2014-02-18 2016-05-31 Infineon Technologies Ag Semiconductor device including a dielectric material
DE102015104138A1 (de) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
KR102431750B1 (ko) * 2016-03-04 2022-08-12 삼성디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
US10950756B2 (en) * 2016-12-06 2021-03-16 Lg Innotek Co., Ltd. Light emitting device including a passivation layer on a light emitting structure
US10840405B2 (en) * 2017-10-31 2020-11-17 Sivananthan Laboratories, Inc. Inductively coupled plasma for hydrogenation of type II superlattices
JP7068577B2 (ja) * 2018-03-28 2022-05-17 日亜化学工業株式会社 窒化物半導体発光素子
US11056611B2 (en) * 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
US11342479B2 (en) 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
US11145786B2 (en) 2018-09-11 2021-10-12 Facebook Technologies, Llc Methods for wafer-to-wafer bonding
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
CN117174802B (zh) * 2023-11-02 2024-02-20 江西兆驰半导体有限公司 发光二极管的外延结构及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209569A (ja) * 1997-01-16 1998-08-07 Hewlett Packard Co <Hp> ｐ型窒化物半導体装置とその製造方法
JP3723434B2 (ja) * 1999-09-24 2005-12-07 三洋電機株式会社 半導体発光素子
US6562648B1 (en) 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
US6987281B2 (en) * 2003-02-13 2006-01-17 Cree, Inc. Group III nitride contact structures for light emitting devices
JP4325232B2 (ja) * 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
TWI344706B (en) * 2003-06-04 2011-07-01 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
US7622743B2 (en) 2003-11-04 2009-11-24 Panasonic Corporation Semiconductor light emitting device, lighting module, lighting apparatus, and manufacturing method of semiconductor light emitting device
TWI288486B (en) * 2004-03-17 2007-10-11 Epistar Corp Light-emitting diode and method for manufacturing the same
US7259402B2 (en) * 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
US7646033B2 (en) * 2005-01-11 2010-01-12 Semileds Corporation Systems and methods for producing white-light light emitting diodes
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
JP4946195B2 (ja) * 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None
See also references of EP2262012A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215350A1 (en) * 2010-03-08 2011-09-08 June O Song light emitting device and method thereof
US8748917B2 (en) * 2010-03-08 2014-06-10 Lg Innotek Co., Ltd. Light emitting device and method thereof
US20210126177A1 (en) * 2011-03-15 2021-04-29 Micron Technology, Inc. Solid state optoelectronic device with preformed metal support substrate

Also Published As

Publication number Publication date
EP2262012B1 (en) 2017-12-27
JP2011517086A (ja) 2011-05-26
US20110140076A1 (en) 2011-06-16
US8829554B2 (en) 2014-09-09
EP2262012A4 (en) 2014-12-31
CN102106001A (zh) 2011-06-22
EP2262012A2 (en) 2010-12-15
CN102106001B (zh) 2014-02-12
WO2009145483A3 (ko) 2010-01-21
JP5220916B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
WO2009145483A2 (ko) 발광 소자 및 그 제조방법
WO2009145465A2 (ko) 발광 소자 및 그 제조방법
WO2009148253A2 (ko) 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2010008209A2 (ko) 수직구조 반도체 발광소자 제조용 지지기판 및 이를 이용한 수직구조 반도체 발광소자
WO2009134029A2 (ko) 반도체 발광소자
WO2016056750A1 (en) Semiconductor device and method of manufacturing the same
WO2009120044A2 (ko) 발광소자 및 그 제조방법
WO2009125953A2 (ko) 발광 소자
WO2012060509A1 (en) A light emitting diode assembly and method for fabricating the same
WO2011065723A2 (ko) 수직구조 반도체 발광소자 및 그 제조방법
WO2011145850A2 (en) High efficiency light emitting diode and method of fabricating the same
WO2016137220A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
WO2009120011A2 (ko) 발광소자 및 그 제조방법
WO2016137197A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
WO2010044642A2 (en) Semiconductor light emitting device and method for manufacturing the same
TW201034264A (en) A method for forming a filp chip structure of semiconductor optoelectronic device and fabricated thereof
WO2010044645A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2009116830A2 (ko) 반도체 소자 및 그 제조방법
WO2009126010A2 (ko) 발광 소자
WO2014061906A1 (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
WO2010011048A2 (ko) 반도체 발광소자 및 그 제조방법
WO2016104946A1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980119150.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09754948

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2011502858

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009754948

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12936090

Country of ref document: US