WO2014061906A1 - 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드 - Google Patents

성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드 Download PDF

Info

Publication number
WO2014061906A1
WO2014061906A1 PCT/KR2013/006960 KR2013006960W WO2014061906A1 WO 2014061906 A1 WO2014061906 A1 WO 2014061906A1 KR 2013006960 W KR2013006960 W KR 2013006960W WO 2014061906 A1 WO2014061906 A1 WO 2014061906A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
growth substrate
sacrificial layer
nitride semiconductor
mask pattern
Prior art date
Application number
PCT/KR2013/006960
Other languages
English (en)
French (fr)
Inventor
허정훈
최주원
이충민
김영욱
신수진
홍수연
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120114128A external-priority patent/KR20140047869A/ko
Priority claimed from KR1020120114129A external-priority patent/KR20140047870A/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to US14/436,068 priority Critical patent/US9450141B2/en
Publication of WO2014061906A1 publication Critical patent/WO2014061906A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

성장 기판 분리 방법, 발광 다이오드 제조 방법 및 발광 다이오드가 개시된다. 일 실시예에 따른 성장 기판 분리 방법은, 성장 기판을 준비하고; 성장 기판 상에 희생층 및 마스크 패턴을 형성하고; 전기화학식각(ECE)을 이용하여 희생층을 식각하고; 마스크 패턴을 덮으며, 소자 분리 영역에 의해 서로 분리된 복수의 질화물 반도체 적층 구조를 형성하고; 복수의 반도체 적층 구조 상에 지지기판을 부착하되, 지지 기판은 소자 분리 영역에 연결되는 복수의 관통홀들을 갖고; 성장 기판을 질화물 반도체 적층 구조로부터 분리하는 것을 포함한다.

Description

성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
본 발명은 에피층으로부터 성장 기판을 분리하는 방법, 발광 다이오드 제조 방법 및 이들 방법을 사용하여 제조되는 발광 다이오드에 관한 것이다.
발광 다이오드는 광을 발하는 무기 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보 표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
종래 수평형 발광 다이오드(lateral LED)는 성장 기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 복수의 반도체층들을 순차적으로 성장시킨 후, p형 반도체층과 활성층의 일부를 식각하여 n형 전극을 형성하고, 상기 p형 반도체층 상에는 p형 전극을 형성하여 제작된다.
이러한 수평형 발광 다이오드는 제작방법이 상대적으로 간단하나, 활성층의 일부를 제거하므로, 발광 면적이 감소한다. 또한, 사파이어 기판과 같이 열전도성이 낮은 성장 기판을 사용함에 따라, 발광 다이오드에서 발생된 열에 의해 접합 온도가 높아져 내부 양자 효율이 떨어지는 문제가 있다.
이러한 수평형 발광 다이오드의 문제점을 해결하기 위하여, 다양한 종류의 수직형 발광 다이오드가 개발되고 있다. 상기 수직형 발광 다이오드는 레이저 리프트 오프(Laser Lift-Off; LLO)를 이용하여 사파이어 기판을 제거하기 때문에 열에 의한 발광 다이오드의 효율 저하를 방지할 수 있다.
그러나, 강한 에너지의 레이저를 사용하기 때문에, 반도체층에 크랙(crack)이 발생할 수 있다. 더욱이, 질화물 반도체층과 동종의 기판, 예컨대 질화갈륨 기판을 성장기판으로 사용할 경우, 질화갈륨 기판과 질화물 반도체층 사이의 에너지 밴드갭 차이가 작아 레이저 리프트 오프 공정을 적용하는 것이 어렵다.
본 발명이 해결하고자 하는 과제는, 보다 효과적이고, 간단하면서 저비용으로 분리 가능하며, 질화물 반도체층의 손상을 줄일 수 있는 성장 기판 분리 방법 및 발광 다이오드 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 대면적의 성장 기판을 분리하는 데 걸리는 시간을 단축시킬 수 있는 성장 기판 분리 방법 및 발광 다이오드 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 상기 발광 다이오드 제조 방법을 이용하여 제조되는 발광 다이오드를 제공하는 것이다.
본 발명의 다른 특징 및 장점은 이하의 상세한 설명에 의해 명확하게 이해될 것이다.
본 발명의 일 실시예에 따른 성장 기판 분리 방법은, 성장 기판을 준비하고; 상기 성장 기판 상에 희생층 및 마스크 패턴을 형성하되, 상기 희생층은 상기 마스크 패턴의 개구부에 노출되고; 전기화학식각(ECE)을 이용하여 상기 희생층을 식각하고; 상기 마스크 패턴을 덮되, 소자 분리 영역에 의해 서로 분리된 복수의 질화물 반도체 적층 구조를 형성하고; 상기 복수의 반도체 적층 구조체 상에 지지기판을 부착하되, 상기 지지 기판은 상기 소자 분리 영역에 연결되는 복수의 관통홀들을 갖고; 상기 성장 기판을 상기 질화물 반도체 적층 구조로부터 분리하는 것을 포함한다.
반도체 적층 구조를 형성하기 전에, 전기화학 식각을 이용하여 희생층을 식각하기 때문에, 질화물 반도체 적층 구조로부터 성장 기판을 스트레스를 이용하여 물리적으로 또는 식각 용액을 이용하여 화학적으로 분리할 수 있다. 이에 따라, 질화물 반도체 적층 구조를 손상시키지 않고 성장기판을 분리할 수 있으며, 대면적의 성장 기판도 쉽게 분리할 수 있다. 특히, 지지 기판의 관통홀들을 이용하여 식각 용액을 소자 분리 영역으로 용이하게 침투시킬 수 있어 식각 용액을 이용하여 성장기판을 신속하게 분리할 수 있다.
나아가, 희생층을 이용하기 때문에, 성장 기판이 질화갈륨 기판과 같이 동종 기판인 경우에도 쉽게 반도체 적층 구조로부터 성장 기판을 쉽게 분리할 수 있다.
몇몇 실시예들에 있어서, 상기 희생층은 상기 성장 기판 상에 형성되고, 상기 마스크 패턴은 상기 희생층 상에 형성될 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 희생층은 마스크 패턴이 먼저 형성된 후 마스크 패턴의 개구부 내에 형성될 수도 있다.
덧붙여, 상기 희생층은 적어도 두 단계의 전압이 인가되어 부분적으로 식각될 수 있으며, 이때, 먼저 인가된 전압이 나중에 인가된 전압에 비해 낮다. 이에 따라, 상기 희생층의 표면에 상대적으로 작은 미세 기공이 형성되어, 표면은 상대적으로 양호한 결정성을 유지하며, 상기 희생층의 내부에 상대적으로 큰 미세 기공들이 생성된다.
또한, 상기 서로 분리된 복수의 질화물 반도체 적층 구조를 형성하는 것은, 상기 희생층을 씨드로 사용하여 상기 마스크 패턴을 덮는 질화물 반도체 적층 구조를 성장하는 것을 포함한다. 덧붙여, 상기 반도체 적층 구조를 형성하는 동안, 상기 희생층에 공동이 형성될 수 있다. 상기 공동은 고온에서 질화물 반도체층들을 성장하는 동안 형성된다.
몇몇 실시예들에 있어서, 상기 서로 분리된 복수의 질화물 반도체 적층 구조를 형성하는 것은, 상기 성장된 질화물 반도체 적층 구조를 패터닝하여 상기 소자 분리 영역을 형성하는 것을 더 포함할 수 있다.
다른 실시예들에 있어서, 상기 질화물 반도체 적층 구조를 성장하기 전에, 상기 마스크 패턴을 복수의 영역으로 분리하는 분리 마스크가 형성되고, 상기 질화물 반도체 적층 구조가 상기 분리 마스크 상에서 서로 이격되도록 성장됨으로써 상기 소자 분리 영역이 형성될 수 있다.
분리 마스크를 이용함으로써, 소자 분리 영역을 형성하기 위한 패터닝 공정, 즉 사진 및 식각 공정을 생략할 수 있어 공정을 더욱 단순화할 수 있다.
한편, 상기 서로 분리된 복수의 질화물 반도체 적층 구조 각각은 평면도에서 보아 사각형 형상일 수 있으며, 상기 지지 기판의 관통홀들은 상기 각 질화물 반도체 적층 구조의 네 귀퉁이에 인접하여 정렬될 수 있다.
또한, 상기 지지 기판의 관통홀들은 상기 소자 분리 영역 내에 한정되어 위치하는 크기를 갖고, 상기 소자 분리 영역에 정렬될 수 있다.
상기 성장 기판은 스트레스를 인가하여 또는 화학 식각에 의해 상기 반도체 적층 구조로부터 분리될 수 있으며, 특히, 상기 성장 기판은 NaOH, BOE 또는 HF를 이용하여 화학 식각에 의해 상기 반도체 적층 구조로부터 분리될 수 있다.
일 실시예에 있어서, 상기 마스크 패턴은 마스크 영역이 특정 형상을 갖는 양각 패턴일 수 있으며, 상기 마스크 영역은 예를 들어, 스트라이프, 마름모 또는 육각형 형상을 가질 수 있다. 다른 실시예에 있어서, 상기 마스크 패턴은 개구부 영역이 특정 형상을 갖는 음각 패턴일 수 있으며, 상기 개구부 영역은 예를 들어, 마름모 또는 육각형 형상을 가질 수 있다.
한편, 상기 소자 분리 방법은, 상기 지지 기판을 부착하기 전, 상기 반도체 적층 구조체 상에 반사 금속층, 장벽 금속층 및 본딩 금속층을 형성하는 것을 더 포함할 수 있다. 나아가, 상기 본딩 금속층은 상기 반사 금속층과 상기 장벽 금속층을 감쌀 수 있다. 이에 따라, 화학 식각 동안, 반사 금속층이나 장벽 금속층이 식각 용액에 노출되는 것을 방지할 수 있다.
본 발명의 또 다른 태양에 따르면, 발광 다이오드 제조 방법이 개시되며, 이 방법은 앞서 설명한 성장 기판 분리 방법을 포함한다. 나아가, 본 발명의 또 다른 태양에 따르면, 앞서 설명한 성장 기판 분리 방법을 사용하여 제조된 발광 다이오드가 개시된다.
본 발명의 또 다른 태양에 따른 발광 다이오드는, 지지 기판; 상기 지지 기판 상에 위치하고, 활성층을 포함하는 반도체 적층 구조; 및 상기 반도체 적층 구조의 상부면에 형성된 주기적인 요철 패턴을 포함하고, 상기 지지 기판은 모서리 부분에 오목부를 갖는다.
나아가, 상기 지지 기판은 평면도에서 보아 사각형 형상을 갖되, 상기 지지 기판의 네 모서리 부분에 각각 오목부를 가질 수 있다. 상기 반도체 적층 구조는 상기 지지 기판의 폭보다 작은 폭을 가지며, 상기 오목부들의 안쪽에 위치할 수 있다.
또한, 상기 발광 다이오드는 상기 주기적인 요철 패턴의 요부 및 철부에 각각 거칠어진 표면을 가질 수 있다.
본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법은, 성장 기판을 준비하고; 상기 성장 기판 상에 마스크 패턴을 형성하고; 상기 성장 기판 상에 질화물 반도체의 희생층을 선택적으로 성장시키되, 상기 마스크 패턴의 각 마스크의 상부영역 중 적어도 일부는 노출되고; 전기화학 식각(ECE)을 이용하여 상기 희생층을 적어도 부분적으로 식각하고; 상기 마스크 패턴을 덮는 질화물 반도체 적층 구조를 형성하고; 및 상기 성장 기판을 상기 질화물 반도체 적층 구조로부터 분리하는 것을 포함한다.
반도체 적층 구조를 형성하기 전에, 전기화학 식각을 이용하여 희생층을 식각하기 때문에, 질화물 반도체 적층 구조로부터 성장 기판을 스트레스를 이용하여 물리적으로 또는 식각 용액을 이용하여 화학적으로 분리할 수 있다. 이에 따라, 질화물 반도체 적층 구조를 손상시키지 않고 성장기판을 분리할 수 있으며, 대면적의 성장 기판도 쉽게 분리할 수 있다.
나아가, 희생층을 이용하기 때문에, 성장 기판이 질화갈륨 기판과 같이 동종 기판인 경우에도 쉽게 반도체 적층 구조로부터 성장 기판을 쉽게 분리할 수 있다.
또한, 선택적으로 성장되는 희생층의 두께를 조절하여 식각 용액의 침투를 용이하게 할 수 있으므로, 화학 식각시 식각 용액의 침투가 빨라 성장 기판을 분리하는데 걸리는 시간을 단축시킬 수 있다.
몇몇 실시예들에 있어서, 상기 성장 기판 분리 방법은, 상기 마스크 패턴을 형성하기 전, 상기 성장 기판 상에 하부 질화물층을 형성하고, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 하부 질화물층을 식각하여 리세스를 형성하는 것을 더 포함할 수 있다. 상기 희생층은 상기 리세스를 채운다. 또한, 상기 희생층은 상기 하부 질화물층에 비해 상대적으로 고농도의 불순물이 도핑된다. 따라서, 전기화학 식각 동안 상기 희생층이 적어도 부분적으로 식각되고, 상기 하부 질화물층은 식각 없이 잔류한다.
덧붙여, 상기 희생층은 적어도 두 단계의 전압이 인가되어 부분적으로 식각될 수 있으며, 이때, 먼저 인가된 전압이 나중에 인가된 전압에 비해 낮다. 이에 따라, 상기 희생층의 표면에 상대적으로 작은 미세 기공이 형성되어 표면은 상대적으로 양호한 결정성을 유지하며, 상기 희생층의 내부에 상대적으로 큰 미세 기공들이 생성된다. 또한, 상기 질화물 반도체 적층 구조는 상기 희생층을 씨드로 사용하여 성장될 수 있다. 덧붙여, 상기 반도체 적층 구조를 형성하는 동안, 상기 희생층에 공동이 형성될 수 있다. 상기 공동은 고온에서 질화물 반도체층들을 성장하는 동안 형성된다.
한편, 상기 성장 기판 분리 방법은, 상기 마스크 패턴을 덮는 상부 질화물층을 형성하는 것을 더 포함할 수 있다. 여기서, 상기 희생층이 상기 상부 질화물층에 비해 상대적으로 고농도로 불순물이 도핑된다. 한편, 상기 상부 질화물층이 형성된 후, 상기 희생층은 상기 전기화학 식각에 의해 공동이 형성되도록 식각된다. 또한, 상기 질화물 반도체 적층 구조는 상기 상부 질화물층 상에 형성된다.
여기서, 상기 전기화학 식각은 옥살산 용액(예, 0.3M)에서 50 내지 65V의 전압을 인가하여 수행될 수 있다. 이에 따라, 상기 희생층이 대부분 식각되어 리세스 영역 내에 공동이 형성된다.
여기서, 상기 상부 질화물층은 상기 희생층을 덮도록 형성될 수 있다. 다른 실시예에 있어서, 상기 상부 질화물층은 상기 희생층에 의해 노출된 상기 마스크들을 덮을 수 있으며, 상기 희생층을 노출하도록 형성될 수 있다.
몇몇 실시예들에 있어서, 상기 성장 기판 분리 방법은, 상기 마스크 패턴을 덮는 상부 질화물층을 형성하는 것을 더 포함할 수 있다. 이때, 상기 희생층이 상기 상부 질화물층에 비해 상대적으로 고농도로 불순물이 도핑된다. 한편, 상기 상부 질화물층이 형성된 후, 상기 희생층은 상기 전기화학 식각에 의해 공동이 형성되도록 식각된다. 또한, 상기 질화물 반도체 적층 구조는 상기 상부 질화물층 상에 형성된다. 여기서, 상기 마스크 패턴은 상기 성장 기판 상에 직접 형성될 수 있다.
한편, 상기 성장 기판은 스트레스를 이용하여 또는 화학 식각을 이용하여 분리될 수 있으며, 예컨대, NaOH, BOE 또는 HF를 이용하여 화학 식각에 의해 상기 반도체 적층 구조로부터 분리될 수 있다.
특정 실시예에 있어서, 상기 성장 기판 분리 방법은, 상기 성장 기판을 분리하기 전, 상기 반도체 적층 구조를 패터닝하여 소자 분리 영역을 형성하는 것을 더 포함할 수 있다. 이에 따라, 화학 식각을 이용하여 성장 기판을 분리할 경우, 식각 용액의 침투를 원활하게 하여 성장 기판 분리 시간을 단축할 수 있다.
상기 성장 기판 분리 방법은, 상기 소자 분리 영역이 형성된 상기 반도체 적층 구조체 상에 지지 기판을 부착하는 것을 더 포함할 수 있으며, 상기 지지 기판을 부착하기 전, 상기 반도체 적층 구조체 상에 반사 금속층, 장벽 금속층 및 본딩 금속층을 형성하는 것을 더 포함할 수 있다.
나아가, 상기 본딩 금속층은 상기 반사 금속층과 상기 장벽 금속층을 감쌀 수 있다. 이에 따라, 화학 식각 동안, 반사 금속층이나 장벽 금속층이 식각 용액에 노출되는 것을 방지할 수 있다.
몇몇 실시예들에 있어서, 상기 지지 기판은 식각 용액이 침투할 수 있는 관통홀들을 가질 수 있다. 상기 관통홀들은 상기 소자 분리 영역 내에 한정되어 위치하는 크기를 가질 수 있으며, 상기 소자 분리 영역에 정렬될 수 있다.
상기 관통홀들을 통해 식각 용액이 침투할 수 있어, 성장 기판 분리 시간을 더욱 단축할 수 있다.
본 발명의 또 다른 태양에 따르면, 발광 다이오드 제조 방법이 개시되며, 이 방법은 앞서 설명한 성장 기판 분리 방법을 포함한다. 나아가, 본 발명의 또 다른 태양에 따르면, 앞서 설명한 성장 기판 분리 방법을 사용하여 제조된 발광 다이오드가 개시된다.
본 발명의 또 다른 태양에 따른 발광 다이오드는, 지지 기판; 상기 지지 기판 상에 위치하고, 활성층을 포함하는 반도체 적층 구조; 상기 반도체 적층 구조의 상부면에 형성된 요철 패턴; 및 상기 요철 패턴 일부에 형성된 전극을 포함한다.
본 발명의 또 다른 태양에 따른 발광 다이오드 제조 방법은, 패턴을 포함하는 성장 기판을 준비하고; 상기 성장 기판 상에 희생층 및 마스크 패턴을 형성하되, 상기 희생층은 상기 마스크 패턴 개구부에 노출되고; 상기 희생층을 식각하여 1차 공동을 만들고; 상기 마스크 패턴을 덮는 질화물 반도체 적층 구조를 형성하고; 상기 성장 기판을 상기 질화물 반도체 적층 구조로부터 분리하는 것을 포함한다.
본 발명의 실시예들에 따르면, 레이저를 사용하지 않고 스트레스나 화학 식각을 이용하여 성장기판을 분리할 수 있어, 보다 효과적이고, 간단하면서 저비용으로 성장 기판을 분리할 수 있으며, 질화물 반도체층의 손상을 줄일 수 있다. 식각 용액의 침투를 원활하게 할 수 있어, 대면적의 성장 기판을 분리하는 데 걸리는 시간을 단축시킬 수 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
도 4(a)는 소자 분리 영역 및 지지기판의 관통홀들을 설명하기 위한 개략적인 평면도이고, 도 4(b)는 최종 발광 다이오드의 지지 기판을 설명하기 위한 개략적인 평면도이다.
도 5 내지 도 7은 각각 본 발명의 실시예들에 따른 마스크 패턴을 설명하기 위한 평면도이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 평면도 및 단면도들이다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
도 12는 본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
도 13은 전기화학 식각 공정에서 전압에 따른 고농도 도핑층의 식각률을 나타내는 그래프이다.
도 14는 본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
도 15는 본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
(부호의 설명)
110: 성장 기판, 120, 140, 144: 희생층,
125: 하부 질화물층, 130: 마스크 패턴,
142, 146: 상부 질화물층 150: 미세기공,
160: 제1 질화물 반도체층, 170: 활성층,
180: 제2 질화물 반도체층, 190: 금속층,
200: 질화물 반도체 적층 구조, 210: 지지 기판,
220: 전극
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
본 발명의 실시예들은 성장 기판 상에 질화물 반도체층들을 성장시킨 후, 질화물 반도체층들로부터 성장 기판을 분리하는 것을 개시한다. 특히, 본 발명의 실시예들은 성장 기판을 종래의 레이저 리프트 오프 기술을 사용하지 않고 스트레스를 이용하거나 식각 용액을 이용한 화학 식각을 이용하여 분리하는 것을 개시하며, 이를 위한 다양한 기법들을 개시한다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
우선, 도 1(a)를 참조하면, 성장 기판(110)이 준비된다. 성장 기판(110)은 사파이어 기판, GaN 기판, 실리콘 카바이드(SiC) 기판 또는 실리콘(Si) 기판 등일 수 있으며, 특히, 성장 기판(110)은 사파이어 기판 또는 GaN 기판일 수 있다.
상기 성장 기판(110) 상에 희생층(120)이 형성된다. 희생층(120)은 예컨대 MOCVD(metalorganic chemical vapour deposition)나 MBE(molecular beam epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장될 수 있다. 희생층(120)은 상대적으로 높은 불순물 농도 예컨대 3E18/cm3 이상의 Si이 도핑된 질화갈륨계, 예컨대 GaN층으로 형성될 수 있다. 이하에 설명하는 질화물 계열의 반도체층들은 상기 희생층(120)과 같이 MOCVD 또는 MBE 기술을 이용하여 성장될 수 있으며, 이에 대해 별도의 언급은 하지 않는다.
도 1(b)를 참조하면, 상기 희생층(120) 상에 마스크 패턴(130)이 형성된다. 상기 마스크 패턴(130)은 예컨대 SiO2로 형성될 수 있다. 마스크 패턴(130)은 도 5(a)에 도시한 바와 같이 각 마스크 영역이 스트라이프 형상을 가질 수 있으며, 또한, 도 5(b)에 도시한 바와 같이 서로 다른 방향으로 연장하는 스트라이프들이 교차하는 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(130)은 양각 패턴으로서, 도 6(a)에 도시한 바와 같이, 마스크 영역이 육각형 형상을 가질 수 있으며, 또는 도 7(a)에 도시한 바와 같이, 마스크 영역이 마름모 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(130)은 음각 패턴으로서, 도 6(b)에 도시한 바와 같이, 개구부 영역이 육각형 형상을 가질 수 있으며, 또는 도 7(b)에 도시한 바와 같이, 개구부 영역이 마름모 형상을 가질 수 있다. 상기 마스크 패턴(130)은 또한 마스크 영역이 원형 형상인 양각 패턴 또는 개구부 영역이 원형 형상인 음각 패턴일 수도 있다.
도 1(c)를 참조하면, 전기화학 식각(electro chemical etching; ECE)을 이용하여 상기 희생층(120)을 부분적으로 식각하여 희생층(120) 내에 미세기공들(150)을 형성한다.
상기 전기화학 식각 공정은 희생층(120)이 형성된 성장 기판(110)과 음극 전극(예, Pt 전극)을 ECE 용액에 담근 후, 희생층(120)에 양의 전압을 인가하고 음극 전극에 음의 전압을 인가하여 수행되며, ECE 용액의 몰농도, 공정 시간 및 인가 전압을 조절하여 미세 기공들(150)의 크기를 조절할 수 있다.
상기 ECE 용액은 전해질 용액일 수 있으며, 예컨대, 옥살산(oxalic acid), HF 또는 NaOH를 포함하는 전해질 용액일 수 있다.
본 실시예에 있어서, 희생층(120)은 동일 전압, 예컨대 10~60V 범위의 전압을 연속하여 인가하는 1단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 그러나, 이에 한정되는 것은 아니며, 초기에 상대적으로 낮은 전압을 인가하고, 그 후, 상대적으로 높은 전압을 인가하는 2단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 도 1(c)는 2단계 전기화학 식각에 의해 형성된 미세기공들(152, 154)을 나타내고 있으며, 미세기공(152)은 상대적으로 낮은 전압을 인가하는 1단계에서 형성되고, 상대적으로 큰 미세기공(154)은 상대적으로 높은 전압을 인가하는 2단계에서 형성된다. 예를 들어, 20℃의 0.3M 옥살산 용액을 이용하여 6E18/cm3의 Si 도핑 농도를 갖는 희생층(120)에 대해, 1단계는 8~9V의 전압을 인가하고, 2단계는 15~17V의 전압을 인가하여 전기화학 식각이 수행될 수 있다.
2단계 전기화학 식각을 이용함으로써, 희생층(120)의 표면은 상대적으로 양호한 결정성을 유지할 수 있으며, 아울러, 희생층(120)의 내부에 상대적으로 큰 미세 기공들(154)을 형성할 수 있어 후속 공정에 유리하다.
도 1(d)를 참조하면, 상기 희생층(120)을 씨드로 사용하여 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180)을 포함하는 질화물 반도체 적층 구조(200)가 성장된다. 질화물 반도체 적층 구조(200)는 수평 성장에 의해 희생층(120) 뿐만 아니라 마스크 패턴(130)을 덮는다.
상기 제1 질화물 반도체층(160)은 단일층일 수도 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있다. 이러한 다중층은 언도프트 층과 도핑 층을 포함할 수 있다.
한편, 상기 반도체 적층 구조(200)를 성장하는 동안, 미세기공들(152, 154)이 서로 합쳐지고 또한 성장하여 공동(150a)이 형성된다. 상기 공동(150a)은 상기 마스크 패턴(130)의 인접한 마스크 영역들을 서로 연결하도록 형성된다. 도 1(d)에 있어서, 희생층(120)과 제1 질화물 반도체층(160) 사이의 계면이 잔류하는 것으로 표시하였으나, 상기 공동(150a)이 희생층(120)과 제1 질화물 반도체층(160)의 계면이 될 수 있다.
도 2(a)를 참조하면, 희생층(140) 상에 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180)을 포함하는 질화물 반도체 적층 구조(200)가 형성된다. 앞에서 설명한 바와 같이, 상기 반도체 적층 구조(200)를 형성하는 동안, 희생층(120) 내의 미세기공들(152, 154)에 의해 희생층(120)에 공동(150a)이 형성된다. 여기서, 도 2(a)는 도 1(d)와 동일한 공정단계를 나타내며, 단순히 스케일만을 달리하여 표현한 것이다.
상기 제1 질화물 반도체층(160)은 제1 도전형의 불순물이 도핑된 질화물 반도체층, 예컨대 n형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 질화물 반도체층으로 형성될 수 있으며, 질화갈륨층을 포함할 수 있다. 또한, 상기 제1 질화물 반도체층(160)은 의도적으로 불순물이 도핑되지 않은 언도프트 층을 포함할 수도 있다.
상기 활성층(170)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 형성될 수 있으며, 단일 양자웰 구조 또는 웰층(미도시)과 장벽층(미도시)이 교대로 적층된 다중 양자웰 구조일 수 있다.
상기 제2 질화물 반도체층(180)은 제2 도전형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층을 포함하며, 예컨대 GaN층을 포함할 수 있다.
도 2(b)를 참조하면, 상기 질화물 반도체 적층 구조(200)를 패터닝하여 소자 분리 영역(200a)이 형성된다. 소자 분리 영역(200a)은 사진 및 식각 공정을 사용하여 형성될 수 있다. 소자 분리 영역(200a)에 의해 개별 소자 영역으로 분리된 복수의 질화물 반도체 적층 구조(200)가 형성된다.
한편, 도시한 바와 같이, 상기 소자 분리 영역(200a)에 의해 희생층(120) 및 마스크 패턴(130)이 노출된다.
도 2(c)를 참조하면, 질화물 반도체 적층 구조(200) 상에 지지 기판(210)이 부착된다. 지지 기판(210)은 금속층(190)을 통해 질화물 반도체 적층 구조(200)에 본딩될 수 있다. 상기 금속층(190)은 예컨대, 반사 금속층(192), 장벽 금속층(194) 및 본딩 금속층(196)을 포함할 수 있다. 장벽 금속층(194)은 반사 금속층(192)을 덮고, 본딩 금속층(196)은 식각 용액으로부터 반사 금속층(192)과 장벽 금속층(194)을 보호하도록 이들을 감싼다. 상기 반사 금속층(192) 제2 질화물 반도체층(180)에 전기적으로 접속된다.
본 실시예에 있어서, 상기 금속층(190)이 소자 분리 영역(200a)을 형성한 후에 형성되는 것으로 설명하지만, 이에 한정되는 것은 아니다. 즉, 상기 반사 금속층(192) 및 장벽 금속층(194)은 소자 분리 영역(200a)을 형성하기 전에 형성될 수도 있다. 나아가, 상기 본딩 금속층(196) 또한 소자 분리 영역(200a)을 형성하기 전에 형성될 수 있다.
한편, 지지 기판(210)은 도시한 바와 같이 관통홀들(210a)을 가질 수 있다. 이 관통홀들(210a)은 도 4(a)에 도시한 바와 같이 소자 분리 영역(200a) 내에 위치하도록 정렬될 수 있다. 예컨대, 도 4(a)에 보이듯이, 하나의 소자 영역 내에 위치하는 질화물 반도체 적층 구조(200)의 네 모서리 근처에 각각 관통홀(210a)이 위치할 수 있다. 상기 관통홀들(210a)은 화학 식각 동안 식각 용액이 소자 분리 영역(200a)으로 침투하는 것을 도와 성장 기판(110)을 분리하는 시간을 단축시킨다.
다시 도 2(c)를 참조하면, 상기 지지 기판(210)은 사파이어 기판, GaN 기판, 유리 기판, 실리콘카바이드 기판 또는 실리콘 기판일 수도 있고, 금속 물질로 이루어진 도전성 기판일 수도 있고, PCB 등과 같은 회로 기판일 수도 있으며, 세라믹 기판일 수도 있다.
또한, 상기 지지 기판(210) 측에 본딩 금속층(196)에 대응하는 본딩 금속층(도시하지 않음)이 제공되고, 지지 기판(210) 측의 본딩 금속층과 질화물 반도체 적층 구조체(200)측의 본딩 금속층(196)이 공융(eutetic) 본딩하여 지지 기판(210)이 질화물 반도체 적층 구조(200)에 부착될 수 있다.
도 2(d)를 참조하면, 지지기판(210)이 부착된 후, NaOH, BOE 또는 HF 등의 식각 용액을 이용하여 화학식각에 의해 성장 기판(110)을 반도체 적층 구조체(200)로부터 분리한다. 식각 용액은 마스크 패턴(130)을 식각하거나, 마스크 패턴(130)과 질화물 반도체 적층 구조체(200)의 계면에서 GaN을 식각하여 성장 기판(110)을 질화물 반도체 적층 구조(200)로부터 분리할 수 있다. 분리된 성장 기판(110)은 표면을 평탄화한 후 성장 기판으로 재사용될 수 있다.
마스크 패턴(130)이 제거됨에 따라, 질화물 반도체 적층 구조(200) 표면, 특히 제1 질화물 반도체층(160) 표면에 리세스 영역(130a)과 돌출 영역(160a)을 갖는 요철구조가 형성된다.
본 실시예에 있어서, 화학 식각에 의해 성장 기판(110)을 분리하는 것에 대해 설명하지만, 물리적 스트레스를 이용하여 성장 기판(110)을 질화물 반도체 적층 구조(200)로부터 분리할 수도 있다. 예를 들어, 상기 복수의 공동(150a)이 형성된 후, 마스크 패턴(130)에 스트레스를 인가하여 상기 성장 기판(110)과 상기 질화물 반도체 적층 구조(200)가 분리될 수 있다.
도 3(a)는 성장 기판(110)이 분리된 도 2(d)의 도면을 뒤집어 나타내었다. 도 3(a)를 참조하면, 성장 기판(110)이 분리된 후, Ga 잔류물(droplet)을 제거하기 위해 염산 등을 이용하여 표면을 세정할 수 있다. 또한, 표면 측에 잔류하는 고저항 질화물 반도체층을 제거하기 위해 건식 식각을 이용하여 질화물 반도체 적층 구조(200)의 일부를 제거할 수 있다.
도 3(b)를 참조하면, 광전 화학(PEC) 식각 기술 등을 이용하여 질화물 반도체 적층 구조(200)의 표면에 거칠어진 표면(R)을 형성할 수 있다. 거칠어진 표면(R)은 리세스 영역(130a)의 바닥면 및 돌출 영역(160a)의 표면에 형성된다. 리세스 영역(130a) 및 돌출 영역(160a)에 더하여 거칠어진 표면(R)이 형성됨으로써 활성층(170)에서 생성된 광의 광 추출 효율이 개선된다.
도 3(c)를 참조하면, 이어서, 상기 질화물 반도체 적층 구조(200) 상에 전극 (220)이 형성된다. 전극(220)은 와이어를 연결할 수 있는 전극 패드와, 전극 패드로부터 연장하는 연장부를 가질 수 있다. 전극(220)은 제1 질화물 반도체층(160)에 전기적으로 접속된다. 한편, 상기 지지 기판(210)이 도전성인 경우, 지지 기판(210)이 제2 질화물 반도체층(180)에 전기적으로 접속되어 전극으로서 기능할 수 있으며, 또는 지지 기판(210) 하부에 별도의 전극 패드가 추가로 형성될 수 있다. 상기 지지 기판(210)이 절연성인 경우, 상기 금속층(190)이 외부로 연장하여 전극 패드가 형성될 수 있다.
상기 전극(220)을 형성하기 전 또는 후에 질화물 반도체 적층 구조(200)를 덮는 절연층(도시하지 않음)이 추가로 형성될 수 있다.
도 3(d)를 참조하면, 상기 지지 기판(210)을 개별 소자 단위로 분할하여 발광 다이오드가 완성된다. 상지 지지 기판(210)은 소자 분리 영역을 따라 스크라이빙을 수행함으로써 분할될 수 있다.
도 4(b)에 도시되듯이, 지지 기판(210)의 네 모서리에는 각각 관통홀들(210a)이 분할됨으로써 오목부(210b)가 형성될 수 있다. 상기 발광 다이오드에 있어서, 상기 반도체 적층 구조(200)는 상기 지지 기판(210)보다 작은 폭을 가지며, 특히 오목부(210b) 안쪽에 위치할 수 있다.
본 실시예에 따르면, 질화물 반도체 적층 구조(200)를 손상시키지 않으면서 성장 기판(110)을 분리할 수 있다. 더욱이 성장 기판(110)과 반도체 적층 구조(200) 사이에 형성된 공동(150a)을 이용하여 성장 기판(110)을 분리하기 때문에, 물리적 스트레스 또는 화학 식각을 이용하여 성장 기판(110)을 쉽게 분리할 수 있다.
더욱이, 소자 분리 영역과 함께 관통홀들(210a)을 형성함으로써 식각 용액의 침투를 더 빠르게 하여 공정 시간을 더욱 단축할 수 있다. 또한, 분리된 성장 기판(110)은 성장 기판으로서 다시 사용될 수 있다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 평면도 및 단면도들이다. 여기서, 도 8 및 도 9(a)는 마스크 패턴(130) 및 분리 마스크(132)가 형성된 단계를 나타내는 평면도 및 단면도이다.
도 8 및 도 9(a)를 참조하면, 우선, 도 1(a)를 참조하여 설명한 바와 같이, 기판(110) 상에 희생층(120)이 형성된다. 또한, 도 1(b)를 참조하여 설명한 바와 같이, 희생층(120) 상에 마스크 패턴(130)이 형성된다. 다만, 본 실시예에 있어서, 마스크 패턴(130)은 복수의 소자 영역으로 분리되어 형성된다. 마스크 패턴(130)은 예컨대 분리 마스크(132)에 의해 복수의 영역으로 분리될 수 있다. 분리 마스크(132)는 마스크 패턴(130)과 동일한 재료, 예컨대 SiO2로 동일 공정에 의해 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 분리 마스크(132)는 질화물 반도체층의 성장을 차단할 수 있는 다른 재료로 형성될 수도 있다.
상기 분리 마스크(132)는 소자 분리 영역(200a)에 대응하여 형성되며, 상기 각 마스크 패턴(130)은 소자 영역에 대응하여 형성된다.
여기서, 상기 마스크 패턴(130)은 도 1(b), 도 5 내지 도 7을 참조하여 설명한 바와 같은 스트라이프 패턴, 또는 양각이나 음각 패턴일 수 있다.
도 9(b)를 참조하면, 도 1(c) 및 도 1(d)를 참조하여 설명한 바와 같이, 전기화학 식각(ECE)을 이용하여 마스크 패턴(130)의 개구부 영역에 노출된 희생층(120)이 부분적으로 식각되고, 희생층(120)을 씨드로 사용하여 반도체 적층 구조(200)가 성장된다. 다만, 본 실시예에 있어서, 분리 마스크(132) 상에서 질화물 반도체 적층 구조(200)의 성장이 차단되므로, 질화물 반도체 적층 구조(200)의 성장 공정에 의해 분리 마스크(132) 상에 소자 분리 영역(200a)이 형성되고, 이에 따라 질화물 반도체 적층 구조(200)가 복수의 소자 영역으로 분리된다. 즉, 소자 분리 영역(200a)이 반도체 적층 구조(200)의 성장 공정에 의해 자가 정렬되며, 소자 분리 영역을 형성하기 위한 별도의 패터닝 공정은 생략된다.
도 9(c)를 참조하면, 도 2(c)를 참조하여 설명한 바와 같이 지지기판(210)이 반도체 적층 구조(200)에 부착된다. 지지 기판(210)을 부착하는 것은 앞서 설명한 실시예와 동일하므로 중복을 피하기 위해 상세한 설명은 생략한다.
도 9(d)를 참조하면, 도 2(d)를 참조하여 설명한 바와 같이, NaOH, BOE 또는 HF 등의 식각 용액을 이용하여 화학식각에 의해 성장 기판(110)을 반도체 적층 구조체(200)로부터 분리한다. 식각 용액은 분리 마스크(132) 및 마스크 패턴(130)을 식각하거나, 마스크 패턴(130)과 질화물 반도체 적층 구조체(200)의 계면에서 GaN을 식각하여 성장 기판(110)을 질화물 반도체 적층 구조(200)로부터 분리할 수 있다. 분리된 성장 기판(110)은 표면을 평탄화한 후 성장 기판으로 재사용될 수 있다.
마스크 패턴(130)이 제거됨에 따라, 질화물 반도체 적층 구조(200) 표면, 특히 제1 질화물 반도체층(160) 표면에 리세스 영역(130a)과 돌출 영역(160a)을 갖는 요철구조가 형성된다.
이어서, 도 3을 참조하여 설명한 바와 같은 공정을 거쳐 도 3(d)와 같은 발광 다이오드가 제조될 수 있다.
본 실시예에 있어서, 화학 식각에 의해 성장 기판(110)을 분리하는 것에 대해 설명하지만, 물리적 스트레스를 이용하여 성장 기판(110)을 질화물 반도체 적층 구조(200)로부터 분리할 수도 있다. 예를 들어, 상기 복수의 공동(150a)이 형성된 후, 마스크 패턴(130)에 스트레스를 인가하여 상기 성장 기판(110)과 상기 질화물 반도체 적층 구조(200)가 분리될 수 있다.
한편, 앞서 설명한 실시예에 있어서, 질화물 반도체 적층 구조(200)가 성장된 후, 사진 및 식각 공정을 이용하여 소자 분리 영역(200a)이 형성되지만, 본 실시예에 있어서는, 소자 분리 영역(200a)이 반도체 적층 구조(200)를 성장하는 동안 자동적으로 형성되므로 사진 및 식각 공정을 생략할 수 있다.
도 10 내지 도 11은 본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
우선, 도 10(a)를 참조하면, 성장 기판(110)이 준비된다. 성장 기판(110)은, 도 1(a)를 참조하여 설명한 바와 같으므로 상세한 설명은 생략한다.
상기 성장 기판(110) 상에 하부 질화물층(125)이 형성된다. 하부 질화물층(125)은 예컨대 MOCVD(metalorganic chemical vapour deposition)나 MBE(molecular beam epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장될 수 있다. 하부 질화물층(125)은 의도적인 불순물 도핑 없이 또는 상대적으로 낮은 농도 예컨대 3E18/cm3 이하, 더 바람직하게는 1E18/cm3 이하의 Si이 도핑된 질화갈륨계, 예컨대 GaN층으로 형성될 수 있다. 이하에 설명하는 질화물 계열의 반도체층들은 상기 하부 질화물층(125)과 같이 MOCVD 또는 MBE 기술을 이용하여 성장될 수 있으며, 이에 대해 별도의 언급은 하지 않는다.
도 10(b)를 참조하면, 상기 하부 질화물층(125) 상에 마스크 패턴(130)이 형성된다. 마스크 패턴(130)은, 도 1(b)를 참조하여 설명한 바와 같이, 양각 패턴 또는 음각 패턴으로 형성될 수 있다. 즉, 마스크 패턴(130)의 각 마스크가 스트라이프 형상, 마름모 형상, 육각형 형상 또는 원형 형상이거나, 마스크 패턴(130)의 마스크가 연속적이며, 마스크로 둘러싸인 개구 영역이 마름모 형상, 육각형 형상 또는 원형 형상일 수 있다.
도 10(c)를 참조하면, 상기 마스크 패턴(130)을 식각 마스크로 사용하여 하부 질화물층(125)이 식각된다. 하부 질화물층(125)은 건식 식각 기술, 예컨대 반응성 이온 식각 기술을 이용하여 식각될 수 있다. 하부 질화물층(125)이 식각되어 리세스(125a)가 형성된다.
도 10(d)를 참조하면, 상기 리세스(125a) 내에 질화물 반도체의 희생층(140)이 형성된다. 희생층(140)은 하부 질화물층(125)에 비해 상대적으로 고농도의 불순물, 예컨대 Si이 도핑된 고농도 도핑층으로 형성될 수 있다. 예컨대, 희생층(140)은 3E18/cm3 이상의 Si 도핑 농도를 가질 수 있다.
도 10(e)를 참조하면, 전기화학 식각(electro chemical etching; ECE)을 이용하여 상기 희생층을 부분적으로 식각하여 희생층(140) 내에 미세기공들(150)을 형성한다.
상기 전기화학 식각 공정은 희생층(140)이 형성된 성장 기판(110)과 음극 전극(예, Pt 전극)을 ECE 용액에 담근 후, 희생층(140)에 양의 전압을 인가하고 음극 전극에 음의 전압을 인가하여 수행되며, ECE 용액의 몰농도, 공정 시간 및 인가 전압을 조절하여 미세 기공들(150)의 크기를 조절할 수 있다.
상기 ECE 용액은 전해질 용액일 수 있으며, 예컨대, 옥살산(oxalic acid), HF 또는 NaOH를 포함하는 전해질 용액일 수 있다.
본 실시예에 있어서, 희생층(140)은 동일 전압, 예컨대 10~60V 범위의 전압을 연속하여 인가하는 1단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 그러나, 이에 한정되는 것은 아니며, 초기에 상대적으로 낮은 전압을 인가하고, 그 후, 상대적으로 높은 전압을 인가하는 2단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 도 10(e)는 2단계 전기화학 식각에 의해 형성된 미세기공들(152, 154)을 나타내고 있으며, 미세기공(152)은 상대적으로 낮은 전압을 인가하는 1단계에서 형성되고, 상대적으로 큰 미세기공(154)은 상대적으로 높은 전압을 인가하는 2단계에서 형성된다. 예를 들어, 20℃의 0.3M 옥살산 용액을 이용하여 6E18/cm3의 Si 도핑 농도를 갖는 희생층(140)에 대해, 1단계는 8~9V의 전압을 인가하고, 2단계는 15~17V의 전압을 인가하여 전기화학 식각이 수행될 수 있다.
2단계 전기화학 식각을 이용함으로써, 희생층(140)의 표면은 상대적으로 양호한 결정성을 유지할 수 있으며, 아울러, 희생층(140)의 내부에 상대적으로 큰 미세 기공들(154)을 형성할 수 있어 후속 공정에 유리하다.
한편, 상기 전기화학 식각 동안, 하부 질화물층(125)은 불순물 농도가 상대적으로 낮기 때문에 실질적으로 식각되지 않고 남아 있는다.
도 10(f)를 참조하면, 상기 희생층(140)을 씨드로 사용하여 제1 질화물 반도체층(160)을 성장한다. 제1 질화물 반도체층(160)은 희생층(140)뿐만 아니라 마스크 패턴(130)을 덮는다.
상기 제1 질화물 반도체층(160)은 단일층일 수도 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있다. 이러한 다중층은 언도프트 층과 도핑 층을 포함할 수 있다.
한편, 상기 제1 질화물 반도체층(160)을 성장하는 동안, 미세기공들(152, 154)이 서로 합쳐지고 또한 성장하여 하부 질화물층(125)의 리세스(125a) 내에 공동(140a)이 형성된다. 상기 공동(140a)을 이용하여 기계적 스트레스나 열적 스트레스와 같은 물리적인 스트레스를 이용하여 또는 식각 용액을 이용한 화학 식각을 이용하여 성장 기판(110)이 분리될 수 있다. 예를 들어, 상기 제1 질화물 반도체층(160) 상에 발광 다이오드 제조를 위한 질화물 반도체층들을 연속해서 성장한 후, 지지기판을 부착하고, 상기 하부 질화물층(125) 및 마스크 패턴(130) 부분에 스트레스를 인가하여 성장 기판(110)을 분리할 수 있다. 한편, 화학 식각을 이용하여 성장 기판(110)을 분리하는 방법에 대해 도 11을 참조하여 이하에서 설명한다. 도 11에서, 마스크 패턴(130)의 간격은 도 10에서와 동일한 것이지만, 발명의 이해를 돕기 위해 더 조밀하게 나타내었다.
도 11(a)를 참조하면, 희생층(140) 상에 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180)을 포함하는 질화물 반도체 적층 구조(200)가 형성된다. 앞에서 설명한 바와 같이, 상기 반도체 적층 구조(200)를 형성하는 동안, 희생층(140) 내의 미세기공들(152, 154)에 의해 하부 질화물층(125)의 리세스(125a) 내에 공동(14a)이 형성된다.
상기 제1 질화물 반도체층(160), 상기 활성층(170) 및 상기 제2 질화물 반도체층(180)은 도 2(a)를 참조하여 설명한 바와 같으므로 중복을 피하기 위해 상세한 설명은 생략한다.
도 11(b)를 참조하면, 도 2(b)를 참조하여 설명한 바와 같이, 상기 질화물 반도체 적층 구조(200)를 패터닝하여 소자 분리 영역(200a)이 형성된다.
도 11(c)를 참조하면, 도 2(c)를 참조하여 설명한 바와 같이, 질화물 반도체 적층 구조(200) 상에 지지 기판(210)이 부착된다.
본 실시예에 있어서, 상기 금속층(190)이 소자 분리 영역(200a)을 형성한 후에 형성되는 것으로 설명하지만, 이에 한정되는 것은 아니다. 즉, 상기 반사 금속층(192) 및 장벽 금속층(194)은 소자 분리 영역(200a)을 형성하기 전에 형성될 수도 있다. 나아가, 상기 본딩 금속층(196) 또한 소자 분리 영역(200a)을 형성하기 전에 형성될 수 있다.
또한, 지지 기판(210)은 도시한 바와 같이 관통홀들(210a)을 가질 수 있다. 이 관통홀들(210a)은 도 4(a)를 참조하여 설명한 바와 같으므로 상세한 설명은 생략한다. 상기 관통홀들(210a)은 화학 식각 동안 식각 용액이 소자 분리 영역(200a)으로 침투하는 것을 도와 성장 기판(110)을 분리하는 시간을 단축시킨다.
도 11(d)를 참조하면, 도 2(d)를 참조하여 설명한 바와 같이, 지지기판(210)이 부착된 후, NaOH, BOE 또는 HF 등의 식각 용액을 이용하여 화학식각에 의해 성장 기판(110)을 반도체 적층 구조체(200)로부터 분리한다. 식각 용액은 마스크 패턴(130)을 식각하거나, 마스크 패턴(130)과 질화물 반도체 적층 구조체(200)의 계면에서 GaN을 식각하여 성장 기판(110)을 질화물 반도체 적층 구조체(200)로부터 분리할 수 있다. 분리된 성장 기판(110)은 표면을 평탄화한 후 성장 기판으로 재사용될 수 있다.
마스크 패턴(130)이 제거됨에 따라, 질화물 반도체 적층 구조체(200) 표면, 특히 제1 질화물 반도체층(160) 표면에 리세스 영역(130a)과 돌출 영역(160a)이 형성된다.
본 실시예에 있어서, 화학 식각에 의해 성장 기판(110)을 분리하는 것에 대해 설명하지만, 물리적 스트레스를 이용하여 성장 기판(110)을 질화물 반도체 적층 구조(200)로부터 분리할 수도 있다. 예를 들어, 상기 복수의 공동(140a)이 형성된 후, 마스크 패턴(130)에 스트레스를 인가하여 상기 성장 기판(110)과 상기 질화물 반도체 적층 구조(200)가 분리될 수 있다.
이어서, 도 3(a) 내지 도 3(d)를 참조하여 설명한 바와 같은 공정을 거쳐 발광 다이오드가 완성되며, 상세한 설명은 중복을 피하기 위해 생략한다. 또한, 도 4(b)에 도시된 바와 같이, 지지 기판(210)의 네 모서리에는 각각 관통홀들(210a)이 분할됨으로써 오목부(210b)가 형성될 수 있다.
본 실시예에 따르면, 질화물 반도체 적층 구조(200)를 손상시키지 않으면서 성장 기판(110)을 분리할 수 있다. 더욱이 성장 기판(110)과 반도체 적층 구조(200) 사이에 형성된 공동(140a)을 이용하여 성장 기판(110)을 분리하기 때문에, 물리적 스트레스 또는 화학 식각을 이용하여 성장 기판(110)을 쉽게 분리할 수 있다. 또한, 본 실시예에 따르면, 하부 질화물층(125)의 두께를 조절하여 공동(140a)의 크기를 조절할 수 있으며, 따라서, 상대적으로 큰 공동(140a)을 형성할 수 있다. 이에 따라, 화학 식각 동안, 식각 용액의 침투를 도와 공정 시간을 단축할 수 있다. 더욱이, 소자 분리 영역과 함께 관통홀들(210a)을 형성함으로써 식각 용액의 침투를 더 빠르게 하여 공정 시간을 더욱 단축할 수 있다. 또한, 분리된 성장 기판(110)은 성장 기판으로서 다시 사용될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
도 12(a) 내지 도 12(d)는 도 10(a) 내지 도 10(d)를 참조하여 설명한 것과 동일하므로, 중복을 피하기 위해 상세한 설명은 생략한다.
도 12(e)를 참조하면, 희생층(140) 상에 상부 질화물층(142)이 형성된다. 상부 질화물층(142)은 상기 희생층(140)보다 낮은 도핑 농도로 불순물, 예컨대 Si이 도핑되거나 의도적인 도핑없이 형성된다. 예컨대, 상부 질화물층(142)은 의도적인 불순물 도핑 없이 또는 3E18/cm3 이하, 더 바람직하게는 1E18/cm3 이하의 Si이 도핑된 질화갈륨계, 예컨대 GaN층으로 형성될 수 있다.
도 12(f)를 참조하면, 전기화학 식각(electro chemical etching; ECE)을 이용하여 희생층(140)을 식각함으로써 공동(140a)을 형성한다.
상기 전기화학 식각 공정은, 도 10(e)를 참조하여 설명한 바와 같이, 희생층(140)이 형성된 성장 기판(110)과 음극 전극(예, Pt 전극)을 ECE 용액에 담근 후, 희생층(140)에 양의 전압을 인가하고 음극 전극에 음의 전압을 인가하여 수행된다.
다만, 본 실시예에 있어서, 상기 전기 화학 식각 공정은 상대적으로 고전압하에서 수행된다. 도 13은 전기 화학 식각 공정에서 전압에 따른 식각률을 나타내는 그래프이다. 여기서, 옥살산 용액의 몰농도는 0.3M이고, 시료로는 성장 기판 상에 6E18/cm3의 Si 도핑 농도를 갖는 고농도 GaN층을 형성하고 그 위에 언도프트 GaN층을 형성한 것을 사용하였다. 5V 단위로 전압을 달리하여 고농도 GaN층을 전기화학 식각한 후, 고농도 GaN층의 식각된 두께를 측정하여 전압에 따른 식각률을 도출하였다. 도 13에서 보듯이, 30 내지 40V 범위에서는 식각률에 큰 변화를 나타내지 않았으나, 40V를 초과하면서 식각률이 급격히 증가하였으며, 55V에서 최대 식각률을 나타내었다. 대략 50 내지 65V 범위에서 전기화학 식각을 수행할 경우, 희생층(140)을 높은 식각률을 나타내었다. 따라서, 상대적으로 고전압하에서 전기화학 식각을 수행할 경우, 미세 기공들을 형성하는 대신 식각 공정에서 공동(140a)을 형성할 수 있다.
도 12(g)를 참조하면, 그 후, 상기 상부 질화물층(142) 상에 제1 질화물 반도체층(160)이 성장될 수 있다. 이어서, 도 2 및 도 3을 참조하여 설명한 바와 같은 공정을 거쳐 성장 기판(110)이 질화물 반도체 적층 구조(200)로부터 분리되고, 도 3(d)와 같은 발광 다이오드가 제조될 수 있다. 다만, 본 실시예에 있어서, 성장 기판(110)을 분리한 후, 상부 질화물층(142)은 건식 식각 공정 등을 이용하여 제거될 수 있다.
본 실시예에 따르면, 전기화학 식각에 의해 손상되지 않은 상부 질화물층(142) 상에 제1 질화물 반도체층(160)을 성장시키기 때문에, 앞서 설명한 실시예에 비해 질화물 반도체 적층 구조(200)의 결정 품질을 개선할 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
본 실시예에 따른 발광 다이오드 제조 방법은, 앞서 도 12를 참조하여 설명한 방법과 대체로 유사하다. 다만, 도 12에서, 희생층(140)은 상부 질화물층(142)에 의해 완전히 덮이지만, 본 실시예에 있어서는, 희생층(144)이 상부 질화물층(146)에 의해 덮이지 않고 노출되는 것에 차이가 있다.
우선, 도 14(a) 내지 도 14(c)는 도 10(a) 내지 도 10(c)와 동일하므로 상세한 설명은 생략한다.
도 14(d)를 참조하면, 희생층(144)이 마스크 패턴(130)의 각 마스크를 부분적으로 덮도록 형성된다. 희생층(144)은 하부 질화물층(125)에 형성된 리세스(125a)를 채우며, 마스크 패턴(130) 위로 성장하여 마스크 패턴(130)을 부분적으로 덮는다. 마스크 패턴(130)의 각 마스크의 중앙부는 희생층(144)에 덮이지 않고 노출된다.
한편, 상부 질화물층(146)이 희생층(144) 내의 오목부를 채우며 마스크 패턴(130)을 덮도록 형성된다. 희생층(144)의 상부 표면은 상부 질화물층(146)으로 덮이지 않고 외부에 노출된다.
도 14(e)를 참조하면, 전기 화학 식각을 이용하여 희생층(144)을 식각하여 공동(144a)을 형성한다. 전기화학 식각은 도 12(f)를 참조하여 설명한 바와 같이, 고전압 하에서 수행될 수 있다.
도 14(f)를 참조하면, 상부 질화물층(146)을 씨드로 사용하여 제1 질화물 반도체층(160)이 성장된다. 이어서, 도 2 및 도 3을 참조하여 설명한 바와 같은 공정을 거쳐 성장 기판(110)이 질화물 반도체 적층 구조(200)로부터 분리되고, 도 3(d)와 같은 발광 다이오드가 제조될 수 있다. 다만, 본 실시예에 있어서, 성장 기판(110)을 분리한 후, 상부 질화물층(146)은 건식 식각 공정 등을 이용하여 제거될 수 있다.
본 실시예에 따르면, 전기화학 식각에 의해 손상되지 않은 상부 질화물층(146)을 씨드로 사용하여 제1 질화물 반도체층(160)을 성장시키기 때문에, 질화물 반도체 적층 구조(200)의 결정 품질을 개선할 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 성장 기판 분리 방법과 함께 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
앞서 설명한 실시예들은 성장 기판(110) 상에 하부 질화물층(125)을 성장시킨 후, 하부 질화물층(125) 상에 마스크 패턴(130)을 형성하는 것으로 설명하였다. 그러나 본 실시예에서는 하부 질화물층(125)을 생략하고, 성장 기판(110) 상에 마스크 패턴(130)을 직접 형성한 것에 대해 설명한다.
도 15(a)를 참조하면, 성장 기판(110) 상에 마스크 패턴(130)을 형성한다. 마스크 패턴(130)은 도 10(b)를 참조하여 설명한 것과 동일하므로 상세한 설명은 생략한다. 마스크 패턴(130)에 의해 성장 기판(110)이 부분적으로 노출된다. 추가로, 상기 마스크 패턴(130)을 식각 마스크로 사용하여 기판(110)이 식각될 수도 있다.
도 15(b)를 참조하면, 성장 기판(110) 상에 희생층(140)이 형성된다. 희생층(140)은 마스크 패턴(130)에 의해 정의되는 리세스들을 채운다. 나아가, 희생층(140)은 마스크 패턴(130)을 부분적으로 덮을 수도 있다.
도 15(c)를 참조하면, 상기 희생층(140) 및 마스크 패턴(130)을 덮도록 상부 질화물층(142)이 형성된다. 상부 질화물층(142)은 도 12(e)를 참조하여 설명한 상부 질화물층(142)과 동일하므로 상세한 설명은 생략한다.
도 15(d)를 참조하면, 전기 화학 식각 공정을 수행하여 희생층(140)을 식각하여 공동(140a)을 형성한다. 전기 화학 식각 공정은 도 12(f)를 참조하여 설명한 바와 동일하므로 상세한 설명은 생략한다.
도 15(e)를 참조하면, 상기 상부 질화물층(142) 상에 제1 질화물 반도체층(160)이 형성되며, 그 후, 도 2 및 도 3을 참조하여 설명한 바와 같은 공정을 거쳐 도 3(d)와 유사한 발광 다이오드가 제조된다. 또한, 상부 질화물층(142)은 성장 기판(110)이 분리된 후, 건식 식각 등에 의해 제거될 수 있다.
본 실시예에 있어서, 하부 질화물층(125)을 생략할 수 있어 공정을 더욱 단순화할 수 있다.
한편, 본 실시예에 있어서, 상부 질화물층(142)이 희생층(140)을 완전히 덮는 것으로 설명하였지만, 도 14(d)를 참조하여 설명한 바와 같이, 희생층(144)이 마스크 패턴(130)의 각 마스크를 부분적으로 덮고, 상부 질화물층(146)이 노출된 마스크 패턴(130)을 덮고 희생층(144)을 노출하도록 형성될 수 있다.
또한, 본 실시예에 있어서, 상부 질화물층(142)은 생략될 수 있으며, 도 10(e)를 참조하여 설명한 바와 같이, 전기화학 식각을 이용하여 희생층(140)에 미세 기공들(152, 154)이 형성될 수 있다. 그 후, 제1 질화물 반도체층(160)이 상기 희생층(140)을 씨드로 사용하여 성장될 수 있으며, 반도체 적층 구조(200)를 형성하는 동안 공동(140a)이 형성될 수 있다.
다양한 실시예들에 대해 설명하였지만, 본 발명은 특정 실시예에 한정되는 것으로 이해되어서는 안 된다. 또한, 특정 실시예에서 설명된 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다.

Claims (30)

  1. 성장 기판을 준비하고;
    상기 성장 기판 상에 희생층 및 마스크 패턴을 형성하되, 상기 희생층은 상기 마스크 패턴의 개구부에 노출되고;
    전기화학식각(ECE)을 이용하여 상기 희생층을 식각하고;
    상기 마스크 패턴을 덮되, 소자 분리 영역에 의해 서로 분리된 복수의 질화물 반도체 적층 구조를 형성하고;
    상기 복수의 반도체 적층 구조체 상에 지지기판을 부착하되, 상기 지지 기판은 상기 소자 분리 영역에 연결되는 복수의 관통홀들을 갖고;
    상기 성장 기판을 상기 질화물 반도체 적층 구조로부터 분리하는 것을 포함하는 성장 기판 분리 방법.
  2. 청구항 1에 있어서,
    상기 희생층은 상기 성장 기판 상에 형성되고,
    상기 마스크 패턴은 상기 희생층 상에 형성된 성장 기판 분리 방법.
  3. 청구항 1에 있어서, 상기 희생층은 적어도 두 단계의 전압이 인가되어 부분적으로 식각되되, 먼저 인가된 전압이 나중에 인가된 전압에 비해 낮은 성장 기판 분리 방법.
  4. 청구항 3에 있어서, 상기 서로 분리된 복수의 질화물 반도체 적층 구조를 형성하는 것은, 상기 희생층을 씨드로 사용하여 상기 마스크 패턴을 덮는 질화물 반도체 적층 구조를 성장하는 것을 포함하는 성장 기판 분리 방법.
  5. 청구항 4에 있어서, 상기 반도체 적층 구조를 형성하는 동안, 상기 희생층에 공동이 형성되는 성장 기판 분리 방법.
  6. 청구항 4에 있어서, 상기 서로 분리된 복수의 질화물 반도체 적층 구조를 형성하는 것은, 상기 성장된 질화물 반도체 적층 구조를 패터닝하여 상기 소자 분리 영역을 형성하는 것을 더 포함하는 성장 기판 분리 방법.
  7. 청구항 4에 있어서, 상기 질화물 반도체 적층 구조를 성장하기 전에, 상기 마스크 패턴을 복수의 영역으로 분리하는 분리 마스크를 형성하는 것을 더 포함하고,
    상기 질화물 반도체 적층 구조가 상기 분리 마스크 상에서 서로 이격되도록 성장됨으로써 상기 소자 분리 영역이 형성되는 성장 기판 분리 방법.
  8. 청구항 1에 있어서, 상기 서로 분리된 복수의 질화물 반도체 적층 구조 각각은 평면도에서 보아 사각형 형상이고, 상기 지지 기판의 관통홀들은 상기 각 질화물 반도체 적층 구조의 네 귀퉁이에 인접하여 정렬되는 성장 기판 분리 방법.
  9. 청구항 1에 있어서, 상기 지지 기판의 관통홀들은 상기 소자 분리 영역 내에 한정되어 위치하는 크기를 갖고, 상기 소자 분리 영역에 정렬되는 성장 기판 분리 방법.
  10. 청구항 1에 있어서, 상기 성장 기판은 스트레스를 인가하여 또는 화학 식각에 의해 상기 반도체 적층 구조로부터 분리되는 성장 기판 분리 방법.
  11. 청구항 10에 있어서, 상기 성장 기판은 NaOH, BOE 또는 HF를 이용하여 화학 식각에 의해 상기 반도체 적층 구조로부터 분리되는 성장 기판 분리 방법.
  12. 청구항 1에 있어서, 상기 마스크 패턴은 마스크 영역이 스트라이프, 마름모 또는 육각형 형상의 양각 패턴인 성장 기판 분리 방법.
  13. 청구항 1에 있어서, 상기 마스크 패턴은 개구부 영역이 마름모 또는 육각형 형상의 음각 패턴인 성장 기판 분리 방법.
  14. 청구항 1에 있어서, 상기 지지 기판을 부착하기 전, 상기 반도체 적층 구조 상에 반사 금속층, 장벽 금속층 및 본딩 금속층을 형성하는 것을 더 포함하는 성장 기판 분리 방법.
  15. 청구항 14 있어서, 상기 본딩 금속층은 상기 반사 금속층과 상기 장벽 금속층을 감싸는 성장 기판 분리 방법.
  16. 청구항 1 내지 청구항 15의 어느 한 항에 기재된 성장 기판 분리 방법을 포함하는 발광 다이오드 제조 방법.
  17. 청구항 1 내지 청구항 15의 어느 한 항에 기재된 성장 기판 분리 방법을 포함하여 제조된 발광 다이오드.
  18. 지지 기판;
    상기 지지 기판 상에 위치하고, 활성층을 포함하는 반도체 적층 구조; 및
    상기 반도체 적층 구조의 상부면에 형성된 주기적인 요철 패턴을 포함하고,
    상기 지지 기판은 모서리 부분에 오목부를 갖는 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 지지 기판은 평면도에서 보아 사각형 형상을 갖되, 상기 지지 기판의 네 모서리 부분에 각각 오목부를 갖는 발광 다이오드.
  20. 청구항 19에 있어서,
    상기 반도체 적층 구조는 상기 오목부들의 안쪽에 위치하는 발광 다이오드.
  21. 청구항 18에 있어서,
    상기 주기적인 요철 패턴의 요부 및 철부에 각각 거칠어진 표면을 갖는 발광 다이오드.
  22. 성장 기판을 준비하고;
    상기 성장 기판 상에 마스크 패턴을 형성하고;
    상기 성장 기판 상에 질화물 반도체의 희생층을 선택적으로 성장시키되, 상기 마스크 패턴의 각 마스크의 상부영역 중 적어도 일부는 노출되고;
    전기화학식각(ECE)을 이용하여 상기 희생층을 적어도 부분적으로 식각하고;
    상기 마스크 패턴을 덮는 질화물 반도체 적층 구조를 형성하고; 및
    상기 성장 기판을 상기 질화물 반도체 적층 구조로부터 분리하는 것을 포함하는 성장 기판 분리 방법.
  23. 청구항 22에 있어서, 상기 마스크 패턴을 형성하기 전, 상기 성장 기판 상에 하부 질화물층을 형성하고,
    상기 마스크 패턴을 식각 마스크로 사용하여 상기 하부 질화물층을 식각하여 리세스를 형성하는 것을 더 포함하고,
    상기 희생층은 상기 리세스를 채우며,
    상기 희생층은 상기 하부 질화물층에 비해 상대적으로 고농도의 불순물이 도핑된 성장 기판 분리 방법.
  24. 청구항 23에 있어서, 상기 마스크 패턴을 덮는 상부 질화물층을 형성하는 것을 더 포함하되, 상기 희생층이 상기 상부 질화물층에 비해 상대적으로 고농도로 불순물이 도핑되고,
    상기 상부 질화물층이 형성된 후, 상기 희생층은 상기 전기화학식각에 의해 공동이 형성되도록 식각되고,
    상기 질화물 반도체 적층 구조는 상기 상부 질화물층 상에 형성되는 성장 기판 분리 방법.
  25. 청구항 24에 있어서, 상기 상부 질화물층은 상기 희생층을 덮도록 형성되는 성장 기판 분리 방법.
  26. 청구항 24에 있어서, 상기 상부 질화물층은 상기 희생층에 의해 노출된 상기 마스크들을 덮되, 상기 희생층을 노출시키도록 형성되는 성장 기판 분리 방법.
  27. 청구항 22에 있어서, 상기 마스크 패턴을 덮는 상부 질화물층을 형성하는 것을 더 포함하되, 상기 희생층이 상기 상부 질화물층에 비해 상대적으로 고농도로 불순물이 도핑되고,
    상기 상부 질화물층이 형성된 후, 상기 희생층은 상기 전기화학식각에 의해 공동이 형성되도록 식각되고,
    상기 질화물 반도체 적층 구조는 상기 상부 질화물층 상에 형성되는 성장 기판 분리 방법.
  28. 청구항 22 내지 청구항 27의 어느 한 항에 기재된 성장 기판 분리 방법을 포함하는 발광 다이오드 제조 방법.
  29. 지지 기판;
    상기 지지 기판 상에 위치하고, 활성층을 포함하는 반도체 적층 구조;
    상기 반도체 적층 구조의 상부면에 형성된 요철 패턴; 및
    상기 요철 패턴 일부에 형성된 전극을 포함하는 발광 다이오드.
  30. 패턴을 포함하는 성장 기판을 준비하고;
    상기 성장 기판 상에 희생층 및 마스크 패턴을 형성하되, 상기 희생층은 상기 마스크 패턴 개구부에 노출되고;
    상기 희생층을 식각하여 1차 공동을 만들고;
    상기 마스크 패턴을 덮는 질화물 반도체 적층 구조를 형성하고; 및
    상기 성장 기판을 상기 질화물 반도체 적층 구조로부터 분리하는 것을 포함하는 성장 기판 분리 방법.
PCT/KR2013/006960 2012-10-15 2013-08-01 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드 WO2014061906A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/436,068 US9450141B2 (en) 2012-10-15 2013-08-01 Method for separating growth substrate, method for light-emitting diode, and light-emitting diode manufactured using methods

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120114128A KR20140047869A (ko) 2012-10-15 2012-10-15 성장 기판 분리 방법 및 발광 다이오드 제조 방법
KR10-2012-0114128 2012-10-15
KR1020120114129A KR20140047870A (ko) 2012-10-15 2012-10-15 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR10-2012-0114129 2012-10-15

Publications (1)

Publication Number Publication Date
WO2014061906A1 true WO2014061906A1 (ko) 2014-04-24

Family

ID=50454546

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/006960 WO2014061906A1 (ko) 2012-10-15 2013-08-01 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드

Country Status (4)

Country Link
US (1) US9450141B2 (ko)
CN (1) CN103730544B (ko)
TW (2) TWI559573B (ko)
WO (1) WO2014061906A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613130A (en) * 2014-09-26 2016-04-01 High Power Optoelectronics Inc LED with reflective mirror protective layer and manufacturing method of the reflective mirror protective layer
CN105390571B (zh) * 2015-11-29 2017-11-14 上海澜烨材料技术有限公司 宽禁带半导体材料的生长和分离方法
JP7158745B2 (ja) * 2017-05-05 2022-10-24 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 基板を除去する方法
CN109494287B (zh) * 2017-09-11 2021-03-26 隆达电子股份有限公司 微发光二极管结构及微发光二极管的制造方法
US11508620B2 (en) 2017-09-15 2022-11-22 The Regents Of The University Of California Method of removing a substrate with a cleaving technique
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
JP2022524159A (ja) * 2019-03-13 2022-04-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板
US20220231188A1 (en) * 2019-05-23 2022-07-21 Georgia Tech Research Corporation Method for large scale growth and fabrication of iii-nitride devices on 2d-layered h-bn without spontaneous delamination
WO2021261494A1 (ja) * 2020-06-22 2021-12-30 京セラ株式会社 半導体デバイスの製造方法、半導体デバイス、電子機器、半導体エピタキシャル基板の製造方法および半導体エピタキシャル基板
FR3123758A1 (fr) * 2021-06-07 2022-12-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede pour fabriquer un substrat comprenant une couche d’ingan relaxee et substrat ainsi obtenu pour la reprise de croissance d’une structure led
DE102021129251A1 (de) 2021-11-10 2023-05-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl vertikal emittierender halbleiterlaserdioden und vertikal emittierende halbleiterlaserdiode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080061697A (ko) * 2006-12-28 2008-07-03 서울옵토디바이스주식회사 양극 알루미늄산화층을 이용하여 패턴된 반도체층을 갖는수직형 발광 다이오드 및 그 제조방법
KR20090125677A (ko) * 2008-06-02 2009-12-07 고려대학교 산학협력단 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
US20100202039A1 (en) * 2005-08-19 2010-08-12 Qualcomm Mems Technologies, Inc. Mems devices having support structures with substantially vertical sidewalls and methods for fabricating the same
KR20110111209A (ko) * 2010-04-02 2011-10-10 경희대학교 산학협력단 레이저 리프트 오프를 이용한 플렉서블 반도체 소자의 제조 방법
JP2012174902A (ja) * 2011-02-22 2012-09-10 Stanley Electric Co Ltd 窒化物半導体発光素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197881A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
WO2006011664A1 (en) * 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
KR101671793B1 (ko) * 2010-07-01 2016-11-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법
TWI453945B (zh) 2010-10-22 2014-09-21 Advanced Optoelectronic Tech 發光二極體封裝結構之形成方法
US20120295376A1 (en) * 2011-05-16 2012-11-22 Korea Advanced Institute Of Science And Technology Method for manufacturing a led array device, and led array device manufactured thereby
US9263255B2 (en) * 2012-03-19 2016-02-16 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
DE112013004996T5 (de) * 2012-10-15 2015-07-09 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100202039A1 (en) * 2005-08-19 2010-08-12 Qualcomm Mems Technologies, Inc. Mems devices having support structures with substantially vertical sidewalls and methods for fabricating the same
KR20080061697A (ko) * 2006-12-28 2008-07-03 서울옵토디바이스주식회사 양극 알루미늄산화층을 이용하여 패턴된 반도체층을 갖는수직형 발광 다이오드 및 그 제조방법
KR20090125677A (ko) * 2008-06-02 2009-12-07 고려대학교 산학협력단 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR20110111209A (ko) * 2010-04-02 2011-10-10 경희대학교 산학협력단 레이저 리프트 오프를 이용한 플렉서블 반도체 소자의 제조 방법
JP2012174902A (ja) * 2011-02-22 2012-09-10 Stanley Electric Co Ltd 窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
CN103730544B (zh) 2017-12-19
TW201539787A (zh) 2015-10-16
TW201415668A (zh) 2014-04-16
CN103730544A (zh) 2014-04-16
US20150318436A1 (en) 2015-11-05
US9450141B2 (en) 2016-09-20
TWI559573B (zh) 2016-11-21
TWI504020B (zh) 2015-10-11

Similar Documents

Publication Publication Date Title
WO2014061906A1 (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
WO2009145483A2 (ko) 발광 소자 및 그 제조방법
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2013048179A1 (en) Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
WO2016056750A1 (en) Semiconductor device and method of manufacturing the same
WO2009148253A2 (ko) 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2013089459A1 (en) Semiconductor device and method of fabricating the same
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2011145850A2 (en) High efficiency light emitting diode and method of fabricating the same
WO2010008209A2 (ko) 수직구조 반도체 발광소자 제조용 지지기판 및 이를 이용한 수직구조 반도체 발광소자
WO2009145465A2 (ko) 발광 소자 및 그 제조방법
WO2009134029A2 (ko) 반도체 발광소자
WO2011065723A2 (ko) 수직구조 반도체 발광소자 및 그 제조방법
WO2009125953A2 (ko) 발광 소자
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2012060619A2 (ko) 반도체 소자 및 그 제조 방법
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2010038976A2 (en) Semiconductor light emitting device and method of manufacturing the same
WO2009126010A2 (ko) 발광 소자
WO2010011048A2 (ko) 반도체 발광소자 및 그 제조방법
WO2013089417A1 (en) Semiconductor device and method of fabricating the same
WO2014084500A1 (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
WO2020235857A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13847371

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14436068

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13847371

Country of ref document: EP

Kind code of ref document: A1