TW201539787A - 發光二極體 - Google Patents

發光二極體 Download PDF

Info

Publication number
TW201539787A
TW201539787A TW104120964A TW104120964A TW201539787A TW 201539787 A TW201539787 A TW 201539787A TW 104120964 A TW104120964 A TW 104120964A TW 104120964 A TW104120964 A TW 104120964A TW 201539787 A TW201539787 A TW 201539787A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
stacked structure
nitride semiconductor
semiconductor stacked
Prior art date
Application number
TW104120964A
Other languages
English (en)
Other versions
TWI559573B (zh
Inventor
Jeong-Hun Heo
Joo-Won Choi
Choong-Min Lee
Su-Jin Shin
Su-Youn Hong
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120114129A external-priority patent/KR20140047870A/ko
Priority claimed from KR1020120114128A external-priority patent/KR20140047869A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of TW201539787A publication Critical patent/TW201539787A/zh
Application granted granted Critical
Publication of TWI559573B publication Critical patent/TWI559573B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

揭露一種發光二極體，包括：支撐基板；半導體堆疊結構，置放於所述支撐基板上且包括主動層；以及週期性凸起-凹入圖案，形成於所述半導體堆疊結構的上表面上，其中所述支撐基板在其角落附近具有凹陷部。

Description

發光二極體
本發明是關於自磊晶層分離成長基板的方法、製造發光二極體的方法，及藉由所述方法而製造的發光二極體。
發光二極體為發射光的無機半導體裝置，且具有諸如環保、電壓低、使用壽命長、價格低及其類似者的特徵。雖然發光二極體已大體應用於燈或顯示諸如數字的簡單資訊的裝置，但隨著技術(特定言之，資訊顯示及半導體技術)的發展，發光二極體近來亦已用於包含顯示器、汽車前燈、投影儀及其類似者的各種領域中。
按照慣例，橫向發光二極體(橫向LED)是藉由以下方式而製造：在成長基板上依序成長包含n型半導體層、主動層及p型半導體層的多個半導體層，繼之以部分地蝕刻p型半導體層及主動層以形成n型電極且在p型半導體層上形成p型電極。
在此方法中，雖然可相對容易地製造橫向發光二極體，但此發光二極體由於主動層的部分的移除而具有減少的發光面 積。另外，由於發光二極體所產生的熱，具有低的熱導率的成長基板(諸如，藍寶石基板)的使用導致接面溫度的升高，從而引起內部量子效率的惡化。
為了解決橫向發光二極體的此等問題，已開發多種垂直發光二極體。在垂直型發光二極體中，由於藍寶石基板是藉由雷射剝離(laser lift-off,LLO)移除，因此可防止由於熱而引起的效率惡化。
然而，高強度雷射束無法用於垂直發光二極體的製造中，此是由於半導體層可能產生裂紋。此外，當由與氮化物半導體層的材料相同的材料形成的基板(例如，氮化鎵基板)用作成長基板時，由於氮化鎵基板與氮化物半導體層之間的能帶隙的小差異而難以使用雷射剝離製程。
本發明的例示性實施例提供：一種分離成長基板的方法，其在減少氮化物半導體層的損失的同時實現低成本下的成長基板的較有效且簡單的分離；及一種製造發光二極體的方法。
本發明的例示性實施例提供：一種分離成長基板的方法，其可減少用於大的成長基板的分離的時間；及一種製造發光二極體的方法。
本發明的例示性實施例提供一種使用製造發光二極體的 方法而製造的發光二極體。
本發明的其他特徵及優點將自本發明的以下詳細描述顯而易見。
根據本發明的態樣，一種分離成長基板的方法包含：製備成長基板；在所述成長基板上形成犧牲層及罩幕圖案，其中所述犧牲層經由所述罩幕圖案的開口而暴露；經由電化學蝕刻(electrochemical etching,ECE)而蝕刻所述犧牲層；形成在覆蓋所述罩幕圖案的同時由裝置隔離區域彼此隔離的多個氮化物半導體堆疊結構；將支撐基板附著至所述多個氮化物半導體堆疊結構，所述支撐基板具有連接至所述裝置隔離區域的多個通孔；以及自所述氮化物半導體堆疊結構分離所述成長基板。
由於犧牲層是在形成半導體堆疊結構之前藉由電化學蝕刻而蝕刻，因此成長基板可使用應力或蝕刻溶液而物理地或化學地自氮化物半導體堆疊結構分離。結果，成長基板(甚至大的成長基板)可在無損壞的情況下自氮化物半導體堆疊結構分離。特定言之，由於蝕刻溶液可經由支撐基板的通孔容易地穿透裝置隔離區域，因此成長基板可使用蝕刻溶液而迅速地自半導體堆疊結構分離。
此外，由於犧牲層得以使用，因此甚至在成長基板由與氮化鎵基板的材料相同的材料形成時，成長基板仍可容易地自半導體堆疊結構分離。
在一些實施例中，犧牲層可形成於成長基板上，且罩幕圖案可形成於犧牲層上。然而，應注意，本發明不限於此。舉例而言，在罩幕圖案首先形成之後，犧牲層可形成於罩幕圖案的開口內。
另外，犧牲層可藉由至少兩個階段中的電壓的施加而部分地蝕刻，其中在第一階段中施加的電壓低於在第二階段中施加的電壓。結果，相對小的微孔形成於犧牲層的表面上且相對大的微孔形成於犧牲層內部，以使得犧牲層的表面維持相對良好的結晶性。
此外，彼此隔離的多個氮化物半導體堆疊結構的形成包含使用犧牲層作為晶種來使氮化物半導體堆疊結構成長以覆蓋罩幕圖案。另外，在半導體堆疊結構的形成期間，空穴可形成於犧牲層中。空穴可在高溫下在氮化物半導體層的成長期間形成。
在一些實施例中，彼此隔離的多個氮化物半導體堆疊結構的形成可更包含藉由圖案化成長於裝置隔離區域上的氮化物半導體堆疊結構而形成裝置隔離區域。
在其他實施例中，裝置隔離區域可藉由以下方式而形成：形成用於將罩幕圖案劃分為多個區域的隔離罩幕；及使氮化物半導體堆疊結構成長而在隔離罩幕上彼此隔離。
隔離罩幕的使用准許用於裝置隔離區域的形成的圖案化製程(亦即，光微影及蝕刻)的消除，藉此實現進一步製程簡化。
另一方面，彼此隔離的多個氮化物半導體堆疊結構中的 每一者在俯視圖中可具有矩形形狀，且支撐基板的通孔可鄰近氮化物半導體堆疊結構中的每一者的四個角落而對準。
另外，支撐基板的通孔可具有待置放於裝置隔離區域內的尺寸且可在裝置隔離區域中對準。
成長基板可藉由應力的施加或藉由化學蝕刻而自半導體堆疊結構分離。特定言之，成長基板可藉由使用NaOH、BOE或HF的化學蝕刻而自半導體堆疊結構分離。
在一個實施例中，罩幕圖案可為罩幕區域具有特定形狀(例如，條紋形狀、菱形形狀或六邊形形狀)的凸起圖案。在另一實施例中，罩幕圖案可為開口具有特定形狀(例如，菱形形狀或六邊形形狀)的凹入圖案。
所述方法可更包含在附著支撐基板之前，在半導體堆疊結構上形成金屬反射層、阻障金屬層及接合金屬層。另外，接合金屬層可環繞金屬反射層及阻障金屬層。結果，在化學蝕刻期間，防止金屬反射層或阻障金屬層暴露於蝕刻溶液是可能的。
根據本發明的另一態樣，揭露一種製造發光二極體的方法。此方法包含如上所述的分離成長基板的方法。根據本發明的又一態樣，揭露一種藉由上文所述的分離成長基板的方法製造的發光二極體。
根據本發明的又一態樣，一種發光二極體包含：支撐基板；半導體堆疊結構，置放於所述支撐基板上且包含主動層；以及週期性凸起-凹入圖案，形成於所述半導體堆疊結構的上表面 上。此處，支撐基板在其角落附近具有凹陷部。
此外，支撐基板在俯視圖中可具有矩形形狀且具有在支撐基板的四個角落中的每一者處形成的凹陷部。半導體堆疊結構可具有比支撐基板的寬度窄的寬度，且可置放於凹陷部內部。
此外，發光二極體可在週期性凹入-凸起圖案中的凹入部分及凸起部分中的每一者上具有粗糙表面。
根據又一實施例，一種分離成長基板的方法包含：製備成長基板；在所述成長基板上形成罩幕圖案；使氮化物半導體的犧牲層在所述成長基板上選擇性地成長，以使得所述罩幕圖案的每一罩幕的上方區域的至少一部分暴露；經由電化學蝕刻(ECE)而蝕刻所述犧牲層的至少一部分；形成覆蓋所述罩幕圖案的氮化物半導體堆疊結構；以及自所述氮化物半導體堆疊結構分離所述成長基板。
由於犧牲層是在形成半導體堆疊結構之前藉由電化學蝕刻而蝕刻，因此成長基板可使用應力或蝕刻溶液而物理地或化學地自氮化物半導體堆疊結構分離。結果，成長基板(甚至大的成長基板)可在無損壞的情況下自氮化物半導體堆疊結構分離。
此外，由於犧牲層得以使用，因此甚至在成長基板由與氮化鎵基板的材料相同的材料形成時，成長基板仍可容易地自半導體堆疊結構分離。
此外，由於可在犧牲層選擇性地成長的同時藉由調整犧牲層的厚度而允許蝕刻溶液容易地穿透犧牲層，因此成長基板可 在化學蝕刻後即迅速地自半導體堆疊結構分離。
在一些實施例中，分離成長基板的方法可更包含：在形成所述罩幕圖案之前在所述成長基板上形成下方氮化物層；以及藉由使用所述罩幕圖案作為蝕刻罩幕來蝕刻所述下方氮化物層而形成凹處。犧牲層可填充凹處。另外，可以高於下方氮化物層的密度的雜質摻雜犧牲層。因此，在電化學蝕刻期間，犧牲層被至少部分地蝕刻，且下方氮化物層保留。
另外，犧牲層可藉由至少兩個階段中的電壓的施加而部分地蝕刻，其中在第一階段中施加的電壓低於在第二階段中施加的電壓。結果，相對小的微孔形成於犧牲層的表面上且相對大的微孔形成於犧牲層內部，以使得犧牲層的表面維持相對良好的結晶性。此外，半導體堆疊結構可成長於用作晶種的犧牲層上。此外，在半導體堆疊結構的形成期間，空穴可形成於犧牲層中。空穴可在高溫下在氮化物半導體層的成長期間形成。
分離成長基板的方法可更包含形成覆蓋罩幕圖案的上方氮化物層。此處，可以高於上方氮化物層的密度的雜質摻雜犧牲層。在上方氮化物層形成之後，犧牲層藉由電化學蝕刻來蝕刻以形成空穴。此外，氮化物半導體堆疊結構形成於上方氮化物層上。
此處，電化學蝕刻可藉由在草酸(例如，0.3莫耳/公升(M))溶液中施加50伏至65伏的電壓而進行。結果，犧牲層中的大部分經蝕刻以在凹處中形成空穴。
此處，可形成上方氮化物層以覆蓋犧牲層。在另一實施 例中，上方氮化物層可覆蓋經由犧牲層而暴露的罩幕，且可形成上方氮化物層以暴露犧牲層。
在一些實施例中，分離成長基板的方法可更包含形成覆蓋罩幕圖案的上方氮化物層。此處，可以高於上方氮化物層的密度的雜質摻雜犧牲層。在上方氮化物層形成之後，犧牲層經由電化學蝕刻來蝕刻以形成空穴。此外，氮化物半導體堆疊結構形成於上方氮化物層上。此處，罩幕圖案可直接形成於成長基板上。
成長基板可藉由應力的施加或藉由化學蝕刻而自半導體堆疊結構分離。舉例而言，成長基板可藉由使用NaOH、BOE或HF的化學蝕刻而自半導體堆疊結構分離。
在特定實施例中，分離成長基板的方法可更包含藉由在分離成長基板之前圖案化半導體堆疊結構而形成裝置隔離區域。結果，當成長基板藉由化學蝕刻而分離時，蝕刻溶液可有效地穿透裝置隔離區域，藉此實現用於成長基板的分離的時間的減少。
分離成長基板的方法可更包含在成長基板的分離之前，將支撐基板附著至形成了裝置隔離區域的半導體堆疊結構。所述方法可更包含在附著支撐基板之前，在半導體堆疊結構上形成金屬反射層、阻障金屬層及接合金屬層。
另外，接合金屬層可環繞金屬反射層及阻障金屬層。結果，可防止金屬反射層或阻障金屬層在化學蝕刻期間暴露至蝕刻溶液。
在一些實施例中，支撐基板可具有蝕刻溶液可通過的通 孔。通孔可具有待置放於裝置隔離區域內的尺寸且可在裝置隔離區域中對準。
由於蝕刻溶液通過通孔，因此可達成用於成長基板的分離的時間的進一步減少。
根據本發明的又一態樣，揭露一種製造發光二極體的方法。此方法包含如上所述的分離成長基板的方法。根據本發明的又一態樣，揭露一種藉由上文所述的分離成長基板的方法而製造的發光二極體。
根據本發明的又一態樣，一種發光二極體包含：支撐基板；半導體堆疊結構，置放於所述支撐基板上且包含主動層；凸起-凹入圖案，形成於所述半導體堆疊結構的上表面上；以及電極，形成於所述凸起-凹入圖案的部分上。
根據本發明的又一態樣，一種製造發光二極體的方法可包含：製備包含圖案的成長基板；在所述成長基板上形成犧牲層及罩幕圖案，以使得所述犧牲層經由所述罩幕圖案的開口而暴露；蝕刻所述犧牲層以形成第一空穴；形成覆蓋所述罩幕圖案的氮化物半導體堆疊結構；以及自所述氮化物半導體堆疊結構分離所述成長基板。
根據本發明的實施例，由於成長基板可藉由應力的施加或化學蝕刻而非使用雷射而分離，因此成長基板可在並無對氮化物半導體層的損壞的情況下在低成本下較有效地簡單地分離。另 外，分離成長基板的方法允許蝕刻溶液較有效地滲入，藉此實現用於大的成長基板的分離的時間的減少。
110‧‧‧成長基板
120‧‧‧犧牲層
125‧‧‧下方氮化物層
125a‧‧‧凹處
130‧‧‧罩幕圖案
130a‧‧‧凹處區域
132‧‧‧隔離罩幕
140‧‧‧犧牲層
140a‧‧‧空穴
142‧‧‧上方氮化物層
144‧‧‧犧牲層
144a‧‧‧空穴
146‧‧‧上方氮化物層
150‧‧‧微孔/空穴
150a‧‧‧空穴
152‧‧‧微孔
154‧‧‧微孔
160‧‧‧第一氮化物半導體層
160a‧‧‧凸塊區域
170‧‧‧主動層
180‧‧‧第二氮化物半導體層
190‧‧‧金屬層
192‧‧‧金屬反射層
194‧‧‧阻障金屬層
196‧‧‧接合金屬層
200‧‧‧氮化物半導體堆疊結構
200a‧‧‧裝置隔離區域
210‧‧‧支撐基板
210a‧‧‧通孔
210b‧‧‧凹陷部
220‧‧‧電極
R‧‧‧粗糙表面
圖1至圖3展示說明根據本發明的一個實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
圖4(a)為支撐基板的裝置隔離區域及通孔的示意性平面圖，且圖4(b)為最終發光二極體的支撐基板的示意性平面圖。
圖5至圖7為根據本發明的實施例的罩幕圖案的平面圖。
圖8及圖9展示說明根據本發明的另一實施例的分離成長基板的方法及製造發光二極體的方法的平面圖及截面圖。
圖10及圖11展示解釋根據本發明的又一實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
圖12展示說明根據本發明的又一實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
圖13為描繪根據電化學蝕刻中的電壓的高密度摻雜層的蝕刻速率的曲線圖。
圖14展示說明根據本發明的又一實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
圖15為說明根據本發明的又一實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
將參看隨附圖式更詳細地描述本發明的實施例。應理解，以下實施例僅藉由說明而給出以向熟習此項技術者提供對本發明的詳盡理解。因此，本發明不限於以下實施例且可按照不同方式體現。此外，相似組件將遍及說明書藉由相似參考數字來表示，且某些元件、層或特徵的寬度、長度及厚度可為清楚起見而誇示。
本發明的實施例揭露用於在使氮化物半導體層在成長基板上成長之後成長基板自氮化物半導體層的分離的技術。特定言之，本發明的實施例揭露用於藉由應力的施加或使用蝕刻溶液的化學蝕刻而非此項技術中已知的典型雷射剝離製程而分離成長基板的各種技術。
圖1至圖3展示說明根據本發明的一個實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
首先，參看圖1(a)，製備成長基板110。成長基板110可為藍寶石基板、GaN基板、碳化矽(SiC)基板或矽(Si)基板。特定言之，成長基板110可為藍寶石基板或GaN基板。
在成長基板110上形成犧牲層120。犧牲層120可藉由(例如)金屬-有機化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)或分子束磊晶法(molecular beam epitaxy,MBE)而形成於成長基板110上。犧牲層120可為經相對高的密 度的雜質摻雜的氮化鎵層，例如，經3E18/立方公分或3E18/立方公分以上的Si摻雜的經Si摻雜GaN層。下文所述的氮化物半導體層亦可藉由MOCVD或MBE與犧牲層120一起成長，且其詳細描述將被省略。
參看圖1(b)，在犧牲層120上形成罩幕圖案130。罩幕圖案130可由(例如)SiO2形成。如圖5(a)所示，罩幕圖案130在每一罩幕區域中可具有條紋形狀。或者，如圖5(b)所示，罩幕圖案130可具有在不同方向上延伸而彼此交叉的條紋形狀。或者，罩幕圖案130可為凸起圖案，其中罩幕區域具有如圖6(a)所示的六邊形形狀，或如圖7(a)所示的菱形形狀。或者，罩幕圖案130可為凹入圖案，其中開口具有如圖6(b)所示的六邊形形狀，或如圖7(b)所示的菱形形狀。罩幕圖案130可為罩幕區域具有圓形形狀的凸起圖案，或開口具有圓形形狀的凹入圖案。
參看圖1(c)，藉由經由電化學蝕刻(ECE)部分地蝕刻犧牲層120而在犧牲層120中形成微孔150。
針對電化學蝕刻，將上面具有犧牲層120的成長基板110與負電極(例如，Pt電極)一起浸漬至ECE溶液中。接著，將正電壓施加至犧牲層120，且將負電壓施加至負電極。可藉由調整ECE溶液的莫耳濃度、製程時間及所施加的電壓而調整微孔150的尺寸。
ECE溶液可為電解質溶液，例如，含有草酸、HF或NaOH的電解質溶液。
在此實施例中，可在電化學蝕刻(ECE)的第一階段中部分地蝕刻犧牲層120，其中連續地施加恆定電壓(例如，範圍為10伏至60伏的電壓)。然而，本發明不限於此。舉例而言，可藉由兩階段電化學蝕刻(ECE)而部分地蝕刻犧牲層120，其中最初施加相對低的電壓且接著施加相對高的電壓。圖1(c)展示藉由兩階段電化學蝕刻而形成的微孔152、微孔154，其中在第一階段中形成具有相對小的尺寸的微孔152，其中施加相對低的電壓，且在第二階段中形成具有相對大的尺寸的微孔154，其中施加相對高的電壓。舉例而言，電化學蝕刻是在20℃下使用0.3莫耳/公升的草酸溶液，藉由在第一階段中施加8~9伏的電壓且在第二階段中施加15~17伏的電壓至具有6E18/立方公分的Si摻雜密度的犧牲層120而進行。
經由兩階段電化學蝕刻，犧牲層120的表面可維持相對良好的結晶性，且犧牲層120的內部形成有相對大的微孔154，藉此針對後續製程提供優點。
參看圖1(d)，使包含第一氮化物半導體層160、主動層170及第二氮化物半導體層180的氮化物半導體堆疊結構200在用作為晶種的犧牲層120上成長。氮化物半導體堆疊結構200不僅覆蓋犧牲層120，而且經由橫向成長而覆蓋罩幕圖案130。
第一氮化物半導體層160可為單一層或多個層。此多個層包含未摻雜層及摻雜層。
另一方面，在半導體堆疊結構200的成長期間，微孔 152、微孔154組合且成長以形成空穴150a。空穴150a形成為連接罩幕圖案130中的鄰近的罩幕區域。在圖1(d)中，在犧牲層120與第一氮化物半導體層160之間的界面被說明為保留的。然而，空穴150a可在犧牲層120與第一氮化物半導體層160之間形成界面。
參看圖2(a)，使包含第一氮化物半導體層160、主動層170及第二氮化物半導體層180的氮化物半導體堆疊結構200在犧牲層120上成長。如上所述，在半導體堆疊結構200的成長期間，藉由犧牲層120中的微孔152、微孔154而在犧牲層120內形成空穴150a。此處，圖2(a)以不同比例展示與圖1(d)所示的製程相同的製程。
第一氮化物半導體層160可形成為經第一導電類型雜質摻雜的氮化物半導體層，例如，經n型雜質摻雜的Ⅲ-N型的化合物半導體層，諸如基於(Al,In,Ga)N的氮化物半導體層，且可包含氮化鎵層。另外，第一氮化物半導體層160可包含並未故意以雜質摻雜的未摻雜層。
主動層170可為Ⅲ-N型的化合物半導體層，例如，(Al,Ga,In)N半導體層，且可具有單量子阱結構或多量子阱結構，其中阱層(未圖示)及阻障層(未圖示)彼此交替地堆疊。
第二氮化物半導體層180可形成為以第二導電類型雜質(例如，P型雜質)摻雜的Ⅲ-N型的化合物半導體層，諸如基於(Al,Ga,In)N的Ⅲ族氮化物半導體層，且可包含(例如)GaN層。
參看圖2(b)，使氮化物半導體堆疊結構200經受圖案化以形成裝置隔離區域200a。裝置隔離區域200a可藉由光微影及蝕刻而形成。氮化物半導體堆疊結構200可藉由裝置隔離區域200a而劃分為個別裝置區域，亦即，多個半導體堆疊結構200。
如圖所示，裝置隔離區域200a使犧牲層120及罩幕圖案130暴露。
參看圖2(c)，將支撐基板210附著至氮化物半導體堆疊結構200。支撐基板210可經由金屬層190而接合至氮化物半導體堆疊結構200。金屬層190可包含(例如)金屬反射層192、阻障金屬層194及接合金屬層196。阻障金屬層194覆蓋金屬反射層192，且接合金屬層196環繞金屬反射層192及阻障金屬層194以保護此等層免受蝕刻溶液影響。金屬反射層192電連接至第二氮化物半導體層180。
在此實施例中，雖然金屬層190被說明為在裝置隔離區域200a的形成之後形成，但本發明不限於此。換言之，金屬反射層192及阻障金屬層194可在裝置隔離區域200a的形成之前形成。另外，接合金屬層196亦可在裝置隔離區域200a的形成之前形成。
如圖所示，支撐基板210可包含通孔210a。此等通孔210a可經對準以置放於裝置隔離區域200a內部，如圖4(a)所示。舉例而言，如圖4(a)所示，通孔210a可在單一裝置區域內分別置放於氮化物半導體堆疊結構200的四個角落附近。通孔210a幫助蝕刻 溶液在化學蝕刻期間穿透裝置隔離區域200a，藉此減少用於成長基板110自氮化物半導體堆疊結構200的分離的時間。
再次參看圖2(c)，支撐基板210可為藍寶石基板、GaN基板、玻璃基板、碳化矽基板或矽基板、由金屬材料構成的導電基板、諸如PCB及其類似者的電路基板，或陶瓷基板。
另外，在支撐基板210側形成接合金屬層(未圖示)以對應於接合金屬層196，以使得支撐基板210側的接合金屬層藉由共晶接合而接合至氮化物半導體堆疊結構200側的接合金屬層196，藉此將支撐基板210附著至氮化物半導體堆疊結構200。
參看圖2(d)，在將支撐基板210附著至半導體堆疊結構200之後，藉由使用諸如NaOH、BOE或HF的蝕刻溶液的化學蝕刻而自半導體堆疊結構200分離成長基板110。蝕刻溶液蝕刻罩幕圖案130或蝕刻在罩幕圖案130與氮化物半導體堆疊結構200之間的界面處的GaN，藉此自氮化物半導體堆疊結構200分離成長基板110。經分離的成長基板110可在表面平坦化之後再用作成長基板。
隨著罩幕圖案130得以移除，在氮化物半導體堆疊結構200的表面上，特定言之，在第一氮化物半導體層160的表面上，形成了包含凹處區域130a及凸塊區域160a的凸起-凹入結構。
雖然在此實施例中進行化學蝕刻而用於成長基板110的分離，但可藉由應力的施加而自氮化物半導體堆疊結構200分離成長基板110。舉例而言，在形成多個空穴150a之後，可將應力 施加至罩幕圖案130以自氮化物半導體堆疊結構200分離成長基板110。
圖3(a)展示處於顛倒狀態的圖2(d)的經分離的成長基板110。參看圖3(a)，在自氮化物半導體堆疊結構200分離成長基板110之後，可用氯酸或其類似者清洗氮化物半導體堆疊結構200的表面以移除Ga液滴。另外，可藉由乾式蝕刻而部分地移除氮化物半導體堆疊結構200，以便移除保留於其表面上的高電阻氮化物半導體層。
參看圖3(b)，可進行光-電化學蝕刻(photo-electrochemical etching,PEC)以在氮化物半導體堆疊結構200的表面上形成粗糙表面(R)。粗糙表面(R)可形成於凹處區域130a的底部上及凸塊區域160a的表面上。與凹處區域130a及凸塊區域160a一起，粗糙表面(R)改良自主動層170的光提取效率。
接著，參看圖3(c)，在氮化物半導體堆疊結構200上形成電極220。電極220可包含能夠連接電線的電極墊，及自電極墊延伸的延伸部。電極220電連接至第一氮化物半導體層160。當支撐基板210為導電類型基板時，支撐基板210可電連接至第二氮化物半導體層180以充當電極，或獨立電極墊可另外形成於支撐基板210之下。當支撐基板210由絕緣體形成時，電極墊可形成為自金屬層190延伸。
在形成電極220之前或之後，可進一步形成絕緣層(未圖示)以覆蓋氮化物半導體堆疊結構200。
參看圖3(d)，將支撐基板210劃分為用於個別裝置的多個區域，藉此完成發光二極體。支撐基板210可藉由沿著裝置隔離區域刻劃而劃分為多個區域。
如圖4(b)所示，可將通孔210a中的每一者劃分在支撐基板210的四個角落處，藉此形成凹陷部210b。在發光二極體中，半導體堆疊結構200具有比支撐基板210窄的寬度，且特定言之，置放於凹陷部210b內部。
根據此實施例，成長基板110可在並無對氮化物半導體堆疊結構200的損壞的情況下自氮化物半導體堆疊結構200分離。另外，由於成長基板110是使用在成長基板110與半導體堆疊結構200之間形成的空穴150而分離，因此成長基板110可藉由應力的施加或化學蝕刻而容易地分離。
另外，由於通孔210a與裝置隔離區域一起形成，因此蝕刻溶液的較迅速滲入可得以達成，藉此進一步減少製程時間。此外，經分離的成長基板110可再用作成長基板。
圖8及圖9為說明根據本發明的另一實施例的分離成長基板的方法及製造發光二極體的方法的平面圖及截面圖。此處，圖8及圖9(a)為展示形成罩幕圖案130及隔離罩幕132的操作的平面圖及截面圖。
參看圖8及圖9(a)，在基板110上形成犧牲層120，如圖1(a)所述。另外，如圖1(b)所述，在犧牲層120上形成罩幕圖案130。然而，在此實施例中，罩幕圖案130是在劃分為用於個別裝 置的多個區域的狀態下形成。舉例而言，罩幕圖案130可經由隔離罩幕132而劃分為多個區域。隔離罩幕132可由與用於罩幕圖案130的材料相同的材料(例如，SiO2)且藉由與用於罩幕圖案130的製程相同的製程形成。然而，本發明不限於此。亦即，隔離罩幕132可由能夠阻隔氮化物半導體層的成長的不同類型的材料形成。
隔離罩幕132對應於裝置隔離區域200a而形成，且每一罩幕圖案130對應於裝置區域而形成。
本文中，罩幕圖案130可具有條紋形狀、凸起圖案或凹入圖案，如圖1(b)及圖5至圖7所述。
參看圖9(b)，如圖1(c)及圖1(d)所述，藉由電化學蝕刻(ECE)部分地蝕刻經由罩幕圖案130的開口而暴露的犧牲層120，且使半導體堆疊結構200在充當晶種的犧牲層120上成長。在此實施例中，由於氮化物半導體堆疊結構200的成長藉由隔離罩幕132阻隔，因此裝置隔離區域200a藉由使氮化物半導體堆疊結構200成長的製程而形成於隔離罩幕132上，以使得氮化物半導體堆疊結構200劃分為多個裝置區域。換言之，裝置隔離區域200a藉由使半導體堆疊結構200成長的製程而自對準，且形成裝置隔離區域的獨立圖案化製程被省略。
參看圖9(c)，如圖2(c)所述，將支撐基板210附著至半導體堆疊結構200。將支撐基板210附著至半導體堆疊結構200的製程與前述實施例中相同，且因此，其詳細描述將被省略。
參看圖9(d)，如圖2(d)所述，藉由使用諸如NaOH、BOE或HF的蝕刻溶液的化學蝕刻自半導體堆疊結構200分離成長基板110。蝕刻溶液蝕刻隔離罩幕132及罩幕圖案130或蝕刻在罩幕圖案130與氮化物半導體堆疊結構200之間的界面處的GaN，藉此自氮化物半導體堆疊結構200分離成長基板110。經分離的成長基板110可在表面平坦化之後再用作成長基板。
隨著罩幕圖案130得以移除，在氮化物半導體堆疊結構200的表面上，特定言之，在第一氮化物半導體層160的表面上，形成了包含凹處區域130a及凸塊區域160a的凸起-凹入結構。
接著，可經由如圖3所述的製程如圖3(d)所示而製造發光二極體。
雖然在此實施例中進行化學蝕刻而用於成長基板110的分離，但可藉由應力的施加而自氮化物半導體堆疊結構200分離成長基板110。舉例而言，在形成空穴150a之後，可將應力施加至罩幕圖案130以自氮化物半導體堆疊結構200分離成長基板110。
雖然金屬層190在以上實施例中在氮化物半導體堆疊結構200的成長之後藉由光微影及蝕刻而形成，但裝置隔離區域200a在此實施例中可在半導體堆疊結構200的成長期間自動地形成，藉此實現光微影及蝕刻的消除。
圖10及圖11展示說明根據本發明的又一實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
首先，參看圖10(a)，製備成長基板110。成長基板110與參看圖1(a)所述的成長基板相同，且其詳細描述將被省略。
在成長基板110上形成下方氮化物層125。下方氮化物層125可藉由(例如)金屬-有機化學氣相沉積(MOCVD)或分子束磊晶法(MBE)而形成於成長基板110上。下方氮化物層125可為經相對低的密度的雜質摻雜的氮化鎵層，例如，摻雜以3E18/立方公分或3E18/立方公分以下的Si、較佳1E18/立方公分或1E18/立方公分以下的Si的經Si摻雜GaN層。下文所述的氮化物半導體層亦可藉由MOCVD或MBE與下方氮化物層125一起成長，且其詳細描述將被省略。
參看圖10(b)，在下方氮化物層125上形成罩幕圖案130。如圖1(b)所述，罩幕圖案130可形成為凹入圖案或形成為凸起圖案，如圖1(b)所述。具體言之，在罩幕圖案130中，每一罩幕可具有條紋形狀、菱形形狀、六邊形形狀或圓形形狀。或者，罩幕圖案130的罩幕可為連續的，且由罩幕環繞的開口可具有菱形形狀、六邊形形狀或圓形形狀。
參看圖10(c)，經由用作蝕刻罩幕的罩幕圖案130而使下方氮化物層125經受蝕刻。下方氮化物層125可經受乾式蝕刻，例如，反應性離子蝕刻。藉由蝕刻下方氮化物層125而形成凹處125a。
參看圖10(d)，在凹處125a內形成氮化物半導體的犧牲層140。犧牲層140可經高於下方氮化物層125的密度的雜質摻 雜，例如，Si。舉例而言，犧牲層140可具有3E18/立方公分或3E18/立方公分以上的Si摻雜密度。
參看圖10(e)，藉由經由電化學蝕刻(ECE)部分地蝕刻犧牲層140而在犧牲層140中形成微孔150。
針對電化學蝕刻，將上面具有犧牲層140的成長基板110與負電極(例如，Pt電極)一起浸漬於ECE溶液中。接著，將正電壓施加至犧牲層140，且將負電壓施加至負電極。微孔150的尺寸可藉由調整ECE溶液的莫耳濃度、製程時間及所施加將電壓而調整。
ECE溶液可為電解質溶液，例如，含有草酸、HF或NaOH的電解質溶液。
在此實施例中，可在電化學蝕刻(ECE)的第一階段中部分地蝕刻犧牲層140，其中連續地施加恆定電壓(例如，範圍為10伏至60伏的電壓)。然而，本發明不限於此。舉例而言，可藉由兩階段電化學蝕刻(ECE)而部分地蝕刻犧牲層120，其中最初施加相對低的電壓且接著施加相對高的電壓。圖10(e)展示藉由兩階段電化學蝕刻而形成的微孔152、微孔154，其中在第一階段中形成具有相對小的尺寸的微孔152，其中施加相對低的電壓，且在第二階段中形成具有相對大的尺寸的微孔154，其中施加相對高的電壓。舉例而言，電化學蝕刻是在20℃下使用0.3莫耳/公升的草酸溶液，藉由在第一階段中施加8~9伏的電壓且在第二階段中施加15~17伏的電壓至具有6E18/立方公分的Si摻雜密度的犧牲層 140進行。
經由兩階段電化學蝕刻，犧牲層140的表面可維持相對良好的結晶性，且犧牲層140的內部形成有相對大的微孔154，藉此針對後續製程提供優點。
在電化學蝕刻期間，下方氮化物層125由於相對低的密度的雜質而未被實質上蝕刻。
參看圖10(f)，使第一氮化物半導體層160在用作晶種的犧牲層140上成長。第一氮化物半導體層160不僅覆蓋犧牲層140，而且覆蓋罩幕圖案130。
第一氮化物半導體層160可為單一層或多個層。此多個層包含未摻雜層及摻雜層。
另一方面，在第一氮化物半導體層160的成長期間，微孔152、微孔154組合且成長以在下方氮化物層125的凹處125a中形成空穴140a。成長基板110可經由應力的施加或使用蝕刻溶液的化學蝕刻使用空穴140a而自氮化物半導體堆疊結構分離。舉例而言，在使用於發光二極體的製造的氮化物半導體層在第一氮化物半導體層160上連續地成長之後，將支撐基板附著至半導體層，且藉由將應力施加至下方氮化物層125及罩幕圖案130而分離成長基板。將參看圖11描述經由化學蝕刻而分離成長基板110的方法。在圖11中，雖然在罩幕圖案130之間的距離與圖10的距離相同，但為更好地理解本發明，罩幕圖案130被展示較密集地配置。
參看圖11(a)，使包含第一氮化物半導體層160、主動層170及第二氮化物半導體層180的氮化物半導體堆疊結構200在犧牲層140上成長。如上所述，在半導體堆疊結構200的成長期間，藉由犧牲層120中的微孔152、微孔154在下方氮化物層125的凹處125a內形成空穴150a。
第一氮化物半導體層160、主動層170及第二氮化物半導體層180與參看圖2(a)所述的第一氮化物半導體層160、主動層170及第二氮化物半導體層180相同，且其重複描述將被省略。
參看圖11(b)，如圖2(b)所述，藉由圖案化氮化物半導體堆疊結構200而形成裝置隔離區域200a。
參看圖11(c)，將支撐基板210附著至氮化物半導體堆疊結構200，如圖2(c)所述。
雖然在此實施例中，金屬層190被描述為在裝置隔離區域200a的形成之後形成，但本發明不限於此。亦即，可在裝置隔離區域200a形成之前形成金屬反射層192及阻障金屬層194。另外，亦可在裝置隔離區域200a形成之前形成接合金屬層196。
此外，如圖所示，支撐基板210可形成有通孔210a。通孔210a與圖4(a)所述的通孔相同，且其詳細描述將被省略。通孔210a幫助蝕刻溶液在化學蝕刻期間穿透裝置隔離區域200a，藉此減少自氮化物半導體堆疊結構200分離成長基板110所需的時間。
參看圖11(d)，在將支撐基板210附著至半導體堆疊結構200之後，藉由使用諸如NaOH、BOE或HF的蝕刻溶液的化學蝕 刻自半導體堆疊結構200分離成長基板110，如圖2(d)所述。蝕刻溶液蝕刻罩幕圖案130或蝕刻在罩幕圖案130與氮化物半導體堆疊結構200之間的界面處的GaN，藉此自氮化物半導體堆疊結構200分離成長基板110。經分離的成長基板110可在表面平坦化之後再用作成長基板。
隨著罩幕圖案130得以移除，在氮化物半導體堆疊結構200的表面上，特定言之，在第一氮化物半導體層160的表面上，形成了凹處區域130a及凸塊區域160a。
雖然在此實施例中進行化學蝕刻而用於成長基板110的分離，但可藉由應力的施加而自氮化物半導體堆疊結構200分離成長基板110。舉例而言，在形成多個空穴150a之後，可將應力施加至罩幕圖案130以自氮化物半導體堆疊結構200分離成長基板110。
接著，經由如參看圖3(a)至圖3(d)所述的製程而製造發光二極體，且其重複描述將被省略。另外，如圖4(b)所示，將通孔210a中的每一者劃分在支撐基板210的四個角落處，藉此形成凹陷部210b。
根據本實施例，成長基板110可在並無對氮化物半導體堆疊結構200的損壞的情況下自氮化物半導體堆疊結構200分離。另外，由於成長基板110是經由在成長基板110與半導體堆疊結構200之間形成的空穴140a而分離，因此成長基板110可藉由應力的施加或化學蝕刻而容易地分離。此外，根據此實施例， 可藉由調整下方氮化物層125的厚度而判定空穴140a的尺寸，藉此可形成相對大的空穴140a。結果，可藉由在化學蝕刻期間促進蝕刻溶液的滲入而減少製程時間。此外，由於通孔210a與裝置隔離區域一起形成，因此可得以達成蝕刻溶液的較迅速滲入，藉此進一步減少製程時間。此外，經分離的成長基板110可再用作成長基板。
圖12展示說明根據本發明的又一實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
圖12(a)至圖12(d)展示與圖10(a)至圖10(d)所示的製程相同的製程，且其重複描述將被省略。
參看圖12(e)，在犧牲層140上形成上方氮化物層142。上方氮化物層142可經低於犧牲層140的密度的雜質(例如，Si)摻雜，或可在無雜質摻雜的情況下形成。舉例而言，上方氮化物層142可在無雜質摻雜的情況下形成，或可為氮化鎵層，例如，摻雜以3E18/立方公分或3E18/立方公分以下的Si、較佳1E18/立方公分或1E18/立方公分以下的Si的經Si摻雜GaN層。
參看圖12(f)，藉由經由電化學蝕刻(ECE)蝕刻犧牲層140而形成空穴140a。
如圖10(e)所述，針對電化學蝕刻，將上面具有犧牲層140的成長基板110與負電極(例如，Pt電極)一起浸漬於ECE溶液中，且將正電壓施加至犧牲層140且將負電壓施加至負電極。
在此實施例中，在相對高的電壓下進行電化學蝕刻。圖 13為描繪根據電化學蝕刻中的電壓的高密度摻雜層的蝕刻速率的曲線圖。此處，草酸溶液具有0.3莫耳/公升的莫耳濃度，且樣本是藉由以下方式而製備：在成長基板上形成具有6E18/立方公分的Si摻雜密度的高密度GaN層，繼之以在其上形成未摻雜GaN層。在以5伏為單位改變電壓的同時進行的高密度GaN層的電化學蝕刻之後，量測經蝕刻的高密度GaN層的厚度以根據電壓獲得蝕刻速率。如自圖13可見，當電壓在30伏至40伏的範圍內時，蝕刻速率無顯著變化。然而，隨著電壓超過40伏，蝕刻速率迅速增加且在55伏的電壓下達到最大值。當電化學蝕刻在範圍為約50伏至約65伏的電壓下進行時，在高的蝕刻速率下得以蝕刻犧牲層140。因此，當電化學蝕刻在相對高的電壓下進行時，在蝕刻製程中代替微孔而形成空穴140a。
接著，參看圖12(g)，可使第一氮化物半導體層160在上方氮化物層142上成長。接著，經由如圖2及圖3所述的製程自氮化物半導體堆疊結構200分離成長基板110，藉此形成發光二極體，如圖3(d)所示。在此實施例中，在分離成長基板110之後，可藉由乾式蝕刻或其類似者而移除上方氮化物層142。
根據此實施例，由於第一氮化物半導體層160藉由電化學蝕刻成長於上方氮化物層142上，因此與前述實施例相比，可改良氮化物半導體堆疊結構200的結晶性。
圖14展示說明根據本發明的又一實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
根據此實施例的製造發光二極體的方法實質上類似於參看圖12所述的方法。然而，在圖12所示的實施例中犧牲層140由上方氮化物層142完全覆蓋，而犧牲層144在根據本實施例的方法中暴露而非由上方氮化物層146覆蓋。
首先，圖14(a)至圖14(c)的製程與圖10(a)至圖10(c)所示的製程相同，且其詳細描述將被省略。
參看圖14(d)，形成犧牲層144以部分地覆蓋罩幕圖案130中的每一罩幕。犧牲層144填充形成於下方氮化物層125中的凹處125a，且成長於罩幕圖案130之上以部分地覆蓋罩幕圖案130。在罩幕圖案130中，每一罩幕的中央區域暴露而非由犧牲層144覆蓋。
形成上方氮化物層146以在填充犧牲層144中的凹陷部的同時覆蓋罩幕圖案130。犧牲層144的上表面暴露至外部而非由上方氮化物層146覆蓋。
參看圖14(e)，藉由犧牲層144的電化學蝕刻而形成空穴144a。電化學蝕刻可如參看圖12(f)所述在高電壓下進行。
參看圖14(f)，在用作晶種的上方氮化物層146上形成第一氮化物半導體層160。接著，經由如圖2及圖3所述的製程自氮化物半導體堆疊結構200分離成長基板110，藉此形成發光二極體，如圖3(d)所示。在此實施例中，在分離成長基板110之後，可藉由乾式蝕刻或其類似者而移除上方氮化物層146。
根據此實施例，由於藉由電化學蝕刻將第一氮化物半導 體層160成長於用作晶種層的未損壞的上方氮化物層146上，因此可改良氮化物半導體堆疊結構200的結晶性。
圖15為說明根據本發明的又一實施例的分離成長基板的方法及製造發光二極體的方法的截面圖。
在以上實施例中，在使成長基板110在下方氮化物層125上成長之後，在下方氮化物層125上形成罩幕圖案130。然而，在此實施例中，省略下方氮化物層125，且直接在成長基板110上形成罩幕圖案。
參看圖15(a)，在成長基板110上形成罩幕圖案130。罩幕圖案130與參看圖10(b)所述的罩幕圖案相同，且其詳細描述將在本文中被省略。成長基板110經由罩幕圖案130而部分地暴露。另外，基板110可將罩幕圖案130用作為蝕刻罩幕而經受蝕刻。
參看圖15(b)，在成長基板110上形成犧牲層140。犧牲層140填充由罩幕圖案130界定的凹處。另外，犧牲層140可部分地覆蓋罩幕圖案130。
參看圖15(c)，形成上方氮化物層142以覆蓋犧牲層140及罩幕圖案130。上方氮化物層142與圖12(e)所述的上方氮化物層142相同，且其詳細描述將在本文中被省略。
參看圖15(d)，藉由犧牲層140的電化學蝕刻而形成空穴140a。電化學蝕刻與圖12(f)所述的電化學蝕刻相同，且其詳細描述將在本文中被省略。
參看圖15(e)，在上方氮化物層142上形成第一氮化物半 導體層160。接著，經由圖2及圖3所述的製程而製造類似於如圖3(d)所示的發光二極體的發光二極體。另外，在分離成長基板110之後，可藉由乾式蝕刻或其類似者而移除上方氮化物層142。
在此實施例中，由於可省略下方氮化物層125，因此進一步製程簡化是可能的。
在此實施例中，雖然上方氮化物層142被說明為完全覆蓋犧牲層140，但犧牲層144可形成為部分地覆蓋罩幕圖案130中的罩幕中的每一者，且上方氮化物層146可形成為覆蓋罩幕圖案130的暴露部分同時允許犧牲層144經由上方氮化物層146而暴露，如參看圖14(d)所述。
此外，在此實施例中，可省略上方氮化物層142，且如圖10(e)所述，可藉由電化學蝕刻而在犧牲層140中形成微孔152、微孔154。接著，在用作晶種的犧牲層140上形成第一氮化物半導體層160，且可在半導體堆疊結構200的形成期間形成空穴140a。
雖然本文中已描述了一些實施例，但熟習此項技術者將理解，本發明不限於以上實施例及其特徵，且在不脫離本發明的精神及範疇的情況下，可進行各種修改、變化及更改。
110‧‧‧成長基板
120‧‧‧犧牲層
130‧‧‧罩幕圖案
130a‧‧‧凹處區域
150a‧‧‧空穴
160‧‧‧第一氮化物半導體層
160a‧‧‧凸塊區域
170‧‧‧主動層
180‧‧‧第二氮化物半導體層
190‧‧‧金屬層
192‧‧‧金屬反射層
194‧‧‧阻障金屬層
196‧‧‧接合金屬層
200‧‧‧氮化物半導體堆疊結構
200a‧‧‧裝置隔離區域
210‧‧‧支撐基板
210a‧‧‧通孔

Claims (5)

  1. 一種發光二極體，包括：支撐基板；半導體堆疊結構，置放於所述支撐基板上且包括主動層；以及週期性凸起-凹入圖案，形成於所述半導體堆疊結構的上表面上，其中所述支撐基板在其角落附近具有凹陷部。
  2. 如申請專利範圍第1項所述的發光二極體，其中所述支撐基板在俯視圖中具有矩形形狀且具有在所述支撐基板的四個角落中的每一者處形成的凹陷部。
  3. 如申請專利範圍第2項所述的發光二極體，其中所述半導體堆疊結構置放於所述凹陷部內部。
  4. 如申請專利範圍第1項所述的發光二極體，其中粗糙表面形成於所述週期性凸起-凹入圖案中的凹入部分及凸起部分中的每一者上。
  5. 一種發光二極體，包括：支撐基板；半導體堆疊結構，置放於所述支撐基板上且包括主動層；凸起-凹入圖案，形成於所述半導體堆疊結構的上表面上；以及電極，形成於所述凸起-凹入圖案的部分上。
TW104120964A 2012-10-15 2013-08-13 發光二極體 TWI559573B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120114129A KR20140047870A (ko) 2012-10-15 2012-10-15 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR1020120114128A KR20140047869A (ko) 2012-10-15 2012-10-15 성장 기판 분리 방법 및 발광 다이오드 제조 방법

Publications (2)

Publication Number Publication Date
TW201539787A true TW201539787A (zh) 2015-10-16
TWI559573B TWI559573B (zh) 2016-11-21

Family

ID=50454546

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102128922A TWI504020B (zh) 2012-10-15 2013-08-13 從磊晶層分離成長基板的方法、使用該方法製造發光二極體的方法以及藉由該方法製造的發光二極體
TW104120964A TWI559573B (zh) 2012-10-15 2013-08-13 發光二極體

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102128922A TWI504020B (zh) 2012-10-15 2013-08-13 從磊晶層分離成長基板的方法、使用該方法製造發光二極體的方法以及藉由該方法製造的發光二極體

Country Status (4)

Country Link
US (1) US9450141B2 (zh)
CN (1) CN103730544B (zh)
TW (2) TWI504020B (zh)
WO (1) WO2014061906A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613130A (en) * 2014-09-26 2016-04-01 High Power Optoelectronics Inc LED with reflective mirror protective layer and manufacturing method of the reflective mirror protective layer
CN105390571B (zh) * 2015-11-29 2017-11-14 上海澜烨材料技术有限公司 宽禁带半导体材料的生长和分离方法
JP7158745B2 (ja) * 2017-05-05 2022-10-24 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 基板を除去する方法
CN109494287B (zh) * 2017-09-11 2021-03-26 隆达电子股份有限公司 微发光二极管结构及微发光二极管的制造方法
WO2019055936A1 (en) * 2017-09-15 2019-03-21 The Regents Of The University Of California METHOD OF REMOVING A SUBSTRATE USING A CLEAVAGE TECHNIQUE
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
JP2022524159A (ja) * 2019-03-13 2022-04-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板
EP3973575A4 (en) * 2019-05-23 2023-06-28 Georgia Tech Research Corporation Method for large scale growth and fabrication of iii-nitride devices on 2d-layered h-bn without spontaneous delamination
WO2021261494A1 (ja) * 2020-06-22 2021-12-30 京セラ株式会社 半導体デバイスの製造方法、半導体デバイス、電子機器、半導体エピタキシャル基板の製造方法および半導体エピタキシャル基板
FR3123758A1 (fr) * 2021-06-07 2022-12-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede pour fabriquer un substrat comprenant une couche d’ingan relaxee et substrat ainsi obtenu pour la reprise de croissance d’une structure led
DE102021129251A1 (de) 2021-11-10 2023-05-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl vertikal emittierender halbleiterlaserdioden und vertikal emittierende halbleiterlaserdiode

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197881A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
US7927971B2 (en) * 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
EP2495212A3 (en) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
KR101272706B1 (ko) * 2006-12-28 2013-06-10 서울옵토디바이스주식회사 양극 알루미늄산화층을 이용하여 패턴된 반도체층을 갖는수직형 발광 다이오드 및 그 제조방법
KR101231118B1 (ko) * 2008-06-02 2013-02-07 엘지이노텍 주식회사 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
KR101120139B1 (ko) * 2010-04-02 2012-03-22 경희대학교 산학협력단 레이저 리프트 오프를 이용한 플렉서블 반도체 소자의 제조 방법
KR101671793B1 (ko) 2010-07-01 2016-11-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법
TWI453945B (zh) 2010-10-22 2014-09-21 Advanced Optoelectronic Tech 發光二極體封裝結構之形成方法
JP2012174902A (ja) * 2011-02-22 2012-09-10 Stanley Electric Co Ltd 窒化物半導体発光素子の製造方法
US20120295376A1 (en) * 2011-05-16 2012-11-22 Korea Advanced Institute Of Science And Technology Method for manufacturing a led array device, and led array device manufactured thereby
CN104221170B (zh) * 2012-03-19 2017-02-22 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件
WO2014061940A1 (en) * 2012-10-15 2014-04-24 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
CN103730544B (zh) 2017-12-19
WO2014061906A1 (ko) 2014-04-24
TW201415668A (zh) 2014-04-16
US9450141B2 (en) 2016-09-20
CN103730544A (zh) 2014-04-16
TWI504020B (zh) 2015-10-11
US20150318436A1 (en) 2015-11-05
TWI559573B (zh) 2016-11-21

Similar Documents

Publication Publication Date Title
TWI559573B (zh) 發光二極體
US9711354B2 (en) Method of fabricating light emitting device through forming a template for growing semiconductor and separating growth substrate
US9514926B2 (en) Substrate recycling method
US9373496B2 (en) Substrate recycling method and recycled substrate
US8659051B2 (en) Semiconductor light emitting device and method for manufacturing thereof
KR101969308B1 (ko) 반도체 발광소자 및 그 제조 방법
KR102206284B1 (ko) 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
US9048348B2 (en) Method of separating substrate and method of fabricating semiconductor device using the same
KR20140068474A (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
KR20150012538A (ko) 발광 소자 제조 방법
KR20150074516A (ko) 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
US8674393B2 (en) Substrate structure and fabrication thereof, and light emitting diode devices fabricated from the same
KR20140047870A (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR101984934B1 (ko) 기판 재생 방법 및 재생 기판
KR101652791B1 (ko) 반도체 소자 제조 방법
KR20140047869A (ko) 성장 기판 분리 방법 및 발광 다이오드 제조 방법
KR20140085198A (ko) 마스크 패턴을 이용한 기판 분리 방법 및 반도체 소자 제조 방법
KR20140074040A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20140008012A (ko) 질화물 반도체층과 성장 기판 분리 방법
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
KR20140058080A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20150016759A (ko) 발광 소자 제조용 템플릿 재생 방법
KR20110113311A (ko) 기판 분리 기술을 이용한 발광 다이오드 제조방법
KR20150014232A (ko) 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법
KR20140076718A (ko) 기판 재생 방법 및 재생 기판

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees