KR20140008012A - 질화물 반도체층과 성장 기판 분리 방법 - Google Patents

질화물 반도체층과 성장 기판 분리 방법 Download PDF

Info

Publication number
KR20140008012A
KR20140008012A KR1020120074881A KR20120074881A KR20140008012A KR 20140008012 A KR20140008012 A KR 20140008012A KR 1020120074881 A KR1020120074881 A KR 1020120074881A KR 20120074881 A KR20120074881 A KR 20120074881A KR 20140008012 A KR20140008012 A KR 20140008012A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
semiconductor layer
substrate
growing
Prior art date
Application number
KR1020120074881A
Other languages
English (en)
Inventor
허정훈
최주원
이충민
신수진
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120074881A priority Critical patent/KR20140008012A/ko
Publication of KR20140008012A publication Critical patent/KR20140008012A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은 질화물 반도체층과 성장 기판 분리 방법에 관한 것이다. 본 발명에 의하면, 기판을 준비하는 단계; 상기 기판 상에 희생층을 성장시키는 단계; 상기 희생층 상에 질화물 반도체층을 성장시키되, 상기 질화물 반도체층이 성장되는 동안 상기 희생층에 복수의 홈이 형성되는 단계; 및 상기 기판과 질화물 반도체층을 분리하는 단계를 포함하는 질화물 반도체층과 성장 기판 분리 방법이 제공된다.

Description

질화물 반도체층과 성장 기판 분리 방법{METHOD FOR SEPARATING NITRIDE-BASED SEMICONDUCTOR LAYER FROM GROWTH SUBSTRATE}
본 발명은 질화물 반도체층과 성장 기판 분리 방법에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드(Light Emitting Diode; LED)는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.
이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
최근 레이저에 의한 기판과 질화물 반도체층을 분리하는 기술이 제안되어 있다.
그러나, 상기 레이저에 의해 사파이어 기판을 분리 시, 상기 수직형 발광 다이오드, 즉, 복수의 반도체층에 주입되는 레이저의 강한 에너지에 의해 표면 크랙(crack)이 발생하며, 레이저의 강한 열 에너지 및 열 전달에 의해 활성층의 손상 및 열 손상(thermal damage)을 입을 수 있다.
따라서, 열에 질화물 반도체층의 손상을 감소하고 보다 효과적이고 간단하며 저비용으로 성장 기판과 질화물 반도체층을 분리하는 기술이 요구된다.
본 발명의 목적은 보다 효과적이고, 간단하면서 저비용으로 분리 가능하며 분리 시 질화물 반도체층의 손상을 최소화하는 질화물 반도체층과 성장 기판을 분리하는 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 성장 기판 상에 질화물 반도체층을 성장시키고, 질화물 반도체층과 성장 기판을 분리하는 공정을 성장 챔버 내에서 인슈트(in-situ)로 진행하여 공정 시간을 단축할 수 있는 질화물 반도체층과 성장 기판을 분리하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 기판을 준비하는 단계; 상기 기판 상에 희생층을 성장시키는 단계; 상기 희생층 상에 질화물 반도체층을 성장시키되, 상기 질화물 반도체층이 성장되는 동안 상기 희생층에 복수의 홈이 형성되는 단계; 및 상기 기판과 질화물 반도체층을 분리하는 단계를 포함하는 질화물 반도체층과 성장 기판 분리 방법이 제공된다.
상기 희생층은 In을 포함하여 성장된 층일 수 있다.
상기 희생층을 성장시키는 단계는 상기 질화물 반도체층이 성장되는 성장 온도보다 낮은 성장 온도로 질소 분위기에서 성장하는 것일 수 있다.
상기 질화물 반도체층을 성장시키는 단계는 상기 희생층 상에 제1의 질화물 반도체층을 성장시키는 단계; 및 상기 제1의 질화물 반도체층 상에 제2의 질화물 반도체층을 성장시키는 단계를 포함하며, 상기 제1의 질화물 반도체층은 상기 희생층의 성장 온도보다는 높되, 상기 제2의 질화물 반도체층의 성장 온도보다는 낮은 성장 온도로 성장시키는 것일 수 있다.
상기 제1의 질화물 반도체층을 성장시키는 성장 온도는 900 내지 1000℃이고, 상기 제1의 질화물 반도체층을 성장시키는 성장 시간은 10 내지 20분일 수 있다.
상기 질화물 반도체층과 성장 기판 분리 방법은 상기 기판과 질화물 반도체층을 분리하는 단계 이전에, 상기 질화물 반도체층 상에 적어도 활성층을 포함하는 복수의 반도체층을 성장시키는 단계; 적어도 상기 복수의 반도체층 및 질화물 반도체층을 메사 식각하여 상기 희생층의 상기 홈들 중 일부가 연결된 메사 라인을 형성하는 단계; 및 상기 복수의 반도체층 상에 지지 기판을 부착하는 단계를 더 포함할 수 있다.
상기 기판을 준비하는 단계는 상기 기판의 일측 표면 상에 패턴을 형성하여 패턴화된 사파이어 기판(patterned sapphire substrate)을 준비하는 단계일 수 있다.
상기 메사 라인은 상기 패턴화된 사파이어 기판의 패턴까지 연결될 수 있다.
상기 기판과 질화물 반도체층을 분리하는 단계는 상기 메사 라인을 통해 상기 홈들을 구비한 희생층으로 식각 용액을 주입하는 단계; 및 상기 식각 용액이 상기 홈들을 구비한 희생층을 식각하여 상기 기판과 상기 질화물 반도체층을 포함하는 상기 지지 기판을 분리하는 단계를 포함할 수 있다.
상기 기판과 질화물 반도체층을 분리하는 단계는 상기 메사 라인을 통해 상기 홈들을 구비한 희생층으로 식각 용액을 주입하는 단계; 상기 식각 용액이 상기 희생층을 식각하되, 상기 홈들의 크기를 크게 하여 식각하는 단계; 및 상기 희생층에 기계적 스트레스를 가해 상기 기판과 상기 질화물 반도체층을 포함하는 상기 지지 기판을 분리하는 단계를 포함할 수 있다.
상기 식각 용액은 NaOH 및 H2O2를 포함할 수 있다.
본 발명에 의하면, 보다 효과적이고, 간단하면서 저비용으로 분리 가능하며 분리 시 질화물 반도체층의 손상을 최소화하는 질화물 반도체층과 성장 기판을 분리하는 방법을 제공하는 효과가 있다.
또한, 본 발명에 의하면, 성장 기판 상에 질화물 반도체층을 성장시키고, 질화물 반도체층과 성장 기판을 분리하는 공정을 성장 챔버 내에서 인슈트(in-situ)로 진행하여 공정 시간을 단축할 수 있는 질화물 반도체층과 성장 기판을 분리하는 방법을 제공하는 효과가 있다.
도 1 내지 도 7은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도들이다.
도 8은 제1 GaN층, InGaN층 및 제2 GaN층을 성장하는 온도를 보여주는 그래프이다.
도 9는 제1 GaN층, InGaN층 및 제2 GaN층의 단면 사진이다.
도 10은 제2 GaN층의 두께에 따른 InGaN층의 홈들의 크기 관계를 보여 주는 그래프이다.
도 11 내지 도 14는 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도들이다.
도 15 및 도 16은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도들이다.
도 17은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1 내지 도 7은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도들이다.
도 8은 제1 GaN층, InGaN층 및 제2 GaN층을 성장하는 온도를 보여주는 그래프이고, 도 9는 제1 GaN층, InGaN층 및 제2 GaN층의 단면 사진이며, 도 10은 제2 GaN층의 두께에 따른 InGaN층의 홈들의 크기 관계를 보여 주는 그래프이다.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 우선 성장 기판(110)을 준비한다.
상기 성장 기판(110)은 사파이어 기판, 유리 기판, 질화갈륨(GaN), 실리콘 카바이드(SiC) 기판 또는 실리콘(Si) 기판 등일 수 있으나, 바람직하게는 상기 성장 기판(110)은 사파이어 기판일 수 있다.
상기 성장 기판(110)을 MOCVD(metalorganic chemical vapour deposition) 등과 같은 에피 성장 장치의 챔버 내에 장입한 후, 상기 성장 기판(110) 상에 제1 질화물 반도체층인 제1 GaN층(120)을 성장시킨다. 상기 제1 GaN층(120)은 불순물, 예컨대, N형 불순물이 도핑된 GaN, 예컨대, n-GaN을 포함할 수 있으나, 바람직하게는 불순물이 도핑되지 않은 μ-GaN을 포함하여 이루어질 수 있다.
이어서, 상기 제1 GaN층(120) 상에 희생층인 In을 포함하는 층, 즉, InGaN층(130)을 성장시킨다.
도 2를 참조하여 설명하면, 상기 성장 기판(110)의 상기 InGaN층(130) 상에 제2 질화물 반도체층인 제2 GaN층(140)을 성장시킨다.
상기 제2 GaN층(140)이 성장되는 동안, 상기 InGaN층(130)에는 복수의 홈(150)이 형성된다.
이때, 상기 제1 GaN층(120)은, 도 8에 도시된 바와 같이, 상기 성장 기판(110)을 제1 성장 온도까지 승온한 후 성장시킨다.
상기 제1 성장 온도는 상기 제1 GaN층(120)이 성장되는 온도, 즉, 1000 내지 1200℃, 바람직하게는 1100℃일 수 있다.
상기 제1 GaN층(120)을 성장시키는 분위기는 수소와 질소 또는 이중 하나를 포함하는 성장 분위기일 수 있다.
상기 InGaN층(130)은, 도 8에 도시된 바와 같이, 상기 제1 GaN층(120)이 성장된 상기 성장 기판(110)을 상기 제1 성장 온도 보다 낮은 온도인 제2 성장 온도로 냉각하여 성장시킨다.
상기 제2 성장 온도는 700 내지 800℃, 바람직하게는 750℃일 수 있다.
또한, 상기 InGaN층(130)을 성장시키는 분위기는 질소를 포함하는 성장 분위기일 수 있다.
상기 제2 GaN층(140)은 적어도 두 단계를 걸쳐 성장될 수 있다.
즉, 도 8에 도시된 바와 같이 상기 제2 GaN층(140)은 상기 InGaN층(130)을 성장시키는 온도인 제2 성장 온도보다는 높고, 상기 제1 GaN층(120)을 성장시키는 온도인 제1 성장 온도보다는 낮은 온도인 제3 성장 온도로 그 일부, 즉, 제1의 제2 GaN층(상기 제2 GaN층(140) 중 상기 InGaN층(120)과 인접한 일정 영역)을 일정 시간, 예컨대 10 내지 20분 동안 성장시키고, 이어서, 상기 제1 성장 온도와 동일한 온도인 제4 성장 온도로 나머지, 즉, 제2의 제2 GaN층(상기 제2 GaN층(140) 중 상기 제1의 제2 GaN층을 제외한 나머지 부분)을 성장될 수 있다.
상기 제3 성장 온도는 900 내지 1000℃, 바람직하게는 상기 제1 GaN층(120)을 성장시키는 온도보다 100℃ 정도 낮은 온도인 것이 바람직하다.
상기 홈(150)들은 상기 제2 GaN층(140)을 성장시키는 과정에서 발생되는데, 상기 GaN층(140)을 성장시키는 온도인 제3 성장 온도 또는 제4 성장 온도는 상기 InGaN층(130)을 성장시키는 온도인 제2 성장 온도보다 높고, 분위기 또한 수소를 포함하기 때문에 상기 InGaN층(130)의 In이 휘발되거나 수소에 의해 에칭되어 형성될 수 있다.
상기 홈(150)은 상기 제2 GaN층(140)을 성장시키는 온도 및 분위기에 의해 그 크기 및 밀도가 변화될 수 있으며, 상기에서 상술한 바와 같이 상기 제2 GaN층(140)을 낮은 온도에서 일부, 즉, 상기 제1의 제2 GaN층을 형성하고, 상기 제2 GaN층(140)을 형성하기 적당한 온도인 제4 성장 온도로 성장시킨 후, 상기 제2의 제2 GaN층을 성장시킬 수 있다.
도 1 및 도 2를 참조하여 설명한 공정으로 상기 성장 기판(110) 상에 상기 제1 GaN층(120), InGaN층(130) 및 제2 GaN층(140)을 순차적으로 성장시키면, 도 9에 도시된 바와 같이 상기 InGaN층(130)에 복수의 홈(150)이 형성된다.
이때, 상기 홈(150)들의 크기 및 밀도는 상기 InGaN층(130)의 두께와 관련이 있다. 즉, 도 10에 도시된 바와 같이 상기 InGaN층(130)의 두께가 100nm일 때, 홈(150)들의 총면적은 0.4082㎠이고, 상기 InGaN층(130)의 두께가 175nm일 때, 홈(150)들의 총면적은 4.0192㎠이고, 상기 InGaN층(130)의 두께가 200nm일 때, 홈(150)들의 총면적은 2.2608㎠인 것을 알 수 있는데, 이를 통해 상기 홈(150)들의 크기 및 밀도는 상기 InGaN층(130)의 두께가 100nm 이상, 바람직하게는 175nm일 때 큰 것을 알 수 있다.
또한, 상기 InGaN층(130)을 성장한 후, 상기 제2 GaN층(140)을 성장시킬 때, Ⅴ족/Ⅲ족의 비가 30 이하인 경우 상기 홈(150)들의 면적은 증가하고, 수소의 양이 증가함에 따라 상기 홈(150)들의 크기 및 밀도는 증가하였다.
도 3을 참조하여 설명하면, 상기 제2 GaN층(140)이 성장된 상기 성장 기판(110) 상에 제1형 반도체층(162), 활성층(164) 및 제2형 반도체층(166), 바람직하게는 적어도 상기 활성층(164)을 포함하는 복수의 반도체층(160)을 연속적으로 성장시킨다.
이때, 상기 복수의 반도체층(160)은 상기 제2 GaN층(140)과 제1형 반도체층(162) 사이에 개재된 초격자층(미도시) 및 상기 활성층(164)과 제2형 반도체층(166) 사이에 개재된 전자 브로킹층(미도시)을 포함하는 복수 개의 질화물계 반도체층으로 성장될 수 있다.
이때, 상기 반도체층(160)은 상기 활성층(162)을 제외한 다른 층들은 생략될 수 있다.
한편, 상기 제1형 반도체층(162), 초격자층(미도시), 활성층(164), 전자 브로킹층(미도시) 및 제2형 반도체층(166)은 일반적인 발광 다이오드 소자의 구성일 수 있음으로 자세한 설명은 생략한다.
상기 제1형 반도체층(162) 및 제2형 반도체층(166)은 각각 N형 반도체층 및 P형 반도체층일 수 있고, 이와 반대로 상기 제1형 반도체층(162) 및 제2형 반도체층(166)은 P형 반도체층 또는 N형 반도체층일 수 있다.
도 4를 참조하여 설명하면, 상기 복수의 반도체층(160) 및 제2 GaN층(140)을 관통하여 상기 InGaN층(130)까지 메사 식각을 실시하여 메사 라인(170)을 형성한다.
상기 메사 라인(170)은 상기 InGaN층(130)까지 노출시키도록 형성됨으로써 상기 홈(150)들 중 일부가 상기 메사 라인(170)에 연결될 수 있다.
상기 메사 라인(170)은, 도 4 등에서 개시하고 있지 않지만, 상기 성장 기판(110) 전체에 걸쳐 형성될 수 있다.
즉, 상기 성장 기판(110)을 평면으로 보았을 때, 일측 끝단에서 타측 끝단으로 상기 메사 라인(170)이 형성될 수 있다. 상기 메사 라인(170)은 상기 성장 기판(110) 상에 수직 또는 수평 방향으로 반복하여 배치되어 구비된 스트라이프(stripe) 형태로 구비될 수 있다.
또한, 상기 메사 라인(170)이 상기 성장 기판(100) 상에 수직 방향과 수평 방향으로 반복하여 배치되어 구비되어 수직 방향의 메사 라인(170)들과 수평 방향의 메사 라인(170)들이 서로 교차되어 구비되는 메쉬(mesh) 형태로 구비될 수 있다.
이때, 상기 메사 라인(170)은, 도 4에 도시된 바와 같이, 상기 반도체층들(160) 및 제2 GaN층(140)을 메사 식각하여 상기 InGaN층(130)에 구비된 상기 홈(150)들 중 일부에 연결되는 형태로 구비될 수 있다. 즉, 상기 반도체층들(160), 제2 GaN층(140) 및 InGaN층(130)을 메사 식각하되, 상기 메사 라인(170)이 상기 홈(150)들에 연결되도록 하는 식각 공정을 실시할 수 있다.
도 5를 참조하여 설명하면, 상기 메사 라인(170)이 형성된 상기 반도체층들(160) 상에 지지 기판(180)을 부착하는 공정을 실시한다.
이때, 도 5에서 도시하고 있지 않지만, 상기 지지 기판(180)과 상기 반도체층들(160) 사이에 접착층(미도시)을 더 포함할 수 있다.
상기 접착층(미도시)은 상기 반도체층들(160)과 지지 기판(180) 사이를 체결하는 역할을 한다.
상기 지지 기판(180)은 상기 반도체층들(160)을 지지하는 어떠한 종류의 기판일 수 있다.
즉, 상기 지지 기판(180)은 상기 성장 기판(110)과 마찬가지로 사파이어 기판, 유리 기판, 실리콘카바이드 기판 또는 실리콘 기판일 수도 있고, 금속 물질로 이루어진 도전성 기판일 수도 있고, PCB 등과 같은 회로 기판일 수도 있으며, 세라믹을 포함하는 세라믹 기판일 수도 있다.
도 6을 참조하여 설명하면, 상기 반도체층들(160) 상에 상기 지지 기판(180)을 부착한 후, 상기 성장 기판(110)으로부터 상기 제2 GaN층(140) 및 반도체층들(160)을 포함하는 질화물 반도체층이 구비된 상기 지지 기판(180)을 분리하는 분리 공정을 실시할 수 있다.
상기 성장 기판(110)으로부터의 분리는 상기 메사 라인(170)을 통해 상기 홈(150)들에 식각 용액을 주입하고, 상기 주입된 식각 용액이 상기 홈(150)들이 형성 상기 InGaN층(130)을 식각, 즉, 상기 InGaN층(130) 전체를 식각 또는 일부를 식각하여 상기 제1 GaN층(120과 상기 제2 GaN층(140) 사이를 분리하여 상기 질화물 반도체층을 상기 성장 기판(110)으로부터 분리하는 공정일 수 있다.
즉, 본 실시 예에서, 상기 성장 기판(110)은 상기 홈(150)들이 형성되어 있는 상기 InGaN층(130)을 식각 용액으로 식각하므로써 상기 반도체층들(160)이 부착된 지지 기판(180)으로부터 분리될 수 있다.
이때, 상기 식각 용액은 상기 InGaN층(130)은 식각하되, 상기 GaN층(140)은 식각하지 않은 용액을 사용할 수 있다. 상기 식각 용액은 NaOH 및 H2O2를 포함하는 식각 용액일 수 있다.
도 7을 참조하여 설명하면, 상기 제2형 반도체층(166)의 일정 영역이 노출되도록 상기 제2형 반도체층(166) 상의 반도체층들의 일부를 식각하는 메사 식각 공정, 상기 제2형 반도체층(166) 상에 제1 전극(192)을 형성하는 제1 전극 형성 공정, 상기 제2 GaN층(140)(또는 상기 제2 GaN층(140)을 제거하고, 상기 제1형 반도체층(162)) 상에 투명 전극(194a) 및 상기 투명 전극(194a) 상에 제2 전극(194b)을 형성하는 제2전극 형성 공정 및 상기 메사 라인(170)을 기준으로 하여 상기 지지 기판(180)을 분리하는 지지 기판 분리 공정 등을 진행하여 복수의 발광 다이오드 칩을 제조할 수 있다.
이때, 상기 지지 기판(180)을 전극으로 이용하는 경우, 상기 메사 식각 공정 및 제1 전극 형성 공정은 생략할 수 있다.
도 11 내지 도 14는 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 사시도 및 단면도들이다.
이때, 도 11 및 도 12는 도 13의 A-A'선을 따라 절취한 단면도이고, 도 14는 도 13의 B-B'선을 따라 절취한 단면도이다.
도 11을 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법과 동일한 방법으로 진행할 수 있다.
이어서, 상기 지지 기판(180) 상에 구비된 상기 반도체층들(160) 중 최상부 층의 표면, 예컨대, 상기 제2 GaN층(140)(또는 상기 제2 GaN층(140)을 제거하고, 상기 제1형 반도체층(162))의 표면 상에 마스크 패턴(142)을 형성한다.
상기 마스크 패턴(142)은 이후 설명되는 상부 전극(196a) 및 전극 연장부(196b)을 포함하는 상부 전극부(196)가 형성될 영역을 덮는다. 상기 마스크 패턴(142)은 포토레지스트와 같은 폴리머 또는 실리콘 산화물 또는 실리콘 질화물 등과 같은 절연 물질로 형성될 수 있다.
이어서, 상기 마스크 패턴(142)을 식각 마스크로 사용하여 상기 제2 GN층(140)의 표면을 이방성 에칭함으로써 상기 제2 GaN층(140)에 거칠어진 표면(144)을 형성한다. 그리고 상기 마스크 패턴(142)은 제거된다. 상기 마스크 패턴(142)이 위치한 상기 제2 GaN층(140)의 일정 표면 영역은 에칭되지 않아 평평한 표면을 유지한다.
상기 거칠어진 표면(144)은 제2 GaN층(140)으로 광이 추출될 때, 그 표면에서 내부 전반사를 줄여 광 추출 효율을 높이는 역할을 할 수 있다.
도 12를 참조하여 설명하면, 상기 거칠어진 표면(144)이 형성된 상기 제2 GaN층(140)이 형성된 상기 지지 기판(180) 상에 층간 절연막(146)을 형성할 수 있다.
상기 층간 절연막(146)은 하부의 반도체층들(160), 특히 최상부의 상기 제2 GaN층(140)을 보호하기 위해 구비될 수 있다. 물론 상기 층간 절연막(146)은 필요에 따라 생략될 수 있다.
상기 층간 절연막(146)은 개구부(148)를 구비할 수 있다. 상기 개구부(148)는 상기 전극 연장부(196b)가 형성될 영역에만 구비될 수 있다.
도 13 및 도 14를 참조하여 설명하면, 상기 개구부(148)를 구비한 상기 층간 절연막(146)이 형성된 상기 지지 기판(180) 상에 상기 상부 전극부(196)을 형성한다.
상기 상부 전극부(196)의 상부 전극(196a)은 상기 층간 절연막(146) 상에 형성하고, 상기 전극 연장부(196b)는 상기 층간 절연막(146)의 개구부(148) 내에 형성한다.
따라서, 상기 전극 연장부(196b)는 상기 제2 GaN층(140)과 직접 접촉하여 전기적으로 연결되고, 상기 상부 전극(196a)은 상기 제2 GaN층(140)과 직접 접촉하지 않고, 상기 전극 연장부(196b)를 통해 전기적으로 연결될 수 있다.
이때, 상기 전극 연장부(196b)는 하나 또는 복수 개 형성될 수 있다. 즉, 본 실시 예에서는 두 개의 전극 연장부(196b)를 구비하는 것으로 도시하고 있으나, 하나만 구비될 수 있고, 또한 셋 이상의 전극 연장부(196b)를 구비할 수도 있다.
이어서, 상기 메사 라인(170)을 기준으로 하여 상기 지지 기판(180)을 분리하는 지지 기판 분리 공정 등을 진행하여 복수의 발광 다이오드 칩을 제조할 수 있다.
도 15 및 도 16은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도들이다.
도 15를 참조하여 설명하면, 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법과 거의 동일한 공정으로 진행할 수 있다.
다만, 도 15에 도시된 바와 같이, 상기 반도체층들(160)을 포함한 상기 지지 기판(180)을 상기 성장 기판(110)으로부터 분리하는 방법에서 차이가 있을 뿐이다.
즉, 상기 메사 라인(170)을 통해 상기 홈(150)들 내에 식각 용액을 주입하여 상기 InGaN층(130)을 식각하되, 상기 홈(150)들의 크기를 크게 하여 상기 InGaN층(130)의 일부 영역을 식각하는 공정을 진행한다.
이때, 상기 식각 용액을 이용하여 상기 InGaN층(130)을 식각하되, 상기 InGaN층(130)을 완전히 식각하지 않고 남겨 두어 상기 성장 기판(110)과 질화물 반도체층을 포함하는 상기 지지 기판(180)이 분리되지 않도록 한다. 상기 식각 용액에 의해 상기 InGaN층(130)이 식각되거나, 이웃하는 홈과 합쳐져, 상기 InGaN층(130) 내의 상기 홈(150)들, 특히, 상기 메사 라인(170)과 연결된 홈(150)들의 크기가 커질 수 있다.
상기 식각 용액은 상기 InGaN층(130)은 식각하되, 상기 GaN층(140)은 식각하지 않은 용액을 사용할 수 있다. 상기 식각 용액은 NaOH 및 H2O2를 포함하는 식각 용액일 수 있다.
도 16을 참조하여 설명하면, 상기 크기가 커진 홈(150)들을 포함하는 상기 InGaN층(130)에 기계적 스트레스를 가해 상기 성장 기판(110)과 제2 GaN층(140)을 포함하는 질화물 반도체층이 구비된 상기 지지 기판(180)을 분리하는 공정을 진행한다.
그러므로, 본 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 비교하여 보면, 본 실시 예에서는 상기 식각 용액에 의한 화학적 분리 및 기계적 스트레스에 의한 기계적 분리를 동시에 이용하여 분리하는 반면, 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 상기 식각 용액에 의한 화학적 분리에 의해 분리가 이루어진다는 점에서 차이가 있을 수 있다.
또한, 본 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 상기 성장 기판(110), 정확하게는 상기 제1 GaN층(110) 상에 상기 InGaN층(130)의 일부가 잔류하고, 상기 제2 GaN층(140)의 표면 상에도 상기 InGaN층(130)의 일부가 잔류하나, 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법에 의해 분리되는 경우에는 상기 InGaN층(130)이 화학적으로 식각되어 제거됨으로 잔류하지 않다는 점에서 차이가 있다.
도 17은 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법을 보여주는 단면도이다.
도 17을 참조하여 설명하면, 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법과 비교하여 상기 성장 기판(110)이 그 표면에 패턴(190)이 형성된 패턴화된 사파이어 기판(patterned sapphire substrate)인 점에서 차이가 있다.
즉, 상기 성장 기판(110)을 준비하는 공정에서 상기 성장 기판(110)의 일측 표면 상에 패턴(190)을 형성하여 패턴화된 사파이어 기판을 형성하여 준비한다는 점에서 차이가 있다.
상기 패턴(190)은 상기 성장 기판(110) 상에 수직 또는 수평 방향으로 반복하여 배치되어 구비된 스트라이프(stripe) 형태로 구비될 수 있다. 상기 패턴(190)이 스트라이프 형태로 구비되는 경우, 상기 메사 라인(170)과는 수직하여 교차하는 방향으로 반복하여 배치되는 것이 바람직하다.
또한, 상기 패턴(190)은 상기 성장 기판(100) 상에 수직 방향과 수평 방향으로 반복하여 배치되어 구비되어 수직 방향의 패턴(190)들과 수평 방향의 패턴(190)들이 서로 교차되어 구비되는 메쉬 형태로 구비될 수 있다.
또한, 본 발명의 또 다른 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법은 본 발명의 일 실시 예에 따른 성장 기판과 질화물 반도체층을 분리하는 방법과 비교하여 상기 성장 기판(110)이 패턴화된 사파이어 기판으로 이루어진 경우, 상기 메사 라인(170)을 상기 InGaN층(130)의 홈(150)들까지 연결하는 메사 식각을 할 수 있을 뿐만 아니라 상기 성장 기판(110)의 일측 표면, 즉, 상기 패턴(190)까지 연결되도록 형성할 수 있다는 점에서 차이가 있다.
이로 인해, 상기 InGaN층(130)을 식각하는 식각 용액을 상기 메사 라인(170)을 통해 주입하는 경우, 상기 성장 기판(110)의 패턴(190)까지 주입되고, 상기 메사 라인(170) 뿐만 아니라 상기 패턴(190) 역시 상기 식각 용액의 통로로 이용될 수 있다.
즉, 상기 메사 라인(170)을 통해 주입된 상기 식각 용액은 상기 메사 라인(170) 뿐만 아니라 상기 패턴(190)을 통해 이동되며, 상기 InGaN층(130)을 식각하여 상기 InGaN층(130) 내의 홈(150)들의 크기를 크게 할 수 있다.
본 실시 예에서의 상기 성장 기판(110)의 분리는 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에서와 같이 화학적 분리로 분리할 수 있고, 도 15 및 도 16을 참조하여 설명한 본 발명의 또 다른 실시 예에서와 같이 화학적 분리와 동시에 물리적 분리를 동시에 실시하여 분리할 수도 있다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
110 : 성장 기판 120 : 제1 GaN층
130 : InGaN층 140 : 제2 GaN층
150 : 홈 160 : 복수의 반도체층
170 : 메사 라인 180 : 지지 기판
190 : 패턴

Claims (11)

  1. 기판을 준비하는 단계;
    상기 기판 상에 희생층을 성장시키는 단계;
    상기 희생층 상에 질화물 반도체층을 성장시키되, 상기 질화물 반도체층이 성장되는 동안 상기 희생층에 복수의 홈이 형성되는 단계; 및
    상기 기판과 질화물 반도체층을 분리하는 단계를 포함하는 질화물 반도체층과 성장 기판 분리 방법.
  2. 청구항 1에 있어서, 상기 희생층은 In을 포함하여 성장하는 질화물 반도체층과 성장 기판 분리 방법.
  3. 청구항 2에 있어서, 상기 희생층을 성장시키는 단계는 상기 질화물 반도체층이 성장되는 성장 온도보다 낮은 성장 온도로 질소 분위기에서 성장하는 질화물 반도체층과 성장 기판 분리 방법.
  4. 청구항 1에 있어서, 상기 질화물 반도체층을 성장시키는 단계는
    상기 희생층 상에 제1의 질화물 반도체층을 성장시키는 단계; 및
    상기 제1의 질화물 반도체층 상에 제2의 질화물 반도체층을 성장시키는 단계를 포함하며,
    상기 제1의 질화물 반도체층은 상기 희생층의 성장 온도보다는 높되, 상기 제2의 질화물 반도체층의 성장 온도보다는 낮은 성장 온도로 성장시킨 질화물 반도체층과 성장 기판 분리 방법.
  5. 청구항 4에 있어서, 상기 제1의 질화물 반도체층을 성장시키는 성장 온도는 900 내지 1000℃이고, 상기 제1의 질화물 반도체층을 성장시키는 성장 시간은 10 내지 20분인 질화물 반도체층과 성장 기판 분리 방법.
  6. 청구항 1에 있어서, 상기 기판과 질화물 반도체층을 분리하는 단계 이전에,
    상기 질화물 반도체층 상에 적어도 활성층을 포함하는 복수의 반도체층을 성장시키는 단계;
    적어도 상기 복수의 반도체층 및 질화물 반도체층을 메사 식각하여 상기 희생층의 상기 홈들 중 일부가 연결된 메사 라인을 형성하는 단계; 및
    상기 복수의 반도체층 상에 지지 기판을 부착하는 단계를 더 포함하는 질화물 반도체층과 성장 기판 분리 방법.
  7. 청구항 1에 있어서, 상기 기판을 준비하는 단계는 상기 기판의 일측 표면 상에 패턴을 형성하여 패턴화된 사파이어 기판(patterned sapphire substrate)을 준비하는 단계인 질화물 반도체층과 성장 기판 분리 방법.
  8. 청구항 7에 있어서, 상기 메사 라인은 상기 패턴화된 사파이어 기판의 패턴까지 연결된 질화물 반도체층과 성장 기판 분리 방법.
  9. 청구항 6에 있어서, 상기 기판과 질화물 반도체층을 분리하는 단계는
    상기 메사 라인을 통해 상기 홈들을 구비한 희생층으로 식각 용액을 주입하는 단계; 및
    상기 식각 용액이 상기 홈들을 구비한 희생층을 식각하여 상기 기판과 상기 질화물 반도체층을 포함하는 상기 지지 기판을 분리하는 단계를 포함하는 질화물 반도체층과 성장 기판 분리 방법.
  10. 청구항 6에 있어서, 상기 기판과 질화물 반도체층을 분리하는 단계는
    상기 메사 라인을 통해 상기 홈들을 구비한 희생층으로 식각 용액을 주입하는 단계;
    상기 식각 용액이 상기 희생층을 식각하되, 상기 홈들의 크기를 크게 하여 식각하는 단계; 및
    상기 희생층에 기계적 스트레스를 가해 상기 기판과 상기 질화물 반도체층을 포함하는 상기 지지 기판을 분리하는 단계를 포함하는 질화물 반도체층과 성장 기판 분리 방법.
  11. 청구항 9 또는 10에 있어서, 상기 식각 용액은 NaOH 및 H2O2를 포함하는 질화물 반도체층과 성장 기판 분리 방법.
KR1020120074881A 2012-07-10 2012-07-10 질화물 반도체층과 성장 기판 분리 방법 KR20140008012A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120074881A KR20140008012A (ko) 2012-07-10 2012-07-10 질화물 반도체층과 성장 기판 분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120074881A KR20140008012A (ko) 2012-07-10 2012-07-10 질화물 반도체층과 성장 기판 분리 방법

Publications (1)

Publication Number Publication Date
KR20140008012A true KR20140008012A (ko) 2014-01-21

Family

ID=50142035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120074881A KR20140008012A (ko) 2012-07-10 2012-07-10 질화물 반도체층과 성장 기판 분리 방법

Country Status (1)

Country Link
KR (1) KR20140008012A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170012783A (ko) * 2015-07-24 2017-02-03 전남대학교산학협력단 발광 다이오드 및 이의 제조방법
KR20180096579A (ko) * 2015-10-19 2018-08-29 큐로미스, 인크 가공된 기판 상의 칩 스케일 패키지 고체 상태 디바이스에 대한 리프트 오프 프로세스

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170012783A (ko) * 2015-07-24 2017-02-03 전남대학교산학협력단 발광 다이오드 및 이의 제조방법
KR20180096579A (ko) * 2015-10-19 2018-08-29 큐로미스, 인크 가공된 기판 상의 칩 스케일 패키지 고체 상태 디바이스에 대한 리프트 오프 프로세스

Similar Documents

Publication Publication Date Title
US9263255B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
KR101103882B1 (ko) 반도체 발광소자 및 그 제조방법
TWI559573B (zh) 發光二極體
TWI401823B (zh) 發光二極體元件的製造方法
KR20090112307A (ko) 반도체 발광소자 및 그 제조방법
US9514926B2 (en) Substrate recycling method
KR20110123118A (ko) 패터닝된 발광부를 구비한 수직형 발광소자
KR20120092325A (ko) 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
CN101901859B (zh) 发光器件以及具有该发光器件的发光器件封装
US8314436B2 (en) Light emitting device and manufacturing method thereof
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
EP2276078B1 (en) Light-emitting element
KR20140008012A (ko) 질화물 반도체층과 성장 기판 분리 방법
KR20130091501A (ko) 반도체 발광소자 및 그 제조방법
KR101843154B1 (ko) 에피층과 성장 기판 분리 방법
KR20140011071A (ko) 질화물 반도체층과 성장 기판 분리 방법
KR20140047870A (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
US20120161175A1 (en) Vertical structure light emitting diode and method of manufacturing the same
KR20130105993A (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
KR20130104518A (ko) 반도체 발광소자의 제조방법
KR101784815B1 (ko) 발광 소자 및 그 제조 방법
CN101807641B (zh) 半导体发光器件
KR20090026688A (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination