KR20140074040A - 발광 다이오드 및 그것을 제조하는 방법 - Google Patents
발광 다이오드 및 그것을 제조하는 방법 Download PDFInfo
- Publication number
- KR20140074040A KR20140074040A KR1020120142206A KR20120142206A KR20140074040A KR 20140074040 A KR20140074040 A KR 20140074040A KR 1020120142206 A KR1020120142206 A KR 1020120142206A KR 20120142206 A KR20120142206 A KR 20120142206A KR 20140074040 A KR20140074040 A KR 20140074040A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride semiconductor
- metal layer
- semiconductor layer
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 276
- 150000004767 nitrides Chemical class 0.000 claims abstract description 152
- 239000000758 substrate Substances 0.000 claims abstract description 146
- 229910052751 metal Inorganic materials 0.000 claims abstract description 133
- 239000002184 metal Substances 0.000 claims abstract description 133
- 238000005530 etching Methods 0.000 claims description 27
- 230000000873 masking effect Effects 0.000 claims description 24
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 238000005192 partition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 353
- 239000000243 solution Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 16
- 238000000926 separation method Methods 0.000 description 14
- 229910002601 GaN Inorganic materials 0.000 description 12
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 238000002310 reflectometry Methods 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
발광 다이오드 및 그것을 제조하는 방법이 개시된다. 상기 발광 다이오드는, 지지 기판, 상기 지지 기판 상에 위치하는 반도체 구조체, 상기 지지 기판과 반도체 구조체 사이에 위치하며, 상기 반도체 구조체 가장자리 부분 아래에 적어도 부분적으로 형성된 제3 질화물 반도체층, 및 상기 지지 기판과 반도체 구조체 사이에 위치하는 금속층을 포함하고, 상기 금속층은 상기 제3 질화물 반도체층에 둘러싸인 영역 내에 형성된다. 본 발명에 따르면, 제3 질화물 반도체층에 둘러싸인 영역 내에 금속층이 형성되므로, 기판 분리시 금속층이 보호될 수 있다. 이에 따라, 발광 다이오드의 효율, 신뢰성 및 수명이 개선될 수 있다.
Description
본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 보다 상세하게는, 금속층의 측면을 둘러싸는 반도체층을 포함하는 발광 다이오드 및 그것의 제조 방법에 관한 것이다.
발광 다이오드는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자로서, 최근, 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 사용되고 있다.
상기 발광 다이오드는 전극 형성위치에 따라서 수평형 발광 다이오드와 수직형 발광 다이오드로 분류될 수 있다. 이러한 두 형태의 발광 다이오드는 각각 다른 특징들을 갖는다.
먼저, 수평형 발광 다이오드는 그 제조 방법이 비교적 간단하여 공정 수율이 높은 장점이 있다. 그러나, 상기 수평형 발광 다이오드는 하부 반도체층의 전극을 형성하기 위하여 활성층의 일부를 제거하게 되므로, 발광 면적이 감소한다. 또한, 상기 수평형 발광 다이오드의 P형 전극과 N형 전극은 수평 배치되므로, 이에 기인한 전류쏠림현상이 발생하여 발광 다이오드의 발광 효율이 감소된다. 뿐만 아니라, 수평형 발광 다이오드의 성장기판으로 사파이어 기판이 가장 폭 넓게 사용되는데, 상기 사파이어 기판은 열전도성이 낮다. 이러한 사파이어 기판을 갖는 수평형 발광 다이오드는 그 열방출이 어렵고, 이에 따라 발광 다이오드의 접합 온도가 높아져 상기 발광 다이오드의 내부 양자 효율이 저하된다.
이러한 수평형 발광 다이오드가 갖는 문제점을 해결하기 위하여, 수직형 발광 다이오드가 개발되고 있다. 수직형 발광 다이오드는 전극이 상하 배치되고 사파이어 기판과 같은 성장기판이 분리되므로, 수평형 발광 다이오드가 갖는 문제를 해소할 수 있다.
수직형 발광 다이오드는 전극이 상하 배치되므로, 제조시 성장 기판을 분리하는 공정이 추가로 요구된다. 일반적으로, 성장 기판 분리를 위하여 주로 레이저 리프트 오프(Laser Lift-off; LLO) 기술이 사용된다. 그러나, 레이저 리프트 오프를 이용하여 성장 기판을 분리할 경우, 강한 에너지의 레이저로 인하여 반도체층에 크랙이 발생할 수 있는 문제점이 있다. 더욱이, 반도체층과 동종 물질의 성장 기판을 사용할 경우(예컨대, 질화갈륨 반도체층과 질화갈륨 기판)에는, 성장 기판과 반도체층 간의 에너지 밴드갭 차이가 작아 레이저 리프트 오프 방법을 적용하는 것이 어렵다.
최근, 레이저 리프트 오프를 이용한 성장 기판 분리 방법의 문제점을 해결하고자, 화학적 리프트 오프(Chemical Lift-off; CLO) 기술, 응력 리프트 오프(stress Lift-off; SLO) 기술 등이 개발되고 있다. 상기 화학적 리프트 오프 기술은 반도체층과 성장 기판 사이에 형성된 공동을 통해 식각 용액을 침투시켜 반도체층과 성장 기판을 분리하는 기술이다. 또한, 상기 응력 리프트 오프 기술은 반도체층과 성장 기판 사이의 결합을 약화시킨 후 응력을 가해 반도체층과 성장 기판을 분리하는 기술이다.
화학적 리프트 오프를 이용하는 경우, 식각 용액이 용이하게 성장 기판과 반도체층 사이의 물질(예컨대, 마스크 패턴)을 식각할 수 있도록, 반도체층을 먼저 소자 단위로 분할하는 방법을 이용한다. 상기 식각 용액은 상기 마스크 패턴과 같은 물질을 식각시키지만, 이에 더하여 반도체층 상에 형성된 금속에도 손상을 준다. 특히, Ti, Ni, Cr 등을 포함하는 금속은 식각 용액으로 주로 사용되는 BOE(Buffered Oxide Etchant) 또는 HF에 매우 취약하다. 상기 금속은 반사기 및 전극으로서 기능을 하는데, 이러한 금속이 손상될 경우 반사도가 저하되고, 접촉 저항이 높아진다. 또한, 상기 손상된 금속은 반도체층으로부터 박리될 수도 있다. 따라서, 발광 다이오드의 손상된 금속은 발광 다이오드의 효율 및 신뢰성을 떨어뜨린다.
또한, 응력을 가하여 기판을 분리하는 경우, 반도체층 분리 면의 모서리 부분에 손상이 발생된다. 예를 들어, 상기 반도체층의 모서리 부분이 깨지는 치핑(chipping)이 발생될 수 있다. 반도체층이 손상되면 발광 다이오드의 효율 및 신뢰성이 떨어지게 되며, 또한 공정 수율이 저하된다.
본 발명이 해결하고자 하는 과제는, 발광 다이오드의 금속층들의 손상이 최소화된 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 기판 분리 시, 반도체층의 손상이 최소화된 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따르면, 발광 다이오드는, 지지 기판; 상기 지지 기판 상에 위치하는 반도체 구조체; 상기 지지 기판과 반도체 구조체 사이에 위치하며, 상기 반도체 구조체 가장자리 부분 아래에 적어도 부분적으로 형성된 제3 질화물 반도체층; 및 상기 지지 기판과 반도체 구조체 사이에 위치하는 금속층을 포함하고, 상기 금속층은 상기 제3 질화물 반도체층에 둘러싸인 영역 내에 형성될 수 있다.
이에 따라, 금속층이 제3 질화물 반도체층에 의해 보호될 수 있다.
상기 금속층은 반사 금속층 및 커버 금속층을 포함할 수 있다.
나아가, 상기 커버 금속층은 상기 반사 금속층의 하면 및 측면을 덮을 수 있다.
상기 커버 금속층은 Ti, Ni 및 Cr중 적어도 어느 하나를 포함할 수 있다.
한편, 상기 금속층은 상기 제3 질화물 반도체층과 이격될 수 있고, 상기 금속층의 두께는 상기 제3 질화물 반도체층의 두께 이하일 수 있다.
상기 발광 다이오드는, 상기 반도체 구조체와 상기 지지 기판을 접합하는 본딩층을 더 포함할 수 있고, 상기 본딩층은 상기 금속층의 하면 및 측면을 덮고, 상기 본딩층은 상기 제3 질화물 반도체층의 하면 및 안쪽 측면을 덮을 수 있다.
몇몇 실시예들에 있어서, 상기 금속층의 측면은 상기 제3 질화물 반도체층의 안쪽 측면과 접할 수 있다.
나아가, 상기 금속층의 두께는 상기 제3 질화물 반도체층의 두께 이하일 수 있다.
몇몇 실시예들에 따른 발광 다이오드는, 상기 반도체 구조체와 상기 지지 기판을 접합하는 본딩층을 더 포함할 수 있고, 상기 본딩층은 상기 금속층 및 상기 제3 질화물 반도체층 아래에 위치할 수 있다.
한편, 상기 제3 질화물 반도체층은 p-GaN 또는 u-GaN을 포함할 수 있다.
상기 반도체 구조체는 그 표면에 형성된 요철 패턴을 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층을 포함하는 에피층을 형성하고; 상기 에피층 상에 부분적으로 제3 질화물 반도체층을 형성하고; 상기 에피층의 일부를 제거하여 소자 분할 영역을 형성함으로써, 적어도 하나의 반도체 구조체를 형성하고; 상기 반도체 구조체 상에 금속층을 형성하고; 상기 반도체 구조체 상에 지지 기판을 형성한 후, 상기 기판을 분리하는 것을 포함하고, 상기 제3 질화물 반도체층은 상기 반도체 구조체의 가장자리 부분 상에 형성되고, 상기 금속층은 상기 제3 질화물 반도체층에 둘러싸인 영역 내에 형성될 수 있다.
이에 따라, 기판 분리시 금속층이 식각 용액 등으로부터 보호될 수 있다. 뿐만 아니라, 기판 분리시 응력 집중에 의한 반도체 구조체의 깨짐 현상 등을 방지할 수 있다. 따라서, 상기 제조 방법의 공정 수율이 향상될 수 있고, 상기 제조 방법에 따라 제조된 발광 다이오드의 신뢰성, 효율 및 수명이 개선될 수 있다.
상기 기판을 분리하는 것은 화학적 리프트 오프 기술, 응력 리프트 오프 기술 및 열적 리프트 오프 기술 중 적어도 한 방법을 이용하는 것을 포함할 수 있다.
상기 제조 방법은, 상기 기판 및 상기 반도체 구조체 사이에 위치하는 공동을 형성하는 것을 더 포함할 수 있다.
나아가, 상기 제조 방법은, 상기 기판 및 상기 반도체 구조체 사이에 위치하는 제1 마스크 패턴을 형성하는 것을 더 포함할 수 있다.
상기 기판을 분리하는 것은, 상기 제1 마스크 패턴을 식각 용액으로 제거하여 기판을 분리하는 것을 포함할 수 있다. 이때, 상기 금속층은 제3 질화물 반도체층의 두께 이하의 두께를 갖도록 형성될 수 있다.
몇몇 실시예들에 있어서, 상기 금속층은 Ti, Ni 및 Cr 중 적어도 하나를 포함할 수 있다.
또한, 상기 금속층을 형성하는 것은, 반사 금속층을 형성하고, 상기 반사 금속층을 덮는 커버 금속층을 형성하는 것을 포함할 수 있고, 상기 커버 금속층은 Ti, Ni 및 Cr 중 적어도 하나를 포함할 수 있다.
상기 식각 용액은 BOE 및 HF 중 적어도 하나를 포함할 수 있다.
금속층이 제3 질화물 반도체층에 둘러싸인 영역 내에 위치할 수 있으므로, 식각 용액으로 BOE, HF 등을 사용하더라도 금속층이 손상되지 않을 수 있다.
한편, 상기 제조 방법은, 상기 제3 질화물 반도체층을 형성하기 전에, 마스킹 영역과 개구부 영역을 갖는 제2 마스크 패턴을 상기 에피층 상에 형성하는 것, 및 상기 금속층을 형성하기 전에, 상기 제2 마스크 패턴을 제거하는 것을 더 포함할 수 있고, 상기 에피층은 개구부 영역에 노출되고, 상기 제3 질화물 반도체층은 상기 개구부 영역에 형성될 수 있다.
상기 마스킹 영역은 제1 마스킹 영역 및 제2 마스킹 영역을 포함할 수 있고, 상기 소자 분할 영역은 상기 제2 마스킹 영역 아래에 형성될 수 있다.
다른 실시예들에 있어서, 상기 제조 방법은, 상기 지지 기판을 형성하기 전에, 상기 제3 질화물 반도체층 및 상기 금속층을 덮는 본딩층을 형성하는 것을 더 포함할 수 있다. 이때, 상기 지지 기판과 상기 반도체 구조체는 상기 본딩층에 의해 공정 본딩될 수 있다.
본 발명에 따르면, 금속층이 제3 질화물 반도체층으로 둘러싸인 영역 내에 형성된 발광 다이오드를 제공한다. 이에 따라, 기판 분리 시, 식각 용액에 의해 금속층이 손상되는 것을 방지할 수 있다. 또한, 발광 다이오드의 금속층이 손상되지 않으므로, 반사도 및 접촉 저항을 양호하게 유지할 수 있다.
뿐만 아니라, 상기 발광 다이오드의 제3 질화물 반도체층이 반도체 구조체 가장자리 영역 상에 위치하므로, 기판 분리 과정에서 반도체 구조체의 깨짐 등의 손상을 방지할 수 있다.
따라서, 본 발명은 효율 및 신뢰성이 향상된 발광 다이오드를 제공할 수 있고, 공정 수율이 개선된 발광 다이오드 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도들이다.
도 3 내지 도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들 및 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도들이다.
도 3 내지 도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들 및 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
여기서 설명되는 본 발명의 실시예들은 기판 상에 질화물 반도체층들을 성장시킨 후, 상기 질화물 반도체층들로부터 기판을 분리하는 것을 개시한다. 특히, 본 발명의 실시예들은 레이저 리프트 오프 기술을 사용하지 않고, 화학적 리프트 오프 기술을 사용하여 기판을 분리하는 것을 중심으로 개시한다. 다만, 본 발명이 화학적 리프트 오프 기술을 이용한 것에만 한정되는 것은 아니고, 응력 리프트 오프 기술 또는 열적 리프트 오프(Thermal Lift-off) 기술 등과 같은 다양한 방법에 의한 기판 분리에도 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 사시도이고, 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도들이다.
여기서, 도 2a는 도 1의 A-A' 면의 단면을 나타내고, 도 2b는 도 1의 B-B' 면의 단면을 나타낸다.
도 1, 도 2a 및 도 2b를 참조하면, 본 실시예의 발광 다이오드는, 지지 기판(180), 반도체 구조체(152) 및 제3 질화물 반도체층(157)을 포함한다. 나아가, 상기 발광 다이오드는, 금속층(160), 본딩층(170) 및 전극(190)을 더 포함할 수 있다.
지지 기판(180)은 반도체 구조체(152)를 지지하며, 절연성 기판, 도전성 기판 또는 회로 기판일 수 있다. 예를 들어, 지지 기판(180)은 실리콘 기판, 유리 기판, 금속 물질을 포함하는 도전성 기판, PCB와 같은 회로 기판 또는 세라믹 기판일 수 있다. 본 실시예에 있어서, 지지 기판(180)은 금속 물질을 포함하는 도전성 기판인 경우, 상기 지지 기판(180)은 전극 역할을 할 수도 있다.
또한, 지지 기판(180)의 수평 크기는 반도체 구조체(152)의 수평 크기보다 크게 형성될 수 있다.
반도체 구조체(152)는 지지 기판(180) 상에 위치한다. 반도체 구조체(152)는 제1 질화물 반도체층(151), 활성층(153) 및 제2 질화물 반도체층(155)을 포함할 수 있다.
제1 질화물 반도체층(151)과 제2 질화물 반도체층(155)은 서로 다른 도전형 반도체층이다. 예를 들어, 본 실시예에서 제1 질화물 반도체층(151)은 n형 반도체층이고, 제2 질화물 반도체층(155)은 p형 반도체층일 수 있으나, 그 반대일 수도 있다. 제1 질화물 반도체층(151)과 제2 질화물 반도체층(155)은 (Al, Ga, In)N을 포함할 수 있고, 특히 GaN를 포함할 수 있다. 또한, 제1 질화물 반도체층(151)과 제2 질화물 반도체층(155)은 각각 단일층 또는 다중층으로 형성될 수 있다.
활성층(153)은 제1 질화물 반도체층(151) 및 제2 질화물 반도체층(155) 사이에 위치한다. 활성층(154)은 단일 양자우물 구조 또는 다중 양자우물 구조를 포함할 수 있다. 또한, 활성층(154)은 원하는 피크 파장의 광이 방출되도록 조성원소 및 조성비가 조절된 질화물 반도체층을 포함할 수 있다.
이하, 질화물 반도체층을 포함하는 반도체층들(151, 153, 155)과 관련된 주지 기술내용의 설명은 생략한다.
한편, 제1 질화물 반도체층(151)은 표면에 형성된 요철 패턴(R)을 포함할 수 있다. 상기 요철 패턴(R)은 돌출부(151a) 및 오목부(151b)를 포함할 수 있다. 또한, 제1 질화물 반도체층(151)은 돌출부(151a) 및 오목부(151b) 표면에 형성된 미세 요철 패턴(r)을 더 포함할 수 있다. 이에 따라, 제1 질화물 반도체층(151) 표면의 거칠기가 증가된다.
상기 요철 패턴(R) 및 미세 요철 패턴(r)은 제1 질화물 반도체층(151) 표면으로 방출되는 광의 전반사 현상을 감소시킬 수 있다. 따라서, 상기 발광 다이오드의 광 추출 효율을 개선시킬 수 있다.
한편, 제3 질화물 반도체층(157)은 지지 기판(180)과 반도체 구조체(152) 사이에 위치할 수 있다. 또한, 제3 질화물 반도체층(157)은 반도체 구조체(152)의 가장자리 부분 아래에 적어도 부분적으로 형성될 수 있다. 특히, 본 실시예에 있어서, 상기 제3 질화물 반도체층(157)은 반도체 구조체(152)의 가장자리 부분 아래에 전체적으로 형성된다. 이에 따라, 반도체 구조체(152) 아래에 제3 질화물 반도체층(157)으로 둘러싸인 영역이 형성된다.
구체적으로, 도 1에 도시된 바와 같이, 제3 질화물 반도체층(157)의 바깥쪽 측면은 상기 발광 다이오드의 외부로서 노출된다. 따라서, 도 1의 B-B' 단면은 도 2b에 도시된 바와 같이, 반도체 구조체(152) 아래에 제3 질화물 반도체층(157)이 전체적으로 형성된다. 반면, 도 1의 A-A' 단면은 도 2a에 도시된 바와 같이, 반도체 구조체(152) 아래에 부분적으로 제3 질화물 반도체층(157)이 형성된다. 특히, 제3 질화물 반도체층(157)은 반도체 구조체(152) 가장자리 부분 아래에 형성된다. 따라서, 반도체 구조체(152)의 중심 부분 아래에 제3 질화물 반도체층(157)으로 둘러싸인 영역이 형성될 수 있다.
본 실시예에서 제3 질화물 반도체층(157)이 반도체 구조체(152)의 가장자리 부분 아래에 전체적으로 형성된다. 그러나, 본 발명은 이에 한정되지 않으며, 제3 질화물 반도체층(157)이 반도체 구조체(152)의 가장자리 부분 아래에 적어도 부분적으로 형성될 수 있다. 예를 들어, 제3 질화물 반도체층(157)이 반도체 구조체(152)의 일 모서리 부분 아래 및 상기 일 모서리의 반대측 모서리 부분 아래에만 형성될 수 있다.
제3 질화물 반도체층(157)은 제2 질화물 반도체층(155)을 형성하는 물질과 유사한 물질의 반도체층일 수 있고, 예를 들어, 제3 질화물 반도체층(157)은 p-GaN 또는 u-GaN을 포함할 수 있다. 이에 따라, 제3 질화물 반도체층(157)의 격자 상수 및 열팽창 계수는 제2 질화물 반도체층(155)의 그것들과 유사하다. 그러므로, 제2 질화물 반도체층(155)에 제3 질화물 반도체층(157)과 제2 질화물 반도체층(155)의 격자 상수 차이 또는 열팽창 계수 차이에 의한 스트레스(stress)나 스트레인(strain)이 발생하지 않는다.
금속층(160)은 지지 기판(180)과 반도체 구조체(152) 사이에 위치한다. 나아가, 도 2a에 도시된 바와 같이, 상기 금속층(160)은 제3 질화물 반도체층(157)에 둘러싸인 영역 내에 형성될 수 있다.
본 실시예에서, 금속층(160)은 제3 질화물 반도체층(157)과 이격된다. 다만, 이에 한정되지 않으며, 금속층(160)은 제3 질화물 반도체층(157)의 안쪽 측면과 접합할 수도 있다. 또한, 금속층(160)의 두께는 제3 질화물 반도체층(157)의 두께 이하의 두께로 형성될 수 있다. 이에 따라, 상기 금속층(160)은 제3 질화물 반도체층(157)에 의하여 외부로부터 더욱 잘 보호될 수 있다.
또한, 금속층(160)은 반사 금속층(161)과 커버 금속층(163)을 포함할 수 있다. 커버 금속층(163)은 반사 금속층(161) 상에 위치할 수 있으며, 나아가 반사 금속층(161)의 측면까지 덮을 수 있다.
반사 금속층(161)은 활성층(153)에서 방출된 광을 반사시키는 역할을 할 수 있고, 또한 제2 도전형 반도체층(155)과 전기적으로 연결된 전극 역할을 할 수 있다. 따라서, 반사 금속층(161)은 높은 반사도를 갖고, 아울러 오믹 접촉을 형성할 수 있는 금속 물질을 포함할 수 있다. 예를 들어, 반사 금속층(161)은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다.
베리어 금속층(163)은 반사 금속층(161)을 형성하는 물질과 본딩 물질의 상호확산을 방지한다. 반사 금속층(161)이 확산되거나 또는 외부 금속 물질과 혼합되면 반사 금속층(161)의 반사도가 감소되거나 접촉 저항이 높아질 수 있기 때문에, 따라서 베리어 금속층(163)은 반사 금속층(161)을 완전히 덮는 것이 바람직하다. 다만, 본 발명은 이에 한정되는 것은 아니다. 한편, 상기 베리어 금속층(163)은 Ti, Ni 및 Cr 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다.
이와 같이, 금속층(160)이 제3 질화물 반도체층(157)에 둘러싸인 영역 내에 형성됨으로써, 금속층(160)을 외부로부터 보호할 수 있다. 따라서, 금속층(160)의 반사도 및 접촉 저항을 유지할 수 있고, 상기 발광 다이오드의 신뢰성을 향상시킬 수 있다.
본딩층(170)은 지지 기판(180)과 반도체 구조체(152) 사이에 위치할 수 있다. 상기 본딩층(170)은 지지 기판(180)과 반도체 구조체(152)를 접합할 수 있다.
본딩층(170)은 제3 질화물 반도체층(157)의 적어도 일부 및 금속층(160)을 덮을 수 있다. 예를 들어, 도 2a에 도시된 바와 같이 금속층(160)과 제3 질화물 반도체층(157)이 이격된 경우, 본딩층(170)은 금속층(160)의 하면 및 측면과 제3 질화물 반도체층(157)의 하면 및 안쪽 측면을 덮을 수 있다. 뿐만 아니라, 금속층(160)의 측면과 제3 질화물 반도체층(157)의 안쪽 측면이 접하는 경우에는, 본딩층(170)은 금속층(160)의 하면 및 제3 질화물 반도체층(157)의 하면을 덮을 수 있다.
본딩층(170)의 형성 물질은 지지 기판(180)과 반도체 구조체(152)를 본딩할 수 있는 물질이면 제한되지 않는다. 또한, 본딩층(170)은 지지 기판(180)과 반도체 구조체(152)를 전기적으로 연결하는 도전성 물질로 형성될 수 있다. 따라서, 본딩층(170)은 금속 물질을 포함할 수 있고, 예를 들어, AuSn을 포함할 수 있다. AuSn을 포함하는 본딩층(170)은 지지 기판(180)과 반도체 구조체(152)를 공정 본딩(Eutectic Bonding)할 수 있다.
전극(190)은 반도체 구조체(152) 상에 부분적으로 형성될 수 있다. 또한, 전극(190)은 전극 패드 및 전극 연장부(미도시)를 포함할 수 있다.
한편, 상기 발광 다이오드는 전류 차단층(미도시)을 더 포함할 수 있다. 이때, 상기 전류 차단층은 전극(190) 아래 영역에 위치할 수 있으며, 나아가 제3 질화물 반도체층(157)에 둘러싸인 영역 내에 위치할 수 있다. 상기 전류 차단층은 전류 분산이 효율적으로 되도록 유도하여 상기 발광 다이오드의 효율을 높일 수 있다.
이어서, 도 3 내지 도 10을 참조하여 발광 다이오드 제조 방법을 상세하게 설명한다.
도 3 내지 도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들 및 평면도이다.
먼저, 도 3을 참조하면, 기판(110) 상에 제1 질화물 반도체층(151), 활성층(153) 및 제2 질화물 반도체층(155)을 포함하는 에피층(150)을 형성한다.
나아가 더욱 구체적으로, 도 3의 (a)를 참조하면, 기판(110)을 준비하고, 기판(110) 상에 희생층(120)을 형성한다.
기판(110)은 반도체층들(151, 153, 155)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판 등일 수 있다. 특히, 본 실시예에 있어서, 기판(110)은 질화갈륨 기판일 수 있다.
희생층(120)은 기판(110) 상에 성장되어 형성될 수 있다. 이때 희생층(120)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다.
희생층(120)은 질화물계 반도체를 포함하는 물질로 형성될 수 있다. 나아가, 희생층(120)은 고농도의 불순물을 포함할 수 있다. 예를 들어, 희생층(120)은 Si가 3×1018 /cm3 이상의 농도로 도핑된 질화갈륨 반도체층으로 형성될 수 있다. 이에 따라, 후술하여 설명하는 ECE(ElectroChemical Etching) 공정을 이용하여 미세 공동을 형성할 수 있다.
이어서, 도 3의 (b)를 참조하면, 희생층(110) 상에 제1 마스크 패턴(130)이 형성된다.
제1 마스크 패턴(130)은 SiO2로 형성될 수 있으며, 이에 한정되지 않고 다양한 물질을 포함할 수 있다. 제1 마스크 패턴(130)은 다양한 형상을 가질 수 있고, 예를 들어, 스트라이프 패턴, 교차하는 두 방향의 스트라이프 패턴 또는 다각형 패턴 등을 갖도록 형성될 수 있다. 나아가, 제1 마스크 패턴(130)은 음각 또는 양각 패턴을 가질 수 있다.
이어서, 도 3의 (c)를 참조하면, 희생층(120)을 부분적으로 식각하여 미세 공동(140)을 형성한다.
희생층(120)은 ECE(ElectroChemical Etching) 공정을 이용하여 부분적으로 식각될 수 있고, 이에 따라 희생층(120)에 미세 공동(140)이 형성될 수 있다. 미세 공동(140)은 제1 마스크 패턴(130)에 덮이지 않고 노출된 희생층(120) 상면 영역 아래에 주로 형성된다. 따라서, 제1 마스크 패턴(130)의 형상에 따라 미세 공동(140) 형성 부분이 결정될 수 있다.
상기 ECE 공정은 희생층(120)이 형성된 기판(110)과 음극 전극(예컨대, Pt 전극)을 용액에 담근 후, 희생층(120)에 양전압을 인가하고, 음극 전극에 음전압을 인가하여 수행될 수 있다. 이때, 상기 용액은 전해질 용액일 수 있고, 예를 들어 옥살산, HF, NaOH를 포함하는 전해질 용액일 수 있다.
상기 ECE 공정에서 용액의 조성 및 농도, 전압 인가 시간, 인가 전압을 선택적으로 적용하여, 미세 공동(140)의 크기를 조절할 수 있다. 예를 들어, 10~60V 범위의 전압을 연속적으로 인가하여 희생층(120)을 부분적으로 식각하여 미세 공동(140)을 형성할 수 있다.
또한, 두 단계의 ECE공정을 이용하여 미세 공동(140)을 형성할 수도 있다. 구체적으로, 제1 단계 ECE공정에서 상대적으로 낮은 전압을 인가하고, 이 후 제2 단계 ECE공정에서 상대적으로 높은 전압을 인가하여 미세 공동(140)을 형성할 수 있다. 도 3의 (c)를 참조하면, 미세 공동(140)은 제1 미세 공동(141) 및 제2 미세 공동(143)을 포함할 수 있고, 제1 미세 공동(141)과 제2 미세 공동(143)은 각각 상술한 1 단계 ECE공정과 제2 단계 ECE공정에 의해 형성된 것이다. 상기 두 단계에 걸친 ECE공정은, 예를 들어, 20℃의 0.3M 옥살산 용액 내에 위치된 6×1018/cm3의 Si 도핑 농도를 갖는 희생층(120)에 대해서, 제1 단계는 8~9V의 전압을 인가하고, 제2 단계는 15~17V의 전압을 인가함으로써 수행될 수 있다. 그 결과, 상대적으로 작은 크기의 제1 미세 공동(141)이 먼저 형성되고, 상대적으로 큰 크기의 제2 미세 공동이(143)이 형성된다. 다만, 본 발명이 이에 한정되는 것은 아니다.
두 단계 ECE 공정을 이용함으로써, 희생층(120)의 표면은 양호한 결정성을 유지할 수 있고, 아울러, 희생층(120)의 내부에 상대적으로 큰 미세 공동을 형성할 수 있어 후속 공정에 유리하다.
도 3의 (d)를 참조하면, 희생층(120)을 시드로 하여 제1 질화물 반도체층(151), 활성층(153) 및 제2 질화물 반도체층(155)을 포함하는 에피층(150)을 형성한다. 상기 에피층(150)은 MOCVD, MBE 또는 HVPE 등의 기술을 이용하여 성장될 수 있다. 에피층(150)은 성장 시, 수직 성장뿐만 아니라 수평 성장을 동반할 수 있고, 이에 따라 제1 마스크 패턴(130)을 덮는다. 여기서, 에피층(150)은 기판(110) 상면 상에 전체적으로 형성될 수 있다.
에피층(150)의 각 반도체층들(151, 153, 155)은 질화물 반도체 물질을 포함할 수 있고, 예를 들어, (Al, In, Ga)N을 포함할 수 있다.
제1 질화물 반도체층(151)과 제2 질화물 반도체층(155)은 서로 다른 도전형이다. 본 실시예에 있어서, 제1 질화물 반도체층(151)은 p형 반도체층이고, 제2 질화물 반도체층(155)은 n형 반도체층이나, 그 반대일 수도 있다. 한편, 활성층(153)은 원하는 피크 파장의 광을 방출할 수 있도록 반도체층을 이루는 원소 및 그 조성이 조절될 수 있다.
상기 제1 질화물 반도체층(151)은 언도프트(un-doped)층과 도핑층을 포함할 수 있다. 제1 질화물 반도체층(151) 형성 시 언도프트층을 먼저 성장시키고, 이후 도핑층을 형성하여, 제1 질화물 반도체층(151)이 다중층을 포함하도록 할 수 있다. 이와 같이, 제1 질화물 반도체층(151)의 형성을 위하여 초기에 언도프트층을 먼저 성장시킴으로써, 제1 질화물 반도체층(151)의 결정 품질을 개선시킬 수 있다. 나아가, 제1 질화물 반도체층(151) 상에 형성되는 활성층(153) 및 제2 질화물 반도체층(155)의 결정 품질 또한 개선될 수 있다.
한편, 에피층(150)의 형성 과정동안, 미세 공동(140)이 서로 합쳐지고 성장하여 공동(145)을 형성한다. 도시된 바와 같이, 공동(145)은 제1 마스크 패턴(130)의 인접하는 마스킹 영역을 연결하도록 형성될 수 있다. 도 3의 (d)에는 공동(145) 상에 희생층(120)의 일부가 잔류하는 것으로 도시되어 있으나, 이와 달리 상기 잔류 희생층(120)이 제거될 수도 있다. 이 경우, 공동(145)과 제1 질화물 반도체층(151)이 서로 계면을 형성할 수 있다.
도 4는 도 3의 (d)를 스케일만 달리하여 도시한다. 이하, 발광 다이오드의 제조 방법은 도 4에 도시된 스케일로 설명한다.
이어서, 도 5a를 참조하면, 에피층(150) 상에 제2 마스크 패턴(220)을 형성한다.
제2 마스크 패턴(220)은 마스킹 영역(221)과 개구부 영역(223)을 포함할 수 있다. 나아가, 상기 마스킹 영역(221)은 제1 마스킹 영역(221a)과 제2 마스킹 영역(221b)을 포함할 수 있다.
본 실시예에 있어서, 제2 마스크 패턴(220)은 후속 공정에 따라 그 패턴이 결정될 수 있다. 도 5b는 에피층(150)의 상면을 도시하는 평면도이다. 도 5b에 도시된 바와 같이, 복수의 제1 마스킹 영역(221a)이 서로 이격되어 위치할 수 있다. 제2 마스킹 영역(221b)은 제1 마스킹 영역(221a)들 사이에서 제1 마스킹 영역(221a)과 이격되어 위치할 수 있다. 여기서, 제1 마스킹 영역(221a)은 후술하는 제3 질화물 반도체층(157)에 의해 둘러싸인 영역과 거의 일치한다. 또한, 제2 마스킹 영역(221b)의 경우, 후술하는 소자 분할 영역(210) 상에 위치한다.
이와 같이, 제2 마스크 패턴(220)의 마스킹 영역(221)과 개구부 영역(223)을 정의함으로써, 소자 분할 영역(210)을 결정하여 반도체 구조체(152)의 크기를 조절할 수 있다. 반도체 구조체(152)의 크기를 조절함으로써, 본 실시예에 따라 제조된 발광 다이오드의 크기를 조절할 수 있다. 또한, 제3 질화물 반도체층(157)에 의해 둘러싸인 영역의 크기를 조절할 수 있다.
제2 마스크 패턴(220)은 SiOx 또는 SiNx를 포함하는 물질로 형성될 수 있다. 또한, 제2 마스크 패턴(220)은 증착 및 패터닝 공정 등을 이용하여 형성될 수 있다.
도 6을 참조하면, 에피층(150) 상에 부분적으로 제3 질화물 반도체층(157)을 형성한다. 상기 제3 질화물 반도체층(157)은 제2 마스크 패턴(220)의 개구부 영역(223)에 형성될 수 있다.
제3 질화물 반도체층(157)은 MOCVD, MBE 또는 HVPE 등의 기술을 이용하여 성장될 수 있다. 제3 질화물 반도체층(157)은 (Al, In, Ga)N을 포함하는 질화물 반도체층으로 형성될 수 있다.
특히, 상기 제3 질화물 반도체층(157)은 제2 질화물 반도체층(155)과 유사한 물질의 반도체층으로 형성될 수 있으며, 예를 들어, p-GaN 또는 u-GaN을 포함하는 질화물 반도체층으로 형성될 수 있다. 이때, 제3 질화물 반도체층(157)은 제2 질화물 반도체층(155)을 시드로 하여 성장될 수 있다. 이에 따라, 제3 질화물 반도체층(157)의 격자 상수 및 열팽창 계수는 제2 질화물 반도체층(155)의 그것들과 유사하다. 그러므로, 상기 발광 다이오드 제조 과정에서, 제3 질화물 반도체층(157)과 제2 질화물 반도체층(155)의 격자 상수 차이 또는 열팽창 계수 차이에 의한 스트레스(stress)나 스트레인(strain)이 거의 발생하지 않는다.
제3 질화물 반도체층(157)은 개구부 영역(223)에 형성되므로, 도 5a 및 도 5b를 참조하여 설명한 공정에서 제2 마스크 패턴(220)을 조절함으로써 제3 질화물 반도체층(157)의 위치 및 너비 등을 조절할 수 있다. 한편, 형성되는 제3 질화물 반도체층(157)의 두께는 제한되지 않으며, 후술하는 금속층(160)의 두께에 따라 자유롭게 선택될 수 있다.
도 7을 참조하면, 제2 마스크 패턴(220)을 제거하고, 금속층(160)을 형성한다.
제2 마스크 패턴(220)은 습식 식각 또는 건식 식각 등을 이용하여 제거될 수 있다.
한편, 금속층(160)은 제1 마스킹 영역(221a)이 제거된 영역, 즉 제3 질화물 반도체층(157)에 둘러싸인 영역 내에 형성될 수 있다. 또한, 상기 금속층(160)은 그 측면이 제3 질화물 반도체층(157)의 안쪽 측면과 이격되도록 형성될 수 있고, 또는 그 측면이 제3 질화물 반도체층(157)의 안쪽 측면과 접하도록 형성될 수 있다.
금속층(160)은 제3 질화물 반도체층(157)의 두께 이하의 두께를 갖도록 형성할 수 있다. 이에 따라, 후술하는 기판 분리 공정에서 금속층(160)이 식각 용액으로부터 효과적으로 보호될 수 있다.
금속층(160)은 반사 금속층(161) 및 커버 금속층(163)을 포함할 수 있다. 반사 금속층(161)은, 예를 들어 증착 및 리프트 오프 공정 등을 통해서 형성될 수 있다. 또한 커버 금속층(163)은 증착 공정 등을 통해서 반사 금속층(161) 상에 형성될 수 있고, 나아가 반사 금속층(161)의 측면까지 덮도록 형성될 수 있다.
반사 금속층(161)은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 베리어 금속층(163)은 Ti, Ni 및 Cr 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다.
한편, 도 7에 도시되어 있지 않지만, 반도체 구조체(152) 상에 전류 차단층(미도시)을 더 형성할 수 있다. 상기 전류 차단층은 후술하는 전극(190)이 형성되는 영역과 수직 방향으로 일치하는 영역에 형성될 수 있다. 나아가, 전류 차단층은 제3 질화물 반도체층(157)에 둘러싸인 영역 내에 형성될 수 있다. 상기 절연성 물질로 형성될 수 있다.
다음, 도 8을 참조하면, 에피층(150)의 일부를 제거하여 소자 분할 영역(210)을 형성한다. 소자 분할 영역(210)은 사진 및 식각 공정을 이용하여 형성될 수 있다. 이에 따라, 에피층(150)은 적어도 하나의 소자 영역(100)으로 분할되고, 적어도 하나의 반도체 구조체(152)가 형성된다. 즉, 상기 소자 영역(100)은 반도체 구조체(152)를 포함할 수 있다.
상기 소자 분할 영역(210)은 상술한 바와 같이, 제2 마스킹 영역(221b) 아래에 형성될 수 있다.
소자 분할 영역(210)을 형성함으로써, 기판 분리 시 식각 용액이 용이하게 반도체 구조체(152)와 기판(110) 사이의 공동(145)으로 침투할 수 있다. 이에 따라, 제1 마스크 패턴(130)의 식각이 짧은 시간 내에 효과적으로 이루어질 수 있다.
도 9를 참조하면, 각 반도체 구조체(152) 상에 지지 기판(180)을 형성한다. 나아가, 지지 기판(180)을 형성하기 전에, 반도체 구조체(152) 상에 본딩층(170)을 형성할 수 있다.
지지 기판(180)은 절연성 기판, 도전성 기판 또는 회로 기판일 수 있다. 예를 들어, 지지 기판(180)은 사파이어 기판, 질화갈륨 기판, 유리 기판, 실리콘카바이드 기판, 실리콘 기판, 금속 기판, 세라믹 기판 또는 PCB 기판일 수 있다. 특히, 본 실시예에서 지지 기판(180)은 도전성 금속 기판일 수 있다. 이에 따라, 지지 기판(180)이 제2 질화물 반도체층(155)과 전기적으로 연결된 전극으로서의 기능을 할 수 있다.
지지 기판(180)을 형성하기 전에, 본딩층(170)이 반도체 구조체(152) 상에 형성될 수 있다. 본 실시예에 있어서, 본딩층(170)은 금속층(160)의 상면 및 측면, 그리고 제3 질화물 반도체층(157)의 안쪽 측면 및 상면을 덮도록 형성될 수 있다. 한편, 금속층(160)과 제3 질화물 반도체층(157)이 접하는 경우, 본딩층(170)은 금속층(160) 및 제3 질화물 반도체층(157)을 덮도록 형성될 수 있다.
이와 같이, 본딩층(170)이 반도체 구조체(152) 상에 전면적으로 형성됨으로써, 기판(110) 분리 공정에서 반도체층들(151, 153, 155)의 깨짐 현상이 최소화될 수 있다.
본딩층(170)은 지지 기판(180)과 반도체 구조체(152)를 접합할 수 있고, 또한 본딩층(170)이 도전성 물질로 형성된 경우 지지 기판(180)과 반도체 구조체(152)를 전기적으로 연결할 수도 있다.
따라서, 본딩층(170)은 금속 물질을 포함할 수 있고, 예를 들어, AuSn을 포함할 수 있다. AuSn을 포함하는 본딩층(170)은 지지 기판(180)과 에피층(150)을 공정 본딩(Eutectic Bonding)할 수 있다. 상기 공정 본딩은, 예를 들어, Au : Sn = 80 : 20 (wt%)인 AuSn을 공정 온도인 약 280℃ 이상으로 가열한 후 냉각함으로써 수행될 수 있다. 이에 따라, 반도체 구조체(152)와 지지 기판(180)이 접합되며, 전기적으로 서로 연결된다.
다음, 도 10을 참조하면, 기판(110)을 반도체 구조체(152)로부터 분리한다. 도 10은 도 9의 상하를 반대로 도시하여, 지지 기판(180)이 아래측에 위치하도록 도시하였다.
기판(110)을 반도체 구조체(152)로부터 분리하는 것은 화학적 리프트 오프 기술, 응력 리프트 오프 기술 또는 열적 리프트 오프 기술을 이용할 수 있다. 특히, 본 실시예는 화학적 리프트 오프 기술을 이용하여 기판(110)을 분리하는 것을 설명한다. 따라서, 본 실시예에 따르면, 화학 식각으로 적어도 일부 제1 마스크 패턴(130)을 제거하여 기판(110)을 반도체 구조체(152)로부터 분리한다.
화학 식각은 BOE(Buffered Oxide Etchant) 또는 HF 등의 식각 용액을 이용하여 수행될 수 있다. 상기 식각 용액은 공동(145)을 이동 채널로 이용하여 희생층(120)과 제1 질화물 반도체층(152) 사이의 공간으로 침투할 수 있다. 이에 따라, 적어도 일부의 제1 마스크 패턴(130)이 식각 용액에 의하여 화학적으로 식각된다.
나아가, 상기 발광 다이오드 제조 방법은, 소자 분할 영역(210)을 형성하는 것을 포함하므로, 소자 분할 영역(210)이 상기 식각 용액의 이동 채널로 이용될 수 있다. 소자 분할 영역(210)의 스케일은 공동(145)의 스케일에 비해 상대적으로 매우 크기 때문에, 식각 용액이 소자 분할 영역(210)을 따라 기판(110)과 지지 기판(180) 사이로 더욱 빠르게 침투할 수 있다. 따라서, 상기 식각 용액이 제1 마스크 패턴(130)을 짧은 시간 내에 식각할 수 있어서, 기판 분리 공정 시간이 단축될 수 있다.
상기 제1 마스크 패턴(130)의 적어도 일부가 화학 식각으로 제거되면, 기판(110)이 반도체 구조체(152)로부터 분리된다. 또한, 상기 기판(110)을 분리하는 것은, 화학 식각 후 물리적인 응력을 가하여 기판(110)을 분리하는 것을 더 포함할 수 있다.
상기 실시예에 따르면, 금속층(160)이 제3 질화물 반도체층(157)에 둘러싸인 영역 내에 위치한다. 따라서, 화학적 리프트 오프 기술을 이용하여 기판을 분리하는 경우에, 식각 용액에 의한 금속층(160)의 손상이 방지될 수 있다. 특히, Ti, Ni, 및 Cr 중 적어도 하나를 포함하는 금속층(160)은 BOE 또는 HF와 같은 식각 용액에 매우 취약하다. 그러나, 본 발명의 실시예에 따르면, 제3 질화물 반도체층(157)에 의해 식각 용액이 금속층(160)까지 침투하는 것이 방지되어 금속층(160)이 손상되지 않는다. 나아가, 제3 질화물 반도체층(157)의 두께가 금속층(160)의 두께보다 두꺼운 경우, 금속층(160)이 더욱 효율적으로 보호될 수 있다.
또한, 이종 물질 간의 계면은 상대적으로 높은 에너지 준위를 가지므로 벌크 부분에 비해 불안정하다. 따라서, 반도체 구조체(152)와 금속층(160)의 계면은 상대적으로 불안정하여, 상기 식각 용액이 상기 계면을 통하여 금속층(160)에 침투할 수 있다. 그러나, 본 실시예에 따르면, 반도체 구조체(152)의 가장자리 부분 상에 제3 질화물 반도체층(157)이 형성된다. 이때, 제3 질화물 반도체층(157)은 제2 질화물 반도체층(155)과 유사한 물질로 형성되므로, 제3 질화물 반도체층(157)과 반도체 구조체(152)의 계면은 비교적 안정적이다. 따라서, 제3 질화물 반도체층(157)이 형성됨으로써, 식각 용액이 이종 물질 간의 계면을 따라 금속층(160)에 침투하는 것도 방지될 수 있다.
금속층(160)이 식각 용액으로부터 보호되므로, 금속층(160) 반사도 및 접촉 저항을 유지할 수 있다. 이에 따라, 상기 제조 방법의 공정 수율이 향상될 수 있으며, 상기 제조 방법으로 제조된 발광 다이오드의 효율, 신뢰성 및 수명이 향상될 수 있다.
한편, 상기 실시예와는 달리, 화학적 리프트 오프 기술이 아닌 응력 리프트 오프 기술을 이용하는 경우에도 본 발명은 적용될 수 있다. 응력 리프트 오프 기술을 이용하여 기판(110)을 분리하는 경우, 반도체층들(151, 153, 155)의 모서리 부분에 응력이 집중되어 이 부분이 깨질 수 있다. 그러나, 본 발명에 따르면, 반도체 구조체(152)의 가장자리 부분 상에 제3 질화물 반도체층(157)이 형성되므로, 응력이 모서리 부분에 집중되더라도 제3 질화물 반도체층(157)에 손상이 생긴다. 따라서, 반도체 구조체(152)의 반도체층들(151, 153, 155)은 깨짐 등의 손상을 받지 않는다. 이에 따라, 상기 제조 방법의 공정 수율이 향상될 수 있으며, 상기 제조 방법으로 제조된 발광 다이오드의 신뢰성 및 효율이 저하되지 않는다.
다시 도 10을 참조하면, 제1 마스크 패턴(130)이 제거되고 기판(110)이 분리됨에 따라, 반도체 구조체(152)의 표면, 즉 제1 도전형 반도체층(151)의 표면에 돌출부(151a)와 오목부(151b)를 갖는 요철 패턴(R)이 형성된다.
기판(110)이 분리된 후, 기판(110)이 분리되어 노출된 반도체 구조체(152)의 표면을 염산 등으로 세정할 수 있다. 이에 따라, 기판 분리 과정(110)에서의 잔류물이 제거될 수 있다. 또한, 제1 도전형 반도체층(151)이 언도프트 층을 포함하는 경우, 상기 언도프트 층은 건식 식각 등으로 제거될 수 있다.
이 후, 습식 식각을 이용하여 반도체 구조체의(152) 표면, 즉 돌출부(151a) 및 오목부(151b) 표면에 미세 요철 패턴(r)을 형성할 수 있다. 상기 습식 식각은 광전 화학(PEC) 식각 등일 수 있다. 상기 미세 요철 패턴(r)이 형성되면, 반도체 구조체(152) 표면의 거칠기가 증가된다. 이와 같이, 요철 패턴(R) 표면에 미세 요철 패턴(r)이 형성됨으로써, 활성층(153)에서 방출된 광의 광 추출 효율이 개선된다.
도 10에서 도시하고 있지 않지만, 상기 발광 다이오드 제조 방법은, 반도체 구조체(152)의 상면 및 측면을 덮는 패시베이션층(미도시)을 형성하는 것을 더 포함할 수 있다. 상기 패시베이션층은 절연성 물질로 형성될 수 있으며, 반도체 구조체(152)를 외부로부터 보호할 수 있다.
이어서, 반도체 구조체(152) 상에 전극(190)을 형성할 수 있다. 다음, 소자 분할 영역(210) 아래의 지지 기판(180)을 분할하여 각각의 소자 영역(100)을 분할하면, 적어도 하나의 발광 다이오드가 제공된다. 상기 발광 다이오드는 도 1 내지 도 2b에 도시된 바와 같다. 본 실시예에서 지지 기판(180)의 수평 크기가 반도체 구조체(152)의 수평 크기보다 크게 분할될 수 있다. 이때, 지지 기판(180)은 스크라이빙을 이용하여 분할될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다. 특히, 상기 실시예들은 화학적 리프트 오프 기술을 이용한 기판 분리를 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 따라서, 본 발명의 실시예들은, 예를 들어 응력 리프트 오프 기술 또는 열적 리프트 오프 기술을 이용한 기판 분리에도 적용될 수 있다.
Claims (25)
- 지지 기판;
상기 지지 기판 상에 위치하는 반도체 구조체;
상기 지지 기판과 반도체 구조체 사이에 위치하며, 상기 반도체 구조체 가장자리 부분 아래에 적어도 부분적으로 형성된 제3 질화물 반도체층; 및
상기 지지 기판과 반도체 구조체 사이에 위치하는 금속층을 포함하고,
상기 금속층은 상기 제3 질화물 반도체층에 둘러싸인 영역 내에 형성된 발광 다이오드. - 청구항 1에 있어서,
상기 금속층은 반사 금속층 및 커버 금속층을 포함하는 발광 다이오드. - 청구항 2에 있어서,
상기 커버 금속층은 상기 반사 금속층의 하면 및 측면을 덮는 발광 다이오드. - 청구항 3에 있어서,
상기 커버 금속층은 Ti, Ni 및 Cr중 적어도 어느 하나를 포함하는 발광 다이오드. - 청구항 1에 있어서,
상기 금속층은 상기 제3 질화물 반도체층과 이격된 발광 다이오드. - 청구항 5에 있어서,
상기 금속층의 두께는 상기 제3 질화물 반도체층의 두께 이하인 발광 다이오드. - 청구항 5 또는 청구항 6에 있어서,
상기 반도체 구조체와 상기 지지 기판을 접합하는 본딩층을 더 포함하고,
상기 본딩층은 상기 금속층의 하면 및 측면을 덮고,
상기 본딩층은 상기 제3 질화물 반도체층의 하면 및 안쪽 측면을 덮는 발광 다이오드. - 청구항 1에 있어서,
상기 금속층의 측면은 상기 제3 질화물 반도체층의 안쪽 측면과 접하는 발광 다이오드. - 청구항 8에 있어서,
상기 금속층의 두께는 상기 제3 질화물 반도체층의 두께 이하인 발광 다이오드. - 청구항 8 또는 청구항 9에 있어서,
상기 반도체 구조체와 상기 지지 기판을 접합하는 본딩층을 더 포함하고,
상기 본딩층은 상기 금속층 및 상기 제3 질화물 반도체층 아래에 위치하는 발광 다이오드. - 청구항 1에 있어서,
상기 제3 질화물 반도체층은 p-GaN 또는 u-GaN을 포함하는 발광 다이오드. - 청구항 1에 있어서,
상기 반도체 구조체는 그 표면에 형성된 요철 패턴을 포함하는 발광 다이오드. - 기판 상에 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층을 포함하는 에피층을 형성하고;
상기 에피층 상에 부분적으로 제3 질화물 반도체층을 형성하고;
상기 에피층의 일부를 제거하여 소자 분할 영역을 형성함으로써, 적어도 하나의 반도체 구조체를 형성하고;
상기 반도체 구조체 상에 금속층을 형성하고;
상기 반도체 구조체 상에 지지 기판을 형성한 후, 상기 기판을 분리하는 것을 포함하고,
상기 제3 질화물 반도체층은 상기 반도체 구조체의 가장자리 부분 상에 형성되고,
상기 금속층은 상기 제3 질화물 반도체층에 둘러싸인 영역 내에 형성되는 발광 다이오드 제조 방법. - 청구항 13에 있어서,
상기 기판을 분리하는 것은 화학적 리프트 오프 기술, 응력 리프트 오프 기술 및 열적 리프트 오프 기술 중 적어도 한 방법을 이용하는 것을 포함하는 발광 다이오드 제조 방법. - 청구항 14에 있어서,
상기 기판 및 상기 반도체 구조체 사이에 위치하는 공동을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법. - 청구항 15에 있어서,
상기 기판 및 상기 반도체 구조체 사이에 위치하는 제1 마스크 패턴을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법. - 청구항 16에 있어서,
상기 기판을 분리하는 것은, 상기 제1 마스크 패턴을 식각 용액으로 제거하여 기판을 분리하는 것을 포함하는 발광 다이오드 제조 방법. - 청구항 17에 있어서,
상기 금속층은 제3 질화물 반도체층의 두께 이하의 두께를 갖도록 형성되는 발광 다이오드 제조 방법. - 청구항 17에 있어서,
상기 금속층은 Ti, Ni 및 Cr 중 적어도 하나를 포함하는 발광 다이오드 제조 방법. - 청구항 17에 있어서,
상기 금속층을 형성하는 것은,
반사 금속층을 형성하고,
상기 반사 금속층을 덮는 커버 금속층을 형성하는 것을 포함하고,
상기 커버 금속층은 Ti, Ni 및 Cr 중 적어도 하나를 포함하는 발광 다이오드 제조 방법. - 청구항 17 내지 청구항 20 중 어느 한 항에 있어서,
상기 식각 용액은 BOE 및 HF 중 적어도 하나를 포함하는 발광 다이오드 제조 방법. - 청구항 13에 있어서,
상기 제3 질화물 반도체층을 형성하기 전에, 마스킹 영역과 개구부 영역을 갖는 제2 마스크 패턴을 상기 에피층 상에 형성하는 것, 및
상기 금속층을 형성하기 전에, 상기 제2 마스크 패턴을 제거하는 것을 더 포함하고,
상기 에피층은 개구부 영역에 노출되고, 상기 제3 질화물 반도체층은 상기 개구부 영역에 형성되는 발광 다이오드 제조 방법. - 청구항 22에 있어서,
상기 마스킹 영역은 제1 마스킹 영역 및 제2 마스킹 영역을 포함하고,
상기 소자 분할 영역은 상기 제2 마스킹 영역 아래에 형성되는 발광 다이오드 제조 방법. - 청구항 13에 있어서,
상기 지지 기판을 형성하기 전에,
상기 제3 질화물 반도체층 및 상기 금속층을 덮는 본딩층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법. - 청구항 24에 있어서,
상기 지지 기판과 상기 반도체 구조체는 상기 본딩층에 의해 공정 본딩되는 발광 다이오드 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120142206A KR20140074040A (ko) | 2012-12-07 | 2012-12-07 | 발광 다이오드 및 그것을 제조하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120142206A KR20140074040A (ko) | 2012-12-07 | 2012-12-07 | 발광 다이오드 및 그것을 제조하는 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140074040A true KR20140074040A (ko) | 2014-06-17 |
Family
ID=51127347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120142206A KR20140074040A (ko) | 2012-12-07 | 2012-12-07 | 발광 다이오드 및 그것을 제조하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140074040A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10217914B2 (en) | 2015-05-27 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
| CN112054098A (zh) * | 2020-09-08 | 2020-12-08 | 中山德华芯片技术有限公司 | 一种柔性反极性红光发光二极管及其制作方法 |
-
2012
- 2012-12-07 KR KR1020120142206A patent/KR20140074040A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10217914B2 (en) | 2015-05-27 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
| CN112054098A (zh) * | 2020-09-08 | 2020-12-08 | 中山德华芯片技术有限公司 | 一种柔性反极性红光发光二极管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8242530B2 (en) | Light emitting device and method for fabricating the same | |
| EP2160772B1 (en) | Semiconductor light emitting device | |
| TWI559573B (zh) | 發光二極體 | |
| CN110379900B (zh) | 发光二极管及其制造方法 | |
| KR20100068839A (ko) | 발광 소자의 제조 방법 | |
| KR20140068474A (ko) | 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법 | |
| KR100986963B1 (ko) | 발광 소자 및 그 제조방법 | |
| US9048348B2 (en) | Method of separating substrate and method of fabricating semiconductor device using the same | |
| KR20150012538A (ko) | 발광 소자 제조 방법 | |
| KR102206284B1 (ko) | 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| KR20090118623A (ko) | 수직구조 반도체 발광소자 및 그 제조방법 | |
| CN109860369B (zh) | 一种半导体发光器件及其制备方法 | |
| KR20140074040A (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| KR101945791B1 (ko) | 반도체 발광소자의 제조방법 | |
| KR101283444B1 (ko) | 수평형 파워 ｌｅｄ 소자 및 그 제조방법 | |
| KR100987986B1 (ko) | 발광 소자 및 그 제조방법 | |
| KR20140085198A (ko) | 마스크 패턴을 이용한 기판 분리 방법 및 반도체 소자 제조 방법 | |
| KR20080081620A (ko) | 수직형 발광 다이오드의 제조방법 | |
| KR20140079958A (ko) | 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| KR20150128424A (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR20140058080A (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| KR101340322B1 (ko) | 수평형 파워 led 소자 | |
| KR20140123318A (ko) | 응력을 이용한 성장 기판 분리 방법 및 반도체 소자 제조 방법 | |
| KR20140077476A (ko) | 마스크 패턴 형성 방법, 이를 이용한 기판 분리 방법 및 반도체 소자 제조 방법 | |
| KR20150016759A (ko) | 발광 소자 제조용 템플릿 재생 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |