KR20150012538A - 발광 소자 제조 방법 - Google Patents

발광 소자 제조 방법 Download PDF

Info

Publication number
KR20150012538A
KR20150012538A KR1020130088170A KR20130088170A KR20150012538A KR 20150012538 A KR20150012538 A KR 20150012538A KR 1020130088170 A KR1020130088170 A KR 1020130088170A KR 20130088170 A KR20130088170 A KR 20130088170A KR 20150012538 A KR20150012538 A KR 20150012538A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
type semiconductor
layer
growth substrate
Prior art date
Application number
KR1020130088170A
Other languages
English (en)
Inventor
김창연
최주원
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020130088170A priority Critical patent/KR20150012538A/ko
Priority to PCT/KR2014/006091 priority patent/WO2015012513A1/en
Publication of KR20150012538A publication Critical patent/KR20150012538A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Abstract

발광 소자 제조 방법이 개시된다. 상기 제조 방법에 따르면, 성장 기판 상에 희생층을 형성하고; 상기 희생층 상에 마스크 패턴을 형성하고; 상기 희생층을 부분적으로 제거하여 상기 희생층 내에 미세 공동을 형성하고; 상기 희생층 상에 적어도 일부의 상기 마스크 패턴을 덮으며 서로 이격된 복수의 발광 구조체를 형성함과 아울러, 상기 희생층 내에 공동을 형성하고; 상기 복수의 발광 구조체 상에 서브 마운트를 본딩하고; 그리고, 화학적 리프트 오프 또는 응력 리프트 오프를 이용하여 상기 복수의 발광 구조체로부터 상기 성장 기판을 분리하는 것을 포함하며, 상기 성장 기판은 상기 복수의 발광 구조체에 대하여 일체로 분리된다. 이에 따라, 공정성 및 생산성이 향상된 발광 소자 제조 방법이 제공될 수 있다.

Description

발광 소자 제조 방법{METHOD OF FABRICATING LIGHT EMITTING DEVICE}
본 발명은 발광 소자 제조 방법에 관한 것으로, 특히, 복수의 발광 구조체로부터 성장 기판을 분리하여 형성되는 발광 소자 제조 방법에 관한 것이다.
발광 소자는 전자와 정공의 재결합으로 발생하는 광을 발하는 무기 반도체 소자로서, 최근, 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 사용되고 있다.
상기 발광 소자는 그 형태에 따라 수평형, 수직형, 플립칩(flip-chip)형 발광 소자 등으로 분류될 수 있다.
성장 기판이 반도체층들 아래에 배치되는 수평형 발광 소자는 제조 방법이 비교적 간단하나, 성장 기판이 활성층 아래에 배치되어 발광 중 발생한 열을 효과적으로 방출시키기 어렵다. 특히, 수평형 발광 소자의 성장기판으로 가장 폭 넓게 사용되는 사파이어 기판은 열전도성이 매우 낮아서, 발광 소자의 접합온도를 증가시켜 발광 소자의 효율 드룹(efficiency droop)을 발생시킨다. 또한, 수평형 발광 소자는 필수적으로 반도체층들에 연결되는 와이어를 포함하는데, 상기 와이어에서 발생된 열로 인하여 발광 소자를 봉지하는 봉지재가 열화되어 발광 소자의 효율 및 신뢰성을 저하시킨다. 따라서 수평형 발광 소자는 고밀도 전류가 인가되는 고출력 발광 소자에는 적합하지 않다.
이와 같은 수평형 발광 소자의 단점을 극복하기 위하여, 와이어를 이용하지 않고 범프 등을 이용하여 직접 서브 마운트 상에 접합된 플립칩형 발광 소자가 이용된다. 플립칩형 발광 소자는 전극이 직접 서브 마운트에 접합되며, 와이어를 이용하지 않으므로, 수평형 발광 소자에 비해 열 방출 효율이 매우 높다. 따라서 고밀도 전류를 인가하더라도 효과적으로 열을 서브 마운트 측으로 전도시킬 수 있어서, 플립칩형 발광 소자는 고출력 발광 소자에 적합하다.
그러나, 플립칩형 발광 소자는 성장 기판이 광의 출사면에 위치하고 있어서, 성장 기판에 의해 광 추출 효율이 감소된다. 이와 같은 문제점을 해결하고자 반도체층들로부터 성장 기판이 제거된 플립칩형 발광 소자가 이용되고 있다. 예를 들어, 미국특허 제8329482호(US 8,329,482 B2) 등에는 성장 기판이 반도체층으로부터 제거된 형태의 플립칩 발광 소자가 개시되어 있다.
상기 미국특허 제8329482호 등에 개시된 종래의 플립칩형 발광 소자에 있어서, 성장 기판을 반도체층으로부터 분리하기 위하여, 성장 기판을 그라인딩 또는 식각 등의 방법으로 물리적으로 제거하거나 레이저 리프트 오프 기술을 이용하여 반도체층으로부터 분리하는 방법을 이용하였다. 그런데 이러한 종래의 성장 기판 분리 방법으로 복수의 발광 소자 단위에 대해서 일시에 성장 기판을 분리하는 경우, 성장 기판이 깨지거나 반도체층에 손상이 발생하는 문제점이 있었다. 이에 따라 미국특허 제8329482호 등에 개시된 바와 같이, 종래에는 성장 기판이 유지된 상태로 복수의 발광 소자 단위로 분리한 후에 반도체층으로부터 성장 기판을 분리하는 방법을 이용하였다.
따라서 종래의 플립칩형 발광 소자 제조 방법은, 개별 발광 소자 단위에서 성장 기판을 개별적으로 분리해야 하므로 공정이 매우 복잡하고, 또한, 성장 기판을 개별 발광 소자 단위로 분리하므로 다시 성장 기판으로 이용할 수 없는 단점이 있다. 더욱이, GaN 기판과 같은 고가의 성장 기판을 이용하는 경우에, 성장 기판을 재사용할 수 없으므로, 공정 단가가 증가한다. 따라서 효율적인 공정성 및 생산성을 갖는 발광 소자 제조 방법이 요구된다.
미국특허 제8329482호(US 8,329,482 B2)
본 발명이 해결하고자 하는 과제는, 복수의 발광 구조체로부터 용이하게 성장 기판을 분리할 수 있는 발광 소자 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 복수의 발광 소자를 효율적으로 제조할 수 있는 발광 소자 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 발광 구조체로부터 분리된 성장 기판을 재사용할 수 있는 발광 소자 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은, 성장 기판 상에 희생층을 형성하고; 상기 희생층 상에 마스크 패턴을 형성하고; 상기 희생층을 부분적으로 제거하여 상기 희생층 내에 미세 공동을 형성하고; 상기 희생층 상에 적어도 일부의 상기 마스크 패턴을 덮으며 서로 이격된 복수의 발광 구조체를 형성함과 아울러, 상기 희생층 내에 공동을 형성하고; 상기 복수의 발광 구조체 상에 서브 마운트를 본딩하고; 그리고, 화학적 리프트 오프 또는 응력 리프트 오프를 이용하여 상기 복수의 발광 구조체로부터 상기 성장 기판을 분리하는 것을 포함하고, 상기 성장 기판은 상기 복수의 발광 구조체에 대하여 일체로 분리되며, 상기 복수의 발광 구조체 각각은, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 개재된 활성층을 포함하고, 상기 제2 도전형 반도체층 및 상기 활성층의 일부가 제거되어 상기 제1 도전형 반도체층이 부분적으로 노출된다.
이와 같이, 복수의 발광 구조체에 대해서 성장 기판을 일체로 분리할 수 있어서, 높은 효율의 공정성 및 생산성을 갖는 발광 소자 제조 방법이 제공될 수 있다.
상기 제조 방법은, 상기 복수의 발광 구조체로부터 상기 성장 기판을 분리한 후, 상기 서브 마운트를 상기 복수의 발광 구조체 각각에 대응하도록 분할하여 복수의 개별 발광 소자 단위로 분리하는 것을 더 포함할 수 있다.
또한, 상기 제조 방법은, 상기 서브 마운트를 본딩하기 전에, 상기 제1 도전형 반도체층이 노출된 영역 상에 위치하는 제1 전극, 및 상기 제2 도전형 반도체층 상에 위치하는 제2 전극을 형성하는 것을 더 포함할 수 있고, 상기 서브 마운트는 상기 제1 및 제2 전극 상에 본딩될 수 있다.
나아가, 상기 제1 전극은 제1 전극 패드 및 제1 범프를 포함할 수 있고, 상기 제2 전극은 제2 전극 패드 및 제2 범프를 포함할 수 있으며, 상기 제1 전극과 상기 제2 전극은 나란한 상면을 가질 수 있다.
상기 서브 마운트는, 상기 제1 및 제2 전극에 각각 전기적으로 연결되는 제1 리드 및 제2 리드를 포함할 수 있다.
화학적 리프트 오프를 이용하는 것은, 상기 마스크 패턴을 화학 식각으로 적어도 부분적으로 제거하는 것을 포함할 수 있다.
또한, 상기 희생층을 부분적으로 제거하여 상기 미세 공동을 형성하는 것은, 전기화학식각(ECE), 화학 식각(EC), 또는 광화학식각(PCE)을 이용하여 상기 희생층을 식각하는 것을 포함할 수 있다.
나아가, 상기 공동은 상기 미세 공동이 서로 합쳐지거나 확장되어 형성될 수 있다.
몇몇 실시예들에 있어서, 상기 성장 기판이 분리되어 노출된 상기 제1 도전형 반도체층의 일면은 요철 구조를 포함할 수 있다.
덧붙여 상기 제조 방법은, 상기 성장 기판이 분리되어 노출된 상기 제1 도전형 반도체층의 일면 상에 미세 요철 구조를 형성하는 것을 더 포함할 수 있다.
상기 미세 요철 구조를 형성하는 것은, 상기 노출된 제1 도전형 반도체층의 일면에 대해 습식 식각 및 건식 식각 중 적어도 하나를 수행하여 상기 미세 요철 구조를 형성하는 것을 포함할 수 있다.
다른 실시예들에 따른 제조 방법은, 상기 미세 요철 구조를 형성하기 전에, 상기 노출된 제1 도전형 반도체층의 일면을 소정 두께로 제거하는 것을 더 포함할 수 있다.
한편, 상기 성장 기판은 질화물 기판일 수 있다.
또한, 상기 제조 방법은, 상기 제1 전극과, 상기 제2 도전형 반도체층 및 활성층의 측면 사이의 이격공간을 채우는 절연층을 형성하는 것을 더 포함할 수 있다.
본 발명에 따르면, 복수의 발광 구조체에 대해서 성장 기판이 일체로 분리될 수 있으므로, 공정이 단순화될 수 있고, 또한 공정 비용이 절감될 수 있으며, 복수의 발광 소자를 하나의 공정을 통해 용이하게 제조할 수 있다. 이에 따라, 발광 소자 제조 방법의 공정성 및 생산성의 효율이 향상될 수 있다.
도 1 내지 도 12는 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 12는 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 성장 기판(110) 상에 희생층(120)을 형성한다.
성장 기판(110)은 에피층(150)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, SiC 기판, 실리콘 기판, GaN 기판, AlN 기판 등일 수 있다. 특히, 본 실시예에 있어서, 상기 성장 기판(110)은 질화물 기판일 수 있다.
희생층(120)은 (Al, Ga, In)N과 같은 질화물 반도체를 포함할 수 있으며, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장될 수 있다. 나아가, 희생층(120)은 고농도 불순물을 포함하여, N형 또는 P형 질화물 반도체층을 포함할 수 있다. 예를 들어, 희생층(120)은 Si가 3×1018/cm3 이상의 농도, 더욱 바람직하게는, Si가 3×1018/cm3 내지 3×1019/cm3으로 도핑된 N형 GaN층일 수 있다. 희생층(120)이 N형 또는 P형의 도전성을 가짐으로써, 후술하여 설명하는 전기화학식각(Electro-Chemical Etching; ECE) 공정을 통해 희생층(120) 내에 미세 공동(141)을 형성할 수 있다.
이어서, 도 2를 참조하면, 희생층(120) 상에 마스크 패턴(130)을 형성한다.
마스크 패턴(130)은 복수의 개구부(131)를 포함하며, 상기 개구부(131)에 의해 희생층(120)이 부분적으로 노출될 수 있다. 마스크 패턴(130)은 절연성 물질을 포함할 수 있고, 예를 들어, SiO2를 포함할 수 있다.
마스크 패턴(130)은 희생층(120) 상에 증착되어 형성될 수 있으며, 예를 들어, 전자빔증발(e-beam evaporation)을 이용하여 희생층(120) 상에 SiO2층을 증착하고, 상기 SiO2층을 패터닝하여 개구부(131)를 형성함으로써 형성될 수 있다. 이와 달리, 포토레지스트 패턴을 이용하여 증착 및 리프트 오프 기술을 이용하여 개구부(131)를 포함하는 마스크 패턴(130)을 형성할 수도 있다.
또한, 마스크 패턴(130)은 개구부(131)를 포함함으로써 다양한 패턴 형태를 가질 수 있다. 예컨대, 성장 기판(110)의 상면에 대해서, 마스크 패턴(130)은 스트라이프 패턴, 아일랜드 패턴, 메쉬 패턴 등을 가질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 마스크 패턴(130)은 필요에 따라 다양한 패턴 형태를 갖도록 형성될 수 있다. 마스크 패턴(130)의 패턴 형태에 따라 후술하는 공정에서 희생층(120)이 부분적으로 제거되는 영역이 정의될 수 있다. 이와 관련하여서는 후술하여 상세하게 설명한다.
도 3을 참조하면, 희생층(120)을 부분적으로 제거하여 희생층(120) 내에 미세 공동(141)을 형성한다. 희생층(120)을 부분적으로 제거하는 것은, 예를 들어, 전기화학식각(ECE)을 이용하여 희생층(120)을 부분적으로 식각하는 것을 포함할 수 있다. 이에 따라, 개구부(131) 아래 영역 및 그 주변 영역의 희생층(120)에 미세 공동(141)이 형성될 수 있다.
전기화학식각 공정에 대해 구체적으로 설명하면, 먼저, 희생층(120) 상에 식각 전극(미도시)을 형성한다. 예를 들어, 서로 이격된 세 개의 In 전극을 희생층(120)에 전기적으로 연결되도록 형성한다. 이어서, 희생층(120)이 형성된 성장 기판(110)과 음극 전극(예를 들어, Pt 전극)을 용액에 담근다. 상기 용액은 전해질 용액일 수 있고, 예를 들어, 옥살산, HF 또는 NaOH를 포함하는 전해질 용액일 수 있다. 그리고 상기 식각 전극과 상기 음극 전극에 일정 전압을 가하면, 희생층(120)이 부분적으로 식각되어 도 3에 도시된 바와 같은 미세공동(141)이 형성될 수 있다. 전기화학식각 공정에서 마스크 패턴은 식각 마스크 역할을 할 수 있고, 이에 따라, 미세공동(141)은 개구부(131) 아래 영역 및 그 주변 영역의 희생층(120) 내에 주로 형성될 수 있다.
상기 전기화학식각 공정에서 용액의 조성 및 농도, 전압 인가 시간, 인가 전압을 선택적으로 적용하여, 미세 공동(141)의 크기 및 형성 영역을 조절할 수 있다. 예를 들어, 10~60V 범위의 전압을 연속적으로 인가하여 희생층(120)을 부분적으로 식각하여 미세 공동(141)을 형성할 수 있고, 또한, 두 단계의 전압을 인가하는 전기화학식각 공정을 이용하여 미세 공동(141)을 형성할 수도 있다. 예를 들어, 1단계 전기화학식각 공정에서 9V의 전압을 180초간 인가하고, 이어서 2단계 전기화학식각 공정으로 16.5V의 전압을 180초간 인가할 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 상대적으로 작은 크기의 미세 공동이 먼저 형성되고, 상대적으로 큰 크기의 미세 공동이 형성될 수 있다.
두 단계 전기화학식각 공정을 이용함으로써, 희생층(120)의 표면은 양호한 결정성을 유지할 수 있고, 아울러, 희생층(120)의 내부에 상대적으로 큰 미세 공동을 형성할 수 있어 후속 공정에 유리하다.
한편, 식각 전극(미도시)은 전기화학식각 공정의 종료 후 별도로 제거될 수 있다. 또한, 식각 전극 아래 영역의 희생층(120) 부분이 식각되어 제거될 수 있다. 상기 식각 전극이 형성된 영역 아래의 희생층(120) 부분에는 미세 공동(141)이 다른 부분에 비해 낮은 밀도로 형성되거나 거의 형성되지 않을 수 있다. 이러한 미세 공동(141)의 밀도가 낮은 희생층(120)의 부분은 후술하는 성장 기판(110) 분리 과정에서 성장 기판(110)의 분리를 방해할 수 있다. 따라서, 전기화학식각 공정이 완료된 후, 상기 식각 전극과 식각 전극 아래 영역의 희생층(120)을 제거하여, 성장 기판(110) 분리 공정이 더욱 용이해질 수 있다.
본 실시예에서는, 미세 공동(141)을 전기화학식각을 이용하여 형성하는 것으로 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 화학식각(Chemical Etching; EC), 광화학식각(Photo Enhanced Chemical Etching; PCE)을 이용하여 미세 공동(141)을 형성하는 것도 본 발명의 범위에 포함된다.
도 4 내지 도 6을 참조하면, 희생층(120) 상에 적어도 일부의 마스크 패턴(130)을 덮는 서로 이격된 복수의 발광 구조체(100)를 형성한다. 아울러, 희생층(120) 내에 공동(140)을 형성할 수 있다.
구체적으로, 도 4를 참조하면, 희생층(120) 상에 마스크 패턴(130)을 덮는 제1 도전형 반도체층(151)을 형성한다.
제1 도전형 반도체층(151)은 (Al, Ga, In)N과 같은 질화물 반도체층을 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 희생층(120) 상에 성장될 수 있다. 제1 도전형 반도체층(151)은 개구부(131) 아래에 노출된 희생층(120)을 시드(seed)로 성장될 수 있으며, 이에 따라, 제1 도전형 반도체층(151)의 성장은 횡방향 성장을 동반할 수 있다. 제1 도전형 반도체층(151)이 횡방향 성장을 동반하여 성장됨으로써, 결정성이 우수해질 수 있다.
또한, 제1 도전형 반도체층(151)이 성장되는 동안, 미세 공동(141)이 서로 합쳐지거나 확장되어 공동(140)이 형성될 수 있다. 공동(140)은 미세 공동(141)에 비해 상대적으로 큰 스케일을 갖는다. 공동(140)은 미세 공동(141)이 형성되어있던 영역에서 주로 형성되며, 미세공동(141)이 형성되어 있던 영역보다 더 확장된 영역을 갖도록 형성될 수도 있다. 공동(140)은 개구부(131) 아래 영역의 희생층(120) 내에 주로 형성될 수 있다.
이어서, 도 5를 참조하면, 제1 도전형 반도체층(151) 상에 활성층(153) 및 제2 도전형 반도체층(155)을 형성한다.
활성층(153) 및 제2 도전형 반도체층(155)은 (Al, Ga, In)N과 같은 질화물 반도체층을 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 제1 도전형 반도체층(151) 상에 성장될 수 있다.
활성층(153)은 다중양자우물 구조(MQW)를 포함할 수 있으며, 상기 다중 양자우물구조를 이루는 반도체층들이 원하는 피크 파장의 광을 방출하도록, 상기 반도체층들을 이루는 원소 및 그 조성이 조절될 수 있다. 제1 도전형 반도체층(151)은 N형 불순물(예를 들어, Si)을 포함하여 N형으로 도핑된 N형 반도체층일 수 있고, 제2 도전형 반도체층(155)은 P형 불순물(예를 들어, Mg)을 포함하여 P형으로 도핑된 P형 반도체층일 수 있으며, 또한 그 반대일 수도 있다. 나아가, 제1 도전형 반도체층(151)은 언도프트(un-doped)층과 도핑층을 포함할 수 있다. 제1 도전형 반도체층(151) 형성시 언도프트층을 먼저 성장시키고, 이후 도핑층을 형성하여, 제1 도전형 반도체층(151)이 다중층을 포함하도록 할 수 있다. 이와 같이, 제1 도전형 반도체층(151)의 형성시 초기에 언도프트층을 먼저 성장시킴으로써, 제1 도전형 반도체층(151)의 결정 품질을 개선할 수 있다.
이와 같이, 제1 도전형 반도체층(151), 활성층(153) 및 제2 도전형 반도체층(155)을 성장시킴으로써, 성장 기판(110) 상에 에피층(150)이 형성된다.
이하, 질화물 반도체 물질을 포함하는 반도체층들(151, 153, 155)과 관련되어 이 기술분야의 통상의 지식을 가진 자(이하, "통상의 기술자"라 함)에게 주지된 기술내용의 설명은 생략한다.
한편, 본 실시예의 제조 방법은, 제2 도전형 반도체층(155) 상에 투명 전극층(미도시)을 형성하는 것을 더 포함할 수 있다. 상기 투명 전극층은 ITO층을 포함할 수 있다. 투명 전극층을 형성함으로써, 본 발명의 제조 방법에 따라 제조된 발광 소자의 전류 분산이 우수해질 수 있다.
도 6을 참조하면, 에피층(150)을 부분적으로 제거하여 분리홈(210)을 형성한다. 분리홈(210)에 의해 희생층(120)의 상면 및 마스크 패턴(130)의 일부가 노출될 수 있고, 서로 이격된 복수의 발광 구조체(100)가 형성될 수 있다. 나아가, 복수의 발광 구조체(100) 각각에 대해서 제2 도전형 반도체층(155) 및 활성층(153)을 부분적으로 제거하여 제1 도전형 반도체층(151)의 상면 일부를 노출시킬 수 있다. 이에 따라, 복수의 발광 구조체(100) 각각은 제2 도전형 반도체층(155) 및 활성층(153)을 포함하는 메사를 포함할 수 있다.
분리홈(210)은 건식 식각을 통해서 형성될 수 있으며, 이를 통해 성장 기판(110) 상의 제1 도전형 반도체층(151)들이 복수의 제1 도전형 반도체층(151)들로 서로 분리된다.
각각의 발광 구조체(100)에 대해서 제2 도전형 반도체층(155) 및 활성층(153)의 일부를 제거하는 것은 건식 식각을 이용하여 수행될 수 있으며, 이는 제1 도전형 반도체층(151)이 부분적으로 노출될 때까지 수행될 수 있다. 이에 따라 형성된 메사는 제2 도전형 반도체층(155) 및 활성층(153)을 포함하며, 또한, 제1 도전형 반도체층(151)의 일부를 더 포함할 수 있다. 도 6에 도시된 바에 따르면 상기 메사는 수평면에 대해서 수직인 측면을 가지나, 상기 메사의 측면은 경사를 가질 수도 있다.
도 7을 참조하면, 각각의 발광 구조체(100)의 제1 도전형 반도체층(151) 및 제2 도전형 반도체층(155) 상에 각각 제1 전극(160) 및 제2 전극(170)을 형성할 수 있다. 제1 전극(160) 및 제2 전극(170)은 각각 제1 도전형 반도체층(151) 및 제2 도전형 반도체층(155)과 전기적으로 연결된다.
제1 전극(160) 및 제2 전극(170)은 증착 및 리프트 오프 기술을 이용하여 형성될 수 있으며, 예를 들어, 제1 전극(160) 및 제2 전극(170)이 형성되는 영역을 제외한 다른 영역을 덮는 포토레지스트 패턴을 형성하고, 전자선증발을 이용하여 제1 전극(160)과 제2 전극(170)을 형성한 후, 포토레지스트 패턴을 제거하는 방법을 이용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 통상의 기술자에게 알려진 다른 다양한 방법을 모두 이용할 수 있다.
제1 전극(160)은 제1 전극 패드(161) 및 제1 범프(163)를 포함할 수 있다. 제1 전극 패드(161)는 제1 도전형 반도체층(151) 상에 접촉되어 형성될 수 있고, 제1 범프(163)는 제1 전극 패드(161) 상에 형성되어 제1 전극(160)이 제1 도전형 반도체층(151)의 표면으로부터 상부로 연장될 수 있다. 또한, 제1 전극(160)은 메사의 측면과 이격될 수 있고, 이에 따라, 전기적 쇼트(short)가 발생하는 것을 방지할 수 있다.
제1 전극 패드(161) 및 제1 범프(163)는 금속을 포함할 수 있고, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Cr, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다.
제2 전극(170)은 제2 전극 패드(171) 및 제2 범프(173)를 포함할 수 있다. 제2 전극 패드(171)는 제2 도전형 반도체층(155) 상에 접촉되어, 제2 도전형 반도체층(155)의 상면을 적어도 부분적으로 덮도록 형성될 수 있고, 제2 범프(173)는 제2 전극 패드(171) 상에 형성되어 제2 전극(170)이 제2 도전형 반도체층(155)의 표면으로부터 상부로 연장될 수 있다.
제2 전극 패드(171) 및 제2 범프(173)는 금속을 포함할 수 있고, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Cr, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다.
제1 전극(160)과 제2 전극(170)의 상면은 대체로 서로 나란하도록 형성될 수 있고, 이에 따라, 후술하는 서브 마운트 본딩 공정이 용이해질 수 있다.
한편, 제1 전극(160)과 메사 측면 사이의 이격 공간을 채우는 절연층(미도시)이 더 형성될 수 있다. 절연층을 형성함으로써, 제1 전극(160)이 제2 도전형 반도체층(155) 또는 활성층(153)에 전기적으로 접촉되어 발광 소자의 쇼트가 발생하는 것을 더욱 효율적으로 방지할 수 있다.
또한, 절연층은 제1 전극(160)과 메사 사이의 이격 공간을 채움으로써, 제1 도전형 반도체층(151)을 지지할 수 있다. 이에 따라, 성장 기판(110)을 발광 구조체(100)로부터 분리할 때, 제1 전극(160)과 메사 사이의 이격 공간 상의 제1 도전형 반도체층(151) 영역에서 크랙 등의 손상이 발생하는 것을 방지할 수 있다. 구체적으로, 제1 전극(160)과 메사 측면 사이의 이격 공간 상의 제1 도전형 반도체층(151) 부분은 다른 부분에 비해 상대적으로 약하게 지지되므로, 성장 기판(110) 분리 공정에서 스트레스가 집중되어 쉽게 손상될 수 있다. 따라서 절연층을 형성함으로써 이 부분을 지지하여, 스트레스가 집중으로 인한 손상을 방지할 수 있다.
덧붙여, 본 발명의 발광 소자 제조 방법은, 제2 전극(170)을 형성하기 전에, 상기 제2 도전형 반도체층(155) 상에 반사층(미도시)을 형성하는 것을 더 포함할 수 있다. 상기 반사층은 활성층(153)에서 방출된 광을 반사시켜 광 효율을 향상시킬 수 있다.
상기 반사층은 반사 금속층(미도시)과 베리어 금속층(미도시)을 포함할 수 있고, 상기 베리어 금속층은 상기 반사 금속층을 덮도록 형성될 수 있다.
반사 금속층은 광을 반사시키는 역할을 할 수 있고, 또한, 제2 도전형 반도체층(155)과 전기적으로 연결된 전극 역할을 할 수도 있다. 따라서, 반사 금속층은 높은 반사도를 가지면서 오믹 접촉을 형성할 수 있는 물질을 포함하는 것이 바람직하다. 상기 반사 금속층은, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 금속을 포함할 수 있다. 또한, 상기 베리어 금속층은 반사 금속층과 다른 물질의 상호 확산을 방지한다. 이에 따라, 상기 반사 금속층의 손상에 의한 접촉 저항 증가 및 반사도 감소를 방지할 수 있다. 베리어 금속층은 Ni, Cr, Ti을 포함할 수 있으며, 다중층으로 형성될 수 있다. 상기 금속을 포함하는 반사 금속층과 베리어 금속층은 전자선증발과 같은 증착 및 리프트 오프 기술을 이용하여 형성될 수 있다.
도 8을 참조하면, 복수의 발광 구조체(100) 상에 서브 마운트(190)를 형성한다. 서브 마운트(190)는 제1 전극(160) 및 제2 전극(170) 상에 본딩되어 복수의 발광 구조체(100)와 본딩될 수 있다.
복수의 발광 구조체(100)와 서브 마운트(190)는 제1 및 제2 본딩층(181, 183)에 의해 본딩될 수 있다. 제1 및 제2 본딩층(181)은 솔더 본딩 또는 공정 본딩(Eutectic bonding)되어 형성될 수 있으며, 예를 들어, Ag, Au, Sn, Cu 등을 포함할 수 있다.
서브 마운트(190)는 발광 구조체(100)를 지지할 수 있는 기판이면 한정되지 않으며, 예를 들어, 절연성 기판, 도전성 기판, 또는 회로 기판일 수 있다. 특히, 서브 마운트(190)는 고 열전도도를 갖는 AlN 기판일 수 있고, 또는, 가공성이 좋은 Si 기판일 수 있다.
상기 서브 마운트(190)는 제1 전극(160) 및 제2 전극(170)에 전기적으로 연결되는 리드들(예를 들어, 제1 리드 및 제2 리드)을 포함할 수 있다. 예를 들어, 서브 마운트(190)는 리드들을 포함하는 Si 기판일 수 있다. 서브 마운트(190)가 리드들을 포함하도록 제조됨으로써, 후술하는 공정에서 서브 마운트(190)를 개별 발광 소자 단위로 분할하여 발광 소자 패키지를 제조할 수 있다. 따라서, 본 발명의 제조 방법을 이용하여 웨이퍼 레벨 패키지를 제조할 수도 있다.
이어서, 도 9를 참조하면, 복수의 발광 구조체(100)들로부터 성장 기판(110)을 분리한다.
성장 기판(110)을 분리하는 것은 화학적 리프트 오프 또는 응력 리프트 오프를 이용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 또한, 상기 성장 기판(110)은 복수의 발광 구조체(100)에 대하여 일체로 분리된다.
따라서, 각각의 개별 발광 소자 단위에 대해서 각각 성장 기판을 분리하는 종래의 기술과 비교하여, 성장 기판(110)의 전체, 즉 웨이퍼 레벨에서의 성장 기판 분리가 가능하여 제조 공정이 간소화될 수 있다. 따라서, 전체 제조 공정의 생산성이 향상될 수 있다.
또한, 성장 기판(110)을 개별 발광 소자 단위로 분할한 후에 성장 기판(110)을 반도체층으로부터 분리하는 종래의 경우와 달리, 복수의 발광 구조체(100)에 대해서 성장 기판(110)을 일체로 분리하므로, 분리된 성장 기판(110)을 재사용할 수 있다. 성장 기판(110)의 재사용에 따라 전체 공정 비용을 감소시킬 수 있으며, 특히, GaN 기판과 같은 고가의 성장 기판을 이용하는 경우에 더욱 큰 공정 비용 감소 효과가 제공될 수 있다.
화학적 리프트 오프를 이용하여 성장 기판(110)을 분리하는 것은, 마스크 패턴(130)을 화학 식각으로 적어도 부분적으로 제거하는 것을 포함할 수 있다. 마스크 패턴(130)이 SiO2를 포함하는 경우, 상기 마스크 패턴(130)은 BOE(Buffered Oxide Etchant) 또는 HF를 포함하는 식각 용액을 이용하여 식각될 수 있다. 상기 식각 용액은 공동(140)을 채널로 이용하여 성장 기판(110)의 전면으로 확산되어 마스크 패턴(130)을 식각할 수 있다. 마스크 패턴(130)의 적어도 일부가 제거됨으로써, 희생층(120)과 제1 도전형 반도체층(151)의 경계에서 분리가 일어날 수 있다. 나아가, 마스크 패턴(130) 제거 후, 희생층(120)과 제1 도전형 반도체층(151)의 경계에 응력을 인가함으로써 성장 기판(110)을 더욱 용이하게 분리할 수도 있다.
응력 리프트 오프를 이용하여 성장 기판(110)을 분리하는 것은, 희생층(120)과 제1 도전형 반도체층(151) 사이에 응력을 인가하는 것을 포함할 수 있다. 공동(140)의 형성으로 인하여, 희생층(120)과 제1 도전형 반도체층(151) 사이의 접합이 약화될 수 있고, 이에 따라 인가된 응력이 이 부분에 집중될 수 있다. 따라서, 응력이 인가됨에 따라, 희생층(120)과 제1 도전형 반도체층(151) 사이의 마스크 패턴(130)에 크랙이 발생될 수 있고, 상기 크랙의 전파(propagation)로 인하여 마스크 패턴(130)이 분리되어 깨질 수 있다. 이에 다라, 성장 기판(110)이 제1 도전형 반도체층(151)으로부터 분리될 수 있다.
다만, 상기의 성장 기판(110) 분리 방법은 일례에 해당하며, 통상의 기술자에게 알려진 다양한 다른 기판 분리 기술을 이용하여 성장 기판(110)을 분리하는 것도 본 발명의 범위에 포함된다.
이어서, 도 10을 참조하면, 성장 기판(110)이 분리되어 노출된 제1 도전형 반도체층(151)의 상면에 요철(R1)이 형성된다.
상기 요철(R1)은 마스크 패턴(130)의 형태에 대응하여 제1 도전형 반도체층(151)의 상면에 형성된다. 이와 같이, 성장 기판(110)을 분리하는 것만으로도 자연적으로 제1 도전형 반도체층(151)의 표면에 요철(R1)이 형성될 수 있으므로, 별도의 요철 형성 공정을 진행하지 않더라도 제조된 발광 소자의 광 추출 효율을 향상시킬 수 있다.
도 11을 참조하면, 노출된 제1 도전형 반도체층(151)의 표면에 미세 요철(R2)을 더 형성할 수 있다.
미세 요철(R2)은 불규칙한 요철 패턴을 가질 수 있으며, 습식 식각 등을 이용하여 형성할 수 있다. 예를 들어, 광화학식각, 광전화학식각, 또는 황인산 용액을 이용한 식각 등일 수 있다. 미세 요철(R2)의 크기는 식각 조건에 따라 다양하게 결정되며, 예컨대, 평균 높이가 0.5㎛ 이하일 수 있다. 미세 요철(R2)을 형성함으로써, 본 제조 방법으로 제조된 반도체 소자의 광 추출 효율을 더욱 향상시킬 수 있다. 나아가, 미세 요철(R2)은 습식 식각 및 건식 식각 중 적어도 하나를 수행하여 형성될 수 있다. 예를 들어, 건식 식각을 통해 일정 패턴을 갖는 요철 패턴을 형성한 후에 습식 식각을 수행함으로써 형성될 수도 있고, 또는, 습식 식각을 수행한 후에 마스크 패턴을 이용하지 않고 제1 도전형 반도체층(151)의 표면 전체를 건식 식각함으로써 미세 요철(R2)을 형성할 수도 있다.
한편, 미세 요철(R2)을 형성하기 전에, 화학적 또는 물리적으로 제1 도전형 반도체층(151) 표면의 잔류물들을 제거하고, 상기 제1 도전형 반도체층(151)을 그 표면으로부터 소정 두께로 제거하는 것을 더 수행할 수 있다.
제1 도전형 반도체층(151)은 건식 식각 등을 이용하여 그 표면으로부터 소정 두께, 예컨대, 약 7 내지 9㎛가 제거될 수 있다. 이에 따라, 제1 도전형 반도체층(151) 표면의 요철이 표면 제거 전의 요철(R1)에 비해 완만한 경사를 가질 수 있다.
이어서, 도 11에 도시된 바와 같이, 복수의 발광 구조체(100) 사이의 이격 공간의 분리 라인(S1)을 따라 각각의 발광 구조체(100)에 대응하도록 서브 마운트(190)를 분할하여 복수의 개별 발광 소자(200) 단위로 분리한다. 이에 따라, 도 12에 도시된 바와 같은 발광 소자(200)가 제공될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (14)

  1. 성장 기판 상에 희생층을 형성하고;
    상기 희생층 상에 마스크 패턴을 형성하고;
    상기 희생층을 부분적으로 제거하여 상기 희생층 내에 미세 공동을 형성하고;
    상기 희생층 상에 적어도 일부의 상기 마스크 패턴을 덮으며 서로 이격된 복수의 발광 구조체를 형성함과 아울러, 상기 희생층 내에 공동을 형성하고;
    상기 복수의 발광 구조체 상에 서브 마운트를 본딩하고; 및
    화학적 리프트 오프 또는 응력 리프트 오프를 이용하여 상기 복수의 발광 구조체로부터 상기 성장 기판을 분리하는 것을 포함하고,
    상기 성장 기판은 상기 복수의 발광 구조체에 대하여 일체로 분리되며,
    상기 복수의 발광 구조체 각각은,
    제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 개재된 활성층을 포함하고, 상기 제2 도전형 반도체층 및 상기 활성층의 일부가 제거되어 상기 제1 도전형 반도체층이 부분적으로 노출된, 발광 소자 제조 방법.
  2. 청구항 1에 있어서,
    상기 복수의 발광 구조체로부터 상기 성장 기판을 분리한 후,
    상기 서브 마운트를 상기 복수의 발광 구조체 각각에 대응하도록 분할하여 복수의 개별 발광 소자 단위로 분리하는 것을 더 포함하는 발광 소자 제조 방법.
  3. 청구항 1에 있어서,
    상기 서브 마운트를 본딩하기 전에,
    상기 제1 도전형 반도체층이 노출된 영역 상에 위치하는 제1 전극, 및 상기 제2 도전형 반도체층 상에 위치하는 제2 전극을 형성하는 것을 더 포함하고,
    상기 서브 마운트는 상기 제1 및 제2 전극 상에 본딩되는 발광 소자 제조 방법.
  4. 청구항 3에 있어서,
    상기 제1 전극은 제1 전극 패드 및 제1 범프를 포함하고, 상기 제2 전극은 제2 전극 패드 및 제2 범프를 포함하며,
    상기 제1 전극과 상기 제2 전극은 나란한 상면을 갖는 발광 소자 제조 방법.
  5. 청구항 3에 있어서,
    상기 서브 마운트는, 상기 제1 및 제2 전극에 각각 전기적으로 연결되는 제1 리드 및 제2 리드를 포함하는 발광 소자 제조 방법.
  6. 청구항 1에 있어서,
    화학적 리프트 오프를 이용하는 것은, 상기 마스크 패턴을 화학 식각으로 적어도 부분적으로 제거하는 것을 포함하는 발광 소자 제조 방법.
  7. 청구항 1에 있어서,
    상기 희생층을 부분적으로 제거하여 상기 미세 공동을 형성하는 것은, 전기화학식각(ECE), 화학 식각(EC), 또는 광화학식각(PCE)을 이용하여 상기 희생층을 식각하는 것을 포함하는 발광 소자 제조 방법.
  8. 청구항 7에 있어서,
    상기 공동은 상기 미세 공동이 서로 합쳐지거나 확장되어 형성된 발광 소자 제조 방법.
  9. 청구항 1에 있어서,
    상기 성장 기판이 분리되어 노출된 상기 제1 도전형 반도체층의 일면은 요철 구조를 포함하는 발광 소자 제조 방법.
  10. 청구항 9에 있어서,
    상기 성장 기판이 분리되어 노출된 상기 제1 도전형 반도체층의 일면 상에 미세 요철 구조를 형성하는 것을 더 포함하는 발광 소자 제조 방법.
  11. 청구항 10에 있어서,
    상기 미세 요철 구조를 형성하는 것은, 상기 노출된 제1 도전형 반도체층의 일면에 대해 습식 식각 및 건식 식각 중 적어도 하나를 수행하여 상기 미세 요철 구조를 형성하는 것을 포함하는 발광 소자 제조 방법.
  12. 청구항 10에 있어서,
    상기 미세 요철 구조를 형성하기 전에, 상기 노출된 제1 도전형 반도체층의 일면을 소정 두께로 제거하는 것을 더 포함하는 발광 소자 제조 방법.
  13. 청구항 1에 있어서,
    상기 성장 기판은 질화물 기판인 발광 소자 제조 방법.
  14. 청구항 3에 있어서,
    상기 제1 전극과, 상기 제2 도전형 반도체층 및 활성층의 측면 사이의 이격공간을 채우는 절연층을 형성하는 것을 더 포함하는 발광 소자 제조 방법.
KR1020130088170A 2013-07-25 2013-07-25 발광 소자 제조 방법 KR20150012538A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130088170A KR20150012538A (ko) 2013-07-25 2013-07-25 발광 소자 제조 방법
PCT/KR2014/006091 WO2015012513A1 (en) 2013-07-25 2014-07-08 Method of fabricating light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130088170A KR20150012538A (ko) 2013-07-25 2013-07-25 발광 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20150012538A true KR20150012538A (ko) 2015-02-04

Family

ID=52393502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130088170A KR20150012538A (ko) 2013-07-25 2013-07-25 발광 소자 제조 방법

Country Status (2)

Country Link
KR (1) KR20150012538A (ko)
WO (1) WO2015012513A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941168B1 (en) 2016-09-21 2018-04-10 Korea Institute Of Science And Technology Method for manufacturing semiconductor device by epitaxial lift-off using plane dependency of III-V compound
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
WO2020122697A3 (ko) * 2020-03-27 2021-02-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514229B (zh) * 2016-01-26 2018-01-02 河源市众拓光电科技有限公司 一种晶圆级led垂直芯片的制作方法
CN105702824B (zh) * 2016-01-26 2018-07-24 河源市众拓光电科技有限公司 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法
CN112750851B (zh) * 2019-10-31 2023-01-20 成都辰显光电有限公司 微发光元件阵列基板、制备方法以及转移方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152387A (ja) * 2007-12-20 2009-07-09 Sony Corp 電子デバイスの製造方法、転写用電子デバイス基板および表示装置
KR100978568B1 (ko) * 2008-04-30 2010-08-27 삼성엘이디 주식회사 질화물 반도체 발광소자의 제조 방법
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
US8796110B2 (en) * 2011-08-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for handling a thin substrate and for substrate capping
KR20130035685A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 질화물 반도체 소자 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US9941168B1 (en) 2016-09-21 2018-04-10 Korea Institute Of Science And Technology Method for manufacturing semiconductor device by epitaxial lift-off using plane dependency of III-V compound
WO2020122697A3 (ko) * 2020-03-27 2021-02-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법

Also Published As

Publication number Publication date
WO2015012513A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
US9711354B2 (en) Method of fabricating light emitting device through forming a template for growing semiconductor and separating growth substrate
TWI559573B (zh) 發光二極體
KR102116828B1 (ko) 기판 재생 방법
KR20150012538A (ko) 발광 소자 제조 방법
KR20110006652A (ko) 양면 패시베이션을 갖는 반도체 발광 소자
CN106575687B (zh) 发光二极管及其制造方法
KR20110049799A (ko) 양면 패시베이션을 갖는 반도체 발광 디바이스 제작 방법
US8659051B2 (en) Semiconductor light emitting device and method for manufacturing thereof
KR20110077707A (ko) 수직형 발광 다이오드 및 그 제조방법
KR20140068474A (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
KR102206284B1 (ko) 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
US9048348B2 (en) Method of separating substrate and method of fabricating semiconductor device using the same
KR20090118623A (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR20150074516A (ko) 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR20110085726A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20140140803A (ko) 발광 소자 및 그 제조 방법
KR20090114870A (ko) 질화물 반도체 발광소자의 제조 방법
KR101189163B1 (ko) 발광 다이오드의 제조방법
KR101521574B1 (ko) 반도체 발광소자를 제조하는 방법
KR20140074040A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20140085198A (ko) 마스크 패턴을 이용한 기판 분리 방법 및 반도체 소자 제조 방법
KR20150025438A (ko) 발광소자 제조방법
KR20140047869A (ko) 성장 기판 분리 방법 및 발광 다이오드 제조 방법
KR20150016759A (ko) 발광 소자 제조용 템플릿 재생 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid