CN105702824B - 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法 - Google Patents
一种采用晶圆级Si图形衬底制作LED垂直芯片的方法 Download PDFInfo
- Publication number
- CN105702824B CN105702824B CN201610056979.3A CN201610056979A CN105702824B CN 105702824 B CN105702824 B CN 105702824B CN 201610056979 A CN201610056979 A CN 201610056979A CN 105702824 B CN105702824 B CN 105702824B
- Authority
- CN
- China
- Prior art keywords
- led
- substrates
- graph
- vertical chip
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000000576 coating method Methods 0.000 claims abstract description 32
- 230000003628 erosive effect Effects 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 28
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 15
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 15
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 15
- 238000007747 plating Methods 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000005260 corrosion Methods 0.000 claims abstract description 9
- 230000007797 corrosion Effects 0.000 claims abstract description 6
- 230000011218 segmentation Effects 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 13
- 238000004528 spin coating Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- 239000003960 organic solvent Substances 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 238000004549 pulsed laser deposition Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 8
- 238000005520 cutting process Methods 0.000 abstract description 6
- 230000008033 biological extinction Effects 0.000 abstract description 5
- 206010040844 Skin exfoliation Diseases 0.000 abstract description 3
- 230000035618 desquamation Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 81
- 238000010586 diagram Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000001429 stepping effect Effects 0.000 description 2
- 244000118350 Andrographis paniculata Species 0.000 description 1
- 241001050985 Disco Species 0.000 description 1
- 241001025261 Neoraja caerulea Species 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000032900 absorption of visible light Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种采用晶圆级Si图形衬底制作LED垂直芯片的方法,包括以下步骤：1)Si图形衬底的制作；2)LED外延层的生长；3)SiO2阻隔层的制作；4)防腐层的制作；5)沟槽处光刻胶的填充；6)Cu支撑层的电镀；7)Si图形衬底的腐蚀；8)N电极的制作；9)垂直芯片的分割。本发明将Si衬底剥离，根本上解决Si吸光问题；同时在沟槽处引入SiO2阻隔层，能在不切割芯片的情况下实现晶圆尺寸垂直芯片光电性能的检测，并且适用于任何晶圆级Si图形衬底的垂直芯片制作，具有检测工序简化，兼容性好的优点。
Description
技术领域
本发明涉及LED垂直芯片的制作，具体涉及一种采用晶圆级Si图形衬底制作LED垂直芯片的方法。
背景技术
LED是提倡节能减排的社会背景下的产物，其环保、节能、抗震性能好，在未来照明市场上前景广阔，被誉为第四代绿色照明光源。GaN作为第三代半导体材料代表之一，具有直接带隙、宽禁带、高饱和电子漂移速度、高击穿电场和高热导率等优异性能，在微电子应用方面得到了广泛的关注。自I.Akasaki首次成功获得p-GaN，实现蓝光LED的新突破后，GaN基化合物一直是制备LED器件的主要材料，在室内照明、商业照明、工程照明等领域有着广泛的应用。
高质量GaN材料一般都通过异质外延方法制作。作为常用于生长GaN的衬底，蓝宝石有稳定的物理化学性质，但它与GaN间存在很大的晶格失配(16％)及热失配(25％)，造成生长的GaN薄膜质量较差；SiC虽然与GaN的晶格失配度仅3.5％，导热率较高，但它的热失配与蓝宝石相当(25.6％)，与GaN的润湿性较差，价格昂贵，并且外延技术已被美国科锐公司垄断，因此也无法普遍使用。相比较下，Si衬底具有成本低、单晶尺寸大且质量高、导热率高、导电性能良好等诸多特点，并且Si的微电子技术十分成熟，在Si衬底上生长GaN薄膜有望实现光电子和微电子的集成。正是因为Si衬底的上述诸多优点，Si衬底上生长GaN薄膜进而制备LED越来越备受关注。但是，Si与GaN热失配远远高于蓝宝石，导致外延片更易产生裂纹，Si对可见光的吸收作用也会大大降低LED发光效率。
基于此，Si图形衬底具有很好的优势。通过人为在Si衬底制作沟槽，能释放应力，抑制外延层的大面积生长，从而得到无裂纹的LED外延薄膜方块。不过，Si图形衬底由于沟槽的存在，使得后续芯片加工流程大大改变，目前基于Si图形衬底LED外延薄膜的芯片制作鲜有报道。同时，Si吸光问题仍然存在。
由此可见，即便Si图形衬底具有非常良好的发展前景，但要从Si图形衬底上制作LED芯片，解决Si吸光问题，还需要开发新的方法及工艺。
发明内容
针对现有技术的不足，本发明的目的是为了提供一种采用晶圆级Si图形衬底制作LED垂直芯片的方法，该方法将Si衬底剥离，根本上解决Si吸光问题，同时在沟槽处引入SiO2阻隔层，能在不切割芯片的情况下实现晶圆尺寸垂直芯片光电性能的检测，并且适用于任何晶圆级Si图形衬底的垂直芯片制作，具有检测工序简化，兼容性好的优点。
为实现上述目的，本发明采用如下技术方案：
一种采用晶圆级Si图形衬底制作LED垂直芯片的方法，包括以下步骤：
1)Si图形衬底的制作：采用常规的匀胶、曝光、刻蚀工艺在Si衬底上实现图形的转移，得到Si图形衬底；所述Si图形衬底上的图形包括若干个按矩阵排列的方形凸块，每相邻的两个方形凸块之间均设有沟槽；所述方形凸块的边长为0.5-2mm，沟槽的宽度为10-15μm，沟槽的深度为5-10μm；
2)LED外延层的生长：Si图形衬底经清洗、N2吹干后，采用薄膜沉积方法在Si图形衬底上生长LED外延层；所述LED外延层具有与Si图形衬底一致的图形形貌；
3)SiO2阻隔层的制作：采用等离子体增强化学气相沉积方法，于LED外延层上沉积SiO2层，采用常规的匀胶、曝光、刻蚀工艺，去除LED外延层的对应每个方形凸块位置上的SiO2层,形成第一方形缺口，留下LED外延层的对应沟槽位置上的SiO2层，形成SiO2阻隔层；控制第一方形缺口的边长比方形凸块的边长小0.05-1μm；
4)防腐层的制作：采用蒸镀方法于LED外延层上依次蒸镀Cr层、Pt层、Au层，得到Au防腐层；所述Au防腐层具有与Si图形衬底一致的图形形貌；
5)沟槽处光刻胶的填充：于防腐层上旋涂一层光刻胶，通过常规的曝光、刻蚀工艺，去除Au防腐层的对应每个方形凸块位置上的光刻胶，形成若干第二方形缺口；留下Au防腐层的对应沟槽位置上的光刻胶；控制第二方形缺口的边长与第一方形缺口的边长一致；
6)Cu支撑层的电镀：采用电镀方法于Au防腐层的对应每个方形凸块位置上镀50-80μm厚的Cu层，形成若干个方块状Cu支撑层；保证所述Cu支撑层不在对应沟槽的光刻胶处沉积；所述Au防腐层和Cu支撑层共同构成LED垂直芯片的P电极；得到晶圆级样品；
7)Si图形衬底的腐蚀：用UV膜将晶圆级样品包裹，露出待腐蚀的Si图形衬的底面，采用HF、HNO3和HAc的混合溶液腐蚀Si图形衬底，直至刚好露出LED外延层；
8)N电极的制作：经有机溶剂清洗，采用常规的匀胶、曝光、刻蚀工艺，在经过步骤7)处理后露出的LED外延层表面上蒸镀预设的N电极；
9)垂直芯片的分割：采用有机溶剂将经过步骤8)处理后的沟槽处光刻胶去除，从而分隔成若干个方块状的LED垂直芯片。
作为优选，步骤2)所述薄膜沉积方法是金属有机化学气相沉积、分子束外延、脉冲激光沉积中的一种或两者以上的组合。
作为优选，步骤3)所述SiO2阻隔层的厚度为10-100nm，能防止垂直芯片在晶圆级性能检测时电流经沟槽区域造成的短路。
作为优选，步骤4)所述蒸镀方法为电子束蒸镀、热蒸镀中的一种；
作为优选，步骤4)所述Cr、Pt层厚度为10-50nm，能实现功函数匹配，有利于后续Au防腐层的蒸镀及电流传导。
作为优选，步骤4)所述Au防腐层厚度大于1μm，能防止后续Si图形衬底腐蚀时腐蚀液渗入LED外延层对Cu支撑层造成破坏。
作为优选，步骤5)所述沟槽处的光刻胶厚度为3-5μm，起到绝缘作用，能防止后续电镀时Cu在沟槽处沉积。
作为优选，步骤7)所述混合溶液中，HF、HNO3、HAc的体积比为2:5:4，通过控制腐蚀时间，可实现Si图形衬底的腐蚀。
本发明的有益效果在于：
1、本发明提出的晶圆级LED垂直芯片的制作方法，在沟槽处引入SiO2阻隔层，能在不切割芯片的情况下实现晶圆尺寸垂直芯片光电性能的检测，简化检测工序，提高检测效率。
2、本发明在沟槽处引入绝缘的光刻胶，能有效防止后续电镀Cu时沟槽处Cu的附着，精确控制Cu在Au防腐层窗口附着，形成一个个芯片尺寸大小的方块区域，方便切割定位；此外，后续在垂直芯片分割工序中，光刻胶经溶解后，沟槽处的支撑厚度不足3μm，可实现垂直芯片的自动分离，避开Disco刀切割造成的卷刀以及激光划片造成的芯片侧壁烧蚀，简化工序。
3、本发明将Si衬底剥离，根本上解决Si吸光问题，并且适用于任何晶圆级Si图形衬底的垂直芯片制作，有很好的兼容性。
进一步的，以本发明制作的晶圆级Si图形衬底上LED垂直芯片为例，在不切割芯片的情况下测试的光电性能如下：在低工作电流20mA下，芯片的正向偏置电压为3V，输出功率达26mW；在高工作电流350mA下，芯片的正向偏置电压为2.9V，输出功率达640mW。测试数据证实了采用本发明技术制作的LED垂直芯片光电性能优良，有很好的应用前景。
附图说明
图1为实施例1中采用晶圆级Si图形衬底制作LED垂直芯片的方法的流程图。
图2为实施例1中Si图形衬底的截面示意图。
图3为实施例1中Si图形衬底的图形排布方式示意图。
图4为实施例1中生长于Si图形衬底上的LED外延层截面图。
图5为实施例1中Si图形衬底上经刻蚀的SiO2阻隔层示意图。
图6为实施例1中沟槽处光刻胶的填充示意图。
图7为实施例1中Cu在晶圆级外延片上的附着示意图。
图8为实施例1中分割前晶圆级芯片的示意图。
其中，1、Si图形衬底；2、LED外延层；3、SiO2阻隔层；4、Au防腐层；5、光刻胶；6、Cu支撑层；7、N电极；8、沟槽。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述：本发明所采用的原材料均可从市场购得。
实施例1：
如图1所示，本实施例的一种采用晶圆级Si图形衬底制作LED垂直芯片的方法，包括以下步骤：
1)Si图形衬底的制作：采用常规的匀胶、曝光、刻蚀工艺在Si衬底上实现图形的转移，得到Si图形衬底；所述Si图形衬底上的图形包括若干个按矩阵排列的方形凸块，每相邻的两个方形凸块之间均设有沟槽；所述方形凸块的边长L＝1mm，沟槽的宽度d＝15μm，沟槽的深度h＝5μm；图形的排布方式如图3所示。
2)LED外延层的生长：Si图形衬底经HF超声清洗3min、N2吹干后，采用薄膜沉积方法在Si图形衬底上生长LED外延层；LED外延层包括AlN缓冲层、AlGaN步进缓冲层、n-GaN层、发光层及p-GaN层。图4为生长于Si图形衬底上的LED外延层截面图，LED外延层2与Si图形衬底1具有一致的方块形貌。
3)SiO2阻隔层的制作：采用等离子体增强化学气相沉积方法，于LED外延层上沉积50nm厚的SiO2层，采用常规的匀胶、曝光、刻蚀工艺，去除LED外延层的对应每个方形凸块位置上的SiO2层,形成第一方形缺口，留下LED外延层的对应沟槽位置上的SiO2层，形成SiO2阻隔层；控制第一方形缺口的边长比方形凸块的边长小1μm；
图5为经刻蚀的SiO2阻隔层示意图，SiO2阻隔层3致密覆盖沟槽侧壁。
4)防腐层的制作：采用电子束蒸镀方法于LED外延层上依次蒸镀5nm的Cr层、15nm的Pt层、1nm的Au层，得到Au防腐层；所述Au防腐层具有与Si图形衬底一致的图形形貌；
5)沟槽处光刻胶的填充：于防腐层上旋涂一层5μm的光刻胶，通过常规的曝光、刻蚀工艺，去除Au防腐层的对应每个方形凸块位置上的光刻胶，形成若干第二方形缺口；留下Au防腐层的对应沟槽位置上的光刻胶；控制第二方形缺口的边长与第一方形缺口的边长一致；图6为沟槽处光刻胶的填充示意图，沟槽处的光刻胶5与SiO2阻隔层3的覆盖区域一致，Au防腐层4均匀覆盖在晶圆级外延片上。
6)Cu支撑层的电镀：采用电镀方法于Au防腐层的对应每个方形凸块位置上镀80μm厚的Cu层，形成若干个方块状Cu支撑层；保证所述Cu支撑层不在对应沟槽的光刻胶处沉积；所述Au防腐层和Cu支撑层共同构成LED垂直芯片的P电极；得到晶圆级样品；图7为Cu在晶圆级外延片上的附着情况，Cu支撑层6不在沟槽光刻胶5处沉积，形成一个个方块状Cu支撑层6。
7)Si图形衬底的腐蚀：用UV膜将晶圆级样品包裹，露出待腐蚀的Si图形衬的底面，采用体积比为2:5:4的HF、HNO3和HAc的混合溶液腐蚀Si图形衬底，直至刚好露出LED外延层；
8)N电极的制作：经过步骤7)处理后的Si图形衬底经丙酮溶剂超声清洗后，再采用常规的匀胶、曝光、刻蚀工艺，在经过步骤7)处理后露出的LED外延层表面上依次蒸镀5nm的Cr层、15nm的Pt、1μm的Au层作为N电极；
9)垂直芯片的分割：采用有机溶剂将经过步骤8)处理后的沟槽处光刻胶去除，此时各沟槽处的支撑厚度不足3μm，可自动分割，实现一个个方块状的LED垂直芯片的制作。
图8为分割前晶圆级芯片的示意图，N电极7沉积在Si衬底腐蚀面，经光刻胶去除后，沟槽处的支撑十分薄弱，此时方块芯片可轻易从沟槽8处分离。
实施例2：
本实施例除下述特征外，其余特征均与实施例1相同或类似。
步骤1)中Si衬底的方形凸块的边长L＝0.5mm，沟槽宽度d＝10μm，沟槽深度h＝10μm。
实施例3：
本实施例除下述特征外，其余特征均与实施例1相同或类似。
步骤2)中LED外延层的生长采用金属有机物化学气相沉积和分子束外延相结合，于Si图形衬底上生长LED外延层，外延层包括AlN缓冲层、AlGaN步进缓冲层、n-GaN层、发光层及p-GaN层。
实施例4：
本实施例除下述特征外，其余特征均与实施例1相同或类似。
步骤4)中Au防腐层的制作采用热蒸镀方法实现。
以本发明制作的晶圆级Si图形衬底上LED垂直芯片为例，在不切割芯片的情况下测试的光电性能如下：在低工作电流20mA下，芯片的正向偏置电压为3V，输出功率达26mW；在高工作电流350mA下，芯片的正向偏置电压为2.9V，输出功率达640mW。测试数据证实了采用本发明技术制作的LED垂直芯片光电性能优良，有很好的应用前景。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本发明权利要求的保护范围之内。
Claims (8)
1.一种采用晶圆级Si图形衬底制作LED垂直芯片的方法，其特征是：包括以下步骤：
1)Si图形衬底的制作：采用常规的匀胶、曝光、刻蚀工艺在Si衬底上实现图形的转移，得到Si图形衬底；所述Si图形衬底上的图形包括若干个按矩阵排列的方形凸块，每相邻的两个方形凸块之间均设有沟槽；所述方形凸块的边长为0.5-2mm，沟槽的宽度为10-15μm，沟槽的深度为5-10μm；
2)LED外延层的生长：Si图形衬底经清洗、N2吹干后，采用薄膜沉积方法在Si图形衬底上生长LED外延层；所述LED外延层具有与Si图形衬底一致的图形形貌；
3)SiO2阻隔层的制作：采用等离子体增强化学气相沉积方法，于LED外延层上沉积SiO2层，采用常规的匀胶、曝光、刻蚀工艺，去除LED外延层的对应每个方形凸块位置上的SiO2层,形成第一方形缺口，留下LED外延层的对应沟槽位置上的SiO2层，形成SiO2阻隔层；控制第一方形缺口的边长比方形凸块的边长小0.05-1μm；
4)防腐层的制作：采用蒸镀方法于LED外延层上依次蒸镀Cr层、Pt层、Au层，得到Au防腐层；所述Au防腐层具有与Si图形衬底一致的图形形貌；
5)沟槽处光刻胶的填充：于防腐层上旋涂一层光刻胶，通过常规的曝光、刻蚀工艺，去除Au防腐层的对应每个方形凸块位置上的光刻胶，形成若干第二方形缺口；留下Au防腐层的对应沟槽位置上的光刻胶；控制第二方形缺口的边长与第一方形缺口的边长一致；
6)Cu支撑层的电镀：采用电镀方法于Au防腐层的对应每个方形凸块位置上镀50-80μm厚的Cu层，形成若干个方块状Cu支撑层；保证所述Cu支撑层不在对应沟槽的光刻胶处沉积；所述Au防腐层和Cu支撑层共同构成LED垂直芯片的P电极；得到晶圆级样品；
7)Si图形衬底的腐蚀：用UV膜将晶圆级样品包裹，露出待腐蚀的Si图形衬的底面，采用HF、HNO3和HAc的混合溶液腐蚀Si图形衬底，直至刚好露出LED外延层；
8)N电极的制作：经有机溶剂清洗，采用常规的匀胶、曝光、刻蚀工艺，在经过步骤7)处理后露出的LED外延层表面上蒸镀N电极；
9)垂直芯片的分割：采用有机溶剂将经过步骤8)处理后的沟槽处的光刻胶去除，从而分隔成若干个方块状的LED垂直芯片。
2.根据权利要求1所述的采用晶圆级Si图形衬底制作LED垂直芯片的方法，其特征是：步骤2)所述薄膜沉积方法是金属有机化学气相沉积、分子束外延、脉冲激光沉积中的一种或两者以上的组合。
3.根据权利要求1所述的采用晶圆级Si图形衬底制作LED垂直芯片的方法，其特征是：步骤3)所述SiO2阻隔层的厚度为10-100nm。
4.根据权利要求1所述的采用晶圆级Si图形衬底制作LED垂直芯片的方法，其特征是：步骤4)所述蒸镀方法为电子束蒸镀、热蒸镀中的一种。
5.根据权利要求1所述的采用晶圆级Si图形衬底制作LED垂直芯片的方法，其特征是：步骤4)所述Cr、Pt层厚度为10-50nm。
6.根据权利要求1所述的采用晶圆级Si图形衬底制作LED垂直芯片的方法，其特征是：步骤4)所述Au防腐层厚度大于1μm。
7.根据权利要求1所述的采用晶圆级Si图形衬底制作LED垂直芯片的方法，其特征是：步骤5)所述沟槽处的光刻胶厚度为3-5μm。
8.根据权利要求1所述的采用晶圆级Si图形衬底制作LED垂直芯片的方法，其特征是：步骤7)所述混合溶液中，HF、HNO3、HAc的体积比为2:5:4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610056979.3A CN105702824B (zh) | 2016-01-26 | 2016-01-26 | 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610056979.3A CN105702824B (zh) | 2016-01-26 | 2016-01-26 | 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105702824A CN105702824A (zh) | 2016-06-22 |
| CN105702824B true CN105702824B (zh) | 2018-07-24 |
Family
ID=56229489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610056979.3A Active CN105702824B (zh) | 2016-01-26 | 2016-01-26 | 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105702824B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10163838B2 (en) * | 2016-10-14 | 2018-12-25 | Samsung Electronics Co., Ltd. | Semiconductor device |
| CN115995421B (zh) * | 2023-03-23 | 2023-05-23 | 江西兆驰半导体有限公司 | 一种led芯片分选方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1881631A (zh) * | 2005-06-16 | 2006-12-20 | Lg电子株式会社 | 制造发光二极管的方法 |
| CN101404312A (zh) * | 2007-12-07 | 2009-04-08 | 厦门市三安光电科技有限公司 | 一种无缝隙式键合过程GaN基发光器件及其制备方法 |
| CN103560193A (zh) * | 2013-08-29 | 2014-02-05 | 南昌黄绿照明有限公司 | 低成本的垂直结构发光二极管芯片及其制备方法 |
| CN104037298A (zh) * | 2013-03-07 | 2014-09-10 | 台积固态照明股份有限公司 | 用于封装涂覆有荧光体的led的方法和装置 |
| WO2015012513A1 (en) * | 2013-07-25 | 2015-01-29 | Seoul Viosys Co., Ltd. | Method of fabricating light emitting device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5123269B2 (ja) * | 2008-09-30 | 2013-01-23 | ソウル オプト デバイス カンパニー リミテッド | 発光素子及びその製造方法 |
-
2016
- 2016-01-26 CN CN201610056979.3A patent/CN105702824B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1881631A (zh) * | 2005-06-16 | 2006-12-20 | Lg电子株式会社 | 制造发光二极管的方法 |
| CN101404312A (zh) * | 2007-12-07 | 2009-04-08 | 厦门市三安光电科技有限公司 | 一种无缝隙式键合过程GaN基发光器件及其制备方法 |
| CN104037298A (zh) * | 2013-03-07 | 2014-09-10 | 台积固态照明股份有限公司 | 用于封装涂覆有荧光体的led的方法和装置 |
| WO2015012513A1 (en) * | 2013-07-25 | 2015-01-29 | Seoul Viosys Co., Ltd. | Method of fabricating light emitting device |
| CN103560193A (zh) * | 2013-08-29 | 2014-02-05 | 南昌黄绿照明有限公司 | 低成本的垂直结构发光二极管芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105702824A (zh) | 2016-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102082214B (zh) | 一种GaN基LED半导体芯片的制备方法 | |
| CN102064088B (zh) | 一种干法刻蚀与湿法腐蚀混合制备蓝宝石图形衬底的方法 | |
| CN101552312A (zh) | 一种发光二极管芯片制作方法 | |
| CN102760796A (zh) | 发光二极管的制备方法 | |
| CN106449916A (zh) | 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法 | |
| CN108389955B (zh) | 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法 | |
| CN104518056B (zh) | 一种反极性AlGaInP红光LED芯片的制备方法 | |
| CN102760797A (zh) | 发光二极管 | |
| CN102723416A (zh) | Led外延片及其制作方法 | |
| CN110265520A (zh) | 优化电流分布的嵌入式电极结构led芯片及其制备方法 | |
| CN105914277A (zh) | 一种倒装式大功率紫外led芯片及其制备方法 | |
| CN104022200A (zh) | 一种GaN基发光二极管芯片及其制备方法 | |
| CN102723417B (zh) | 便于打线的led芯片及其制备方法 | |
| CN105140354A (zh) | 一种GaN基发光二极管芯片的制备方法 | |
| CN105140368A (zh) | 一种高性能led芯片及其制备方法 | |
| CN108183153A (zh) | Led芯片的制备方法 | |
| CN104319326B (zh) | 一种发光二极管的制造方法 | |
| CN105702824B (zh) | 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法 | |
| CN108878604A (zh) | 一种垂直结构发光二极管芯片的制作方法 | |
| CN107731972A (zh) | 一种长条阵列式纳米发光二极管及其制备方法 | |
| CN108365078A (zh) | 一种3d通孔超结构led芯片及其制备方法 | |
| CN104576845A (zh) | 一种图形化的蓝宝石衬底的制造方法 | |
| JP2021528869A (ja) | 光取出し効率を向上させるための紫外ｌｅｄチップ及びその製造方法 | |
| CN102709427B (zh) | 一种垂直结构发光二极管的制备方法 | |
| CN107123705B (zh) | 一种发光二极管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A method of fabricating led vertical chip using wafer level Si graphics substrate Effective date of registration: 20220520 Granted publication date: 20180724 Pledgee: Bank of China Limited by Share Ltd. Heyuan branch Pledgor: HEYUAN CHOICORE PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Registration number: Y2022980006017 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |