CN105140368A - 一种高性能led芯片及其制备方法 - Google Patents
一种高性能led芯片及其制备方法 Download PDFInfo
- Publication number
- CN105140368A CN105140368A CN201510474646.8A CN201510474646A CN105140368A CN 105140368 A CN105140368 A CN 105140368A CN 201510474646 A CN201510474646 A CN 201510474646A CN 105140368 A CN105140368 A CN 105140368A
- Authority
- CN
- China
- Prior art keywords
- layer
- ito transparent
- transparent conducting
- gan layer
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims description 52
- 238000000137 annealing Methods 0.000 claims description 51
- 230000008021 deposition Effects 0.000 claims description 22
- 238000001259 photo etching Methods 0.000 claims description 21
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims description 18
- 238000004140 cleaning Methods 0.000 claims description 17
- 238000001771 vacuum deposition Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 238000010408 sweeping Methods 0.000 claims description 7
- 238000009616 inductively coupled plasma Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract description 2
- 230000031700 light absorption Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 280
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请公开了一种高性能LED芯片，其结构从下至上依次为：衬底、缓冲GaN层、N-GaN层、量子阱层、P-GaN层、第一ITO透明导电层、第二ITO透明导电层、P型电极、N型电极以及钝化层。本申请还公开了制备上述高性能LED芯片的制备方法。本发明高性能LED芯片的制备方法，其中的ITO透明导电层制备方式可以有效降低ITO透明导电层的Rs，且通过第一层薄ITO透明导电层作欧姆接触层，可有效降低LED芯片正向电压，同时，将ITO透明导电层厚度减至120nm以下，相对业内常用的230nm左右的ITO透明导电层，减薄的ITO透明导电层对光的吸收明显减少，从而提升了LED芯片亮度。
Description
技术领域
本发明属于半导体技术领域，涉及一种高性能LED芯片的制备方法。
背景技术
发光二极管(Light-EmittingDiode，简称LED)是一种将电能转化为光能的半导体电子器件。
随着第三代半导体技术的蓬勃发展，半导体照明以节能，环保，亮度高，寿命长等优点，成为社会发展的焦点，也带动了整个行业上中下游产业的方兴未艾。GaN基LED芯片是半导体照明的“动力”，近年来性能得到大幅提升，生产成本也不断降低，为半导体照明走进千家万户做出突出贡献。
为提高LED照明所占的市场比例，加快替代白炽灯，荧光灯等传统光源，LED器件还需进一步提升光效，降低每流明的成本。氧化铟锡(IndiumTinOxide，简称ITO)材料凭借良好的穿透率与导电率为LED芯片提升光效做出了极大贡献。
传统制备ITO透明导电层的方法为单层制备法，既要考虑ITO透明导电层与P型GaN层的欧姆接触，又要考虑ITO透明导电层表面方块电阻(Rs)，同时考虑时所述两个因素很难同时达到最优水平。
ITO透明导电层经过退火处理后,其Rs会增大，导致正向电压升高。目前LED行业内常用的230nm厚度的ITO透明导电层，退火前Rs为7-10Ω，退火后Rs为30-40Ω。
目前应用ITO透明导电层的LED芯片还存在亮度低且正向电压高的问题。
如何解决上述应用ITO透明导电层的LED芯片亮度低且正向电压高的问题，便成为亟待解决的技术问题。
发明内容
本发明提供了一种高性能LED芯片的制备方法，以解决现有应用ITO透明导电层的LED芯片亮度低且正向电压高的问题。
为解决上述问题，本发明提供了一种高性能LED芯片，其结构从下至上依次为：衬底、缓冲GaN层、N-GaN层、量子阱层、P-GaN层、第一ITO透明导电层、第二ITO透明导电层、P型电极、N型电极以及钝化层；其中，
所述衬底，为图形化蓝宝石衬底，其上表面与所述缓冲GaN层的下表面相连接；
所述缓冲GaN层，其上表面与所述N-GaN层的下表面相连接，其下表面与所述衬底相连接；
所述N-GaN层，其下表面与所述缓冲GaN层的上表面相连接，该N-GaN层的上表面中部分与所述量子阱层的下表面相连接，所述N-GaN层的上表面未中与所述量子阱层的下表面相连接的部分分别与所述钝化层和N型电极相连接；
所述量子阱层，其下表面与所述N-GaN层的上表面中部分表面相连接，该量子阱层的上表面与所述P-GaN层的下表面相连接，该量子阱层中包含有InGaN或GaN阱垒结构，所述量子肼层的侧表面分别与所述钝化层相连接；
所述P-GaN层，其下表面与所述量子肼层相连接，该P-GaN层的上表面与所述第一ITO透明导电层相连接，所述P-GaN层的侧表面分别与所述钝化层相连接；
所述第一ITO透明导电层，其下表面与所述P-GaN层相连接，该第一ITO透明导电层的上表面与所述第二ITO透明导电层相连接，所述第一ITO透明导电层的侧表面分别与所述钝化层相连接；
所述第二ITO透明导电层，其下表面与所述第一ITO透明导电层的上表面相连接，该第二ITO透明导电层的上表面中一部分与所述钝化层相连接，所述第二ITO透明导电层的上表面中未与所述钝化层相连接的部分与所述P型电极相连接；
所述P型电极，其下表面与所述第二ITO透明导电层的上表面相连接，该P型电极的中部以下嵌入所述钝化层中；
所述N型电极，与所述N-GaN层的上表面中未与所述量子阱层的下表面相连接的部分相连接；
所述钝化层，分别与所述N-GaN层的上表面中一部分、所述第二ITO透明导电层的上表面中一部分、所述量子肼层的侧表面、所述P-GaN层的侧表面和所述第一ITO透明导电层的侧表面相连接。
本发明还提供了制备上述高性能LED芯片的制备方法，包括步骤：
取一包含GaN基LED外延结构的外延片彻底清洗，该外延片自下而上依次包括，衬底、缓冲GaN层、N-GaN层、量子阱层以及P-GaN层；
将所述彻底清洗后的外延片通过光刻、干法刻蚀以及清洗去胶使其正面露出N-GaN层；
在所述P-GaN层上沉积第一ITO透明导电层，所述第一ITO透明导电层的沉积厚度为5nm-30nm，成膜温度为280-320℃，沉积速为0.5-2A/S；
将所述第一ITO透明导电层与所述P-GaN层退火，形成欧姆接触，得到退火后的第一ITO透明导电层与退火后的P-GaN层，退火温度为520-560℃，退火时间为3-10min；
在所述退火后的P-GaN层上沉积厚度为30-300nm的第二ITO透明导电层，成膜温度为280-320℃，沉积速为0.5-2A/S；
通过光刻和刻蚀将所述N-GaN层与所述退火后的P-GaN层边缘的所述第一ITO透明导电层与所述第二ITO透明导电层去除；
通过等离子体增强化学气相沉积法在所述第二ITO透明导电层上沉积钝化层，再将所述沉积钝化层的第二ITO透明导电层经光刻、刻蚀和去胶清洗后露出待蒸镀的P型电极和N型电极；
将所述待蒸镀的P型电极和N型电极经扫胶、真空镀膜和剥离制作为所述P型电极和N型电极，同时用高温炉管对其进行退火处理，得到LED晶圆；
对所述LED晶圆进行研磨、抛光、背镀、切割与劈裂工序被分割为LED芯片。
优选地，所述干法刻蚀，进一步为反应离子刻蚀或感应耦合等离子体。
优选地，所述第一ITO透明导电层的沉积方式，进一步为普通蒸镀沉积、溅射沉积或反应等离子体沉积。
优选地，所述第一ITO透明导电层与所述P-GaN层的退火方式，进一步为普通炉管退火、快速退火或电磁波退火。
优选地，所述第二ITO透明导电层的沉积方式，进一步为普通蒸镀沉积、溅射沉积或反应等离子体沉积。
相对于现有技术中的应用ITO透明导电层的LED芯片，本发明的优势在于：
(1)本发明所述的高性能LED芯片的制备方法，其中所述的ITO透明导电层制备方式可以有效降低ITO透明导电层的Rs，且通过第一层薄ITO透明导电层作欧姆接触层，可有效降低LED芯片正向电压，同时，将ITO透明导电层厚度减至120nm以下，相对业内常用的230nm左右的ITO透明导电层，减薄的ITO透明导电层对光的吸收明显减少，从而提升了LED芯片亮度。
(2)本发明所述的高性能LED芯片的制备方法，与常规单层ITO膜制作方法相比较，使用本发明制作出的多层ITO膜层，可以使LED芯片亮度提升2％-5％，同时LED芯片电压下降0.02V-0.05V。该发明既提升了芯片亮度，又降低了芯片电压，对LED芯片的光效提升更为显著，从而使LED芯片更加节能环保。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本发明所述的一种高性能LED芯片剖面结构图；
图2是本发明所述的一种高性能LED芯片俯视结构图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
实施例1
如图1和图2所示，为本发明实施例1所述的一种高性能LED芯片的结构，其结构从下至上依次为：衬底1、缓冲GaN层2、N-GaN层3、量子阱层4、P-GaN层5、第一ITO透明导电层6、第二ITO透明导电层7、P型电极8、N型电极9以及钝化层10；其中，
所述衬底1，为图形化蓝宝石衬底1，其上表面与所述缓冲GaN层2的下表面相连接；
所述缓冲GaN层2，其上表面与所述N-GaN层3的下表面相连接，其下表面与所述衬底1相连接；
所述N-GaN层3，其下表面与所述缓冲GaN层2的上表面相连接，该N-GaN层3的上表面中部分与所述量子阱层4的下表面相连接，所述N-GaN层3的上表面未中与所述量子阱层4的下表面相连接的部分分别与所述钝化层10和N型电极9相连接；
所述量子阱层4，其下表面与所述N-GaN层3的上表面中部分表面相连接，该量子阱层4的上表面与所述P-GaN层5的下表面相连接，该量子阱层4中包含有InGaN或GaN阱垒结构，所述量子肼层的侧表面分别与所述钝化层10相连接；
所述P-GaN层5，其下表面与所述量子肼层4相连接，该P-GaN层5的上表面与所述第一ITO透明导电层6相连接，所述P-GaN层5的侧表面分别与所述钝化层10相连接；
所述第一ITO透明导电层6，其下表面与所述P-GaN层5相连接，该第一ITO透明导电层6的上表面与所述第二ITO透明导电层7相连接，所述第一ITO透明导电层6的侧表面分别与所述钝化层10相连接；
所述第二ITO透明导电层7，其下表面与所述第一ITO透明导电层6的上表面相连接，该第二ITO透明导电层7的上表面中一部分与所述钝化层10相连接，所述第二ITO透明导电层7的上表面中未与所述钝化层10相连接的部分与所述P型电极8相连接；
所述P型电极8，其下表面与所述第二ITO透明导电层7的上表面相连接，该P型电极8的中部以下嵌入所述钝化层10中；
所述N型电极9，与所述N-GaN层3的上表面中未与所述量子阱层4的下表面相连接的部分相连接；
所述钝化层10，分别与所述N-GaN层3的上表面中一部分、所述第二ITO透明导电层7的上表面中一部分、所述量子肼层的侧表面、所述P-GaN层5的侧表面和所述第一ITO透明导电层6的侧表面相连接。
实施例2
本实施例2为实施例1所述高性能LED芯片的制备方法。
步骤1，取一市售的波段为395nm-405nm，包含GaN基LED外延结构的紫光外延片使用硫酸与双氧水的混合溶液彻底清洗，该外延片包括，衬底、缓冲GaN层、N-GaN层、量子阱层以及P-GaN层；
步骤2，将所述彻底清洗后的外延片通过光刻、反应离子刻蚀以及清洗去胶使其正面露出N-GaN层；
步骤3，在所述P-GaN层上沉积厚度为5-30nm的第一ITO透明导电层，本实施例中，所述第一ITO透明导电层采用真空镀膜机制备，成膜温度为280℃，沉积速为0.5A/S，厚度为10nm；
步骤4，将所述第一ITO透明导电层与所述P-GaN层快速退火，形成欧姆接触，得到退火后的第一ITO透明导电层与退火后的P-GaN层，其中，退火过程采用快速退火炉完成，退火温度为520℃，退火时间为3min，所述退火过程中通入N2；
步骤5，在所述退火后的P-GaN层上沉积厚度为30-300nm的第二ITO透明导电层，本实施例中，所述第二ITO透明导电层采用真空镀膜机制备，成膜温度为280℃，沉积速为0.5A/S，厚度为90nm；
步骤6，通过光刻和刻蚀将所述N-GaN层与所述退火后的P-GaN层边缘的所述第一ITO透明导电层与所述第二ITO透明导电层去除；
步骤7，通过等离子体增强化学气相沉积法在所述第二ITO透明导电层上沉积SiO2钝化层，再将所述沉积SiO2钝化层的第二ITO透明导电层经光刻、刻蚀和去胶清洗后露出待蒸镀的P型电极和N型电极；
步骤8，将所述待蒸镀的P型电极和N型电极经扫胶、真空镀膜和剥离制作为所述P型电极和N型电极，其中，所述P型电极和N型电极的材料是Cr、Pt与Au混合体，同时用高温炉管对其进行退火处理；
步骤9，结束以上步骤得到LED晶圆后，其经研磨、抛光、背镀、切割与劈裂工序被分割为LED芯片。
实施例3
本实施例3为实施例1所述高性能LED芯片的制备方法。
步骤1，取一市售的波段为395nm-405nm，包含GaN基LED外延结构的紫光外延片使用硫酸与双氧水的混合溶液彻底清洗，该外延片包括，衬底、缓冲GaN层、N-GaN层、量子阱层以及P-GaN层；
步骤2，将所述彻底清洗后的外延片通过光刻、感应耦合等离子体以及清洗去胶使其正面露出N-GaN层；
步骤3，在所述P-GaN层上沉积厚度为5-30nm的第一ITO透明导电层，其中，所述第一ITO透明导电层采用真空镀膜机制备，成膜温度为320℃，沉积速为2A/S，厚度为10nm；
步骤4，将所述第一ITO透明导电层与所述P-GaN层快速退火，形成欧姆接触，得到退火后的第一ITO透明导电层与退火后的P-GaN层，其中，退火过程采用快速退火炉完成，退火温度为560℃，退火时间为10min，所述退火过程中通入N2；
步骤5，在所述退火后的P-GaN层上沉积厚度为30-300nm的第二ITO透明导电层，其中，所述第二ITO透明导电层采用真空镀膜机制备，成膜温度为320℃，沉积速为2A/S，厚度为90nm；
步骤6，通过光刻和刻蚀将所述N-GaN层与所述退火后的P-GaN层边缘的所述第一ITO透明导电层与所述第二ITO透明导电层去除；
步骤7，通过离子源辅助沉积法在所述第二ITO透明导电层上沉积SiO2钝化层，再将所述沉积SiO2钝化层的第二ITO透明导电层经光刻、刻蚀和去胶清洗后露出待蒸镀的P型电极和N型电极；
步骤8，将所述待蒸镀的P型电极和N型电极经扫胶、真空镀膜和剥离制作为所述P型电极和N型电极，其中，所述P型电极和N型电极的材料是Cr、Pt、Al与Au混合体，同时用高温炉管对其进行退火处理；
步骤9，结束以上步骤得到LED晶圆后，其经研磨、抛光、背镀、切割与劈裂工序被分割为LED芯片。
实施例4
本实施例3为实施例1所述高性能LED芯片的制备方法。
步骤1，取一市售的波段为395nm-405nm，包含GaN基LED外延结构的紫光外延片使用硫酸与双氧水的混合溶液彻底清洗，该外延片包括，衬底、缓冲GaN层、N-GaN层、量子阱层以及P-GaN层；
步骤2，将所述彻底清洗后的外延片通过光刻、感应耦合等离子体以及清洗去胶使其正面露出N-GaN层；
步骤3，在所述P-GaN层上沉积厚度为5nm的第一ITO透明导电层，其中，所述第一ITO透明导电层采用溅射沉积或反应等离子体沉积，厚度为5nm-30nm；
步骤4，将所述第一ITO透明导电层与所述P-GaN层快速退火，形成欧姆接触，得到退火后的第一ITO透明导电层与退火后的P-GaN层，其中，退火过程采用普通炉管退火或电磁波退火完成；
步骤5，在所述退火后的P-GaN层上沉积厚度为30-300nm的第二ITO透明导电层，本实施例中，所述第二ITO透明导电层采用溅射沉积或反应等离子体沉积，厚度为30nm；
步骤6，通过光刻和刻蚀将所述N-GaN层与所述退火后的P-GaN层边缘的所述第一ITO透明导电层与所述第二ITO透明导电层去除；
步骤7，通过离子源辅助沉积法在所述第二ITO透明导电层上沉积SiO2钝化层，再将所述沉积SiO2钝化层的第二ITO透明导电层经光刻、刻蚀和去胶清洗后露出待蒸镀的P型电极和N型电极；
步骤8，将所述待蒸镀的P型电极和N型电极经扫胶、真空镀膜和剥离制作为所述P型电极和N型电极，其中，所述P型电极和N型电极的材料是Cr、Pt、Al与Au混合体，同时用高温炉管对其进行退火处理；
步骤9，结束以上步骤得到LED晶圆后，其经研磨、抛光、背镀、切割与劈裂工序被分割为LED芯片。
实施例5
本实施例5为实施例1所述高性能LED芯片的制备方法。
步骤1，取一市售的波段为395nm-405nm，包含GaN基LED外延结构的紫光外延片使用硫酸与双氧水的混合溶液彻底清洗，该外延片包括，衬底、缓冲GaN层、N-GaN层、量子阱层以及P-GaN层；
步骤2，将所述彻底清洗后的外延片通过光刻、感应耦合等离子体以及清洗去胶使其正面露出N-GaN层；
步骤3，在所述P-GaN层上沉积厚度为5-30nm的第一ITO透明导电层，其中，所述第一ITO透明导电层采用真空镀膜机制备，成膜温度为280℃，沉积速为0.5A/S，厚度为5nm；
步骤4，将所述第一ITO透明导电层与所述P-GaN层快速退火，形成欧姆接触，得到退火后的第一ITO透明导电层与退火后的P-GaN层，其中，退火过程采用快速退火炉完成，退火温度为520℃，退火时间为3min，所述退火过程中通入N2；
步骤5，在所述退火后的P-GaN层上沉积厚度为30-300nm的第二ITO透明导电层，其中，所述第二ITO透明导电层采用真空镀膜机制备，成膜温度为280℃，沉积速为0.5A/S，厚度为30nm；
步骤6，通过光刻和刻蚀将所述N-GaN层与所述退火后的P-GaN层边缘的所述第一ITO透明导电层与所述第二ITO透明导电层去除；
步骤7，通过离子源辅助沉积法在所述第二ITO透明导电层上沉积SiO2钝化层，再将所述沉积SiO2钝化层的第二ITO透明导电层经光刻、刻蚀和去胶清洗后露出待蒸镀的P型电极和N型电极；
步骤8，将所述待蒸镀的P型电极和N型电极经扫胶、真空镀膜和剥离制作为所述P型电极和N型电极，其中，所述P型电极和N型电极的材料是Cr、Pt、Al与Au混合体，同时用高温炉管对其进行退火处理；
步骤9，结束以上步骤得到LED晶圆后，其经研磨、抛光、背镀、切割与劈裂工序被分割为LED芯片。
实施例6
本实施例6为实施例1所述高性能LED芯片的制备方法。
步骤1，取一市售的波段为395nm-405nm，包含GaN基LED外延结构的紫光外延片使用硫酸与双氧水的混合溶液彻底清洗，该外延片包括，衬底、缓冲GaN层、N-GaN层、量子阱层以及P-GaN层；
步骤2，将所述彻底清洗后的外延片通过光刻、感应耦合等离子体以及清洗去胶使其正面露出N-GaN层；
步骤3，在所述P-GaN层上沉积厚度为5-30nm的第一ITO透明导电层，其中，所述第一ITO透明导电层采用真空镀膜机制备，成膜温度为320℃，沉积速为2A/S，厚度为30nm；
步骤4，将所述第一ITO透明导电层与所述P-GaN层快速退火，形成欧姆接触，得到退火后的第一ITO透明导电层与退火后的P-GaN层，其中，退火过程采用快速退火炉完成，退火温度为560℃，退火时间为10min，所述退火过程中通入N2；
步骤5，在所述退火后的P-GaN层上沉积厚度为30-300nm的第二ITO透明导电层，其中，所述第二ITO透明导电层采用真空镀膜机制备，成膜温度为320℃，沉积速为2A/S，厚度为300nm；
步骤6，通过光刻和刻蚀将所述N-GaN层与所述退火后的P-GaN层边缘的所述第一ITO透明导电层与所述第二ITO透明导电层去除；
步骤7，通过离子源辅助沉积法在所述第二ITO透明导电层上沉积SiO2钝化层，再将所述沉积SiO2钝化层的第二ITO透明导电层经光刻、刻蚀和去胶清洗后露出待蒸镀的P型电极和N型电极；
步骤8，将所述待蒸镀的P型电极和N型电极经扫胶、真空镀膜和剥离制作为所述P型电极和N型电极，其中，所述P型电极和N型电极的材料是Cr、Pt、Al与Au混合体，同时用高温炉管对其进行退火处理；
步骤9，结束以上步骤得到LED晶圆后，其经研磨、抛光、背镀、切割与劈裂工序被分割为LED芯片。
对比试验
在实施例2的基础上，与现有技术的数据做对比，除了ITO透明导电层以外的试验条件均相同，相关实验数据如下：
表1现有技术与实施例2的结果对比
从表1中可以看出本实验结果：所述新型LED芯片使用双层ITO层与常规的单层ITO层工艺相比，电压下降0.04V，亮度上升3.2％。
相对于现有技术中的应用ITO透明导电层的LED芯片，本发明的优势在于：
(1)本发明所述的高性能LED芯片的制备方法，其中所述的ITO透明导电层制备方式可以有效降低ITO透明导电层的Rs，且通过第一层薄ITO透明导电层作欧姆接触层，可有效降低LED芯片正向电压，同时，将ITO透明导电层厚度减至120nm以下，相对业内常用的230nm左右的ITO透明导电层，减薄的ITO透明导电层对光的吸收明显减少，从而提升了LED芯片亮度。
(2)本发明所述的高性能LED芯片的制备方法，与常规单层ITO膜制作方法相比较，使用本发明制作出的多层ITO膜层，可以使LED芯片亮度提升2％-5％，同时LED芯片电压下降0.02V-0.05V。该发明既提升了芯片亮度，又降低了芯片电压，对LED芯片的光效提升更为显著，从而使LED芯片更加节能环保。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
Claims (6)
1.一种高性能LED芯片，其特征在于，其结构从下至上依次为：衬底、缓冲GaN层、N-GaN层、量子阱层、P-GaN层、第一ITO透明导电层、第二ITO透明导电层、P型电极、N型电极以及钝化层；其中，
所述衬底，为图形化蓝宝石衬底，其上表面与所述缓冲GaN层的下表面相连接；
所述缓冲GaN层，其上表面与所述N-GaN层的下表面相连接，其下表面与所述衬底相连接；
所述N-GaN层，其下表面与所述缓冲GaN层的上表面相连接，该N-GaN层的上表面中部分与所述量子阱层的下表面相连接，所述N-GaN层的上表面未中与所述量子阱层的下表面相连接的部分分别与所述钝化层和N型电极相连接；
所述量子阱层，其下表面与所述N-GaN层的上表面中部分表面相连接，该量子阱层的上表面与所述P-GaN层的下表面相连接，该量子阱层中包含有InGaN或GaN阱垒结构，所述量子肼层的侧表面分别与所述钝化层相连接；
所述P-GaN层，其下表面与所述量子肼层相连接，该P-GaN层的上表面与所述第一ITO透明导电层相连接，所述P-GaN层的侧表面分别与所述钝化层相连接；
所述第一ITO透明导电层，其下表面与所述P-GaN层相连接，该第一ITO透明导电层的上表面与所述第二ITO透明导电层相连接，所述第一ITO透明导电层的侧表面分别与所述钝化层相连接；
所述第二ITO透明导电层，其下表面与所述第一ITO透明导电层的上表面相连接，该第二ITO透明导电层的上表面中一部分与所述钝化层相连接，所述第二ITO透明导电层的上表面中未与所述钝化层相连接的部分与所述P型电极相连接；
所述P型电极，其下表面与所述第二ITO透明导电层的上表面相连接，该P型电极的中部以下嵌入所述钝化层中；
所述N型电极，与所述N-GaN层的上表面中未与所述量子阱层的下表面相连接的部分相连接；
所述钝化层，分别与所述N-GaN层的上表面中一部分、所述第二ITO透明导电层的上表面中一部分、所述量子肼层的侧表面、所述P-GaN层的侧表面和所述第一ITO透明导电层的侧表面相连接。
2.根据权利要求1所述的一种高性能LED芯片的制备方法，其特征在于，包括步骤：
取一包含GaN基LED外延结构的外延片彻底清洗，该外延片自下而上依次包括，衬底、缓冲GaN层、N-GaN层、量子阱层以及P-GaN层；
将所述彻底清洗后的外延片通过光刻、干法刻蚀以及清洗去胶使其正面露出N-GaN层；
在所述P-GaN层上沉积第一ITO透明导电层，所述第一ITO透明导电层的沉积厚度为5nm-30nm，成膜温度为280-320℃，沉积速为0.5-2A/S；
将所述第一ITO透明导电层与所述P-GaN层退火，形成欧姆接触，得到退火后的第一ITO透明导电层与退火后的P-GaN层，退火温度为520-560℃，退火时间为3-10min；
在所述退火后的P-GaN层上沉积厚度为30-300nm的第二ITO透明导电层，成膜温度为280-320℃，沉积速为0.5-2A/S；
通过光刻和刻蚀将所述N-GaN层与所述退火后的P-GaN层边缘的所述第一ITO透明导电层与所述第二ITO透明导电层去除；
通过等离子体增强化学气相沉积法在所述第二ITO透明导电层上沉积钝化层，再将所述沉积钝化层的第二ITO透明导电层经光刻、刻蚀和去胶清洗后露出待蒸镀的P型电极和N型电极；
将所述待蒸镀的P型电极和N型电极经扫胶、真空镀膜和剥离制作为所述P型电极和N型电极，同时用高温炉管对其进行退火处理，得到LED晶圆；
对所述LED晶圆进行研磨、抛光、背镀、切割与劈裂工序被分割为LED芯片。
3.根据权利要求2所述的一种高性能LED芯片的制备方法，其特征在于，所述干法刻蚀，进一步为反应离子刻蚀或感应耦合等离子体。
4.根据权利要求2所述的一种高性能LED芯片的制备方法，其特征在于，所述第一ITO透明导电层的沉积方式，进一步为普通蒸镀沉积、溅射沉积或反应等离子体沉积。
5.根据权利要求2所述的一种高性能LED芯片的制备方法，其特征在于，所述第一ITO透明导电层与所述P-GaN层的退火方式，进一步为普通炉管退火、快速退火或电磁波退火。
6.根据权利要求2所述的一种高性能LED芯片的制备方法，其特征在于，所述第二ITO透明导电层的沉积方式，进一步为普通蒸镀沉积、溅射沉积或反应等离子体沉积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510474646.8A CN105140368B (zh) | 2015-08-05 | 2015-08-05 | 一种高性能led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510474646.8A CN105140368B (zh) | 2015-08-05 | 2015-08-05 | 一种高性能led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140368A true CN105140368A (zh) | 2015-12-09 |
| CN105140368B CN105140368B (zh) | 2017-11-17 |
Family
ID=54725652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510474646.8A Active CN105140368B (zh) | 2015-08-05 | 2015-08-05 | 一种高性能led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140368B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206895A (zh) * | 2016-08-24 | 2016-12-07 | 西安中为光电科技有限公司 | 一种具有双电流扩展层的led及其制作方法 |
| CN107731969A (zh) * | 2017-10-18 | 2018-02-23 | 湘能华磊光电股份有限公司 | Led芯片的制作方法 |
| CN108198925A (zh) * | 2017-12-29 | 2018-06-22 | 中国科学院半导体研究所 | 采用氧化铟锡作为插入层的反射镜及其制备方法 |
| CN109037413A (zh) * | 2018-06-29 | 2018-12-18 | 华南理工大学 | 金属掺杂ito透明导电薄膜紫外led芯片及其制备方法 |
| US10629667B2 (en) | 2018-04-11 | 2020-04-21 | Au Optronics Corporation | Light-emitting device comprising first light-shielding layer having first opening and second light-shielding layer having second opening corresponding to the first opening |
| CN112271241A (zh) * | 2020-10-30 | 2021-01-26 | 华引芯（武汉）科技有限公司 | 一种大功率led芯片的制作工艺及led芯片 |
| CN113410362A (zh) * | 2021-05-25 | 2021-09-17 | 长沙壹纳光电材料有限公司 | 一种led芯片及其制作方法与应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020117672A1 (en) * | 2001-02-23 | 2002-08-29 | Ming-Sung Chu | High-brightness blue-light emitting crystalline structure |
| CN102623605A (zh) * | 2011-01-26 | 2012-08-01 | 株式会社东芝 | 半导体发光器件及其制造方法 |
| CN104124321A (zh) * | 2013-04-24 | 2014-10-29 | 展晶科技(深圳)有限公司 | 半导体发光元件及其制造方法 |
| CN104332532A (zh) * | 2013-07-22 | 2015-02-04 | 北方工业大学 | 一种高光效发光二极管的制作方法 |
-
2015
- 2015-08-05 CN CN201510474646.8A patent/CN105140368B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020117672A1 (en) * | 2001-02-23 | 2002-08-29 | Ming-Sung Chu | High-brightness blue-light emitting crystalline structure |
| CN102623605A (zh) * | 2011-01-26 | 2012-08-01 | 株式会社东芝 | 半导体发光器件及其制造方法 |
| CN104124321A (zh) * | 2013-04-24 | 2014-10-29 | 展晶科技(深圳)有限公司 | 半导体发光元件及其制造方法 |
| CN104332532A (zh) * | 2013-07-22 | 2015-02-04 | 北方工业大学 | 一种高光效发光二极管的制作方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206895A (zh) * | 2016-08-24 | 2016-12-07 | 西安中为光电科技有限公司 | 一种具有双电流扩展层的led及其制作方法 |
| CN107731969A (zh) * | 2017-10-18 | 2018-02-23 | 湘能华磊光电股份有限公司 | Led芯片的制作方法 |
| CN108198925A (zh) * | 2017-12-29 | 2018-06-22 | 中国科学院半导体研究所 | 采用氧化铟锡作为插入层的反射镜及其制备方法 |
| US10629667B2 (en) | 2018-04-11 | 2020-04-21 | Au Optronics Corporation | Light-emitting device comprising first light-shielding layer having first opening and second light-shielding layer having second opening corresponding to the first opening |
| CN109037413A (zh) * | 2018-06-29 | 2018-12-18 | 华南理工大学 | 金属掺杂ito透明导电薄膜紫外led芯片及其制备方法 |
| CN109037413B (zh) * | 2018-06-29 | 2024-08-09 | 华南理工大学 | 金属掺杂ito透明导电薄膜紫外led芯片及其制备方法 |
| CN112271241A (zh) * | 2020-10-30 | 2021-01-26 | 华引芯（武汉）科技有限公司 | 一种大功率led芯片的制作工艺及led芯片 |
| CN113410362A (zh) * | 2021-05-25 | 2021-09-17 | 长沙壹纳光电材料有限公司 | 一种led芯片及其制作方法与应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140368B (zh) | 2017-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105140368B (zh) | 一种高性能led芯片及其制备方法 | |
| CN100568555C (zh) | 粗化电极用于高亮度正装led芯片和垂直led芯片 | |
| CN104617195B (zh) | 一种近红外发光二极管及其生产方法 | |
| TWM255518U (en) | Vertical electrode structure of Gallium Nitride based LED | |
| CN105720156B (zh) | 一种发光二极管及其制作方法 | |
| CN202025790U (zh) | 一种改进的具有电流阻挡层的发光二极管芯片 | |
| CN106410008B (zh) | 一种高亮度发光二极管芯片及其制备方法 | |
| CN108010996A (zh) | 一种AlGaInP发光二极管及其制作方法 | |
| CN105720155B (zh) | 一种发光二极管led及其制作方法 | |
| CN103390703A (zh) | 低损伤、高致密性膜的制备方法以及具有该膜的led芯片 | |
| TWI623115B (zh) | 具粗化表面之薄膜式覆晶發光二極體及其製造方法 | |
| WO2023137814A1 (zh) | 一种高压led芯片的制作方法 | |
| CN214336736U (zh) | 双层ito膜的led芯片结构 | |
| CN105742449B (zh) | 发光二极管的电极制备方法 | |
| CN104795481B (zh) | 发光二极管及其制作方法 | |
| CN116387428B (zh) | 一种led芯片制备方法 | |
| CN111063779A (zh) | 一种发光二极管结构制备方法及其用途 | |
| CN101640242A (zh) | 一种发光二极管芯片的制造方法 | |
| CN105720142A (zh) | 一种发光二极管芯片的制备方法 | |
| CN103474529A (zh) | 一种垂直led芯片的制作方法以及垂直led芯片 | |
| CN102789976A (zh) | 一种GaN基LED芯片的制作方法 | |
| CN105810791A (zh) | 倒装led芯片的制作方法 | |
| CN105280777A (zh) | Led芯片及制备方法 | |
| CN112750933B (zh) | 一种led芯片及其制作方法 | |
| CN107731969A (zh) | Led芯片的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |