CN106449916A - 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法 - Google Patents

镓酸锂衬底上的垂直结构非极性led芯片及其制备方法 Download PDF

Info

Publication number
CN106449916A
CN106449916A CN201610925731.6A CN201610925731A CN106449916A CN 106449916 A CN106449916 A CN 106449916A CN 201610925731 A CN201610925731 A CN 201610925731A CN 106449916 A CN106449916 A CN 106449916A
Authority
CN
China
Prior art keywords
gan
led
gallium oxide
preparation
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610925731.6A
Other languages
English (en)
Inventor
李国强
张子辰
王文樑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201610925731.6A priority Critical patent/CN106449916A/zh
Priority to PCT/CN2016/105812 priority patent/WO2018076406A1/zh
Priority to US16/311,818 priority patent/US10573777B2/en
Publication of CN106449916A publication Critical patent/CN106449916A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了镓酸锂衬底上的垂直结构非极性LED芯片及其制备方法，该方法在镓酸锂衬底上生长LED外延片，包括生长在镓酸锂衬底上的GaN缓冲层，在GaN缓冲层上的非掺杂GaN层，在非掺杂GaN层上的n型掺杂GaN薄膜，在n型掺杂GaN薄膜上的InGaN/GaN量子阱，在InGaN/GaN量子阱上的p型掺杂GaN薄膜。接着在LED外延片表面通过匀胶、光刻、显影、清洗步骤制备电极图案，在外延片上表面依次沉积电极金属。随后将LED外延片转移至铜衬底上。接着用HCl溶液将原有镓酸锂衬底剥离，制备二氧化硅保护层，将电极对应部分暴露出来，再将电极上的SiO2腐蚀掉，形成完整的垂直结构LED芯片。

Description

镓酸锂衬底上的垂直结构非极性LED芯片及其制备方法
技术领域
本发明涉及垂直结构LED芯片领域，特别涉及镓酸锂(LiGaO2)衬底上的垂直结构非极性LED芯片及其制备方法。
背景技术
发光二极管 ( LED ) 作为一种新型固体照明光源和绿色光源，具有体积小、耗电量低、环保、使用寿命长、高亮度、低热量以及多彩等突出特点，在室外照明、商业照明以及装饰工程等领域都具有广泛的应用。
目前，产业化的LED大多采用蓝宝石作为衬底，但由于蓝宝石本身不导电，因此制备的LED芯片其电流流动方向为水平方向，即水平结构LED。水平结构LED因其工序简单，产业规模已形成，得到了广泛的应用。然而因电流在水平方向受到瓶颈抑制效应，导致水平结构LED光效很难被提高。相应的垂直结构则很好的解决了电流分布问题，当前已有的垂直结构为蓝宝石衬底为基础的垂直结构。然而蓝宝石衬底垂直结构LED芯片需要经过激光剥离衬底，不仅成本增加，而且工序复杂，往往会导致良品率降低。并且其应用也往往受到各种专利限制。因此急需寻找一种新型衬底制备LED垂直结构芯片。
发明内容
为了克服现有技术的上述缺点与不足，本发明的目的在于提供一种镓酸锂衬底上的垂直结构非极性LED芯片及其制备方法，具有制备工艺简单，满足垂直结构电流分布的优点。
本发明的目的通过以下技术方案实现。
首先在镓酸锂衬底上生长LED外延片，包括生长在镓酸锂衬底上的GaN缓冲层，生长在GaN缓冲层上的非掺杂GaN层，生长在非掺杂GaN层上的n型掺杂GaN薄膜，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜。所述镓酸锂衬底衬底以(100) 面为外延面。所述GaN缓冲层的厚度为30~90 nm；所述非掺杂GaN层的厚度为100~300 nm；所述n型掺杂GaN薄膜的厚度为1~3 μm；所述InGaN/GaN量子阱为 1~10个周期的 InGaN阱层/ GaN垒层，其中InGaN阱层的厚度为3~7 nm；GaN垒层的厚度为1~5nm；所述p型掺杂GaN薄膜的厚度为100~300 nm。
接着，在LED外延片表面通过匀胶、光刻、显影、清洗等步骤依次制备电极图案，使用电子束蒸发设备，在外延片上表面依次沉积电极金属。随后使用电镀铜衬底转移技术将LED外延片转移至铜衬底上。接着使用一定浓度HCl溶液将原有镓酸锂衬底剥离。等离子体增强化学气相沉积方法制备二氧化硅(SiO2)保护层，其后再次通过匀胶、光刻、显影步骤将电极对应部分暴露出来，通过化学腐蚀方法，将电极上的SiO2腐蚀掉，最终形成完整的垂直结构LED芯片。
上述镓酸锂衬底上的垂直结构非极性LED芯片的制备方法，包括如下步骤：
（1）在镓酸锂衬底上生长LED外延片，包括生长在镓酸锂衬底上的GaN缓冲层，生长在GaN缓冲层上的非掺杂GaN层，生长在非掺杂GaN层上的n型掺杂GaN薄膜，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜；
（2）将步骤（1）所得LED外延片依次置于丙酮、乙醇溶液、去离子水中超声，拿出后经去离子水清洗，清洗后用高纯氮气吹干；
（3）对清洗后的LED外延片涂抹光刻胶，随后将涂有光刻胶的外延片放置在光刻机中进行曝光，最后将曝光后的外延片浸泡在显影液中；
（4）对LED外延片进行电极制备：将步骤（3）所得涂有光刻胶的LED外延片放入电子束蒸发的设备中，对蒸发腔体抽真空，随后依次蒸镀电极金属，蒸镀结束后，对LED芯片进行退火；
（5）对LED外延片进行衬底转移：对制备好电极的外延片依次置于丙酮、无水乙醇、去离子水中超声，拿出后经去离子水清洗，随后放入硫酸中进行样品活化，随后将外延片放入硫酸铜溶液中进行电镀；
（6）使用HCl溶液对原有镓酸锂衬底进行腐蚀剥离；
（7）使用等离子体增强化学气相沉积方法制备二氧化硅保护层：在步骤（6）所得LED芯片表面沉积SiO2保护层，随后使用匀胶、曝光、显影等步骤，在LED芯片表面制备掩模板，将电极图案上的SiO2暴露出来；
（8）使用湿法刻蚀的方法，将暴露出来的SiO2刻蚀掉，最后将LED芯片放入去胶液中浸泡，得镓酸锂衬底上的垂直结构非极性LED芯片。
优选的，步骤（1）所述镓酸锂衬底以(100) 面为外延面；所述GaN缓冲层的厚度为30~90 nm；所述非掺杂GaN层的厚度为100~300 nm；所述n型掺杂GaN薄膜的厚度为1~3 μm；所述InGaN/GaN量子阱为 1~10个周期的 InGaN阱层/ GaN垒层，其中InGaN阱层的厚度为3~7 nm，GaN垒层的厚度为1~5 nm；所述p型掺杂GaN薄膜的厚度为100~300 nm。
优选的，步骤（2）和步骤（5）所述超声的时间均为5~15分钟
优选的，步骤（3）所述光刻胶的厚度为0.1~1微米；所述曝光的时间为0.1秒~1秒；所述浸泡的时间为150~250分钟。
优选的，步骤（4）所述抽真空至1~5×10-5Pa；所述退火的温度为300℃~500℃，退火的时间为150~250分钟。
优选的，步骤（5）所述硫酸的浓度为10~30 wt%；所述硫酸铜溶液的浓度为100-200g/l；所述电镀的时间4-6 h。
优选的，步骤（6）所述HCl溶液的浓度为10~50 wt%%；所述腐蚀的时间为1-3h。
优选的，步骤（7）在LED芯片表面沉积SiO2保护层，真空度为1~5×10-5Pa，沉积时间50~150分钟。
优选的，步骤（8）所述浸泡的时间100~300分钟。
由以上所述的制备方法制得的镓酸锂衬底上的垂直结构非极性LED芯片。
与现有技术相比，本发明具有以下优点和有益效果：
（1）本发明使用镓酸锂作为衬底，相较于蓝宝石衬底，镓酸锂具有良好的导电性，利于制备垂直结构LED芯片。
（2）本发明使用镓酸锂作为衬底，相较于蓝宝石激光剥离衬底，制备的垂直结构LED芯片，使用电镀铜方式进行衬底转移。大幅降低了LED芯片制造成本。
（3）本发明采用与GaN晶格失配和热失配度低的镓酸锂作为衬底，能够有效的减少热应力，减少位错的形成，制备出高质量GaN薄膜，有利提高载流子的辐射复合效率，可大幅度提高氮化物器件如半导体激光器、发光二极管及太阳能电池的发光效率。
附图说明
图1是实施例1制备的LED芯片的截面示意图。
图2是实施例1制备的LED芯片的低温和室温光致发光光谱图(PL)。
图3是实施例1制备的LED芯片的电流-光功率图谱(L-I)。
具体实施方式
下面结合实施例，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例1
镓酸锂衬底上的垂直结构非极性LED芯片的制备方法，包括以下步骤：
（1）采用脉冲激光沉积工艺，在镓酸锂衬底上生长LED外延片，包括生长在镓酸锂衬底上的GaN缓冲层，生长在GaN缓冲层上的非掺杂GaN层，生长在非掺杂GaN层上的n型掺杂Si的GaN薄膜，其掺杂浓度为1.0×1019cm-3，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂Mg的GaN薄膜，其掺杂浓度为1.0×1017cm-3。所述镓酸锂衬底以(100) 面为外延面。所述GaN缓冲层的厚度为30 nm；所述非掺杂GaN层的厚度为100nm；所述n型掺杂Si的GaN薄膜的厚度为1 μm；所述InGaN/GaN量子阱为 10个周期的 InGaN阱层/ GaN垒层，其中InGaN阱层的厚度为3 nm，GaN垒层的厚度为1nm；所述p型掺杂Mg的GaN薄膜的厚度为100 nm。
（2）将LED外延片依次置于丙酮中超声5分钟，无水乙醇中超声5分钟，去离子水中超声5分钟，拿出后经去离子水清洗，清洗后用高纯氮气吹干。
（3）对清洗后的LED外延片涂抹正性光刻胶，其型号为RZJ304，光刻胶的厚度为0.1微米，随后将涂有光刻胶的外延片放置在光刻机中进行曝光，曝光时间为0.1秒，最后将曝光后的外延片浸泡在正性显影液中，其型号为RZX3038。浸泡时间为150分钟。
（4）对LED外延片进行电极制备：将涂有光刻胶的LED外延片放入电子束蒸发的设备中，对蒸发腔体抽真空至1×10-5Pa，随后并依次蒸镀电极金属Cr/Pt/Au，蒸镀结束后，对LED芯片进行退火，退火温度300℃，退火时间150分钟。
（5）对LED外延片进行衬底转移：对制备好电极的外延片依次置于丙酮中超声5分钟，无水乙醇中超声5分钟，去离子水中超声5分钟，拿出后经去离子水清洗，随后放入浓度为10wt% H2SO4进行样品活化20分钟。随后将外延片放入100 g/l硫酸铜溶液中进行电镀，电镀时间6 h。
（6）使用浓度为10 wt%的HCl溶液对原有镓酸锂衬底进行腐蚀剥离，腐蚀时间为3h。
（7）使用等离子体增强化学气相沉积方法制备二氧化硅(SiO2)保护层：在LED芯片表面沉积SiO2保护层，真空度为1×10-5Pa，沉积时间50分钟，随后使用匀胶、曝光、显影步骤，在LED芯片表面制备掩模板，将电极图案上的SiO2暴露出来的。
（8）使用湿法刻蚀的方法，将暴露出来的SiO2刻蚀掉，最后将LED芯片放入去胶液中浸泡。浸泡时间100分钟。
如图1所示，本实施例制备的镓酸锂衬底上的垂直结构非极性LED芯片，包括金属铜衬底1，在铜衬底1上的p电极层2，在p电极层2上的p-GaN薄膜层3，在p-GaN薄膜层3上的InGaN/GaN量子阱4，在InGaN/GaN量子阱4上的n-GaN薄膜层5，在n-GaN薄膜层5上的n电极和SiO2保护层6。如图2所示，本实施例制备的LED芯片具有非常好的光学性能，其低温PL谱的半峰宽为20 nm，室温PL谱的半峰宽为21 nm。图3是LED的L-I图谱，350 mA下，光功率为720mW。
实施例2
镓酸锂衬底上的垂直结构非极性LED芯片的制备方法，包括以下步骤：
（1）采用脉冲激光沉积工艺，在镓酸锂衬底上生长LED外延片，包括生长在镓酸锂衬底上的GaN缓冲层，生长在GaN缓冲层上的非掺杂GaN层，生长在非掺杂GaN层上的n型掺杂Si的GaN薄膜，其掺杂浓度为3.0×1019cm-3，生长在n型掺杂Si的GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂Mg的GaN薄膜，其掺杂浓度为3.0×1017cm-3。所述镓酸锂衬底以(100) 面为外延面。所述GaN缓冲层的厚度为60 nm；所述非掺杂GaN层的厚度为200nm；所述n型掺杂Si的GaN薄膜的厚度为2 μm；所述InGaN/GaN量子阱为 7个周期的InGaN阱层/ GaN垒层，其中InGaN阱层的厚度为5nm；GaN垒层的厚度为3nm；所述p型掺杂Mg的GaN薄膜的厚度为200 nm。
（2）将LED外延片依次置于丙酮中超声10分钟，无水乙醇中超声10分钟，去离子水中超声10分钟，拿出后经去离子水清洗，清洗后用高纯氮气吹干。
（3）对清洗后的LED外延片涂抹正性光刻胶，其型号为RZJ304，光刻胶的厚度为0.5微米，随后将涂有光刻机的外延片放置在光刻机中进行曝光，曝光时间为0.5秒，最后将曝光后的外延片浸泡在正性显影液中，其型号为RZX3038。浸泡时间为200分钟。
（4）对LED外延片进行电极制备：将涂有光刻胶的LED外延片放入电子束蒸发的设备中，对蒸发腔体抽真空至3×10-5Pa，随后并依次蒸镀电极金属Cr/Pt/Au，蒸镀结束后，对LED芯片进行退火，退火温度400℃，退火时间200分钟。
（5）对LED外延片进行衬底转移：对制备好电极的外延片依次置于丙酮中超声10分钟，无水乙醇中超声10分钟，去离子水中超声10分钟，拿出后经去离子水清洗，随后放入浓度为20 wt% H2SO4进行样品活化30分钟。随后将外延片放入150 g/l硫酸铜溶液中进行电镀，电镀时间5h。
（6）使用浓度为30 wt%的HCl溶液对原有镓酸锂衬底进行腐蚀剥离，腐蚀时间为2h。
（7）使用等离子体增强化学气相沉积方法制备二氧化硅(SiO2)保护层：在LED芯片表面沉积SiO2保护层，真空度为3×10-5Pa，沉积时间100分钟，随后使用匀胶、曝光、显影步骤，在LED芯片表面制备掩模板，将电极图案上的SiO2暴露出来的。
（8）使用湿法刻蚀的方法，将暴露出来的SiO2刻蚀掉，最后将LED芯片放入去胶液中浸泡。浸泡时间200分钟。本实施例制备的LED芯片的性能与实施例1相近，在此不再重述。
实施例3
镓酸锂衬底上的垂直结构非极性LED芯片的制备方法，包括以下步骤：
（1）采用脉冲激光沉积工艺，在镓酸锂衬底上生长LED外延片，包括生长在镓酸锂衬底上的GaN缓冲层，生长在GaN缓冲层上的非掺杂GaN层，生长在非掺杂GaN层上的n型掺杂Si的GaN薄膜，其掺杂浓度为5.0×1019cm-3，生长在n型掺杂Si的GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂Mg的GaN薄膜，其掺杂浓度为5.0×1017cm-3。所述镓酸锂衬底以(100) 面为外延面。所述GaN缓冲层的厚度为90 nm；所述非掺杂GaN层的厚度为300nm；所述n型掺杂Si的GaN薄膜的厚度为3 μm；所述InGaN/GaN量子阱为 7个周期的InGaN阱层/ GaN垒层，其中InGaN阱层的厚度为7nm；GaN垒层的厚度为5nm；所述p型掺杂Mg的GaN薄膜的厚度为300 nm。
（2）将LED外延片依次置于丙酮中超声15分钟，无水乙醇中超声15分钟，去离子水中超声15分钟，拿出后经去离子水清洗，清洗后用高纯氮气吹干。
（3）对清洗后的LED外延片涂抹正性光刻胶，其型号为RZJ304，光刻胶的厚度为1微米，随后将涂有光刻机的外延片放置在光刻机中进行曝光，曝光时间为1秒，最后将曝光后的外延片浸泡在正性显影液中，其型号为RZX3038。浸泡时间为250分钟。
（4）对LED外延片进行电极制备：将涂有光刻胶的LED外延片放入电子束蒸发的设备中，对蒸发腔体抽真空至5×10-5Pa，随后并依次蒸镀电极金属Cr/Pt/Au，蒸镀结束后，对LED芯片进行退火，退火温度500℃，退火时间250分钟。
（5）对LED外延片进行衬底转移：对制备好电极的外延片依次置于丙酮中超声15分钟，无水乙醇中超声15分钟，去离子水中超声15分钟，拿出后经去离子水清洗，随后放入浓度为30 wt% H2SO4进行样品活化15分钟。随后将外延片放入200 g/l硫酸铜溶液中进行电镀，电镀时间4h。
（6）使用浓度为50 wt%的HCl溶液对原有镓酸锂衬底进行腐蚀剥离，腐蚀时间为1h。
（7）使用等离子体增强化学气相沉积方法制备二氧化硅(SiO2)保护层：在LED芯片表面沉积SiO2保护层，真空度为5×10-5Pa，沉积时间150分钟，随后使用匀胶、曝光、显影步骤，在LED芯片表面制备掩模板，将电极图案上的SiO2暴露出来的。
（8）使用湿法刻蚀的方法，将暴露出来的SiO2刻蚀掉，最后将LED芯片放入去胶液中浸泡。浸泡时间300分钟。本实施例制备的LED芯片的性能与实施例1相近，在此不再重述。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.镓酸锂衬底上的垂直结构非极性LED芯片的制备方法，其特征在于，包括如下步骤：
（1）在镓酸锂衬底上生长LED外延片，包括生长在镓酸锂衬底上的GaN缓冲层，生长在GaN缓冲层上的非掺杂GaN层，生长在非掺杂GaN层上的n型掺杂GaN薄膜，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜；
（2）将步骤（1）所得LED外延片依次置于丙酮、乙醇溶液、去离子水中超声，拿出后经去离子水清洗，清洗后用高纯氮气吹干；
（3）对清洗后的LED外延片涂抹光刻胶，随后将涂有光刻胶的外延片放置在光刻机中进行曝光，最后将曝光后的外延片浸泡在显影液中；
（4）对LED外延片进行电极制备：将步骤（3）所得涂有光刻胶的LED外延片放入电子束蒸发的设备中，对蒸发腔体抽真空，随后依次蒸镀电极金属，蒸镀结束后，对LED芯片进行退火；
（5）对LED外延片进行衬底转移：对制备好电极的外延片依次置于丙酮、乙醇溶液、去离子水中超声，拿出后经去离子水清洗，随后放入硫酸中进行样品活化，随后将外延片放入硫酸铜溶液中进行电镀；
（6）使用HCl溶液对原有镓酸锂衬底进行腐蚀剥离；
（7）使用等离子体增强化学气相沉积方法制备二氧化硅保护层：在步骤（6）所得LED芯片表面沉积SiO2保护层，随后使用匀胶、曝光、显影步骤，在LED芯片表面制备掩模板，将电极图案上的SiO2暴露出来；
（8）使用湿法刻蚀的方法，将暴露出来的SiO2刻蚀掉，最后将LED芯片放入去胶液中浸泡，得镓酸锂衬底上的垂直结构非极性LED芯片。
2.根据权利要求1所述的制备方法，其特征在于，步骤（1）所述镓酸锂衬底以(100) 面为外延面；所述GaN缓冲层的厚度为30~90 nm；所述非掺杂GaN层的厚度为100~300 nm；所述n型掺杂GaN薄膜的厚度为1~3 μm；所述InGaN/GaN量子阱为 1~10个周期的 InGaN阱层/GaN垒层，其中InGaN阱层的厚度为3~7 nm，GaN垒层的厚度为1~5 nm；所述p型掺杂GaN薄膜的厚度为100~300 nm。
3.根据权利要求1所述的制备方法，其特征在于，步骤（2）和步骤（5）所述超声的时间均为5~15分钟。
4.根据权利要求1所述的制备方法，其特征在于，步骤（3）所述光刻胶的厚度为0.1~1微米；所述曝光的时间为0. 1秒~1秒；所述浸泡的时间为150~250分钟。
5.根据权利要求1所述的制备方法，其特征在于，步骤（4）所述抽真空至1~5×10-5Pa；所述退火的温度为300℃~500℃，退火的时间为150~250分钟。
6.根据权利要求1所述的制备方法，其特征在于，步骤（5）所述硫酸的浓度为10~30wt%；所述硫酸铜溶液的浓度为100-200 g/l；所述电镀的时间4-6 h。
7.根据权利要求1所述的制备方法，其特征在于，步骤（6）所述HCl溶液的浓度为10~50wt%%；所述腐蚀的时间为1-3h。
8.根据权利要求1所述的制备方法，其特征在于，步骤（7）在LED芯片表面沉积SiO2保护层，真空度为1~5×10-5Pa，沉积时间50~150分钟。
9.根据权利要求1所述的制备方法，其特征在于，步骤（8）所述浸泡的时间100~300分钟。
10.由权利要求1-9任一项所述的制备方法制得的镓酸锂衬底上的垂直结构非极性LED芯片。
CN201610925731.6A 2016-10-24 2016-10-24 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法 Pending CN106449916A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610925731.6A CN106449916A (zh) 2016-10-24 2016-10-24 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法
PCT/CN2016/105812 WO2018076406A1 (zh) 2016-10-24 2016-11-15 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法
US16/311,818 US10573777B2 (en) 2016-10-24 2016-11-15 Vertical structure nonpolar LED chip on lithium gallate substrate and preparation method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610925731.6A CN106449916A (zh) 2016-10-24 2016-10-24 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN106449916A true CN106449916A (zh) 2017-02-22

Family

ID=58175952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610925731.6A Pending CN106449916A (zh) 2016-10-24 2016-10-24 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法

Country Status (3)

Country Link
US (1) US10573777B2 (zh)
CN (1) CN106449916A (zh)
WO (1) WO2018076406A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019114116A1 (zh) * 2017-12-15 2019-06-20 华南理工大学 适用于35GHz交流频率下工作的GaN整流器及其制备方法
CN111879796A (zh) * 2020-08-11 2020-11-03 厦门大学 一种透射电镜高分辨原位流体冷冻芯片及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312867B (zh) * 2020-02-21 2023-12-15 湘能华磊光电股份有限公司 一种单芯片白光led的制备方法
CN111430513B (zh) * 2020-04-29 2023-06-27 南方科技大学 纳米柱的制备方法和纳米柱led器件的制备方法
CN111934198B (zh) * 2020-08-10 2023-07-21 南昌凯捷半导体科技有限公司 一种高反射率vcsel芯片的制备方法
CN113284987B (zh) * 2021-03-30 2023-03-14 华灿光电（浙江）有限公司 发光二极管外延片的制备方法
CN114141805B (zh) * 2021-11-24 2024-08-30 福州大学 无侧壁损伤的nano-LED阵列及其制作方法
CN114373813A (zh) * 2021-12-14 2022-04-19 华南理工大学 一种用于可见光通信的芯片及其制备方法与应用
CN115332238B (zh) * 2022-08-12 2024-09-06 福州大学 一种超高分辨率Micro-LED显示器件及其金属薄膜键合方法
CN115995421B (zh) * 2023-03-23 2023-05-23 江西兆驰半导体有限公司 一种led芯片分选方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635250A (zh) * 2008-07-25 2010-01-27 先进开发光电股份有限公司 衬底构造体及其移除方法
CN101740673A (zh) * 2008-11-19 2010-06-16 联胜光电股份有限公司 高亮度发光二极管结构及其制造方法
CN102709427A (zh) * 2011-03-28 2012-10-03 同方光电科技有限公司 一种垂直结构发光二极管及其制备方法
CN103035789A (zh) * 2012-12-11 2013-04-10 华南理工大学 生长在LiGaO2衬底上的非极性蓝光LED外延片及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330117B (zh) * 2007-06-18 2012-04-18 周明奇 以氧化锌制作发光装置的方法
CN103618034A (zh) * 2013-11-29 2014-03-05 厦门大学 一种自支撑垂直结构GaN基LED芯片及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635250A (zh) * 2008-07-25 2010-01-27 先进开发光电股份有限公司 衬底构造体及其移除方法
CN101740673A (zh) * 2008-11-19 2010-06-16 联胜光电股份有限公司 高亮度发光二极管结构及其制造方法
CN102709427A (zh) * 2011-03-28 2012-10-03 同方光电科技有限公司 一种垂直结构发光二极管及其制备方法
CN103035789A (zh) * 2012-12-11 2013-04-10 华南理工大学 生长在LiGaO2衬底上的非极性蓝光LED外延片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019114116A1 (zh) * 2017-12-15 2019-06-20 华南理工大学 适用于35GHz交流频率下工作的GaN整流器及其制备方法
US11257935B2 (en) 2017-12-15 2022-02-22 South China University Of Technology Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN111879796A (zh) * 2020-08-11 2020-11-03 厦门大学 一种透射电镜高分辨原位流体冷冻芯片及其制备方法

Also Published As

Publication number Publication date
US20190207054A1 (en) 2019-07-04
WO2018076406A1 (zh) 2018-05-03
US10573777B2 (en) 2020-02-25

Similar Documents

Publication Publication Date Title
CN106449916A (zh) 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法
TWI422068B (zh) 粗化方法及具粗化表面之發光二極體製備方法
CN102169930B (zh) 一种金属纳米颗粒辅助实现发光二极管表面粗化的方法
CN108878602B (zh) 一种三基色垂直结构微型led芯片制造与转印方法
CN102064088B (zh) 一种干法刻蚀与湿法腐蚀混合制备蓝宝石图形衬底的方法
CN105190914B (zh) 用于在Ⅲ族氮化物基发光二极管上沉积外延ZnO的工艺及包括外延ZnO的发光二极管
CN108389955B (zh) 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法
WO2010111854A1 (zh) 紫外发光二极管器件及其制造方法
TWI416751B (zh) 矽之表面處理
CN101853903A (zh) 一种制备氮化镓基垂直结构发光二极管的方法
CN101494272B (zh) 能使LED的P-GaN层表面粗化的制作方法
CN107507892A (zh) 一种高发光效率的垂直结构led芯片及其制备方法
CN104241465A (zh) 一种纳米粗化复合图形化的蓝宝石衬底及制备方法
CN109148615A (zh) 一种异质结太阳能电池电极的制作方法
CN109698123B (zh) 一种GaAs基LED晶片的衬底腐蚀方法
CN103151416B (zh) 垂直结构InGaN太阳能电池及其制备方法
CN103996764B (zh) 生长在Ag衬底的LED外延片及其制备方法和应用
CN103066179B (zh) 蓝宝石衬底可自剥离的氮化镓薄膜制备用外延结构及方法
CN104465899A (zh) 一种led垂直结构的制备方法
CN108365078A (zh) 一种3d通孔超结构led芯片及其制备方法
CN103022300A (zh) 制作微纳米柱发光二极管的方法
CN107731972A (zh) 一种长条阵列式纳米发光二极管及其制备方法
CN207338379U (zh) 一种纳米发光二极管
CN214336736U (zh) 双层ito膜的led芯片结构
CN107123705B (zh) 一种发光二极管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222