CN105514229B - 一种晶圆级led垂直芯片的制作方法 - Google Patents
一种晶圆级led垂直芯片的制作方法 Download PDFInfo
- Publication number
- CN105514229B CN105514229B CN201610056991.4A CN201610056991A CN105514229B CN 105514229 B CN105514229 B CN 105514229B CN 201610056991 A CN201610056991 A CN 201610056991A CN 105514229 B CN105514229 B CN 105514229B
- Authority
- CN
- China
- Prior art keywords
- wafer scale
- led
- substrates
- preparation
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 17
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 17
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 17
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 17
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 28
- 238000001704 evaporation Methods 0.000 claims description 20
- 230000008020 evaporation Effects 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000004528 spin coating Methods 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 5
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 239000007792 gaseous phase Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000003960 organic solvent Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 26
- 238000005137 deposition process Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 238000004549 pulsed laser deposition Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 7
- 230000008033 biological extinction Effects 0.000 abstract description 5
- 206010040844 Skin exfoliation Diseases 0.000 abstract description 2
- 230000035618 desquamation Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005286 illumination Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000001429 stepping effect Effects 0.000 description 2
- 244000118350 Andrographis paniculata Species 0.000 description 1
- 241001025261 Neoraja caerulea Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种晶圆级LED垂直芯片的制作方法,包括以下步骤：1)Si图形衬底的制作；2)LED外延层的生长；3)SiO2阻隔层的制作；4)防腐层的制作；5)键合基板的准备；6)晶圆级键合；7)Si图形衬底的剥离；8)N电极的制作。本发明将Si衬底剥离，根本上解决Si吸光问题；同时在沟槽处引入SiO2阻隔层，能在不切割芯片的情况下实现晶圆尺寸垂直芯片光电性能的检测，并且适用于任何晶圆级Si图形衬底的垂直芯片制作，具有检测工序简化，兼容性好的优点。
Description
技术领域
本发明涉及LED垂直芯片的制作，具体涉及一种晶圆级LED垂直芯片的制作方法。
背景技术
LED是提倡节能减排的社会背景下的产物，其环保、节能、抗震性能好，在未来照明市场上前景广阔，被誉为第四代绿色照明光源。GaN作为第三代半导体材料代表之一，具有直接带隙、宽禁带、高饱和电子漂移速度、高击穿电场和高热导率等优异性能，在微电子应用方面得到了广泛的关注。自I.Akasaki首次成功获得p-GaN，实现蓝光LED的新突破后，GaN基化合物一直是制备LED器件的主要材料，在室内照明、商业照明、工程照明等领域有着广泛的应用。
高质量GaN材料一般都通过异质外延方法制作。作为常用于生长GaN的衬底，蓝宝石有稳定的物理化学性质，但它与GaN间存在很大的晶格失配(16％)及热失配(25％)，造成生长的GaN薄膜质量较差；SiC虽然与GaN的晶格失配度仅3.5％，导热率较高，但它的热失配与蓝宝石相当(25.6％)，与GaN的润湿性较差，价格昂贵，并且外延技术已被美国科锐公司垄断，因此也无法普遍使用。相比较下，Si衬底具有成本低、单晶尺寸大且质量高、导热率高、导电性能良好等诸多特点，并且Si的微电子技术十分成熟，在Si衬底上生长GaN薄膜有望实现光电子和微电子的集成。正是因为Si衬底的上述诸多优点，Si衬底上生长GaN薄膜进而制备LED越来越备受关注。但是，Si与GaN热失配远远高于蓝宝石，导致外延片更易产生裂纹，Si对可见光的吸收作用也会大大降低LED发光效率。
基于此，Si图形衬底具有很好的优势。通过人为在Si衬底制作沟槽，能释放应力，抑制外延层的大面积生长，从而得到无裂纹的LED外延薄膜方块。不过，Si图形衬底由于沟槽的存在，使得后续芯片加工流程大大改变，目前基于Si图形衬底LED外延薄膜的芯片制作鲜有报道。同时，Si吸光问题仍然存在。
由此可见，即便Si图形衬底具有非常良好的发展前景，但要从Si图形衬底上制作LED芯片，解决Si吸光问题，还需要开发新的方法及工艺。
发明内容
针对现有技术的不足，本发明的目的是为了提供一种晶圆级LED垂直芯片的制作方法，该方法将Si衬底剥离，根本上解决Si吸光问题，同时在沟槽处引入SiO2阻隔层，能在不切割芯片的情况下实现晶圆尺寸垂直芯片光电性能的检测，并且适用于任何晶圆级Si图形衬底的垂直芯片制作，具有检测工序简化，兼容性好的优点。
为实现上述目的，本发明采用如下技术方案：
一种晶圆级LED垂直芯片的制作方法，包括以下步骤：
1)Si图形衬底的制作：采用常规的匀胶、曝光、刻蚀工艺在Si衬底上实现图形的转移，得到Si图形衬底；所述Si图形衬底上的图形包括若干个按矩阵排列的方形凸块，每相邻的两个方形凸块之间均设有沟槽；所述方形凸块的边长为0.5-2mm，沟槽的宽度为10-15μm，沟槽的深度为5-10μm；
2)LED外延层的生长：Si图形衬底经清洗、N2吹干后，采用薄膜沉积方法在Si图形衬底上生长LED外延层；所述LED外延层具有与Si图形衬底一致的图形形貌；
3)SiO2阻隔层的制作：采用等离子体增强化学气相沉积方法，于LED外延层上沉积SiO2层，采用常规的匀胶、曝光、刻蚀工艺，去除LED外延层的对应每个方形凸块位置上的SiO2层,形成第一方形缺口，留下LED外延层的对应沟槽位置上的SiO2层，形成SiO2阻隔层；控制第一方形缺口的边长比方形凸块的边长小0.05-1μm；
4)防腐层的制作：采用蒸镀方法于LED外延层上依次蒸镀两种不同折射率的金属材料，两种不同折射率的金属材料以交替层叠的方式设置，得到金属反射层；所述金属反射层具有与Si图形衬底一致的图形形貌；
5)键合基板的准备：采用浙江立晶光电科技有限公司的高掺平面Si衬底作为键合基板，通过蒸镀方法于键合基板的正反两面分别蒸镀金属Au层；所述金属Au层的厚度为0.5-1.5μm；
6)晶圆级键合：将步骤4)得到的Si图形衬底的金属反射层与步骤5)得到的高掺平面Si衬底的金属Au层采用晶圆级键合方法进行键合，键合物料为金锡合金；所述金属反射层和金属Au层共同构成LED垂直芯片的P电极；
7)Si图形衬底的剥离：采用减薄方法将Si图形衬底减薄至露出LED外延层；
8)N电极的制作：经有机溶剂清洗，采用常规的匀胶、曝光、刻蚀工艺，在经过步骤7)处理后露出的LED外延层表面上蒸镀预设的N电极。
作为优选，步骤2)所述薄膜沉积方法是金属有机化学气相沉积、分子束外延、脉冲激光沉积中的一种或两者以上的组合。
作为优选，步骤3)所述SiO2阻隔层的厚度为10-100nm，能防止垂直芯片在晶圆级性能检测时电流经沟槽区域造成的短路。
作为优选，步骤4)所述蒸镀方法为电子束蒸镀、热蒸镀中的一种。
作为优选，步骤4)所述金属反射层的厚度为10-50nm，起到反射光线的作用。
作为优选，步骤4)采用蒸镀方法于LED外延层上依次蒸镀10nm的Ti层、20nm的Ag层、10nm的Ti层、20nm的Ag层，得到金属反射层。
作为优选，步骤5)所述高掺平面Si衬底的P掺电阻率为0.001-0.005Ω·cm，厚度为400-450μm。所述高掺平面Si衬底可选择浙江立晶光电科技有限公司生产的高掺平面Si衬底。
作为优选，步骤5)所述蒸镀方法是电子束蒸镀、热蒸镀中的一种。
作为优选，步骤7)所述的减薄方法是研磨、干法刻蚀、湿法腐蚀中的一种。
作为优选，步骤8)中，在经过步骤7)处理后露出的LED外延层表面上依次蒸镀5nm的Cr金属层、15nm的Pt金属层、1μm的Au金属层作为N电极。
本发明的有益效果在于：
本发明提出的晶圆级LED垂直芯片的制作方法，将LED外延片转移至高掺Si衬底以实现电流的垂直导通，同时引入以交替层叠的方式设置(ABAB型)的金属反射层以反射光子，解决了常规Si衬底吸光的问题。该方法在沟槽处引入SiO2阻隔层，能在不切割芯片的情况下实现晶圆尺寸垂直芯片光电性能的检测，并且适用于任何晶圆级Si图形衬底的垂直芯片制作，具有检测工序简化，兼容性好的优点。
进一步的，以本发明制作的晶圆级LED垂直芯片为例，在不切割芯片的情况下测试的光电性能如下：在低工作电流20mA下，芯片的正向偏置电压为2.8V，输出功率达24mW；在高工作电流350mA下，芯片的正向偏置电压为2.7V，输出功率达620mW。测试数据证实了采用本发明技术制作的LED垂直芯片光电性能优良，有很好的应用前景。
附图说明
图1为实施例1中晶圆级LED垂直芯片的制作方法的流程图。
图2为实施例1中Si图形衬底的截面示意图。
图3为实施例1中Si图形衬底的图形排布方式示意图。
图4为实施例1中生长于Si图形衬底上的LED外延层截面图。
图5为实施例1中Si图形衬底上经刻蚀的SiO2阻隔层示意图。
图6为实施例1中键合的LED外延片示意图。
图7为实施例1中晶圆级LED垂直芯片示意图。
其中，1、Si图形衬底；2、LED外延层；3、SiO2阻隔层；4、金属反射层；5、金锡合金物料；6、金属Au层；7、P掺平面Si衬底；8、N电极。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述：本发明所采用原材料均可从市场购得。
实施例1：
如图1所示，本实施例的一种晶圆级LED垂直芯片的制作方法，包括以下步骤：
1)Si图形衬底的制作：采用常规的匀胶、曝光、刻蚀工艺在Si衬底上实现图形的转移，得到Si图形衬底；所述Si图形衬底上的图形包括若干个按矩阵排列的方形凸块(参照图2，为Si图形衬底的截面示意图)，每相邻的两个方形凸块之间均设有沟槽；所述方形凸块的边长为1mm，沟槽的宽度为15μm，沟槽的深度为5μm；图形的排布方式如图3所示。
2)LED外延层的生长：Si图形衬底经HF超声清洗3min、N2吹干后，采用金属有机物化学气相沉积方法在Si图形衬底上生长LED外延层；外延层包括AlN缓冲层、AlGaN步进缓冲层、n-GaN层、发光层及p-GaN层。
图4为生长于Si图形衬底上的LED外延层截面图，LED外延层2与Si图形衬底1具有一致的形貌。
3)SiO2阻隔层的制作：采用等离子体增强化学气相沉积方法，于LED外延层上沉积50nm的SiO2层，采用常规的匀胶、曝光、刻蚀工艺，去除LED外延层的对应每个方形凸块位置上的SiO2层,形成第一方形缺口，留下LED外延层的对应沟槽位置上的SiO2层，形成SiO2阻隔层；
图5为经刻蚀的SiO2阻隔层示意图，SiO2阻隔层3致密覆盖沟槽侧壁，控制第一方形缺口的边长比方形凸块的边长小1μm。
4)防腐层的制作：采用蒸镀方法于LED外延层上依次蒸镀10nm的Ti层、20nm的Ag层、10nm的Ti层、20nm的Ag层，得到金属反射层；所述金属反射层具有与Si图形衬底一致的图形形貌；
5)键合基板的准备：采用P掺电阻率为0.002Ω·cm，厚度为400μm的高掺平面Si衬底作为键合基板，通过热蒸镀方法于键合基板的正反两面分别蒸镀金属Au层；所述金属Au层的厚度为1μm；所述高掺平面Si衬底可选择浙江立晶光电科技有限公司生产的高掺平面Si衬底。
6)晶圆级键合：将步骤4)得到的Si图形衬底的金属反射层与步骤5)得到的高掺平面Si衬底的金属Au层采用晶圆级键合方法进行键合，键合物料为金锡合金；所述金属反射层和金属Au层共同构成LED垂直芯片的P电极；
图6为键合的LED外延片，金属反射层4致密覆盖在LED外延层上，P掺平面Si衬底7正反两面被金属Au层6包裹，Si图形衬底的金属反射层4与高掺平面Si衬底的金属Au层通过金锡合金物料5的粘合，实现Si图形衬底的LED外延片与P掺平面Si衬底的键合。
7)Si图形衬底的剥离：采用研磨减薄方法将Si图形衬底减薄至露出LED外延层；
8)N电极的制作：经丙酮溶剂超声清洗后，采用常规的匀胶、曝光、刻蚀工艺，在经过步骤7)处理后露出的LED外延层表面上依次蒸镀5nm的Cr金属层、15nm的Pt金属层、1μm的Au金属层作为N电极。
图7为晶圆级LED垂直芯片，N电极8分布在经研磨减薄的外延层面，金属反射层4和金属Au层6共同构成P电极。
实施例2：
本实施例除下述特征外，其余特征均与实施例1相同或类似。
步骤1)中Si衬底的方形凸块的边长L＝0.5mm，沟槽宽度d＝10μm，沟槽深度h＝10μm。
实施例3：
本实施例除下述特征外，其余特征均与实施例1相同或类似。
步骤(2)中LED外延层的生长采用金属有机物化学气相沉积和分子束外延相结合，于Si图形衬底上生长LED外延层，外延层包括AlN缓冲层、AlGaN步进缓冲层、n-GaN层、发光层及p-GaN层。
实施例4：
本实施例除下述特征外，其余特征均与实施例1相同或类似。
步骤4)中金属反射层的制作采用热蒸镀方法实现。
以本发明制作的晶圆级Si图形衬底上LED垂直芯片为例，在不切割芯片的情况下测试的光电性能如下：在低工作电流20mA下，芯片的正向偏置电压为3V，输出功率达26mW；在高工作电流350mA下，芯片的正向偏置电压为2.9V，输出功率达640mW。测试数据证实了采用本发明技术制作的LED垂直芯片光电性能优良，有很好的应用前景。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本发明权利要求的保护范围之内。
Claims (10)
1.一种晶圆级LED垂直芯片的制作方法，其特征是：包括以下步骤：
1)Si图形衬底的制作：采用常规的匀胶、曝光、刻蚀工艺在Si衬底上实现图形的转移，得到Si图形衬底；所述Si图形衬底上的图形包括若干个按矩阵排列的方形凸块，每相邻的两个方形凸块之间均设有沟槽；所述方形凸块的边长为0.5-2mm，沟槽的宽度为10-15μm，沟槽的深度为5-10μm；
2)LED外延层的生长：Si图形衬底经清洗、N2吹干后，采用薄膜沉积方法在Si图形衬底上生长LED外延层；所述LED外延层具有与Si图形衬底一致的图形形貌；
3)SiO2阻隔层的制作：采用等离子体增强化学气相沉积方法，于LED外延层上沉积SiO2层，采用常规的匀胶、曝光、刻蚀工艺，去除LED外延层的对应每个方形凸块位置上的SiO2层,形成第一方形缺口，留下LED外延层的对应沟槽位置上的SiO2层，形成SiO2阻隔层；控制第一方形缺口的边长比方形凸块的边长小0.05-1μm；
4)防腐层的制作：采用蒸镀方法于LED外延层上依次蒸镀两种不同折射率的金属材料，两种不同折射率的金属材料以交替层叠的方式设置，得到金属反射层；所述金属反射层具有与Si图形衬底一致的图形形貌；
5)键合基板的准备：采用高掺平面Si衬底作为键合基板，通过蒸镀方法于键合基板的正反两面分别蒸镀金属Au层；所述金属Au层的厚度为0.5-1.5μm；
6)晶圆级键合：将步骤4)得到的Si图形衬底的金属反射层与步骤5)得到的高掺平面Si衬底的金属Au层采用晶圆级键合方法进行键合，键合物料为金锡合金；所述金属反射层和金属Au层共同构成LED垂直芯片的P电极；
7)Si图形衬底的剥离：采用减薄方法将Si图形衬底减薄至露出LED外延层；
8)N电极的制作：经有机溶剂清洗，采用常规的匀胶、曝光、刻蚀工艺，在经过步骤7)处理后露出的LED外延层表面上蒸镀预设的N电极。
2.根据权利要求1所述的晶圆级LED垂直芯片的制作方法，其特征是：步骤2)所述薄膜沉积方法是金属有机化学气相沉积、分子束外延、脉冲激光沉积中的一种或两者以上的组合。
3.根据权利要求1所述的晶圆级LED垂直芯片的制作方法，其特征是：步骤3)所述SiO2阻隔层的厚度为10-100nm。
4.根据权利要求1所述的晶圆级LED垂直芯片的制作方法，其特征是：步骤4)所述蒸镀方法为电子束蒸镀、热蒸镀中的一种。
5.根据权利要求1所述的晶圆级LED垂直芯片的制作方法，其特征是：步骤4)所述金属反射层的厚度为10-50nm。
6.根据权利要求1所述的晶圆级LED垂直芯片的制作方法，其特征是：步骤5)所述高掺平面Si衬底的P掺电阻率为0.001-0.005Ω·cm，厚度为400-450μm。
7.根据权利要求1所述的晶圆级LED垂直芯片的制作方法，其特征是：步骤4)采用蒸镀方法于LED外延层上依次蒸镀10nm的Ti层、20nm的Ag层、10nm的Ti层、20nm的Ag层，得到金属反射层。
8.根据权利要求1所述的晶圆级LED垂直芯片的制作方法，其特征是：步骤5)所述蒸镀方法是电子束蒸镀、热蒸镀中的一种。
9.根据权利要求1所述的晶圆级LED垂直芯片的制作方法，其特征是：步骤7)所述的减薄方法是研磨、干法刻蚀、湿法腐蚀中的一种。
10.根据权利要求1所述的晶圆级LED垂直芯片的制作方法，其特征是：步骤8)中，在经过步骤7)处理后露出的LED外延层表面上依次蒸镀5nm的Cr金属层、15nm的Pt金属层、1μm的Au金属层作为N电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610056991.4A CN105514229B (zh) | 2016-01-26 | 2016-01-26 | 一种晶圆级led垂直芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610056991.4A CN105514229B (zh) | 2016-01-26 | 2016-01-26 | 一种晶圆级led垂直芯片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105514229A CN105514229A (zh) | 2016-04-20 |
| CN105514229B true CN105514229B (zh) | 2018-01-02 |
Family
ID=55722059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610056991.4A Active CN105514229B (zh) | 2016-01-26 | 2016-01-26 | 一种晶圆级led垂直芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105514229B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994043A (zh) * | 2017-12-11 | 2018-05-04 | 德淮半导体有限公司 | 晶圆、堆叠式半导体装置及其制造方法 |
| CN108878596B (zh) * | 2018-05-29 | 2020-12-15 | 河源市众拓光电科技有限公司 | 一种边缘无损的垂直结构led芯片衬底的转移方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623582A (zh) * | 2011-01-31 | 2012-08-01 | 华新丽华股份有限公司 | 发光二极管芯片的制作方法 |
| CN103247517A (zh) * | 2012-02-08 | 2013-08-14 | 郭磊 | 一种半导体结构及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060131327A (ko) * | 2005-06-16 | 2006-12-20 | 엘지전자 주식회사 | 발광 다이오드의 제조 방법 |
| CN100561762C (zh) * | 2007-12-07 | 2009-11-18 | 厦门市三安光电科技有限公司 | 一种无缝隙式键合过程GaN基发光器件及其制备方法 |
| JP5123269B2 (ja) * | 2008-09-30 | 2013-01-23 | ソウル オプト デバイス カンパニー リミテッド | 発光素子及びその製造方法 |
| CN107958899A (zh) * | 2013-03-07 | 2018-04-24 | 晶元光电股份有限公司 | 用于封装涂覆有荧光体的led的方法和装置 |
| KR20150012538A (ko) * | 2013-07-25 | 2015-02-04 | 서울바이오시스 주식회사 | 발광 소자 제조 방법 |
| CN103560193B (zh) * | 2013-08-29 | 2016-04-13 | 南昌黄绿照明有限公司 | 低成本的垂直结构发光二极管芯片及其制备方法 |
-
2016
- 2016-01-26 CN CN201610056991.4A patent/CN105514229B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623582A (zh) * | 2011-01-31 | 2012-08-01 | 华新丽华股份有限公司 | 发光二极管芯片的制作方法 |
| CN103247517A (zh) * | 2012-02-08 | 2013-08-14 | 郭磊 | 一种半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105514229A (zh) | 2016-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5105621B2 (ja) | シリコン基板上にＩｎＧａＡｌＮ膜および発光デバイスを形成する方法 | |
| CN104037287B (zh) | 生长在Si衬底上的LED外延片及其制备方法 | |
| JP4177097B2 (ja) | Ｉｉｉ−ｖ窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ | |
| CN110416249A (zh) | 一种半导体发光器件及其制作方法 | |
| CN101335320B (zh) | 用于制作发光器件的方法 | |
| CN106935151B (zh) | 晶圆级的微米-纳米级半导体led显示屏及其制备方法 | |
| CN108010996B (zh) | 一种AlGaInP发光二极管及其制作方法 | |
| JP2008047860A (ja) | 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法 | |
| CN110534542A (zh) | 一种集成发光Micro LED芯片及其制作方法 | |
| KR101737981B1 (ko) | 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법 | |
| CN106601882B (zh) | 一种发光二极管的外延片及其制造方法 | |
| JP2011517851A (ja) | 両側パッシベーションを有する半導体発光デバイス | |
| CN104037293B (zh) | 一种生长在Si图形衬底上的LED外延片及其制备方法 | |
| CN108400206A (zh) | Led芯片结构及其制备方法 | |
| JP7167330B2 (ja) | 光取出し効率を向上させるための紫外ｌｅｄチップ及びその製造方法 | |
| KR20140007348A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN108550667A (zh) | 一种微型发光元件及其制作方法 | |
| CN105514229B (zh) | 一种晶圆级led垂直芯片的制作方法 | |
| CN106549087A (zh) | 一种高亮度led芯片的制备方法 | |
| CN104576840B (zh) | 在硅衬底上制备氮化镓led的方法 | |
| CN104752454B (zh) | 发光元件 | |
| CN109411571A (zh) | 发光二极管 | |
| CN105047769B (zh) | 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法 | |
| CN107863432A (zh) | 一种提升led性能的led制备方法以及led芯片 | |
| CN105702824B (zh) | 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A fabrication method of wafer level led vertical chip Effective date of registration: 20220520 Granted publication date: 20180102 Pledgee: Bank of China Limited by Share Ltd. Heyuan branch Pledgor: HEYUAN CHOICORE PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Registration number: Y2022980006017 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |