JP2011517851A - 両側パッシベーションを有する半導体発光デバイス - Google Patents
両側パッシベーションを有する半導体発光デバイス Download PDFInfo
- Publication number
- JP2011517851A JP2011517851A JP2011501078A JP2011501078A JP2011517851A JP 2011517851 A JP2011517851 A JP 2011517851A JP 2011501078 A JP2011501078 A JP 2011501078A JP 2011501078 A JP2011501078 A JP 2011501078A JP 2011517851 A JP2011517851 A JP 2011517851A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped semiconductor
- semiconductor layer
- passivation layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000006798 recombination Effects 0.000 claims abstract description 11
- 238000005215 recombination Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 120
- 238000005530 etching Methods 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000007736 thin film deposition technique Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
発光デバイスは、基板と、基板の上に位置付けられた第１のドープ半導体層と、第１のドープ半導体層の上に位置付けられた第２のドープ半導体層と、第１のドープ半導体層と第２のドープ半導体層との間に位置付けられた多重量子井戸（ＭＱＷ）活性層とを含む。デバイスはまた、第１のドープ半導体層に結合された第１の電極と、第１の電極とオーミック接触エリア以外のエリアにおける第１のドープ層との間に位置付けられた第１のパッシベーション層とを含む。第１のパッシベーション層は、第１のドープ半導体のエッジから第１の電極を実質的に絶縁し、これにより、表面再結合を低減する。デバイスはさらに、第２のドープ層に結合された第２の電極と、第２のパッシベーション層であって、第１のドープ層および第２のドープ層と、ＭＱＷ活性層と、第２のドープ層の水平表面の一部との側壁を実質的に被覆する第２のパッシベーション層とを含む。
Description
（発明の分野）
本発明は、半導体発光デバイスの設計に関する。より具体的には、本発明は、両側パッシベーションを有する新規な半導体発光デバイスに関し、両側パッシベーションは、漏洩電流を効果的に低減し、かつ、デバイスの信頼性を向上させる。
本発明は、半導体発光デバイスの設計に関する。より具体的には、本発明は、両側パッシベーションを有する新規な半導体発光デバイスに関し、両側パッシベーションは、漏洩電流を効果的に低減し、かつ、デバイスの信頼性を向上させる。
（発明の背景）
固体照明は、照明技術の次の波をもたらすことが期待されている。高輝度発光ダイオード（ＨＢ−ＬＥＤ）が現われる用途の数は増加しており、その用途は、ディスプレイデバイスに対する光源としての役割という用途から、従来の照明用の電球の置換という用途まである。通常、コスト、効率性、輝度が、ＬＥＤの商業的実用化を決定するための３つの最重要な尺度である。
固体照明は、照明技術の次の波をもたらすことが期待されている。高輝度発光ダイオード（ＨＢ−ＬＥＤ）が現われる用途の数は増加しており、その用途は、ディスプレイデバイスに対する光源としての役割という用途から、従来の照明用の電球の置換という用途まである。通常、コスト、効率性、輝度が、ＬＥＤの商業的実用化を決定するための３つの最重要な尺度である。
ＬＥＤは、正ドープ層（ｐ型ドープ層）と負ドープ層（ｎ型ドープ層）との間に「サンドイッチ」された活性領域から生成される。ＬＥＤが順バイアスされると、ｐ型ドープ層からのホールとｎ型ドープ層からの電子とを含むキャリアは、活性領域において再結合する。直接バンドギャップ材料において、この再結合プロセスは、光子または光の形態でエネルギーを放出し、その波長は、活性領域における材料のバンドギャップエネルギーに対応する。
ＬＥＤの高効率性を確実なものとするためには、例えばＬＥＤの横面等のその他の場所の代わりに活性領域においてのみキャリアが再結合するようにすることが望ましい。しかしながら、ＬＥＤの横面における結晶構造の急な終端に起因して、このような表面上には多数の再結合の中心が存在する。さらに、ＬＥＤの表面は、その周囲の環境に対して非常に敏感であり、これは、不純物および欠陥の付加につながり得る。環境に由来する損傷は、ＬＥＤの信頼性および安定性を非常に劣化させる。ＬＥＤを様々な環境因子、例えば、湿度、イオン不純物、外部電場、熱等から絶縁するためには、そして、ＬＥＤの機能性および安定性を維持するためには、表面の清浄度を維持することに特別な注意を払い、そして、信頼性の高いＬＥＤのパッケージングを確実なものとすることが重要である。さらに、表面パッシベーションを用いてＬＥＤの表面を保護することも決定的に重要であり、これは、通常、ＬＥＤの表面上に非反応性の材料の薄層を堆積させることを含む。
図１は、垂直電極構成を有するＬＥＤのための従来のパッシベーション方法を示している。図１において、上から下に、層１００はパッシベーション層であり、層１０２はｎ側（またはｐ側）電極であり、層１０４はｎ型（またはｐ型）ドープ半導体層であり、層１０６は多重量子井戸（ＭＱＷ）構造に基づく活性層であり、層１０８はｐ型（またはｎ型）ドープ半導体層であり、層１１０はｐ側（ｎ側）電極であり、層１１２は基板である。
パッシベーション層は、ＬＥＤ表面における望ましくないキャリア再結合をブロックする。図１に示されている垂直電極ＬＥＤ構造に対して、表面再結合は、ＭＱＷ活性領域１０６の側壁上に発生する傾向がある。しかしながら、例えば図１に示されている層１００等の従来のパッシベーション層による側壁の被覆は、しばしば理想的なものではない。不十分な側壁の被覆は、通常、標準的な薄膜堆積技術、例えば、プラズマ促進化学気相堆積（ＰＥＣＶＤ）およびマグネトロンスパッタリング堆積等の結果として得られる。パッシベーション層による側壁被覆の品質は、例えば２μｍよりも高いステップを有するデバイス等の比較的急峻なステップを有するデバイスに対して悪化し、これは、ほとんどの垂直電極ＬＥＤに当てはまる。このような状況下で、パッシベーション層は、しばしば、多数の細孔を含み、該細孔は、キャリアの表面再結合をブロックする能力を非常に劣化させ得る。表面再結合のレートが増加すると、逆の漏洩電流の量が増加し、これは、ＬＥＤの効率および安定性の低減につながる。
（発明の概要）
本発明の一実施形態は、発光デバイスを提供する。デバイスは、基板と、基板の上に位置付けられた第１のドープ半導体層と、第１のドープ半導体層の上に位置付けられた第２のドープ半導体層と、第１のドープ半導体層と第２のドープ半導体層との間に位置付けられた多重量子井戸（ＭＱＷ）とを含む。デバイスはまた、第１のドープ半導体層に結合された第１の電極と、第１のパッシベーション層とを含み、該第１のパッシベーション層は、第１の電極とオーミック接触エリア以外のエリアにおける第１のドープ半導体層との間に位置付けられる。第１のパッシベーション層は、第１のドープ半導体層のエッジから第１の電極を実質的に絶縁し、これにより、表面再結合を低減する。デバイスはさらに、第２のドープ半導体層に結合された第２の電極と第２のパッシベーション層とを含み、該第２のパッシベーション層は、第１のドープ半導体層および第２のドープ半導体層と、ＭＱＷ活性層と、第２の電極によって被覆されない第２のドープ半導体層の水平表面の一部との側壁を実質的に被覆する。
本発明の一実施形態は、発光デバイスを提供する。デバイスは、基板と、基板の上に位置付けられた第１のドープ半導体層と、第１のドープ半導体層の上に位置付けられた第２のドープ半導体層と、第１のドープ半導体層と第２のドープ半導体層との間に位置付けられた多重量子井戸（ＭＱＷ）とを含む。デバイスはまた、第１のドープ半導体層に結合された第１の電極と、第１のパッシベーション層とを含み、該第１のパッシベーション層は、第１の電極とオーミック接触エリア以外のエリアにおける第１のドープ半導体層との間に位置付けられる。第１のパッシベーション層は、第１のドープ半導体層のエッジから第１の電極を実質的に絶縁し、これにより、表面再結合を低減する。デバイスはさらに、第２のドープ半導体層に結合された第２の電極と第２のパッシベーション層とを含み、該第２のパッシベーション層は、第１のドープ半導体層および第２のドープ半導体層と、ＭＱＷ活性層と、第２の電極によって被覆されない第２のドープ半導体層の水平表面の一部との側壁を実質的に被覆する。
この実施形態の変形において、基板は、Ｃｕ、Ｃｒ、ＳｉおよびＳｉＣのうちの少なくとも１つを含む。
この実施形態の変形において、第１のパッシベーション層および／または第２のパッシベーション層は、ＳｉＯｘ、ＳｉＮｘまたはＳｉＯｘＮｙのうちの少なくとも１つを含む。
この実施形態の変形において、第１のドープ半導体層は、ｐ型ドープ半導体層である。
この実施形態の変形において、第２のドープ半導体層は、ｎ型ドープ半導体層である。
この実施形態の変形において、ＭＱＷ活性層は、ＧａＮおよびＩｎＧａＮである。
この実施形態の変形において、第１のドープ半導体層および第２のドープ半導体層は、溝およびメサを含む所定のパターンで基板上に成長させられる。
この実施形態の変形において、第１のパッシベーション層および／または第２のパッシベーション層は、プラズマ促進化学気相堆積（ＰＥＣＶＤ）、マグネトロンスパッタリング堆積、電子ビーム（ｅビーム）蒸着のうちの１つによって形成される。
この実施形態の変形において、第１のパッシベーション層の厚さは、１００〜２，０００オングストロームであり、第２のパッシベーション層の厚さは、３００〜１０，０００オングストロームである。
この実施形態の変形おいて、第１の電極のエッジとその他の層のエッジとの間には実質的な距離が存在する。
（発明の詳細な説明）
以下の記載は、当業者が本発明を作成および使用することを可能にするために提示され、そして、特定の用途およびその要求の文脈において提供される。開示されている実施形態に対する様々な改変は、当業者に容易に理解され、そして、本明細書中に規定されている一般的な原理は、本発明の精神および範囲から逸脱することなしに、その他の実施形態および用途に対して適用され得る。よって、本発明は、示されている実施形態に限定されるものではなく、特許請求の範囲と整合する最も広い範囲に従うものである。
以下の記載は、当業者が本発明を作成および使用することを可能にするために提示され、そして、特定の用途およびその要求の文脈において提供される。開示されている実施形態に対する様々な改変は、当業者に容易に理解され、そして、本明細書中に規定されている一般的な原理は、本発明の精神および範囲から逸脱することなしに、その他の実施形態および用途に対して適用され得る。よって、本発明は、示されている実施形態に限定されるものではなく、特許請求の範囲と整合する最も広い範囲に従うものである。
（概観）
本発明の実施形態は、両側パッシベーションを有するＬＥＤデバイスを製造する方法を提供する。デバイスの頂部および底部の両方を被覆するパッシベーションの２つの側面は、キャリアの表面再結合を効果的に低減し得、その結果、ＬＥＤデバイスの信頼性を向上させ得る。一実施形態において、ＬＥＤの外表面においてパッシベーションの単一の層のみを堆積する代わりに、２つのパッシベーション層（頂部パッシベーション層および底部パッシベーション層）が堆積される。底部パッシベーション層の存在は、ｐ型（またはｎ型）ドープ層の側壁とｐ側（ｎ側）電極との間の実質的な絶縁を提供する。さらに、底部パッシベーション層は、層化された半導体構造の垂直側壁ではなく水平表面上に堆積されるので、この底部パッシベーション層は、一般的な薄膜堆積技術に関連する通常の側壁被覆の問題を回避する。よって、底部パッシベーション層は、しばしば、従来の単一側パッシベーション層の表面品質よりも遥かに優れた表面品質を示す。
本発明の実施形態は、両側パッシベーションを有するＬＥＤデバイスを製造する方法を提供する。デバイスの頂部および底部の両方を被覆するパッシベーションの２つの側面は、キャリアの表面再結合を効果的に低減し得、その結果、ＬＥＤデバイスの信頼性を向上させ得る。一実施形態において、ＬＥＤの外表面においてパッシベーションの単一の層のみを堆積する代わりに、２つのパッシベーション層（頂部パッシベーション層および底部パッシベーション層）が堆積される。底部パッシベーション層の存在は、ｐ型（またはｎ型）ドープ層の側壁とｐ側（ｎ側）電極との間の実質的な絶縁を提供する。さらに、底部パッシベーション層は、層化された半導体構造の垂直側壁ではなく水平表面上に堆積されるので、この底部パッシベーション層は、一般的な薄膜堆積技術に関連する通常の側壁被覆の問題を回避する。よって、底部パッシベーション層は、しばしば、従来の単一側パッシベーション層の表面品質よりも遥かに優れた表面品質を示す。
（基板の準備）
ＩｎＧａＡｌＮ（ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ，０＜＝ｘ＜＝１，０＜＝ｙ＜＝１）は短波長発光デバイスを製造するための最適な材料のうちの１つである。従来の大エリアの基板（例えば、Ｓｉウェハ）上にクラックのない多層ＩｎＧａＡｌＮ構造を成長させることにより、高品質、低コストの短波長ＬＥＤの大量生産を容易にするために、溝およびメサを用いて基板に予めパターンを付ける成長方法が導入される。溝およびメサを用いて基板に予めパターンを付けることは、格子定数と、基板表面と多層構造との間の熱膨張係数のミスマッチとによって引き起こされる、多層構造における応力を効果的に解放し得る。
ＩｎＧａＡｌＮ（ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ，０＜＝ｘ＜＝１，０＜＝ｙ＜＝１）は短波長発光デバイスを製造するための最適な材料のうちの１つである。従来の大エリアの基板（例えば、Ｓｉウェハ）上にクラックのない多層ＩｎＧａＡｌＮ構造を成長させることにより、高品質、低コストの短波長ＬＥＤの大量生産を容易にするために、溝およびメサを用いて基板に予めパターンを付ける成長方法が導入される。溝およびメサを用いて基板に予めパターンを付けることは、格子定数と、基板表面と多層構造との間の熱膨張係数のミスマッチとによって引き起こされる、多層構造における応力を効果的に解放し得る。
図２Ａは、本発明の一実施形態に従う、フォトリソグラフィ技術またはプラズマエッチング技術を用いて予めエッチングされたパターンを有する基板の一部の上面図を示す。正方形のメサ２００はおよび溝２０２は、エッチングの結果である。図２Ｂは、一実施形態に従う、図２Ａにおける水平線ＡＡ’に沿った、予めパターニングされた基板の断面を示すことにより、メサおよび溝の構造をより明確に示している。図２Ｂに見ることができるように、溝２０４の側壁は、分離されたメサ構造、例えばメサ２０６、部分メサ２０８、２１０等の側壁を効果的に形成する。各メサは、それぞれの半導体デバイスを成長させるための独立した表面エリアを規定する。
異なるリソグラフィ技術およびエッチング技術を適用することにより半導体基板上に溝およびメサを形成することが可能であるということに留意されたい。また、図２Ａに示されているような正方形のメサ２００を形成する以外に、溝２０２のパターンを変更することにより、代替的な幾何学構造が形成され得るということにも留意されたい。これらの代替的な幾何学構造のうちの一部は、三角形、長方形、平行四辺形、六角形、円、またはその他の不規則的形状を含み得るが、これらには限定されない。
（両側パッシベーションを有する半導体デバイスの製造）
図３は、本発明の一実施形態に従う、両側パッシベーションを有する発光デバイスを製造するプロセスを示すダイヤグラムである。工程Ａにおいて、溝およびメサを用いて予めパターンが付けられた基板が準備された後に、様々な成長技術を用いることにより、ＩｎＧａＡｌＮ多層構造が形成され得、該成長技術は、有機金属化学気相堆積（ＭＯＣＶＤ）を含み得るが、これには限定されない。製造されたＬＥＤ構造は、Ｓｉウェハであり得る基板３０２と、ＳｉドープＧａＮ層であり得るｎ型ドープ半導体層３０４と、ＧａＮ／ＩｎＧａＮ ＭＱＷ構造であり得る活性層３０６と、ＭｇドープＧａＮ層であり得るｐ型ドープ半導体層３０８とを含み得る。ｐ型層とｎ型層との間の成長の順序を逆転することが可能であるということに留意されたい。
図３は、本発明の一実施形態に従う、両側パッシベーションを有する発光デバイスを製造するプロセスを示すダイヤグラムである。工程Ａにおいて、溝およびメサを用いて予めパターンが付けられた基板が準備された後に、様々な成長技術を用いることにより、ＩｎＧａＡｌＮ多層構造が形成され得、該成長技術は、有機金属化学気相堆積（ＭＯＣＶＤ）を含み得るが、これには限定されない。製造されたＬＥＤ構造は、Ｓｉウェハであり得る基板３０２と、ＳｉドープＧａＮ層であり得るｎ型ドープ半導体層３０４と、ＧａＮ／ＩｎＧａＮ ＭＱＷ構造であり得る活性層３０６と、ＭｇドープＧａＮ層であり得るｐ型ドープ半導体層３０８とを含み得る。ｐ型層とｎ型層との間の成長の順序を逆転することが可能であるということに留意されたい。
工程Ｂにおいて、第１（底部）のパッシベーション層３１０が、ｐ型ドープ半導体層の頂部に堆積される。底部パッシベーション層３１０を形成するために用いられ得る材料は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸化窒化ケイ素（ＳｉＯｘＮｙ）を含み得るが、これらには限定されない。様々な薄膜堆積技術、例えばＰＥＣＶＤおよびマグネトロンスパッタリング堆積等が、底部パッシベーション層３１０を堆積させるために用いられ得る。底部パッシベーション層の厚さは、１００〜２，０００オングストロームの範囲であり得る。一実施形態において、底部パッシベーション層は、約５００オングストロームの厚さである。工程Ｂに対応する図は、底部パッシベーション層３１０の堆積の後の断面を示している。
ｐ型ドープ半導体層と電極（ｐ側電極）との間にオーミック接触のための空間を作成するために、工程Ｃにおいて、フォトリソグラフィ技術およびエッチング技術が適用され、パッシベーション層３１２の一部分をエッチングにより除去する。一実施形態において、エッチングにより除去されるエリアは、電気的接触のために十分なエリアと、ｐ側電極とデバイスのエッジとの間の十分な距離との両方が達成され得るように、選択される。
工程Ｄにおいて、底部パッシベーション層３１２のエッチングの後に、多層構造３１６の上に金属層３１４が堆積されることにより、電極を形成する。多層構造の頂部層がｐ型ドープ材料である場合に、電極はｐ側電極である。ｐ側電極は、いくつかのタイプの金属、例えば、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）およびこれらの合金等を含み得る。金属層３１４は、例えば電子ビーム（ｅビーム）蒸着等の蒸着技術を用いて堆積され得る。
工程Ｅにおいて、多層構造３１６は、支持導体構造３１８と結合するために上下裏返しにされる。一実施形態において、支持導体層３１８は、支持基板３２０と結合層３２２とを含むということに留意されたい。さらに、結合金属（ｂｏｎｄｉｎｇ ｍｅｔａｌ）の層が、金属層３１４上に堆積されることにより、結合プロセスを容易なものとする。支持基板層３２０は、伝導性であり、ケイ素（Ｓｉ）、銅（Ｃｕ）、炭化ケイ素（ＳｉＣ）、クロム（Ｃｒ）およびその他の材料を含み得る。結合層３２２は、金（Ａｕ）を含み得る。図４Ｆは、結合した後の多層構造を示している。
結合した後に、工程Ｇにおいて、基板３０２が除去される。基板層３０２の除去のための技術は、機械的研磨、ドライエッチング、化学エッチング、および上述の方法の任意の組み合わせを含み得るが、これらには限定されない。一実施形態において、基板３０２の除去は、化学エッチングプロセスを利用することによって完了し、該化学エッチングプロセスは、フッ化水素酸、硝酸、酢酸に基づく溶液内に、多層構造を沈めることを含む。支持基板層３２０は、オプションとして、この化学エッチングから保護され得る。
工程Ｈにおいて、表面再結合の中心を低減し、全デバイスを通した高い材料品質を保証するために、多層構造のエッジが除去される。しかしながら、成長手順が多層構造の優れたエッジ品質を保証し得る場合、このエッジ除去工程はオプションであり得る。
工程Ｉにおいて、エッジ除去の後に、別の電極３２４が、多層構造の頂部に形成される。多層構造３１２はウェハ結合プロセスの間に上下裏返しにされたので、現在の頂部層は、ｎ型ドープ半導体であるということに留意されたい。よって、新たに形成された電極は、ｎ側電極である。ｎ側電極の金属組成および形成プロセスは、ｐ側電極のそれと同様であり得る。
工程Ｊにおいて、第２の（または頂部）パッシベーション層３２６が堆積される。頂部パッシベーション層を形成するために用いられ得る材料は、ＳｉＯｘ、ＳｉＮｘまたはＳｉＯｘＮｙのうちの少なくとも１つを含む。頂部パッシベーション層および底部パッシベーション層を形成するために、同じ材料または異なる材料のいずれか一方を選択することができる。様々な薄膜堆積技術、例えば、ＰＥＣＶＤおよびマグネトロンスパッタリング堆積が、頂部パッシベーション層を堆積させるために用いられ得る。頂部パッシベーション層の厚さは、約３００〜１０，０００オングストロームであり得る。一実施形態において、頂部パッシベーション層は、約２，０００オングストロームの厚さを有し得る。
工程Ｋにおいて、フォトリソグラフィのパターニングおよびエッチングが、ｎ型電極を露出させるために、頂部パッシベーション層３２６に適用される。
（実施例）
一実施形態において、個々のメサを形成するために、従来の基板にパターンが付けられ、エッチングされる。各メサは、約３００×３００μｍ２のサイズを有する。５００オングストロームの厚さのＳｉＯ２層が、底部パッシベーション層を形成し、２，０００オングストロームの厚さのＳｉＯ２層が、頂部パッシベーション層を形成する。エッチングの後、ｐ側電極のサイズは、約２５０×２５０μｍ２である。エッジ除去の後のデバイスの頂部表面エリアは、約２８０×２８０μｍ２である。
一実施形態において、個々のメサを形成するために、従来の基板にパターンが付けられ、エッチングされる。各メサは、約３００×３００μｍ２のサイズを有する。５００オングストロームの厚さのＳｉＯ２層が、底部パッシベーション層を形成し、２，０００オングストロームの厚さのＳｉＯ２層が、頂部パッシベーション層を形成する。エッチングの後、ｐ側電極のサイズは、約２５０×２５０μｍ２である。エッジ除去の後のデバイスの頂部表面エリアは、約２８０×２８０μｍ２である。
一実施形態において、各メサは、約３００×３００μｍ２のサイズを有する。５００オングストロームの厚さのＳｉＯ２層が、底部パッシベーション層を形成し、２，０００オングストロームの厚さのＳｉＮｘ層が、頂部パッシベーション層を形成する。エッチングの後、ｐ側電極のサイズは、約２５０×２５０μｍ２である。エッジ除去の後のデバイスの頂部表面エリアは、約２８０×２８０μｍ２である。
一実施形態において、各メサは、約３００×３００μｍ２のサイズを有する。１００オングストロームの厚さのＳｉＮｘ層が、底部パッシベーション層を形成し、５，０００オングストロームの厚さのＳｉＮｘ層が、頂部パッシベーション層を形成する。エッチングの後、ｐ側電極のサイズは、約２６０×２６０μｍ２である。エッジ除去の後のデバイスの頂部表面エリアは、約２８０×２８０μｍ２である。
一実施形態において、各メサは、約３００×３００μｍ２のサイズを有する。１，０００オングストロームの厚さのＳｉＮｘ層が、底部パッシベーション層を形成し、５００オングストロームの厚さのＳｉＯ２層が、頂部パッシベーション層を形成する。エッチングの後、ｐ側電極のサイズは、約２３０×２３０μｍ２である。エッジ除去の後のデバイスの頂部表面エリアは、約２８０×２８０μｍ２である。
一実施形態において、各メサは、約３００×３００μｍ２のサイズを有する。５００オングストロームの厚さのＳｉＯ２層が、底部パッシベーション層を形成し、１０，０００オングストロームの厚さのＳｉＯ２層が、頂部パッシベーション層を形成する。エッチングの後、ｐ側電極のサイズは、約２３０×２３０μｍ２である。エッジ除去の後のデバイスの頂部表面エリアは、約２８０×２８０μｍ２である。
本発明の実施形態の上述の記載は、図示および記載のみを目的として提示されたものである。これらが排他的であること、または、これらが本発明を開示された形態に限定することは、意図されていない。よって、当業者には、多くの改変および変形が明らかであり得る。さらに、上記の開示は、本発明を限定することが意図されていない。本発明の範囲は、添付の特許請求の範囲によって規定されている。
Claims (20)
- 半導体発光デバイスであって、
基板と、
該基板の上に位置付けられた第１のドープ半導体層と、
該第１のドープ半導体層の上に位置付けられた第２のドープ半導体層と、
該第１のドープ半導体層と該第２のドープ半導体層との間に位置付けられた多重量子井戸（ＭＱＷ）活性層と、
該第１のドープ半導体層に結合された第１の電極と、
第１のパッシベーション層であって、該第１のパッシベーション層は、該第１の電極とオーミック接触エリア以外のエリアにおける該第１のドープ半導体層との間に位置付けられ、該第１のパッシベーション層は、該第１のドープ半導体層のエッジから該第１の電極を実質的に絶縁し、これにより、表面再結合を低減する、第１のパッシベーション層と、
該第２のドープ半導体層に結合された第２の電極と、
該第１のドープ半導体層および該第２のドープ半導体層と、該ＭＱＷ活性層と、該第２の電極によって被覆されない該第２のドープ半導体層の水平表面の一部との側壁を実質的に被覆する第２のパッシベーション層と
を含む、半導体発光デバイス。 - 前記基板は、
Ｃｕと、
Ｃｒと、
Ｓｉと、
ＳｉＣと
のうちの少なくとも１つの材料を含む、請求項１に記載の半導体発光デバイス。 - 前記第１のパッシベーション層および／または前記第２のパッシベーション層は、
酸化ケイ素（ＳｉＯｘ）と、
窒化ケイ素（ＳｉＮｘ）と、
酸化窒化ケイ素（ＳｉＯｘＮｙ）と
のうちの少なくとも１つの材料を含む、請求項１に記載の半導体発光デバイス。 - 前記第１のドープ半導体層は、ｐ型ドープ半導体層である、請求項１に記載の半導体発光デバイス。
- 前記第２のドープ半導体層は、ｎ型ドープ半導体層である、請求項１に記載の半導体発光デバイス。
- 前記ＭＱＷ活性層は、ＧａＮおよびＩｎＧａＮを含む、請求項１に記載の半導体発光デバイス。
- 前記第１のドープ半導体層および前記第２のドープ半導体層は、溝およびメサの所定のパターンで、基板上に成長させられる、請求項１に記載の半導体発光デバイス。
- 前記第１のパッシベーション層および／または前記第２のパッシベーション層は、
プラズマ促進化学気相堆積（ＰＥＣＶＤ）、
マグネトロンスパッタリング堆積、または
電子ビーム（ｅビーム）蒸着
のうちの少なくとも１つのプロセスによって形成される、請求項１に記載の半導体発光デバイス。 - 前記第１のパッシベーション層の厚さは、１００〜２０００オングストロームであり、
前記第２のパッシベーション層の厚さは、３００〜１０，０００オングストロームである、請求項１に記載の半導体発光デバイス。 - 前記第１の電極のエッジとその他の層のエッジとの間に実質的な距離が存在する、請求項１に記載の半導体発光デバイス。
- 半導体発光デバイスを製造する方法であって、
該方法は、
第１の基板上に多層半導体構造を成長させることであって、該多層半導体構造は、第１のドープ半導体層と、ＭＱＷ活性層と、第２のドープ半導体層とを含む、ことと、
第１のパッシベーション層を形成することであって、該第１のパッシベーション層は、該第１のドープ半導体のエッジをその後に成長させられた第１の電極から実質的に絶縁する、ことと、
第１の電極を形成することであって、該第１の電極は、該第１のドープ半導体層に結合されている、ことと、
該多層構造を第２の基板に結合することと、
該第１の基板を除去することと、
第２の電極を形成することであって、該第２の電極は、該第２のドープ半導体層に結合されている、ことと、
第２のパッシベーション層を形成することであって、該第２のパッシベーション層は、該第１のドープ半導体層および該第２のドープ半導体層と、該ＭＱＷ活性層と、該第２の電極によって被覆されない該第２のドープ半導体層の表面の一部との側壁を実質的に被覆する、ことと
を含む、方法。 - 前記第２の基板は、
Ｃｕと、
Ｃｒと、
Ｓｉと、
ＳｉＣと
のうちの少なくとも１つの材料を含む、請求項１１に記載の方法。 - 前記第１のパッシベーション層および／または第２のパッシベーション層は、
酸化ケイ素（ＳｉＯｘ）と、
窒化ケイ素（ＳｉＮｘ）と、
酸化窒化ケイ素（ＳｉＯｘＮｙ）と
の材料のうちの少なくとも１つを含む、請求項１１に記載の方法。 - 前記第１のドープ半導体層は、ｐ型ドープ半導体層である、請求項１１に記載の方法。
- 前記第２のドープ半導体層は、ｎ型ドープ半導体層である、請求項１１に記載の方法。
- 前記ＭＱＷ活性層は、ＧａＮおよびＩｎＧａＮを含む、請求項１１に記載の方法。
- 前記多層半導体層は、溝およびメサの所定のパターンで、基板上に成長させられる、請求項１１に記載の方法。
- 前記パッシベーション層は、
プラズマ促進化学気相堆積（ＰＥＣＶＤ）、
マグネトロンスパッタリング堆積、または
電子ビーム（ｅビーム）蒸着
のうちの少なくとも１つのプロセスによって形成される、請求項１１に記載の方法。 - 前記第１のパッシベーション層の厚さは、１００〜２，０００オングストロームであり、
前記第２のパッシベーション層の厚さは、３００〜１０，０００オングストロームである、請求項１１に記載の方法。 - 前記ｐ側電極接触のエッジと前記多層構造のエッジとの間に実質的な距離が存在する、請求項１１に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2008/000581 WO2009117845A1 (en) | 2008-03-25 | 2008-03-25 | Semiconductor light-emitting device with double-sided passivation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011517851A true JP2011517851A (ja) | 2011-06-16 |
Family
ID=41112905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011501078A Pending JP2011517851A (ja) | 2008-03-25 | 2008-03-25 | 両側パッシベーションを有する半導体発光デバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7943942B2 (ja) |
| EP (1) | EP2257997A4 (ja) |
| JP (1) | JP2011517851A (ja) |
| KR (1) | KR20110006652A (ja) |
| CN (1) | CN102017193B (ja) |
| WO (1) | WO2009117845A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012169667A (ja) * | 2012-05-11 | 2012-09-06 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP2016536779A (ja) * | 2014-05-30 | 2016-11-24 | ミクロ メサ テクノロジー カンパニー リミテッド | マイクロ発光ダイオード |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5288852B2 (ja) * | 2008-03-21 | 2013-09-11 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| JP2011517851A (ja) * | 2008-03-25 | 2011-06-16 | ラティス パワー （チアンシ） コーポレイション | 両側パッシベーションを有する半導体発光デバイス |
| KR20090119596A (ko) | 2008-05-16 | 2009-11-19 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101072034B1 (ko) * | 2009-10-15 | 2011-10-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101014013B1 (ko) * | 2009-10-15 | 2011-02-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101081193B1 (ko) * | 2009-10-15 | 2011-11-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101182920B1 (ko) * | 2010-07-05 | 2012-09-13 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| US8563334B2 (en) * | 2010-09-14 | 2013-10-22 | Tsmc Solid State Lighting Ltd. | Method to remove sapphire substrate |
| US8754424B2 (en) | 2011-08-29 | 2014-06-17 | Micron Technology, Inc. | Discontinuous patterned bonds for semiconductor devices and associated systems and methods |
| US9076923B2 (en) * | 2012-02-13 | 2015-07-07 | Epistar Corporation | Light-emitting device manufacturing method |
| KR101967837B1 (ko) | 2013-03-11 | 2019-04-10 | 삼성전자주식회사 | 반도체 발광 소자 |
| KR102412409B1 (ko) * | 2015-10-26 | 2022-06-23 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| DE102015120089A1 (de) | 2015-11-19 | 2017-05-24 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
| US11929591B2 (en) * | 2018-03-19 | 2024-03-12 | Sony Corporation | Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device |
| CN110943149A (zh) * | 2019-12-20 | 2020-03-31 | 佛山市国星半导体技术有限公司 | 一种抗水解红光led芯片及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004281863A (ja) * | 2003-03-18 | 2004-10-07 | Nichia Chem Ind Ltd | 窒化物半導体素子及びその製造方法 |
| JP2007184503A (ja) * | 2006-01-10 | 2007-07-19 | Mitsubishi Chemicals Corp | 半導体部材及びその製造方法 |
| JP2008518436A (ja) * | 2004-10-22 | 2008-05-29 | ソウル オプト−デバイス カンパニー リミテッド | ＧａＮ系化合物半導体発光素子及びその製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2806423B2 (ja) | 1996-03-08 | 1998-09-30 | 日本電気株式会社 | 面発光型半導体素子 |
| US6194743B1 (en) * | 1997-12-15 | 2001-02-27 | Agilent Technologies, Inc. | Nitride semiconductor light emitting device having a silver p-contact |
| JP4220683B2 (ja) | 2001-03-27 | 2009-02-04 | パナソニック株式会社 | 半導体装置 |
| CA2466141C (en) * | 2002-01-28 | 2012-12-04 | Nichia Corporation | Nitride semiconductor device having support substrate and its manufacturing method |
| US6744196B1 (en) * | 2002-12-11 | 2004-06-01 | Oriol, Inc. | Thin film LED |
| KR100593886B1 (ko) * | 2003-06-24 | 2006-07-03 | 삼성전기주식회사 | 질화갈륨계 반도체 발광소자의 제조방법 |
| KR100580623B1 (ko) * | 2003-08-04 | 2006-05-16 | 삼성전자주식회사 | 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법 |
| JP2005203604A (ja) * | 2004-01-16 | 2005-07-28 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体光素子 |
| US7195944B2 (en) * | 2005-01-11 | 2007-03-27 | Semileds Corporation | Systems and methods for producing white-light emitting diodes |
| US7432119B2 (en) * | 2005-01-11 | 2008-10-07 | Semileds Corporation | Light emitting diode with conducting metal substrate |
| KR100631898B1 (ko) * | 2005-01-19 | 2006-10-11 | 삼성전기주식회사 | Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법 |
| CN1697205A (zh) * | 2005-04-15 | 2005-11-16 | 南昌大学 | 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法 |
| CN100388515C (zh) * | 2005-09-30 | 2008-05-14 | 晶能光电（江西）有限公司 | 半导体发光器件及其制造方法 |
| KR100708936B1 (ko) * | 2005-10-17 | 2007-04-17 | 삼성전기주식회사 | 플립칩용 질화물계 반도체 발광소자 |
| CN100483755C (zh) * | 2005-11-17 | 2009-04-29 | 上海蓝光科技有限公司 | 大功率led倒装芯片及其制作方法 |
| CN100362673C (zh) * | 2006-01-18 | 2008-01-16 | 北京工业大学 | 一种提高半导体发光二极管光提取效率的表面钝化方法 |
| CN100479207C (zh) * | 2006-01-24 | 2009-04-15 | 北京太时芯光科技有限公司 | 一种高光提取效率的发光二极管及其制备方法 |
| CN101295758B (zh) * | 2007-04-29 | 2013-03-06 | 晶能光电（江西）有限公司 | 含有碳基衬底的铟镓铝氮发光器件以及其制造方法 |
| JP2011517851A (ja) * | 2008-03-25 | 2011-06-16 | ラティス パワー （チアンシ） コーポレイション | 両側パッシベーションを有する半導体発光デバイス |
| US8369625B2 (en) * | 2008-06-30 | 2013-02-05 | Korea Institute Of Oriental Medicine | Method for grouping 3D models to classify constitution |
| WO2010020067A1 (en) * | 2008-08-19 | 2010-02-25 | Lattice Power (Jiangxi) Corporation | Semiconductor light-emitting device with passivation layer |
-
2008
- 2008-03-25 JP JP2011501078A patent/JP2011517851A/ja active Pending
- 2008-03-25 KR KR1020107020645A patent/KR20110006652A/ko not_active Application Discontinuation
- 2008-03-25 US US12/093,508 patent/US7943942B2/en active Active
- 2008-03-25 WO PCT/CN2008/000581 patent/WO2009117845A1/en active Application Filing
- 2008-03-25 CN CN2008801282116A patent/CN102017193B/zh active Active
- 2008-03-25 EP EP08715033.0A patent/EP2257997A4/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004281863A (ja) * | 2003-03-18 | 2004-10-07 | Nichia Chem Ind Ltd | 窒化物半導体素子及びその製造方法 |
| JP2008518436A (ja) * | 2004-10-22 | 2008-05-29 | ソウル オプト−デバイス カンパニー リミテッド | ＧａＮ系化合物半導体発光素子及びその製造方法 |
| JP2007184503A (ja) * | 2006-01-10 | 2007-07-19 | Mitsubishi Chemicals Corp | 半導体部材及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012169667A (ja) * | 2012-05-11 | 2012-09-06 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP2016536779A (ja) * | 2014-05-30 | 2016-11-24 | ミクロ メサ テクノロジー カンパニー リミテッド | マイクロ発光ダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| US7943942B2 (en) | 2011-05-17 |
| CN102017193B (zh) | 2012-05-30 |
| KR20110006652A (ko) | 2011-01-20 |
| CN102017193A (zh) | 2011-04-13 |
| WO2009117845A1 (en) | 2009-10-01 |
| US20110001120A1 (en) | 2011-01-06 |
| EP2257997A1 (en) | 2010-12-08 |
| EP2257997A4 (en) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011517851A (ja) | 両側パッシベーションを有する半導体発光デバイス | |
| JP6546432B2 (ja) | 縦方向構造を有するｌｅｄの製作方法 | |
| CN102067346B (zh) | 具有钝化层的半导体发光器件及其制造方法 | |
| US7439091B2 (en) | Light-emitting diode and method for manufacturing the same | |
| JP2012500479A (ja) | 両面不動態化を伴う半導体発光デバイスを製造するための方法 | |
| WO2012160604A1 (ja) | 発光素子チップ及びその製造方法 | |
| JP2006332383A (ja) | 半導体発光素子およびその製造方法 | |
| JP2012169615A (ja) | ナノ構造を有する発光ダイオードおよびその製造方法 | |
| KR101008268B1 (ko) | 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법 | |
| JP2010092965A (ja) | 発光装置及びその製造方法 | |
| US20110133159A1 (en) | Semiconductor light-emitting device with passivation in p-type layer | |
| KR101018280B1 (ko) | 수직구조 발광다이오드 및 그 제조방법 | |
| JP2011258843A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| KR102283105B1 (ko) | 고방열 나노구조 광소자 및 그 제조 방법 | |
| TW201349564A (zh) | 發光元件的形成方法 | |
| TW201225331A (en) | Quasi-optical crystal structure and manufacturing method thereof | |
| KR101578480B1 (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| KR101203142B1 (ko) | 반도체 발광 소자 및 이의 제조 방법 | |
| KR101077772B1 (ko) | 반도체 발광 소자 및 이의 제조 방법 | |
| KR20110087249A (ko) | 반도체 발광 소자 및 이의 제조 방법 | |
| KR20130049894A (ko) | 반도체 발광소자 및 그 제조방법 | |
| CN116583954A (zh) | 基板结构及其制备方法、发光器件及其制备方法 | |
| KR20110128682A (ko) | 확산방지층을 가지는 전극구조체를 구비한 수직형 구조의 그룹 Ⅲ족 ｎ형 질화물계 반도체 소자 및 이를 포함하는 발광다이오드 소자 | |
| JP2012231087A (ja) | 窒化物系ｌｅｄの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121221 |